KR20080030454A - Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof - Google Patents

Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof Download PDF

Info

Publication number
KR20080030454A
KR20080030454A KR1020070048233A KR20070048233A KR20080030454A KR 20080030454 A KR20080030454 A KR 20080030454A KR 1020070048233 A KR1020070048233 A KR 1020070048233A KR 20070048233 A KR20070048233 A KR 20070048233A KR 20080030454 A KR20080030454 A KR 20080030454A
Authority
KR
South Korea
Prior art keywords
group
thin film
metal
dielectric thin
metal oxide
Prior art date
Application number
KR1020070048233A
Other languages
Korean (ko)
Other versions
KR101364293B1 (en
Inventor
선종백
정현담
이상윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US11/831,380 priority Critical patent/US7989361B2/en
Priority to JP2007246266A priority patent/JP5451967B2/en
Publication of KR20080030454A publication Critical patent/KR20080030454A/en
Application granted granted Critical
Publication of KR101364293B1 publication Critical patent/KR101364293B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/10Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances metallic oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials

Abstract

A composition for a dielectric thin film is provided to allow application of a low-temperature process, to realize a high dielectric constant, and to impart a low driving voltage and high charge transportability to electronic devices. A composition for a dielectric thin film comprises: a metal halide represented by the formula of MaXb (wherein M is a metal element selected from Group 1-14 metals, X is a halogen atom, a is an integer of 1-3, and b is an integer of 1-10), as a metal oxide precursor; at least one of metal alkoxide and ether compound; and an organic solvent. The composition preferably comprises 0.1-50 wt% of a metal halide, 0.1-50 wt% of at least one of metal alkoxide and ether compound, and the balance amount of an organic solvent.

Description

유전박막 조성물, 이를 이용한 금속산화물 유전박막 및 그의 제조방법{Composition for Dielectric Thin Film, Metal Oxide Dielectric Thin Film Using the Same and Preparation Method Thereof}Composition for Dielectric Thin Film, Metal Oxide Dielectric Thin Film Using the Same and Preparation Method Thereof}

도 1은 본 발명의 일실시예에 의한 탑 컨택(top contact) 구조의 박막 트랜지스터의 단면 개략도, 1 is a schematic cross-sectional view of a thin film transistor having a top contact structure according to an embodiment of the present invention;

도 2는 본 발명의 일실시예에 의한 바텀 컨택(bottom contact) 구조의 박막 트랜지스터의 단면 개략도,2 is a schematic cross-sectional view of a thin film transistor having a bottom contact structure according to an embodiment of the present invention;

도 3은 실시예 7에 의한 탑 컨택 구조의 박막 트랜지스터의 단면 개략도, 3 is a schematic cross-sectional view of a thin film transistor having a top contact structure according to Example 7;

도 4는 실시예 8에 의한 탑 컨택 구조의 박막 트랜지스터의 단면개략도,4 is a schematic cross-sectional view of a thin film transistor having a top contact structure according to Example 8;

도 5는 실시예 3 내지 실시예 6에서 제작한 유전박막의 조성을 분석한 결과를 나타낸 그래프,5 is a graph showing the results of analyzing the composition of the dielectric thin film prepared in Examples 3 to 6,

도 6은 실시예 1에 의해 제작한 유전박막의 전기적 특성을 측정하기 위한 소자의 단면개략도,6 is a schematic cross-sectional view of a device for measuring electrical properties of a dielectric thin film prepared according to Example 1,

도 7은 도 6의 소자의 전기적 특성을 측정한 결과를 나타낸 그래프, 7 is a graph showing the results of measuring electrical characteristics of the device of FIG. 6;

도 8a 및 도 8b는 각각 실시예 6 및 비교예 1에서 제작한 박막 트랜지스터의 전기적 특성을 측정한 결과를 나타낸 그래프,8A and 8B are graphs showing the results of measuring electrical characteristics of the thin film transistors fabricated in Example 6 and Comparative Example 1, respectively;

도 9a 및 도 9b는 각각 실시예 8에서 제작한 박막 트랜지스터의 전기적 특성을 측정한 결과를 나타낸 그래프이다.9A and 9B are graphs showing the results of measuring electrical characteristics of the thin film transistors manufactured in Example 8, respectively.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 기판 2: 게이트 전극 3 : 게이트 절연층1: substrate 2: gate electrode 3: gate insulating layer

4 : 소스 전극 5 : 드레인 전극 6: 반도체층4 source electrode 5 drain electrode 6 semiconductor layer

본 발명은 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및 그의 제조방법에 관한 것으로, 보다 상세하게는 저온 공정이 가능할 뿐만 아니라, 고유전율(high-k)의 특성을 갖는 유전박막 조성물, 상기 조성물을 이용하여 형성된 금속산화물 유전박막 및 그의 제조방법, 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하고 있어 낮은 구동전압 및 높은 전하이동도 등과 같은 우수한 전기적 특성을 지닌 전자소자에 관한 것이다. The present invention relates to a dielectric thin film composition, a metal oxide dielectric thin film using the same, and a method for manufacturing the same. More specifically, a low temperature process is possible, and a dielectric thin film composition having a high dielectric constant (high-k) property. The present invention relates to a metal oxide dielectric thin film formed by using the same, a method of manufacturing the same, a transistor device including the dielectric thin film, and an electronic device having excellent electrical characteristics such as low driving voltage and high charge mobility, including the transistor device.

박막 트랜지스터(thin film transistor: TFT)는 액정 디스플레이 장치(LCD)나 전계발광 디스플레이 장치(ELD: electroluminescence display device) 등의 평판 디스플레이 장치에서 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동소자로 사용되고 있다. 이 밖에도 박막 트랜지스터는 스마트 카드(smart card) 또는 인벤토리 태그(inventory tag)용 플라스틱 칩에 그 활용이 예상되고 있다.A thin film transistor (TFT) is a switching element that controls the operation of each pixel and a driving element of each pixel in a flat panel display device such as a liquid crystal display device (LCD) or an electroluminescence display device (ELD). It is used. In addition, thin film transistors are expected to be used in plastic chips for smart cards or inventory tags.

박막 트랜지스터의 게이트 절연막으로는 고유전율 (high-k) 재료가 이용되는데, 이러한 고유전율 유전박막을 제조하는 방법으로는 화학기상증착(CVD)법, 원자층 증착(ALD)법과 같은 진공증착 공정(vacuum deposition process), 가수분해 졸-겔(hydrolytic sol-gel)법을 이용한 용액 공정(solution process) 등이 있다. 진공 증착 방법은 고가의 장비를 필요로 하고 고온고진공의 조건에서 수행되므로, 최근에는 저비용으로 실시가능한 용액공정인 가수분해 졸겔법이 주목을 받고 있다.A high-k dielectric material is used as a gate insulating film of the thin film transistor, and a method of manufacturing the high-k dielectric thin film includes vacuum deposition processes such as chemical vapor deposition (CVD) and atomic layer deposition (ALD). vacuum deposition process and solution process using hydrolytic sol-gel method. Since the vacuum deposition method requires expensive equipment and is carried out under conditions of high temperature and high vacuum, the hydrolytic sol-gel method, which is a solution process that can be carried out at low cost, has recently attracted attention.

가수분해 졸-겔법은 금속 알콕사이드 혹은 금속염이 용액 상에서 가수분해되어 생성된 졸(sol)이 축중합 반응에 의해 겔화하는 공정을 이용하는 기술이다. 졸-겔 방법은 가수분해(hydrolysis), 알콜 응축(alcohol producing condensation), 물 응축(water producing condensation)의 3 단계의 반응을 거쳐 진행된다. 상기 물 응측 단계에서는 수산화기를 갖고 있는 산화물이 최종 산화물 형태로 변환되는데, 이러한 변환 과정은 저온에서는 진행되지 않고, 400 ~ 500℃ 이상의 고온에서만 진행된다. 400℃ 이상의 고온에서 진행되는 고온공정은 통상적인 기판의 변형및 손상을 야기하는 문제점이 있다. The hydrolysis sol-gel method is a technique using a process in which a sol generated by hydrolysis of a metal alkoxide or metal salt in a solution is gelled by a polycondensation reaction. The sol-gel process is carried out through three stages of reaction: hydrolysis, alcohol producing condensation, and water producing condensation. In the water condensation step, an oxide having a hydroxyl group is converted into a final oxide form. This conversion process does not proceed at low temperature, but only at a high temperature of 400 to 500 ° C. or higher. The high temperature process that proceeds at a high temperature of 400 ℃ or more has a problem that causes deformation and damage of a conventional substrate.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 저온 공정이 가능할 뿐만 아니라, 고유전율의 특성을 갖는 유전박막 조성물을 제공하는 것을 목적으로 한다. The present invention is to solve the problems of the prior art as described above, it is an object of the present invention to provide a dielectric film composition having a characteristic of high dielectric constant as well as a low temperature process is possible.

본 발명의 다른 목적은 상기 조성물을 이용하여 형성된 금속산화물 유전박막 및 그의 제조방법을 제공하는 것이다. Another object of the present invention is to provide a metal oxide dielectric thin film formed using the composition and a method of manufacturing the same.

본 발명의 또 다른 목적은 상기 금속산화물 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하고 있어 낮은 구동전압 및 높은 전하이동도 등과 같은 우수한 전기적 특성을 지닌 전자소자를 제공하는 것이다. It is still another object of the present invention to provide a transistor device including the metal oxide dielectric thin film and an electronic device including the transistor device having excellent electrical characteristics such as low driving voltage and high charge mobility.

상술한 목적을 달성하기 위한 본 발명의 하나의 양상은, 금속 산화물 전구체인 화학식 1로 표시되는 금속 할로겐화물; 금속 알콕사이드과 에테르 화합물 중 하나 이상 및 유기용매를 포함하는 유전박막 조성물에 관한 것이다. One aspect of the present invention for achieving the above object is a metal halide represented by the formula (1) which is a metal oxide precursor; A dielectric thin film composition comprising at least one of metal alkoxides and ether compounds and an organic solvent.

MaXb M a X b

상기 식에서,Where

M은 1족 내지 14족의 금속이고,M is a metal of Groups 1 to 14,

X는 할로겐 원소이고, X is a halogen element,

a는 1 내지 3의 정수이며,a is an integer of 1 to 3,

b는 1 내지 10의 정수이다. b is an integer from 1 to 10.

상술한 목적을 달성하기 위한 본 발명의 다른 양상은 Another aspect of the present invention for achieving the above object is

(a) 금속 산화물 전구체인 화학식 1로 표시되는 금속 할로겐화물: 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 금속 산화물 전구체 용액을 제조하는 단계;(a) a metal halide represented by Formula 1 as a metal oxide precursor: and dissolving at least one of a metal alkoxide and an ether compound in an organic solvent to prepare a metal oxide precursor solution;

(b) 전단계에서 제조된 금속 산화물 전구체 용액을 기판 상에 코팅하는 단계; 및 (b) coating the metal oxide precursor solution prepared in the previous step onto the substrate; And

(c) 상기 코팅된 기판을 열처리하여 박막을 수득하는 단계를 포함하는 금속산화물 유전박막의 제조방법에 관한 것이다. (C) a method of manufacturing a metal oxide dielectric thin film comprising the step of obtaining a thin film by heat-treating the coated substrate.

[화학식 1][Formula 1]

MaXb M a X b

상기 식에서,Where

M은 1족 내지 14족의 금속이고, M is a metal of Groups 1 to 14,

X는 할로겐 원소이고,        X is a halogen element,

a는 1 내지 3의 정수이며,a is an integer of 1 to 3,

b는 1 내지 10의 정수이다. b is an integer from 1 to 10.

상술한 목적을 달성하기 위한 본 발명의 다른 양상은 상기의 조성물을 박막화하여 제조되는 금속산화물 유전박막에 관한 것이다. Another aspect of the present invention for achieving the above object relates to a metal oxide dielectric thin film prepared by thinning the composition.

상술한 목적을 달성하기 위한 본 발명의 또 다른 양상은 상기의 금속산화물 유전박막을 포함하는 트랜지스터 소자에 관한 것이다.Another aspect of the present invention for achieving the above object relates to a transistor device comprising the metal oxide dielectric thin film.

상술한 목적을 달성하기 위한 본 발명의 또 다른 양상은 상기의 트랜지스터 소자를 포함하는 전자소자에 관한 것이다.Another aspect of the present invention for achieving the above object relates to an electronic device comprising the transistor device.

이하, 첨부 도면을 참조하여 본 발명에 대해서 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

본 발명의 일구현예의 유전박막 조성물은 금속 산화물 전구체인 화학식 1로 표시되는 금속 할로겐화물; 금속 알콕사이드과 에테르 화합물 중 하나 이상 및 유기용매를 포함하는 것을 특징으로 한다. In one embodiment, a dielectric thin film composition may include a metal halide represented by Chemical Formula 1 as a metal oxide precursor; At least one of metal alkoxides and ether compounds and an organic solvent.

[화학식 1][Formula 1]

MaXb M a X b

상기 식에서,Where

M은 1족 내지 14족의 금속이고,M is a metal of Groups 1 to 14,

X는 할로겐 원소이고, X is a halogen element,

a는 1 내지 3의 정수이며,a is an integer of 1 to 3,

b는 1 내지 10의 정수이다. b is an integer from 1 to 10.

본 발명의 유전 박막 조성물을 기판 위에 도포한 후 열처리하면 고유전율을 갖는 유전박막을 제조할 수 있다. 본 발명의 유전 박막 조성물은 비가수분해 졸겔법으로 박막을 형성하므로 저온공정이 가능한 이점을 가진다. 본 발명의 조성물을 이용하여 제조되는 유전 박막은 산화 실리콘을 대체하는 차세대 고용량 메모리 재료, 트랜지스터 게이트 절연막 재료 등으로 응용이 가능하다. When the dielectric thin film composition of the present invention is coated on a substrate and then heat treated, a dielectric thin film having a high dielectric constant may be manufactured. Since the dielectric thin film composition of the present invention forms a thin film by a non-hydrolyzed sol-gel method, a low temperature process is possible. The dielectric thin film manufactured using the composition of the present invention can be applied to a next generation high capacity memory material, a transistor gate insulating material, and the like, which replaces silicon oxide.

본 발명에서 상기 금속 전구체의 금속은 1족 내지 14족에 속하는 것으로서, 금속산화물이 절연체인 경우이면 제한없이 사용될 수 있다. 이러한 금속의 바람직한 예들은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 탄탈륨(Ta) 및 실리콘(Si) 등을 포함하나, 반드시 이들로 제한되는 것은 아니다. In the present invention, the metal of the metal precursor belongs to Groups 1 to 14, and may be used without limitation as long as the metal oxide is an insulator. Preferred examples of such metals include, but are not limited to, titanium (Ti), zirconium (Zr), hafnium (Hf), aluminum (Al), tantalum (Ta), silicon (Si), and the like.

본 발명의 유전 박막 조성물의 금속 알콕사이드는 하기 화학식 2로 표시될 수 있다. The metal alkoxide of the dielectric thin film composition of the present invention may be represented by the following Chemical Formula 2.

Ma(OR1)n M a (OR 1 ) n

상기 식에서, Where

Ma는 1족 내지 14족의 금속이고, M a is a metal of Groups 1 to 14,

a는 1 내지 3의 정수이며, a is an integer of 1 to 3,

R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이고, R 1 is a hydrogen atom, a C1-C10 alkyl group, a C3-C10 cycloalkyl group or a C6-C15 aryl group, a C2-C30 acryloyl group, a C1-C10 acryloyloxy group, C1-C10 Alkyl group or cycloalkyl group substituted by epoxy group, C1-C10 vinyl group, C1-C10 allyl group, C1-C10 epoxy group, or C1-C10 alkoxy group,

n은 1 내지 6의 정수이다.n is an integer of 1-6.

본 발명에서 상기 에테르 화합물은 하기 화학식 3으로 표시되는 것일 수 있다. In the present invention, the ether compound may be represented by the following formula (3).

R2OR1 R 2 OR 1

상기 식에서, Where

R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이다. R 1 and R 2 are each independently a hydrogen atom, an alkyl group of 1 to 10 carbon atoms, a cycloalkyl group of 3 to 10 carbon atoms or an aryl group of 6 to 15 carbon atoms, an acryloyl group of 2 to 30 carbon atoms, or an acryloyl jade of 1 to 10 carbon atoms. It is an alkyl group or a cycloalkyl group by which the C1-C10 epoxy group was substituted, a C1-C10 vinyl group, a C1-C10 allyl group, a C1-C10 epoxy group, or a C1-C10 alkoxy group.

본 발명에서 유기용매로는 통상의 유기용매를 특별한 제한 없이 사용할 수 있다. 바람직하게는 헥산 등의 탄화수소 용매(aliphatic hydrocarbon solvent); 아니솔(anisol), 메시틸렌(mesitylene) 또는 자일렌(xylene)등의 방향족계 탄화수소 용매(aromatic hydrocarbon solvent); 메틸 이소부틸 케톤(methyl isobutyl ketone), 1-메틸-2-피롤리디논(1-methyl-2-pyrrolidinone), 아세톤(acetone)등의 케톤계 용매(ketone-based solvent); 디(프로필렌글리콜)메틸에테르(Di(propylene glycol)methyl ether), 시클로헥산온(cyclohexanone), 테트라히드로퓨란(tetrahydrofuran), 이소프로필 에테르(isopropyl ether)등의 에테르계 용매(ether-based solvent); 에틸 아세테이트(ethyl acetate), 부틸 아세테이트(butyl acetate), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate) 등의 아세테이트계 용매(acetate-based solvent); 알콕시 알코올(alkoxy alcohol), 부틸 알코올(butyl alcohol) 등의 알코올계 용매(alcohol-based solvent); 디메틸아세트아미드(dimethylacetamide), 디메틸포름아미드(dimethylformamide) 등의 아미드계 용매; 실리콘계 용매(silicon-based solvent); 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종 이상인 것을 사용하는 것이 바람직하다. 더욱 바람직한 유기용매로는 2-메톡시 에탄올(2-methoxy ethanol)과 같은 알콕시 알코올, 디(프로필렌글리콜)메틸에테르(Di(propylene glycol)methyl ether)과 같은 에테르계 용매를 들 수 있다.As the organic solvent in the present invention, a conventional organic solvent may be used without particular limitation. Preferably, a hydrocarbon solvent such as hexane; Aromatic hydrocarbon solvents such as anisol, mesitylene or xylene; Ketone-based solvents such as methyl isobutyl ketone, 1-methyl-2-pyrrolidinone, and acetone; Ether-based solvents such as di (propylene glycol) methyl ether, cyclohexanone, tetrahydrofuran and isopropyl ether; Acetate-based solvents such as ethyl acetate, butyl acetate, and propylene glycol methyl ether acetate; Alcohol-based solvents such as alkoxy alcohol and butyl alcohol; Amide solvents such as dimethylacetamide and dimethylformamide; Silicon-based solvents; And it is preferable to use at least 1 sort (s) chosen from the group which consists of these mixtures. More preferred organic solvents include alkoxy alcohols such as 2-methoxy ethanol and ether solvents such as di (propylene glycol) methyl ether.

본 발명의 유전박막 조성물의 조성비는 경우에 따라 당업자가 적절히 판단하여 선택할 수 있으나, 상기 유전박막 조성물의 용해도 측면에서, 상기 금속 할로겐화물 0.1 내지 50 중량% ; 금속 알콕사이드 또는 에테르 화합물 0.1 내지 50 중량% 및 잔량의 용매를 포함하는 것이 바람직하다. 더욱 바람직하게, 상기 금속 할로겐화물 1 내지 20 중량% ; 금속 알콕사이드 또는 에테르 화합물 1 내지 20 중량% 및 잔량의 용매를 포함하는 것이 좋다. The composition ratio of the dielectric thin film composition of the present invention can be appropriately selected by those skilled in the art in some cases, but in terms of solubility of the dielectric thin film composition, 0.1 to 50% by weight of the metal halide; It is preferred to include 0.1 to 50% by weight of the metal alkoxide or ether compound and the balance of the solvent. More preferably, 1 to 20% by weight of the metal halide; It is preferred to include 1 to 20% by weight of the metal alkoxide or ether compound and the balance of the solvent.

또한 유전 박막 조성물의 용해도 및 저장성 등을 증가시키기 위하여, 본 발명의 목적을 해하지 않는 범위 내에서 용도 및 필요에 따라 당업자가 적절히 판단하여 유기 바인더, 감광성 모노머, 광개시제, 점도 조절제, 저장 안정제, 습윤제 등의 기타 첨가제를 1종 이상 추가로 첨가할 수도 있다. 상기 유기 바인더 등의 기타 첨가제는 각각 종래 전자소자 분야에서 알려져 있는 공지의 물질을 제한없이 사용할 수 있다.In addition, in order to increase the solubility and shelf life of the dielectric thin film composition, those skilled in the art can appropriately determine organic binders, photosensitive monomers, photoinitiators, viscosity modifiers, storage stabilizers, wetting agents, etc. within the scope of not impairing the object of the present invention. One or more other additives of may be further added. Other additives, such as the organic binder, can be used without limitation, known materials known in the art of conventional electronic devices, respectively.

본 발명의 또 다른 측면은 상기의 조성물을 이용하는 금속산화물 유전박막의 제조방법에 관한 것이다. 본 발명의 방법에 의해서 유전 박막을 제조하는 경우에는 먼저 하기 화학식 1로 표시되는 금속 할겐화물 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 금속 산화물 전구체 용액을 제조한다. Another aspect of the invention relates to a method for producing a metal oxide dielectric thin film using the composition. When preparing a dielectric thin film by the method of the present invention, first, at least one of a metal halide, a metal alkoxide, and an ether compound represented by the following Chemical Formula 1 is dissolved in an organic solvent to prepare a metal oxide precursor solution.

[화학식 1][Formula 1]

MaXb M a X b

상기 식에서,Where

M은 1족 내지 14족의 금속이고,M is a metal of Groups 1 to 14,

X는 할로겐 원소이고, X is a halogen element,

a는 1 내지 3의 정수이며,a is an integer of 1 to 3,

b는 1 내지 10의 정수이다. b is an integer from 1 to 10.

이어서 금속산화물 전구체 용액을 기판 상에 코팅한다. 끝으로 졸겔공정을 위해 코팅된 기판을 열처리하여 금속산화물 박막을 수득한다. 이러한 졸겔 공정에서는 비가수분해 졸겔법에 의해서 금속산화물 박막이 형성된다. The metal oxide precursor solution is then coated onto the substrate. Finally, the substrate coated for the sol-gel process is heat-treated to obtain a metal oxide thin film. In such a sol-gel process, a metal oxide thin film is formed by a non-hydrolytic sol-gel method.

본 발명에서 상기 비가수분해 졸-겔 공정은 하기 반응식 1로 표시되는 금속할로겐화물(metal halide)과 금속알콕사이드(metal alkoxide)의 반응(알콕사이드 루트 ; alkoxide route)에 의해 수행될 수 있다. In the present invention, the non-hydrolyzed sol-gel process may be performed by the reaction of a metal halide and a metal alkoxide represented by Scheme 1 (alkoxide route).

MaXb + Ma(OR1)b → 2MaO b/2 + bR1X M a X b + M a (OR 1 ) b → 2M a O b / 2 + bR 1 X

상기 식에서, Ma는 1족 내지 14족의 금속이고, Wherein M a is a metal of Groups 1 to 14,

Xb는 할로겐 원소이며, a는 1 내지 3의 정수이고, X b is a halogen element, a is an integer from 1 to 3,

b는 1 내지 10의 정수이며, b is an integer from 1 to 10,

R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 (cycloalkyl group) 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기, 또는 탄소수 1~10의 알콕시기이고, R 1 is a hydrogen atom, a C1-C10 alkyl group, a C3-C10 cycloalkyl group or a C6-C15 aryl group, a C2-C30 acryloyl group, a C1-C10 acryloyloxy group, An alkyl group or a cycloalkyl group substituted with a C 1-10 epoxy group, a C 1-10 vinyl group, a C 1-10 allyl group, a C 1-10 epoxy group, or a C 1-10 alkoxy group,

n은 1 내지 6의 정수이다.n is an integer of 1-6.

다만 상기 식에서 금속 할로겐화물과 금속 알콕사이드의 금속 성분이 동일한 것으로 표시하였으나, 상기 반응식과 달리 달라질 수도 있고, 금속 할로겐화물의 금속은 둘 이상의 금속원소로 구성될 수도 있다. However, although the metal components of the metal halide and the metal alkoxide are represented by the same formula, it may be different from the above scheme, and the metal of the metal halide may be composed of two or more metal elements.

상기 반응식 1에서, 금속으로는 1족 내지 14족에 속하는 것으로서, 상기 화학식 1로 표시되는 금속산화물이 절연체인 경우이면 제한없이 사용될 수 있으나, 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 탄탈륨(Ta) 및 실리콘(Si)으로 구성되는 군에서 선택된 어느 하나의 금속이 바람직하다. In Reaction Scheme 1, as a metal belonging to Groups 1 to 14, if the metal oxide represented by Formula 1 is an insulator, it may be used without limitation, titanium (Ti), zirconium (Zr), hafnium (Hf) Preferred is any one metal selected from the group consisting of aluminum (Al), tantalum (Ta) and silicon (Si).

또한, 할로겐 원소로는 불소(F), 염소(Cl), 브롬(Br), 요오드(I) 등 할로겐 원소이면 제한없이 사용될 수 있으나, 불소, 염소 또는 브롬이 바람직하다.Further, the halogen element may be used without limitation as long as it is a halogen element such as fluorine (F), chlorine (Cl), bromine (Br), and iodine (I), but fluorine, chlorine or bromine is preferable.

본 발명에서 비가수분해 졸-겔법은 하기 반응식 2로 표시되는 금속할로겐화물과 에테르 화합물의 반응(에테르 루트; ether route)에 의해서도 수행될 수 있다. 이러한 반응에서는 금속 할로겐화물과 에테르 화합물이 반응하여 금속 알콕사이드를 생성하고, 생성된 금속 알콕사이드는 다시 금속할로겐화물과 반응하여 금속산화물을 형성할 수 있다. In the present invention, the non-hydrolyzed sol-gel method may also be carried out by the reaction of the metal halide and the ether compound represented by the following Scheme 2 (ether route). In this reaction, metal halides and ether compounds react to form metal alkoxides, and the metal alkoxides formed may react with metal halides to form metal oxides.

MaXb + b/2R2OR1 → 1/2 Ma(OR1)b + b/2R2Xa (+1/2MaXb)M a X b + b / 2R 2 OR 1 → 1/2 Ma (OR 1 ) b + b / 2R 2 X a (+ 1 / 2M a X b )

1/2MaXb + 1/2Ma(OR1)b → MaOb/2 + R1Xb 1 / 2M a X b + 1 / 2M a (OR 1 ) b → M a O b / 2 + R 1 X b

상기 반응식에서,In the above scheme,

Ma은 1족 내지 14족의 금속이고, M a is a metal of Groups 1 to 14,

Xb는 할로겐 원소이며, X b is a halogen element,

a는 1 내지 3의 정수이고, a is an integer of 1 to 3,

b는 1 내지 10의 정수이며, b is an integer from 1 to 10,

R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10R 1 and R 2 are each independently a hydrogen atom, an alkyl group of 1 to 10 carbon atoms, a cycloalkyl group of 3 to 10 carbon atoms or an aryl group of 6 to 15 carbon atoms, an acryloyl group of 2 to 30 carbon atoms, or an acryloyl jade of 1 to 10 carbon atoms. Alkyl group or cycloalkyl group by which the C1-C10 epoxy group was substituted, C1-C10 vinyl group, C1-C10 allyl group, C1-C10

에폭시기 또는 탄소수 1~10의 알콕시기이고, An epoxy group or an alkoxy group having 1 to 10 carbon atoms,

n은 1 내지 6의 정수이다.n is an integer of 1-6.

상기 반응식 2에서, 금속으로는 1족 내지 14족에 속하는 것은 어느 것이나 사용할 수 있다. 바람직한 금속의 예들은 티타늄(Ti), 지르코늄(Zr), 하프늄(Hf), 알루미늄(Al), 탄탈륨(Ta) 및 실리콘(Si) 등을 포함할 수 있다. 따라서 비가수분해 졸겔법에 의해서는 TiO2, SiO2, ZrO2, HfO2, Al2O3, Ta2O3 등의 절연 박막이 수득될 수 있다. In Reaction Scheme 2, any metal belonging to Groups 1 to 14 can be used. Examples of preferred metals may include titanium (Ti), zirconium (Zr), hafnium (Hf), aluminum (Al), tantalum (Ta), silicon (Si), and the like. Therefore, an insulating thin film of TiO 2 , SiO 2 , ZrO 2 , HfO 2 , Al 2 O 3 , Ta 2 O 3, or the like may be obtained by the non-hydrolytic sol-gel method.

이상의 설명에서는 금속 할로겐화물을 금속 알콕사이드과 에테르 화합물 중 어느 하나와 반응시키는 방법에 대해서 설명하였으나, 금속 할로겐화물을 금속 알콕사이드과 에테르 화합물과 함께 동시에 반응시키는 것도 상정할 수 있다.In the above description, the method for reacting a metal halide with either one of the metal alkoxide and the ether compound has been described, but it is also possible to simultaneously react the metal halide with the metal alkoxide and the ether compound.

가수분해 졸-겔법의 경우 저온에서는 수산화기(-OH)를 가진 산화물을 최종 산화물로 변환시킬 수 없기 때문에, 400 ~ 500℃ 이상의 고온 공정을 필요로 한다. 이데 반하여, 본 발명에 사용되는 비가수분해 졸-겔(non-hydrolytic sol-gel)법에 의하면 반응과정에서 히드록시기가 배제될 수 있기 때문에, 저온 공정이 가능하게 된다. In the case of the hydrolysis sol-gel method, an oxide having a hydroxyl group (-OH) cannot be converted into a final oxide at a low temperature, and thus a high temperature process of 400 to 500 ° C or higher is required. On the other hand, according to the non-hydrolytic sol-gel method used in the present invention, since the hydroxyl group can be excluded in the reaction process, a low temperature process becomes possible.

본 발명의 각 단계에 대해서 더욱 상세하게 설명하면 다음과 같다. Each step of the present invention will be described in more detail as follows.

금속 전구체 용액 제조 단계에서는 화학식 1로 표시되는 금속 할겐화물 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 제조한다.In the metal precursor solution preparation step, one or more of the metal halide and the metal alkoxide and the ether compound represented by Chemical Formula 1 are prepared by dissolving in an organic solvent.

본 발명의 금속 전구체 용액의 조성비는 특별히 제한되지 않고, 경우에 따라 당업자가 적절히 판단하여 선택할 수 있다. 일례로 상기 금속전구체 용액은 금속 할로겐화물 0.1 내지 50 중량% ; 금속 알콕사이드 또는 에테르 화합물 0.1 내지 50 중량% 및 잔량의 용매의 비율로 통상의 방법으로 혼합하여 제조할 수 있다. The composition ratio of the metal precursor solution of the present invention is not particularly limited and may be appropriately determined and selected by those skilled in the art in some cases. For example, the metal precursor solution may include 0.1 to 50 wt% of a metal halide; It may be prepared by mixing in a conventional manner at a ratio of 0.1 to 50% by weight of the metal alkoxide or ether compound and the residual solvent.

상기 유기용매로는 통상의 유기용매를 특별한 제한 없이 사용할 수 있다. 바람직하게는 헥산등의 탄화수소 용매; 아니솔, 메스틸렌 또는 자일렌등의 방향족계 탄화수소 용매; 메틸 이소부틸 케톤, 1-메틸-2-피롤리디논, 아세톤 등의 케톤계 용매; 디(프로필렌글리콜)메틸에테르, 시클로헥산온, 테트라히드로퓨란, 이소프로필 에테르 등의 에테르계 용매; 에틸 아세테이트, 부틸 아세테이트, 프로필렌 글리콜 메틸 에테르 아세테이트 등의 아세테이트계 용매; 알콕시 알코올, 부틸 알코올 등의 알코올계 용매; 디메틸아세트아미드, 디메틸포름아미드 등의 아미드계 용매; 실리콘계 용매; 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종 이상인 것을 사용할 수 있다.As the organic solvent, a conventional organic solvent may be used without particular limitation. Preferably hydrocarbon solvent, such as hexane; Aromatic hydrocarbon solvents such as anisole, methylene or xylene; Ketone solvents such as methyl isobutyl ketone, 1-methyl-2-pyrrolidinone and acetone; Ether solvents such as di (propylene glycol) methyl ether, cyclohexanone, tetrahydrofuran and isopropyl ether; Acetate solvents such as ethyl acetate, butyl acetate and propylene glycol methyl ether acetate; Alcohol solvents such as alkoxy alcohol and butyl alcohol; Amide solvents such as dimethylacetamide and dimethylformamide; Silicone solvents; And one or more selected from the group consisting of mixtures thereof.

상기 (b)단계의 코팅 단계에 사용되는 기판으로는 유리, 실리콘 웨이퍼, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리에테르설폰 또는 폴리에틸렌나프탈레이트 등과 같은 임의의 기판을 사용할 수 있다. As the substrate used in the coating step of (b), any substrate, such as glass, silicon wafer, polyethylene terephthalate, polycarbonate, polyethersulfone or polyethylene naphthalate, may be used.

상기 금속전구체 용액의 코팅 방법으로는 스핀 코팅, 딥 코팅, 롤 코팅, 스크린 코팅, 분무코팅, 스핀 캐스팅, 흐름 코팅, 스크린 인쇄, 잉크 젯팅 및 드롭 캐스팅 등을 사용할 수 있다. 편의성 및 균일성의 측면에서 스핀 코팅 또는 잉크 젯팅을 사용하는 것이 가장 바람직하다. 스핀 코팅을 행하는 경우, 스핀 속도는 100 내지 10,000 rpm의 범위 내에서 적절하게 조절하는 것이 바람직하다. As the coating method of the metal precursor solution, spin coating, dip coating, roll coating, screen coating, spray coating, spin casting, flow coating, screen printing, ink jetting, and drop casting may be used. It is most preferred to use spin coating or ink jetting in terms of convenience and uniformity. In the case of performing spin coating, the spin speed is preferably adjusted in the range of 100 to 10,000 rpm.

상기 (c)단계의 열처리 방법으로는 기판 위에 코팅된 상기 조성물을 베이킹한 후 경화시키는 단계를 포함한다. 상기 베이킹 단계는 50 내지 250℃의 온도에서 1초 내지 5분 동안 질소 또는 에어 또는 진공 분위기에서 가열하고, 상기 경화 단계는 100 내지 1,000℃의 온도에서 10분 내지 10시간 동안 질소, 에어 또는 진공 분위기 하에서 수행하는 것이 바람직하다.The heat treatment method of step (c) includes the step of baking the composition coated on the substrate and then curing. The baking step is heated in a nitrogen or air or vacuum atmosphere for 1 second to 5 minutes at a temperature of 50 to 250 ℃, the curing step is nitrogen, air or vacuum atmosphere for 10 minutes to 10 hours at a temperature of 100 to 1,000 ℃ Preference is given to performing under.

이와 같이 열처리를 행하면 화학식 4로 표시되는 금속산화물의 박막이 수득된다. The heat treatment in this way yields a thin film of metal oxide represented by the formula (4).

MxOy M x O y

상기 식에서 M은 1족 내지 14족의 금속이고, Wherein M is a metal of Groups 1 to 14,

x는 1 또는 2이고, x is 1 or 2,

1 ≤ y ≤ 10이다. 1 ≦ y ≦ 10.

이러한 금속산화물의 바람직한 예들은 TiO2, SiO2, ZrO2, HfO2, Al2O3, Ta2O5 등을 포함하나, 반드시 이들로 제한되는 것은 아니다. Preferred examples of such metal oxides are TiO 2 , SiO 2 , ZrO 2 , HfO 2 , Al 2 O 3 , Ta 2 O 5 And the like, but are not necessarily limited thereto.

본 발명의 유전 박막의 두께는 특별히 제한되지 않으나, 약 10 내지 약 10,000 Å의 범위 내인 것이 바람직하다. The thickness of the dielectric thin film of the present invention is not particularly limited, but is preferably in the range of about 10 to about 10,000 GPa.

이와 같이 본 발명에 따른 유전박막은 비가수분해 졸-겔법에 의해 제조된 금속산화물을 포함함으로써, 반응과정에서 히드록시기가 배제될 수 있어 저온 공정이 가능할 뿐만 아니라, 유전율(dielectric ratio)이 10 이상인 고유전율의 특성을 지닐 수 있어, 상기 유전박막을 적용한 전자소자의 경우 낮은 구동전압 및 높은 전하이동도 등을 동시에 만족하는 우수한 전기적 특성을 나타낸다. 따라서, 상기 본 발명의 유전박막은 각종 전자소자에 효과적으로 적용될 수 있다. 즉, 본 발명의 또 다른 측면은 상기한 금속산화물 유전박막을 포함하는 트랜지스터 소자 및 상기 트랜지스터 소자를 포함하는 전자소자에 관한 것이다.As described above, the dielectric thin film according to the present invention includes a metal oxide prepared by the non-hydrolyzable sol-gel method, and thus, hydroxyl groups may be excluded in the reaction process, so that the low temperature process is possible, and the dielectric constant is 10 or more. Since the electronic device to which the dielectric thin film is applied has excellent electrical properties, it exhibits excellent electrical properties satisfying both low driving voltage and high charge mobility. Therefore, the dielectric thin film of the present invention can be effectively applied to various electronic devices. That is, another aspect of the present invention relates to a transistor device including the metal oxide dielectric thin film and an electronic device including the transistor device.

상기 트랜지스터 소자는 프린팅이 가능한 저구동전압 소자에 이용될 수 있는데, 예컨대 기판, 게이트 전극, 상기의 유전박막을 포함하는 게이트 절연층, 반도체층 및 소스/드레인 전극쌍을 포함하여 이루어지는 박막 트랜지스터를 그 일예로 들 수 있다.The transistor device may be used for a low driving voltage device capable of printing, for example, a thin film transistor including a substrate, a gate electrode, a gate insulating layer including the dielectric thin film, a semiconductor layer, and a source / drain electrode pair. One example is this.

본 발명에 의한 박막 트랜지스터의 구조는 특별히 제한되는 것은 아니고, 탑 컨택 구조, 바텀 컨택 구조, 또는 탑 게이트 구조 등 임의의 구조를 가질 수 있다. 본 발명의 금속산화물 유전박막을 이용하여 제조할 수 있는 박막 트랜지스터의 구조의 예들을 도 1 및 도 2에 개략적으로 나타내었다. The structure of the thin film transistor according to the present invention is not particularly limited, and may have any structure such as a top contact structure, a bottom contact structure, or a top gate structure. Examples of the structure of a thin film transistor that can be manufactured using the metal oxide dielectric thin film of the present invention are schematically illustrated in FIGS. 1 and 2.

도 1은 탑 컨택(top contact) 구조의 박막 트랜지스터의 단면 개략도이고, 도 2는 바텀 컨택(bottom contact) 구조의 박막 트랜지스터의 단면 개략도이다. 1 is a cross-sectional schematic view of a thin film transistor having a top contact structure, and FIG. 2 is a cross-sectional schematic view of a thin film transistor having a bottom contact structure.

예를 들어, 본 발명의 박막 트랜지스터는, 도 1에 도시한 바와 같이, 기판(1) 위에 게이트 전극(2), 게이트 절연층(3), 반도체층(6), 소스 전극(4)/드레인 전극(5)이 차례로 적층된 구조를 가지거나, 도 2에 도시한 바와 같이, 기판(1) 위에 게이트 전극(2), 게이트 절연층(3), 소스 전극(4)/드레인 전극(5) 및 반도체 층(6)이 차례로 적층된 구조를 가질 수 있다. For example, the thin film transistor of the present invention, as shown in FIG. 1, has a gate electrode 2, a gate insulating layer 3, a semiconductor layer 6, a source electrode 4 / drain on the substrate 1. The electrodes 5 are stacked in this order, or as shown in FIG. 2, the gate electrode 2, the gate insulating layer 3, the source electrode 4 and the drain electrode 5 on the substrate 1. And the semiconductor layer 6 may be stacked in this order.

상기 박막 트랜지스터의 기판(1)으로는 유리, 실리콘 웨이퍼, 폴리에틸렌테레프탈레이트, 폴리카보네이트, 폴리에테르설폰 또는 폴리에틸렌나프탈레이트 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. As the substrate 1 of the thin film transistor, glass, a silicon wafer, polyethylene terephthalate, polycarbonate, polyether sulfone, polyethylene naphthalate, or the like may be used, but is not limited thereto.

상기 게이트 전극(2) 및 소스/드레인 전극(5, 6)의 소재로는 통상 사용되는 금속 또는 전도성 고분자가 사용될 수 있다. 구체적으로는 도핑된 규소 또는 금, 은, 알루미늄, 구리, 니켈, 크롬, 몰리브덴, 텅스텐, 인듐틴산화물 등의 금속을 예로 들 수 있으나, 이에 한정되는 것은 아니다. As a material of the gate electrode 2 and the source / drain electrodes 5 and 6, a metal or a conductive polymer that is commonly used may be used. Specifically, the doped silicon or metal, such as gold, silver, aluminum, copper, nickel, chromium, molybdenum, tungsten, indium tin oxide, but may be exemplified, but is not limited thereto.

상기 게이트 절연층(3)으로는 위에서 설명한 바와 같이 본 발명에 따른 금속산화물 유전박막을 사용하고, 또한 반도체층(6)으로는 통상적으로 사용되는 유기반도체 재료와 무기반도체 재료를 제한없이 사용할 수 있다. 상기 유기반도체 재료의 구체적인 예로서 펜타센, 구리 프탈로시아닌, 폴리티오펜, 폴리아닐린, 폴리아세틸렌, 폴리피롤, 폴리페닐렌비닐렌 또는 이들의 유도체를 들 수 있으나, 반드시 이들로 제한되는 것은 아니다. 또한 상기 무기반도체 재료의 구체적인 예로서 실리콘(Si), 셀렌화 카드뮴 (CdSe), 황화 카드뮴(CdS), 텔루르화 카드뮴(CdTe), 산화아연(ZnO), 이산화주석(SnO2), 황화아연(ZnS) 등을 들 수 있으나, 반도체의 성질을 갖는 것이면 제한없이 사용할 수 있다.As the gate insulating layer 3, as described above, the metal oxide dielectric thin film according to the present invention may be used, and as the semiconductor layer 6, organic semiconductor materials and inorganic semiconductor materials that are commonly used may be used without limitation. . Specific examples of the organic semiconductor material include, but are not limited to, pentacene, copper phthalocyanine, polythiophene, polyaniline, polyacetylene, polypyrrole, polyphenylenevinylene or derivatives thereof. In addition, specific examples of the inorganic semiconductor material include silicon (Si), cadmium selenide (CdSe), cadmium sulfide (CdS), cadmium telluride (CdTe), zinc oxide (ZnO), tin dioxide (SnO 2 ), and zinc sulfide ( ZnS) and the like, but any one having a property of a semiconductor can be used without limitation.

상기의 트랜지스터 소자는 프린팅이 가능한 저구동전압의 전자소자라면 당업계에 알려진 통상적인 공정에 의하여 제한없이 적용될 수 있는데, 상기 전자소자로 는 디스플레이 소자, 메모리 소자(DRAMs), 상보형 금속산화물 반도체 소자(CMOS), 광전변환 소자(photovoltaic devices), 유기발광 소자(OLED), 센서 또는 집적회로 등을 예로 들 수 있으나, 이에 국한되는 것은 아니다. The transistor device may be applied without limitation as long as it is a low-voltage electronic device capable of printing by a conventional process known in the art. The electronic device may be a display device, memory devices (DRAMs), or complementary metal oxide semiconductor devices. (CMOS), photovoltaic devices, organic light emitting devices (OLEDs), sensors or integrated circuits, but are not limited thereto.

즉, 본 발명에 의한 금속산화물 유전박막은 상기 메모리 소자의 정보저장 또는 상보형 금속산화물 반도체 소자용 커패시터 절연층(capacitor dielectrics)이나, 디스플레이 소자의 박막 트랜지스터용 절연층으로도 사용될 수 있다. That is, the metal oxide dielectric thin film according to the present invention may be used as the capacitor storage layers (capacitor dielectrics) for the information storage or complementary metal oxide semiconductor device of the memory device, or the thin film transistor of the display device.

이하에서 실시예를 통하여 본 발명을 보다 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명의 목적을 위한 것으로 본 발명을 제한하기 위한 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples, but the following Examples are for illustrative purposes only and are not intended to limit the present invention.

제조예Production Example 1 :  One : 유전박막Dielectric film 조성물의 제조(1) Preparation of the composition (1)

지르코늄 테트라클로라이드(ZrCl4) 1몰과 지르코늄(4) 이소프로폭사이드 이소프로판올 복합체 [Zr(OiPr)4(iPrOH)] 1몰을 혼합한 전구체 혼합물을 2-메톡시에탄올(2-methoxy ethanol)에 용해시켜 상기 전구체 혼합물의 함량이 5중량%인 산화 지르코늄 유전박막 조성물을 제조하였다.A precursor mixture of 1 mol of zirconium tetrachloride (ZrCl 4 ) and 1 mol of zirconium (4) isopropoxide isopropanol complex [Zr (OiPr) 4 (iPrOH)] was added to 2-methoxyethanol. It was dissolved to prepare a zirconium oxide dielectric thin film composition having a content of 5% by weight of the precursor mixture.

제조예 2 : 유전박막 조성물의 제조(2)Preparation Example 2 Preparation of Dielectric Thin Film Composition (2)

전구체 혼합물의 함량을 15 중량%로 한 것 이외에는 제조예 1과 동일하게 실시하여 산화 지르코늄 유전박막 조성물을 제조하였다.A zirconium oxide dielectric thin film composition was prepared in the same manner as in Preparation Example 1, except that the content of the precursor mixture was 15% by weight.

실시예 1: 산화 지르코늄 Example 1 Zirconium Oxide 유전박막의Dielectric film 제작(1) Production (1)

상기 제조예 1에서 제조한 조성물을 실온에서 실리콘 웨이퍼에 주입하고 500 rpm으로 30초간 스핀코팅한 후, 에어 분위기 하에서 100℃에서 1분간 열처리한 후, 다시 300℃에서 1시간 동안 열처리하고 경화시켜 416Å 두께의 산화 지르코늄(ZrO2) 유전박막을 제작하였다. The composition prepared in Preparation Example 1 was injected into a silicon wafer at room temperature, spin-coated at 500 rpm for 30 seconds, heat treated at 100 ° C. for 1 minute in an air atmosphere, and then heat treated at 300 ° C. for 1 hour and cured. A thick zirconium oxide (ZrO 2 ) dielectric thin film was fabricated.

실시예 2: 산화 지르코늄 유전박막의 제작(2)Example 2 Fabrication of Zirconium Oxide Dielectric Film (2)

경화조건을 에어 분위기 하에서, 100℃에서 1분간 열처리하고, 200℃에서 5분간 열처리한 후, 다시 400℃에서 30분 동안 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 338Å 두께의 산화 지르코늄 유전박막을 제작하였다.Zirconium oxide having a thickness of 338 kPa was carried out in the same manner as in Example 1 except that the curing conditions were heat-treated at 100 ° C. for 1 minute, heat-treated at 200 ° C. for 5 minutes, and then heat-treated at 400 ° C. for 30 minutes. A dielectric thin film was produced.

실시예 3: 산화 지르코늄 Example 3: Zirconium Oxide 유전박막의Dielectric film 제작(3) Production (3)

최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에서 5분간 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다.Zirconium oxide dielectric thin films were prepared in the same manner as in Example 1 except that the final curing conditions were heat treated at 100 ° C. for 1 minute under nitrogen atmosphere and then heat treated at 300 ° C. for 5 minutes.

실시예 4: 산화 지르코늄 Example 4 Zirconium Oxide 유전박막의Dielectric film 제작(4) Production (4)

최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에 서 10분간 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다. Zirconium oxide dielectric thin films were prepared in the same manner as in Example 1 except that the final curing conditions were heat treated at 100 ° C. for 1 minute under nitrogen atmosphere and then heat treated at 300 ° C. for 10 minutes.

실시예 5: 산화 지르코늄 유전박막의 제작(5)Example 5 Fabrication of Zirconium Oxide Dielectric Film (5)

최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에서 3시간 동안 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다. A final zirconium oxide dielectric thin film was prepared in the same manner as in Example 1 except that the final curing conditions were heat treated at 100 ° C. for 1 minute under nitrogen atmosphere and then heat treated at 300 ° C. for 3 hours.

실시예 6: 산화 지르코늄 Example 6: Zirconium Oxide 유전박막의Dielectric film 제작(6) Production (6)

최종 경화조건을 질소분위기 하에서, 100℃에서 1분간 열처리하고, 300℃에서 1시간 동안 열처리한 것을 제외하고는 실시예 1과 동일하게 실시하여 산화 지르코늄 유전박막을 제작하였다. Zirconium oxide dielectric thin film was prepared in the same manner as in Example 1 except that the final curing conditions were heat-treated at 100 ° C. for 1 minute under nitrogen atmosphere and heat-treated at 300 ° C. for 1 hour.

실시예 7 : 박막 트랜지스터의 제작(1)Example 7 Fabrication of Thin Film Transistors (1)

게이트 전극으로 n-형 도핑된 실리콘 웨이퍼를 사용하고, 그 위에 상기 제조예 2에서 제조한 유전박막 조성물을 스핀코팅법을 사용하여 1500Å 두께의 필름을 형성하고, 질소분위기 하에서 100℃의 조건으로 1분간 열처리하여 상기 용매를 제거한 다음, 300℃에서 1시간 동안 열처리하고 경화시켜 게이트 절연층을 형성하였다.A n-type doped silicon wafer was used as a gate electrode, and the dielectric thin film composition prepared in Preparation Example 2 was formed thereon using a spin coating method to form a film having a thickness of 1500 占 퐉, and then subjected to 1 at 100 ° C. under a nitrogen atmosphere. The solvent was removed by heat treatment for 1 minute, and then heat-treated and cured at 300 ° C. for 1 hour to form a gate insulating layer.

반도체층의 형성은 상기 게이트 절연층 상에 스핀코팅 방법을 이용하여 500 Å 두께의 황화 카드뮴(CdS) 박막을 형성하였다. 상기와 같이 형성된 반도체층 상에 포토 리소그래피를 이용해 리프트-오프(lift-off) 방식으로 채널길이 20㎛, 채널폭 2㎜인 알루미늄(Al) 소스/드레인 전극을 형성하여, 도 3과 같은 탑 컨택(top contact) 구조의 박막 트랜지스터를 제작하였다. In the formation of the semiconductor layer, a 500 스핀 thick cadmium sulfide (CdS) thin film was formed on the gate insulating layer by using a spin coating method. On the semiconductor layer formed as described above, an aluminum (Al) source / drain electrode having a channel length of 20 μm and a channel width of 2 mm is formed by a lift-off method using photolithography. A thin film transistor having a top contact structure was fabricated.

실시예 8 : 박막 트랜지스터의 제작(2)Example 8 Fabrication of Thin Film Transistors (2)

유리기판 위에 텅스텐/몰리브덴(W/Mo) 합금을 증착하여 2000Å 두께의 게이트 전극을 형성하고, 그 위에 상기 제조예 2에서 제조한 유전박막 조성물을 스핀코팅법을 사용하여 1500Å 두께의 필름을 형성하고, 질소분위기 하에서 100℃의 조건으로 1분간 열처리하여 상기 용매를 제거한 다음, 300℃에서 1시간 동안 열처리하고 경화시켜 게이트 절연층을 형성하였다.Depositing a tungsten / molybdenum (W / Mo) alloy on a glass substrate to form a gate electrode having a thickness of 2000 Å, and forming a film having a thickness of 1500 Å by spin coating the dielectric thin film composition prepared in Preparation Example 2 thereon After removing the solvent by heat treatment at 100 ° C. for 1 minute under nitrogen atmosphere, heat treatment and curing at 300 ° C. for 1 hour to form a gate insulating layer.

반도체층의 형성은 상기 게이트 절연층 상에 열 증착(thermal evaporation) 방법을 이용하여 700Å 두께의 펜타센층을 형성하였다. 상기와 같이 형성된 반도체층 상에 채널길이 160㎛, 채널폭 1㎜인 새도우 마스크에 의해 진공증착법으로 금(Au) 소스/드레인 전극을 형성하여, 도 4와 같은 탑 컨택 구조의 박막 트랜지스터를 제작하였다. In the formation of the semiconductor layer, a pentacene layer having a thickness of 700 Å was formed on the gate insulating layer by using a thermal evaporation method. A gold (Au) source / drain electrode was formed on the semiconductor layer formed as described above by a vacuum deposition method using a shadow mask having a channel length of 160 μm and a channel width of 1 mm to fabricate a thin film transistor having a top contact structure as shown in FIG. 4. .

비교예 1 : 박막 트랜지스터의 제작Comparative Example 1: Fabrication of Thin Film Transistor

실리콘 옥사이드(SiO2)를 이용하여 PECVD법에 의해 3,000Å 두께의 게이트 절연층을 형성한 것 이외에는 상기 실시예 7과 동일하게 실시하여 탑 컨택 구조의 박막 트랜지스터를 제작하였다. A thin film transistor having a top contact structure was fabricated in the same manner as in Example 7, except that a gate insulating layer having a thickness of 3,000 Å was formed by PECVD using silicon oxide (SiO 2 ).

실험예Experimental Example 1 : 박막의 조성 분석 1: composition analysis of thin film

본 발명에 의한 금속산화물 유전박막 내부의 히드록시기 잔존 여부를 분석하기 위하여, FT-IR 분석장치를 이용하여 최종 경화온도가 300℃인 상기 실시예 3 내지 실시예 6에서 제조한 박막의 조성을 분석한 결과를 도 5에 도시하였다. In order to analyze the hydroxyl group remaining in the metal oxide dielectric thin film according to the present invention, by using the FT-IR analyzer, the composition of the thin film prepared in Examples 3 to 6 having a final curing temperature of 300 ℃ Is shown in FIG. 5.

도 5를 참조하면, 경화시간에 관계없이 3500 cm-1의 파장수 부근에서 잔존 히드록시기에 의한 폭이 넓은 피크(broad peak)가 나타나기는 하지만, 경화 시간이 3시간인 경우(실시예 5), 3500cm-1 부근에서 피크의 크기가 다른 조건에 비해 크게 감소되어 피크가 거의 사라져 300℃ 온도의 저온 공정에서 효과가 있다고 할 수 있다.Referring to FIG. 5, although a broad peak due to the remaining hydroxyl group appears in the vicinity of the wavelength of 3500 cm −1 regardless of the curing time, when the curing time is 3 hours (Example 5), In the vicinity of 3500cm -1 , the size of the peak is greatly reduced compared to other conditions, and the peak almost disappears, which is effective in the low temperature process at 300 ° C.

실험예 3 : 박막의 전기적 특성 측정Experimental Example 3 Measurement of Electrical Properties of Thin Films

본 발명에 의한 금속산화물 유전박막의 누설전류(leakage current), 유전율(dielectric ratio) 등과 같은 전기적 특성을 측정하기 위하여, 실리콘(Si)으로 도핑된 n-타입의 실리콘 웨이퍼 위에 상기 제조예 1에서 제조한 산화 지르코늄 유전박막 조성물을 도포한 다음 스핀 코팅하고, 100℃ 1분, 300℃ 30분의 조건으로 열처리하여 400Å 두께의 절연층을 형성한 다음, 그 위에 이-빔 증착(e-beam evaporation)법으로 알루미늄 박막 1500Å을 증착하여 상부전극을 형성시킴으로써, 도 6과 같은 전기적 특성 측정용 소자를 제작하였다.In order to measure electrical characteristics such as leakage current, dielectric constant, and the like of the metal oxide dielectric thin film according to the present invention, manufactured in Preparation Example 1 on an n-type silicon wafer doped with silicon (Si). A zirconium oxide dielectric thin film composition was applied, followed by spin coating, followed by heat treatment at 100 ° C. for 1 minute and 300 ° C. for 30 minutes to form an insulating layer having a thickness of 400 Å, followed by e-beam evaporation. By depositing 1500 Å of the aluminum thin film by the method to form the upper electrode, the device for measuring electrical characteristics as shown in FIG.

상기에서 제작된 소자를 이용하여 누설전류, 유전율 및 절연파괴 전압(breakdown voltage)을 측정한 결과를 도 7에 도시하였다. 상기에서 누설전류는 전기장이 1MV/cm일 때 단위 면적당 흐르는 전류값으로 구하였다. The leakage current, dielectric constant, and breakdown voltage were measured using the device fabricated above. In the above, the leakage current was calculated as a current value flowing per unit area when the electric field was 1 MV / cm.

또한, 유전율은 Probe station(Micromanipulatior 6200 probe station)이 장착된 PRECISION LCR METER(HP4284A)를 이용하여 약 100 kHz의 주파수에서 정전용량(capacitance)을 측정하였는데, 박막의 두께를 spectroscopic ellipsometer로 측정하여 다음과 같은 계산식으로 유전율을 계산하였다.In addition, the dielectric constant was measured at a frequency of about 100 kHz using a PRECISION LCR METER (HP4284A) equipped with a probe station (Micromanipulatior 6200 probe station). The permittivity was calculated by the same formula.

k = C x d / εo x Ak = C xd / ε o x A

k : 유전율 (dielectric ratio) k: dielectric ratio

C : 정전용량 C: capacitance

d : 저유전 박막의 두께 d: thickness of the low dielectric film

εo: 진공의 유전 상수ε o : dielectric constant of vacuum

A : 전극의 접촉 단면적 A: contact cross section of the electrode

도 7을 참조하면, 300℃의 경화공정에서 차단누설전류는 5 X 10-8 A/㎠ 이하이고, 절연파괴가 4.8 MV/cm 이내에서는 나타나지 않는 것으로 보아 절연파괴 전압은 4.8 MV/cm 이상임을 알 수 있고, 상기의 식으로 계산한 유전율은 11 정도로서, 300℃의 저온공정에서 상당히 우수한 절연특성 및 고유전율 값을 가짐을 확인할 수 있다.Referring to FIG. 7, in the curing process at 300 ° C., the blocking leakage current is 5 × 10 −8 A / cm 2 or less, and the insulation breakdown voltage does not appear within 4.8 MV / cm, and the insulation breakdown voltage is 4.8 MV / cm or more. It can be seen that the dielectric constant calculated by the above formula is about 11, and it can be confirmed that the low dielectric constant and the excellent dielectric constant value at 300 ℃ low temperature process.

실험예 4 : 박막 트랜지스터의 전기적 특성 측정(1)Experimental Example 4: Measurement of the electrical properties of the thin film transistor (1)

본 발명에 의한 박막 트랜지스터의 전기적 특성을 측정하기 위하여, Keithley Semiconductor Analyzer (4200-SCS)를 이용하여 상기 실시예 7 및 비교예 1에서 제조한 박막 트랜지스터의 문턱전압, 전하이동도 및 구동전압 등의 구동특성을 다음과 같이 측정하였다.In order to measure the electrical characteristics of the thin film transistor according to the present invention, the threshold voltage, charge mobility and driving voltage of the thin film transistors manufactured in Example 7 and Comparative Example 1 using Keithley Semiconductor Analyzer (4200-SCS) Driving characteristics were measured as follows.

전하이동도는 하기 포화영역 (saturation region) 전류식으로부터 추출하는 바, 하기 식으로부터 (ISD)1/2 과 VG를 변수로 한 그래프를 얻고 그 기울기로부터 구하였다.The charge mobility was extracted from the following saturation region current equation. From the following equation, a graph with (I SD ) 1/2 and V G as variables was obtained from the slope.

Figure 112007036447162-PAT00001
Figure 112007036447162-PAT00001

상기 식에서, ISD는 소스-드레인 전류이고, μ 또는 μFET는 전하이동도이며, C0는 산화막 정전용량이고, W는 채널 폭이며, L은 채널 길이이고, VG는 게이트 전압이고, VT는 문턱전압이다.Where I SD is the source-drain current, μ or μ FET is the charge mobility, C 0 is the oxide capacitance, W is the channel width, L is the channel length, V G is the gate voltage, V T is the threshold voltage.

문턱전압은 (ID)1/2 와 VG간의 그래프에서 선형부분의 연장선과 VG축과의 교점으로부터 구하였다. 문턱전압은 절대값이 0에 가까워야 전력이 적게 소모된다.The threshold voltage is obtained from the intersection of the extension line of the linear part and the V G axis in the graph between (I D ) 1/2 and V G. The threshold voltage consumes less power when the absolute value is close to zero.

도 8a는 게이트 절연층으로 산화 지르코늄을, 반도체층으로 CdS를 사용한 실시예 7에 의해 제작한 박막 트랜지스터의 구동특성을 나타내는 것이고, 도 9b는 게이트 절연층으로 PECVD SiO2를 사용한 비교예 1에 의해 제작한 종래의 박막 트랜지스터의 구동특성을 나타낸 것이다.FIG. 8A shows the driving characteristics of the thin film transistor fabricated in Example 7 using zirconium oxide as the gate insulating layer and CdS as the semiconductor layer, and FIG. 9B using PECVD SiO 2 as the gate insulating layer. The driving characteristics of the conventional thin film transistor produced by Comparative Example 1 are shown.

도 8a 및 도 8b를 참조하면, 실시예 7에 의한 박막 트랜지스터의 경우, 문턱전압은 2V 이하로서, 비교예 1에 의한 종래의 박막 트랜지스터의 문턱전압인 80V 이하 보다 월등히 낮아지고, 전하이동도는 37.9 ㎠/VS 이하로서 종래의 박막 트랜지스터 보다 상당히 향상되며, 구동전압 또한 급격히 감소함을 알 수 있다.  8A and 8B, in the case of the thin film transistor according to the seventh embodiment, the threshold voltage is 2 V or less, which is much lower than the threshold voltage of 80 V or less, which is the threshold voltage of the conventional thin film transistor according to Comparative Example 1, and the charge mobility is 37.9 cm 2 / VS or less, significantly improved than the conventional thin film transistor, it can be seen that the driving voltage also decreases rapidly.

실험예 5 : 박막 트랜지스터의 전기적 특성 측정(2)Experimental Example 5 Measurement of the Electrical Characteristics of the Thin Film Transistor (2)

본 발명에 의한 박막 트랜지스터의 전기적 특성을 측정하기 위하여, 상기 실시예 8에서 제조한 박막 트랜지스터의 문턱전압, 전하이동도 및 Ion/Ioff 전류비 등의 구동특성을 상기 실험예 4와 같이 측정하였다.In order to measure the electrical characteristics of the thin film transistor according to the present invention, the driving characteristics such as threshold voltage, charge mobility and I on / I off current ratio of the thin film transistor manufactured in Example 8 were measured as in Experimental Example 4. It was.

상기에서 Ion/Ioff는 온(On) 상태의 최대 전류 값과 오프(Off) 상태의 최소 전 류 값의 비로 구해지며, 하기 관계를 가진다:In the above, I on / I off is obtained by the ratio of the maximum current value in the on state and the minimum current value in the off state, and has the following relationship:

Figure 112007036447162-PAT00002
Figure 112007036447162-PAT00002

상기 식에서 Ion은 최대 전류 값이고, Ioff는 차단누설전류(off-stae leakage current) 이며, μ는 전하 이동도이고, σ는 박막의 전도도이며, q는 전하량이고 NA는 전하밀도이며, t는 반도체 막의 두께이고, C0는 산화막 정전용량이고, VD는 드레인 전압이다 Where I on is the maximum current value, I off is the off-stae leakage current, μ is the charge mobility, σ is the conductivity of the thin film, q is the charge amount and N A is the charge density, t is the thickness of the semiconductor film, C 0 is the oxide capacitance, and V D is the drain voltage.

도 9a 및 도 9b는 게이트 절연층으로 산화 지르코늄을, 반도체층으로 펜타센을 사용한 실시예 8에 의해 제작한 박막 트랜지스터의 구동특성을 나타내는 것이다. 9A and 9B show driving characteristics of the thin film transistor fabricated in Example 8 using zirconium oxide as the gate insulating layer and pentacene as the semiconductor layer.

도 9a 및 도 9b를 참조하면, 문턱전압은 -1.8V 이하이고, Ion/Ioff 전류비는 2.14 X 105 이하이며, 전하이동도는 7.6 ㎠/VS 이하로서, 고유전율의 유전박막을 적용한 본 발명에 의한 박막 트랜지스터의 경우, 낮은 전압구동 및 높은 전하이동도의 특성을 지님을 확인할 수 있다. 9A and 9B, the threshold voltage is -1.8V or less, the I on / I off current ratio is 2.14 X 10 5 or less, and the charge mobility is 7.6 cm 2 / Vs or less. In the case of the applied thin film transistor according to the present invention, it can be seen that it has characteristics of low voltage driving and high charge mobility.

이상에서 본 발명의 바람직한 실시예를 참고로 본 발명에 대해서 상세하게 설명하였으나, 이들은 단지 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다. 예를 들어, 본 발명의 금속산화물 유전 박막 제조방법은 2종 이상의 금속원소로 구성되는 복합 금속 산화물 박막의 제조 시에도 적용될 수 있다. Although the present invention has been described in detail with reference to preferred embodiments of the present invention, these are merely exemplary, and those skilled in the art to which the present invention pertains have various modifications and equivalents therefrom. It will be appreciated that embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims. For example, the metal oxide dielectric thin film manufacturing method of the present invention can be applied to the production of a composite metal oxide thin film composed of two or more metal elements.

상술한 바와 같이, 본 발명에 의한 유전박막 조성물은 비가수분해 졸-겔법에 의해 박막화가 가능하므로, 본 발명의 유전 박막 조성물을 이용하면 저온 공정에 의해 유전 박막을 형성할 수 있어 제조비용을 절감할 수 있다. 또한 본 발명에 의해 수득되는 유전 박막은 낮은 누설 전류 특성 및 고유전율 (high-k)의 특성을 지니기 때문에, 이러한 유전박막을 적용한 본 발명에 의한 전자소자의 경우 낮은 구동전압 및 높은 전하이동도 등을 동시에 만족하는 우수한 전기적 특성을 나타낼 수 있다. As described above, since the dielectric thin film composition according to the present invention can be thinned by a non-hydrolytic sol-gel method, the dielectric thin film composition of the present invention can form a dielectric thin film by a low temperature process, thereby reducing manufacturing costs. can do. In addition, since the dielectric thin film obtained by the present invention has low leakage current characteristics and high dielectric constant (high-k), the electronic device according to the present invention employing such a dielectric thin film has low driving voltage and high charge mobility. It can exhibit excellent electrical properties satisfying at the same time.

Claims (22)

금속 산화물 전구체인 하기 화학식 1로 표시되는 금속 할로겐화물; 및 금속 알콕사이드과 에테르 화합물 중 하나 이상 및 유기용매를 포함하는 유전박막 조성물.A metal halide represented by the following Chemical Formula 1 as a metal oxide precursor; And at least one of a metal alkoxide and an ether compound and an organic solvent. [화학식 1] [Formula 1] MaXb M a X b 상기 식에서,Where M은 1족 내지 14족의 금속이고,M is a metal of Groups 1 to 14, X는 할로겐 원소이고, X is a halogen element, a는 1 내지 3의 정수이며,a is an integer of 1 to 3, b는 1 내지 10의 정수이다. b is an integer from 1 to 10. 제 1항에 있어서, 상기 금속(M)은 티타늄, 지르코늄, 하프늄(Hf), 알루미늄, 탄탈륨(Ta) 및 실리콘으로 구성되는 군에서 선택된 어느 하나인 것을 특징으로 하는 유전박막 조성물. The dielectric thin film composition of claim 1, wherein the metal (M) is any one selected from the group consisting of titanium, zirconium, hafnium (Hf), aluminum, tantalum (Ta), and silicon. 제 1항에 있어서, 상기 금속 알콕사이드는 하기 화학식 2로 표시되는 것임을 특징으로 하는 유전 박막 조성물. The dielectric thin film composition according to claim 1, wherein the metal alkoxide is represented by the following Chemical Formula 2. [화학식 2][Formula 2] Ma(OR1)n M a (OR 1 ) n 상기 식에서, Where Ma은 1족 내지 14족의 금속이고,M a is a metal of Groups 1 to 14, R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이고, R 1 is a hydrogen atom, a C1-C10 alkyl group, a C3-C10 cycloalkyl group or a C6-C15 aryl group, a C2-C30 acryloyl group, a C1-C10 acryloyloxy group, C1-C10 Alkyl group or cycloalkyl group substituted by epoxy group, C1-C10 vinyl group, C1-C10 allyl group, C1-C10 epoxy group, or C1-C10 alkoxy group, n은 1 내지 6의 정수이다.n is an integer of 1-6. 제 1항에 있어서, 상기 에테르 화합물이 하기 화학식 3으로 표시되는 것임을 특징으로 하는 유전 박막 조성물. The dielectric thin film composition according to claim 1, wherein the ether compound is represented by the following Chemical Formula 3. [화학식 3][Formula 3] R2OR1 R 2 OR 1 상기 식에서, Where R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 아크릴로일옥시기, 에폭시기가 치환된 알킬기 또는 시클로알킬기, 비닐기, 알릴기, 에폭시기 또는 탄소수 1~10의 알콕시기이다.R 1 and R 2 each independently represent a hydrogen atom, a C1-C10 alkyl group, a C3-C10 cycloalkyl group or a C6-C15 aryl group, a C2-C30 acryloyl group, acryloyloxy group, or an epoxy group. It is a substituted alkyl group or a cycloalkyl group, a vinyl group, an allyl group, an epoxy group, or a C1-C10 alkoxy group. 제 1항에 있어서, 상기 조성물이 The composition of claim 1, wherein said composition is 금속 할로겐화물 0.1 내지 50 중량%: 0.1 to 50 weight percent of metal halides: 금속 알콕사이드과 에테르 화합물 중 하나 이상 0.1 내지 50 중량%; 및 0.1 to 50% by weight of at least one of a metal alkoxide and an ether compound; And 잔량의 유기 용매를 포함하는 것을 특징으로 하는 유전박막 조성물.A dielectric thin film composition comprising a residual amount of an organic solvent. (a) 하기 화학식 1로 표시되는 금속 할로겐화물: 및 금속 알콕사이드과 에테르 화합물 중 하나 이상을 유기 용매에 용해시켜 금속 산화물 전구체 용액을 제조하는 단계;(a) a metal halide represented by Formula 1 below: and dissolving at least one of a metal alkoxide and an ether compound in an organic solvent to prepare a metal oxide precursor solution; (b) 전단계에서 제조된 금속 산화물 전구체 용액을 기판 상에 코팅하는 단계; 및 (b) coating the metal oxide precursor solution prepared in the previous step onto the substrate; And (c) 상기 코팅된 기판을 열처리하여 박막을 수득하는 단계를 포함하는 금속산화물 유전박막의 제조방법: (C) a method of manufacturing a metal oxide dielectric thin film comprising the step of heat-treating the coated substrate to obtain a thin film: [화학식 1][Formula 1] MaXb M a X b 상기 식에서,Where M은 1족 내지 14족의 금속이고,M is a metal of Groups 1 to 14, X는 할로겐 원소이고, X is a halogen element, a는 1 내지 3의 정수이며,a is an integer of 1 to 3, b는 1 내지 10의 정수이다. b is an integer from 1 to 10. 제 6항에 있어서, 상기 금속(M)은 티타늄, 지르코늄, 하프늄, 알루미늄, 탄탈륨 및 실리콘으로 구성되는 군에서 선택된 어느 하나인 것을 특징으로 하는 금속산화물 유전박막의 제조방법. The method of claim 6, wherein the metal (M) is any one selected from the group consisting of titanium, zirconium, hafnium, aluminum, tantalum, and silicon. 제 6항에 있어서, 상기 금속 알콕사이드는 하기 화학식 2로 표시되는 것임을 특징으로 하는 금속산화물 유전박막의 제조방법. The method of claim 6, wherein the metal alkoxide is represented by the following Chemical Formula 2. [화학식 2][Formula 2] Ma(OR1)n M a (OR 1 ) n 상기 식에서, Where Ma은 1족 내지 14족의 금속이고, M a is a metal of Groups 1 to 14, a는 1 내지 3의 정수이며,a is an integer of 1 to 3, R1은 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소 수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 탄소수 1~10 아크릴로일옥시기, 탄소수 1~10 에폭시기가 치환된 알킬기 또는 시클로알킬기, 탄소수 1~10 비닐기, 탄소수 1~10 알릴기, 탄소수 1~10 에폭시기 또는 탄소수 1~10의 알콕시기이고,R 1 is a hydrogen atom, a C1-C10 alkyl group, a C3-C10 cycloalkyl group or a C6-C15 aryl group, a C2-C30 acryloyl group, a C1-C10 acryloyloxy group, C1-C10 An alkyl group or a cycloalkyl group substituted with 10 epoxy groups, a C1-10 vinyl group, a C1-10 allyl group, a C1-10 epoxy group or a C1-10 alkoxy group, n은 1 내지 6의 정수이다.n is an integer of 1-6. 제 6항에 있어서, 상기 에테르 화합물은 하기 화학식 3으로 표시되는 것임을 특징으로 하는 금속산화물 유전박막의 제조방법. 7. The method of claim 6, wherein the ether compound is represented by the following Chemical Formula 3. [화학식 3][Formula 3] R2OR1 R 2 OR 1 상기 식에서, Where R1 및 R2은 각각 독립적으로 수소원자, 탄소수 1~10 알킬기, 탄소수 3~10의 시클로알킬기 또는 탄소수 6~15의 아릴기, 탄소수 2~30의 아크릴로일기, 아크릴로일옥시기, 에폭시기가 치환된 알킬기 또는 시클로알킬기, 비닐기, 알릴기, 에폭시기 또는 탄소수 1~10의 알콕시기이다.R 1 and R 2 each independently represent a hydrogen atom, a C1-C10 alkyl group, a C3-C10 cycloalkyl group or a C6-C15 aryl group, a C2-C30 acryloyl group, acryloyloxy group, or an epoxy group. It is a substituted alkyl group or a cycloalkyl group, a vinyl group, an allyl group, an epoxy group, or a C1-C10 alkoxy group. 제 6항에 있어서, 상기 용매는 지방족 탄화수소 용매; 방향족계 탄화수소 용매; 케톤계 용매; 에테르계 용매; 아세테이트계 용매; 알코올계 용매; 아미드계 용매; 실리콘계 용매; 및 이들의 혼합물로 구성되는 군으로부터 선택되는 1종 이상의 용매인 것을 특징으로 하는 금속산화물 유전박막의 제조방법.7. The process of claim 6, wherein the solvent is an aliphatic hydrocarbon solvent; Aromatic hydrocarbon solvents; Ketone solvents; Ether solvents; Acetate solvents; Alcohol solvents; Amide solvents; Silicone solvents; And at least one solvent selected from the group consisting of mixtures thereof. 제 12항에 있어서, 상기 유기용매는 2-메톡시 에탄올(2-methoxy ethanol) 또는 디(프로필렌글리콜)메틸에테르(Di(propylene glycol)methyl ether)인 것을 특징으로 하는 금속산화물 유전박막의 제조방법.The method of claim 12, wherein the organic solvent is 2-methoxy ethanol or di (propylene glycol) methyl ether. . 제 6항에 있어서, 상기 금속 산화물 전구체 용액은 The method of claim 6, wherein the metal oxide precursor solution is 금속 산화물 전구체 0.1 내지 50 중량%: Metal oxide precursor 0.1-50 wt%: 금속 알콕사이드과 에테르 화합물 중 하나 이상 0.1 내지 50 중량%; 및 0.1 to 50% by weight of at least one of a metal alkoxide and an ether compound; And 잔량의 유기 용매를 포함하는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.Method for producing a metal oxide dielectric thin film comprising a residual amount of an organic solvent. 제 6항에 있어서, 상기 열처리 단계는 비가수분해 졸-겔(non-hydrolytic sol-gel) 법에 의해 화학식 4로 표시되는 금속산화물을 제조하는 단계임을 특징으로 하는 금속산화물 유전박막의 제조방법.The method of claim 6, wherein the heat treatment is a step of preparing a metal oxide represented by Chemical Formula 4 by a non-hydrolytic sol-gel method. [화학식 4][Formula 4] MxOy M x O y 상기 식에서 M은 1족 내지 14족의 금속이고, Wherein M is a metal of Groups 1 to 14, x는 1 또는 2이고, 1 ≤ y ≤ 10이다. x is 1 or 2, and 1 ≦ y ≦ 10. 제 6항에 있어서, 상기 코팅 단계는 스핀 코팅, 딥 코팅, 롤 코팅, 스크린 코팅, 분무 코팅, 스핀 캐스팅, 흐름 코팅, 스크린 인쇄, 잉크 젯팅 및 드롭 캐스팅으로 구성되는 군으로부터 선택된 방법에 의해 형성되는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.The method of claim 6, wherein the coating step is formed by a method selected from the group consisting of spin coating, dip coating, roll coating, screen coating, spray coating, spin casting, flow coating, screen printing, ink jetting and drop casting. Method for producing a metal oxide dielectric thin film, characterized in that. 제 6항에 있어서, 상기 열처리는 코팅된 기판을 베이킹한 후, 경화하는 단계임을 특징으로 하는 금속산화물 유전박막의 제조방법.The method of claim 6, wherein the heat treatment comprises curing the coated substrate and then curing the coated substrate. 제 15항에서, 상기 베이킹 단계는 50 내지 250℃의 온도에서 1초 내지 5분 동안, 질소, 에어 및 진공분위기 중에서 선택된 어느 하나의 조건으로 가열하는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.The method of claim 15, wherein the baking step is a method of manufacturing a metal oxide dielectric thin film, characterized in that the heating at any one condition selected from nitrogen, air and vacuum atmosphere for 1 second to 5 minutes at a temperature of 50 to 250 ℃. 제 15항에 있어서, 상기 경화 단계는 100 내지 1,000℃의 온도에서 10분 내지 3시간 동안, 질소, 에어 및 진공분위기 중에서 선택된 어느 하나의 조건으로 수행하는 것을 특징으로 하는 금속산화물 유전박막의 제조방법.The method of claim 15, wherein the curing step is performed for 10 minutes to 3 hours at a temperature of 100 to 1,000 ℃, under any one condition selected from nitrogen, air and vacuum atmosphere. . 제 1항 내지 제 5항 중 어느 하나의 항의 유전 박박 조성물을 박막화하여 수득되는 금속산화물 유전 박막. A metal oxide dielectric thin film obtained by thinning the dielectric thin film composition of any one of claims 1 to 5. 제 18항의 금속산화물 유전박막을 포함하는 트랜지스터 소자.A transistor device comprising the metal oxide dielectric thin film of claim 18. 제 19항에 있어서, 상기 소자는 기판; 게이트 전극; 제 18항의 유전박막을 포함하는 절연층; 반도체층; 및 소스/드레인 전극쌍을 포함하여 이루어지는 박막 트랜지스터인 것을 특징으로 하는 트랜지스터 소자.20. The device of claim 19, wherein the device comprises a substrate; A gate electrode; An insulating layer comprising the dielectric thin film of claim 18; A semiconductor layer; And a thin film transistor comprising a source / drain electrode pair. 제 20항의 트랜지스터 소자를 포함하는 전자소자.An electronic device comprising the transistor device of claim 20. 제 21항에 있어서, 상기 전자소자는 디스플레이 소자, 메모리 소자(DRAMs), 상보형 금속산화물 반도체 소자(CMOS), 광전변환 소자(photovoltaic devices), 유기발광 소자(OLED), 센서 및 집적회로로 구성되는 군으로부터 선택되는 것을 특징으로 하는 전자소자.22. The electronic device of claim 21, wherein the electronic device includes a display device, memory devices (DRAMs), complementary metal oxide semiconductor devices (CMOS), photovoltaic devices, organic light emitting devices (OLEDs), sensors, and integrated circuits. An electronic device, characterized in that selected from the group consisting of.
KR1020070048233A 2006-09-30 2007-05-17 Composition for Dielectric Thin Film, Metal Oxide Dielectric Thin Film Using the Same and Preparation Method Thereof KR101364293B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/831,380 US7989361B2 (en) 2006-09-30 2007-07-31 Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
JP2007246266A JP5451967B2 (en) 2006-09-30 2007-09-21 Dielectric thin film composition, metal oxide dielectric thin film using the same, and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060096650 2006-09-30
KR20060096650 2006-09-30

Publications (2)

Publication Number Publication Date
KR20080030454A true KR20080030454A (en) 2008-04-04
KR101364293B1 KR101364293B1 (en) 2014-02-18

Family

ID=39256146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048233A KR101364293B1 (en) 2006-09-30 2007-05-17 Composition for Dielectric Thin Film, Metal Oxide Dielectric Thin Film Using the Same and Preparation Method Thereof

Country Status (2)

Country Link
KR (1) KR101364293B1 (en)
CN (1) CN101154588A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965434B1 (en) * 2008-01-29 2010-06-24 한국과학기술연구원 Organic thin film transistors comprising metal oxide nanoparticles within transparent polymer gate insulator layer and method for fabricating the same by using sol-gel and photocure reactions
WO2010137838A2 (en) * 2009-05-26 2010-12-02 연세대학교 산학협력단 Composition for a liquid process, electronic device using same, and method for manufacturing same
KR20110045257A (en) * 2009-10-26 2011-05-04 삼성전자주식회사 Transistor using myelin layer as gate insulator
KR101275856B1 (en) * 2011-06-21 2013-06-18 한국과학기술연구원 Method for forming pattern of metal oxide and method for manufacturing thin film transistor using the same
US9171913B2 (en) 2012-08-14 2015-10-27 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same and display device including the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543941C (en) * 2008-05-29 2009-09-23 南京大学 The ultra-thin HfO of a kind of preparation 2Or ZrO 2The soft chemical method of gate dielectric membrane
US9202895B2 (en) * 2010-05-07 2015-12-01 Japan Science And Technology Agency Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric inkjet head
CN105283926B (en) * 2013-03-15 2019-05-10 克林伏特能源有限公司 Utilize the electrode and electric current and its improved method in organic and organic metal high dielectric constant material improvement energy storage device
KR102103346B1 (en) * 2017-11-15 2020-04-22 에스케이트리켐 주식회사 Precursor Solution for Vapor Deposition and Fabrication Method of Thin Film Using the Same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094709B2 (en) 2004-06-15 2006-08-22 Braggone Oy Method of synthesizing hybrid metal oxide materials and applications thereof

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965434B1 (en) * 2008-01-29 2010-06-24 한국과학기술연구원 Organic thin film transistors comprising metal oxide nanoparticles within transparent polymer gate insulator layer and method for fabricating the same by using sol-gel and photocure reactions
WO2010137838A2 (en) * 2009-05-26 2010-12-02 연세대학교 산학협력단 Composition for a liquid process, electronic device using same, and method for manufacturing same
WO2010137838A3 (en) * 2009-05-26 2011-03-10 연세대학교 산학협력단 Composition for a liquid process, electronic device using same, and method for manufacturing same
US9123818B2 (en) 2009-05-26 2015-09-01 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof
US9391211B2 (en) 2009-05-26 2016-07-12 Industry-Academic Cooperation Foundation, Yonsei University Compositions for solution process, electronic devices fabricated using the same, and fabrication methods thereof
KR20110045257A (en) * 2009-10-26 2011-05-04 삼성전자주식회사 Transistor using myelin layer as gate insulator
KR101275856B1 (en) * 2011-06-21 2013-06-18 한국과학기술연구원 Method for forming pattern of metal oxide and method for manufacturing thin film transistor using the same
US8664037B2 (en) 2011-06-21 2014-03-04 Korea Institute Of Science And Technology Method for forming pattern of metal oxide and method for manufacturing thin film transistor using the same
US9171913B2 (en) 2012-08-14 2015-10-27 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same and display device including the same

Also Published As

Publication number Publication date
KR101364293B1 (en) 2014-02-18
CN101154588A (en) 2008-04-02

Similar Documents

Publication Publication Date Title
JP5451967B2 (en) Dielectric thin film composition, metal oxide dielectric thin film using the same, and method for producing the same
KR101364293B1 (en) Composition for Dielectric Thin Film, Metal Oxide Dielectric Thin Film Using the Same and Preparation Method Thereof
US7553706B2 (en) TFT fabrication process
JP3304299B2 (en) Structure of thin film transistor device
KR101139052B1 (en) Organic Insulator composition having Fluorine and Organic Semiconductor Thin Film using the Same
CA2524969C (en) Dielectric materials for electronic devices
US5946551A (en) Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
JP5054885B2 (en) Organic thin-film transistor including multi-layer gate insulating film
KR101151106B1 (en) Organic Insulating Polymer and Organic Insulating Layer and Organic Thin Film Transistor Prepared by using the Same
KR101130404B1 (en) Organic Insulator Composition Comprising High Dielectric Constant Insulator Dispersed in Hyperbranched Polymer and Organic Thin Film Transistor Using the Same
EP1679754A1 (en) Organic thin film transistor including fluorine-based polymer thin film
KR100981558B1 (en) Ambipolar organic thin-film field-effect transistor and method for making the same
KR20080109196A (en) Composition for preparing organic insulator and organic insulator prepared using the same
US7646014B2 (en) Organic thin film transistor comprising fluorine-based polymer thin film and method for fabricating the same
US8395146B2 (en) Composition and organic insulating film prepared using the same
US20070181873A1 (en) Organic-inorganic hybrid polymer and organic insulator composition having the same and methods thereof
US20150011699A1 (en) Organic polymeric bi-metallic composites
KR101206659B1 (en) Organic semiconductor composition comprising oligomer compounds, composition for patterning organic semiconductor layer comprising the same, organic semiconductor thin film using the same and organic electronic device employing the thin film
Boukhili et al. Organic insulator layer influence on the electrical properties of N, N’-di (2-ethylhexyl)-3, 4, 9, 10-perylene diimide organic thin-film transistors: Experiment and modeling
Yükseltürk et al. The frequency dependent complex dielectric and electric modulus properties of Au/P3HT/n-Si (MPS) Schottky barrier diode (SBD)
US7727703B2 (en) Methods of fabricating an electronic device and an sililation polyvinyl phenol for a dielectric layer of an electronic device
KR101386909B1 (en) Ultraviolet-curable hybrid composition for transistor gate insulators and transistor gate insulators made therefrom
KR101386908B1 (en) A composition for organic thin-film transistor gate insulators and a method for making the same
KR101393695B1 (en) Insulating film material for semiconductor device and method for preparing insulating film using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 7