KR20080021303A - Method for analyzing probabilistic time considering slope variation - Google Patents

Method for analyzing probabilistic time considering slope variation Download PDF

Info

Publication number
KR20080021303A
KR20080021303A KR1020060084557A KR20060084557A KR20080021303A KR 20080021303 A KR20080021303 A KR 20080021303A KR 1020060084557 A KR1020060084557 A KR 1020060084557A KR 20060084557 A KR20060084557 A KR 20060084557A KR 20080021303 A KR20080021303 A KR 20080021303A
Authority
KR
South Korea
Prior art keywords
path
slope
probability density
delay time
density function
Prior art date
Application number
KR1020060084557A
Other languages
Korean (ko)
Inventor
최윤석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060084557A priority Critical patent/KR20080021303A/en
Publication of KR20080021303A publication Critical patent/KR20080021303A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Evolutionary Biology (AREA)
  • Operations Research (AREA)
  • Probability & Statistics with Applications (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Algebra (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

A method for analyzing probabilistic time in consideration of slope variation is provided to analyze a time delay and a precise operation time of a circuit precisely, and reduce probability for selecting an incorrect threshold path by considering a slop of a signal path when the time delay is analyzed in a probabilistic mode. A probability density function for time delay and a slope of each path of a gate selecting a threshold path is searched(S802). Probability of an incorrect threshold path is determined, and an average and a distribution of the probability density function for the searched time delay and slope when the probability of the incorrect threshold path is not found(S806). The difference of averages is calculated by calculating the averages of the probability density function for the time delay and the slip of each path(S810). One of the paths is selected as the threshold path according to the difference of the averages(S812). The path having the big average value is selected as the threshold path.

Description

슬로프 변이를 고려한 확률적 시간 분석방법{METHOD FOR ANALYZING PROBABILISTIC TIME CONSIDERING SLOPE VARIATION}Probabilistic time analysis method considering slope variation {METHOD FOR ANALYZING PROBABILISTIC TIME CONSIDERING SLOPE VARIATION}

도 1a 및 도 1b는 확률밀도함수와 누적분포함수의 예를 보인 그래프,1A and 1B are graphs showing examples of a probability density function and a cumulative distribution function,

도 2는 확률적 지연 시간에 대한 모델을 구하는 방법으로 몬테카를로 시뮬레이션의 예를 보인 도면,2 is a diagram showing an example of Monte Carlo simulation as a method for obtaining a model for stochastic delay time;

도 3a 내지 도 3d는 확률적 이벤트 전달모델을 설명하기 위한 도면,3A to 3D are diagrams for explaining a probabilistic event delivery model;

도 4a 및 도 4b는 소정의 회로에서 슬로프의 영향을 설명하기 위한 도면,4A and 4B are views for explaining the influence of the slope in a predetermined circuit;

도 5는 확률밀도함수의 전달특성을 설명하기 위한 도면,5 is a diagram for explaining a transfer characteristic of a probability density function;

도 6은 슬로프를 고려한 확률밀도함수의 전달특성을 설명하기 위한 도면,6 is a view for explaining the transfer characteristics of the probability density function considering the slope;

도 7은 본 발명의 시간 분석방법이 적용되는 하드웨어의 구성을 보인 블록도. 및7 is a block diagram showing the configuration of hardware to which the time analysis method of the present invention is applied. And

도 8은 본 발명의 시간 분석방법을 보인 신호흐름도이다.8 is a signal flow diagram showing a time analysis method of the present invention.

본 발명은 소정 회로의 지연 시간 등을 확률적으로 분석할 경우에 슬로프의 변이를 고려하여 정확히 분석하는 슬로프 변이를 고려한 확률적 시간 분석방법에 관한 것이다.The present invention relates to a stochastic time analysis method considering a slope variation that accurately analyzes the variation of a slope when probabilistic analysis of a delay time or the like of a predetermined circuit.

소정의 집적소자 등을 비롯한 각종 회로를 제조할 경우에 제조 공정 상에서 각종 변이가 발생한다. 상기 발생하는 변이들 중에서 물리적인 요소에 의한 변이와 환경적인 요소에 의한 변이를 공정변이라고 한다.In the case of manufacturing various circuits including predetermined integrated devices, various variations occur in the manufacturing process. Among the generated mutations, variations due to physical factors and variations due to environmental factors are called process variations.

공정변이는 크게 인터 다이(inter-die) 변이와, 인트라 다이(intra-die) 변이로 구분할 수 있다. 상기 인터 다이 변이는, 다이와 다이의 사이 또는 와이퍼(wafer)와 와이퍼의 사이에서 발생하는 변이를 의미한다. 상기 인트라 다이 변이는, 단일 다이 내에서 발생하는 변이를 의미한다.Process variation can be largely divided into inter-die variation and intra-die variation. The inter die transition refers to a transition occurring between the die and the die or between the wiper and the wiper. The intra die variation refers to a variation occurring within a single die.

이러한 공정변이는 공정 기술이 딥 서브 마이크론(deep sub-micron)으로 발전함에 따라 그 중요성이 커지고 있다.This process variation is growing in importance as process technology develops into deep sub-microns.

따라서 회로의 지연 시간 등과 같은 동작시간을 분석할 경우에 공정 변이를 고려하는 것이 정확한 회로를 설계하는데 매우 중요한 요소가 될 수 있다.Therefore, when analyzing the operating time such as the delay time of the circuit, considering the process variation can be a very important factor in designing the correct circuit.

회로의 지연시간 등을 분석할 경우에 확률적 시간 분석방법을 많이 사용하고 있다. 확률적 시간 분석방법은 회로의 지연시간을 확률 분포로 나타냄으로써 공정변이의 다양성을 포함하여 회로의 동작 타이밍을 분석할 수 있는 방법이다.Probabilistic time analysis methods are often used to analyze circuit delay times. Probabilistic time analysis method is a method that can analyze the timing of the operation of the circuit including the variation of the process variation by representing the delay time of the circuit as a probability distribution.

그러나 상기 확률적 시간 분석방법은 랜덤함수들과의 상관관계를 고려하지 않을 경우에 정확히 지연시간 등을 분석할 수 없게 된다. 특히 딥 서브 마이크론으로 공정기술이 발전하면서 슬로프와 같은 변이를 고려하지 않을 경우에 잘못된 임 계 경로의 선택으로 인하여 시간 분석을 어렵게 만들게 된다.However, the probabilistic time analysis method cannot accurately analyze the delay time when the correlation with random functions is not considered. In particular, as process technology advances to deep submicron, it is difficult to analyze the time due to the selection of the wrong critical path when the variation such as slope is not considered.

그러므로 확률적 시간 분석방법으로 소정 회로의 지연시간 등을 분석할 경우에 슬로프의 변이를 고려하는 것이 바람직하다.Therefore, it is desirable to consider the variation of the slope when analyzing the delay time or the like of the predetermined circuit by the stochastic time analysis method.

본 발명의 목적은 확률적 시간 분석방법으로 소정 회로의 지연시간을 분석할 경우에 신호가 통과하는 경로에서의 슬로프를 고려하여 지연시간을 정확히 분석할 수 있는 슬로프 변이를 고려한 확률적 시간 분석방법을 제공하는데 있다.An object of the present invention is to provide a stochastic time analysis method in which a slope variation can be accurately analyzed by considering a slope in a path through which a signal passes when analyzing a delay time of a predetermined circuit using a stochastic time analysis method. To provide.

본 발명의 다른 목적은 슬로프의 변이를 고려하여 잘못된 임계경로를 선택할 수 있는 가능성을 줄이고, 정확한 동작시간을 분석하는 것이 가능한 슬로프 변이를 고려한 확률적 시간 분석방법을 제공하는데 있다.Another object of the present invention is to provide a probabilistic time analysis method that considers a slope variation that can reduce the possibility of selecting a wrong critical path in consideration of the variation of the slope, and can analyze the accurate operation time.

본 발명의 또 다른 목적은 회로의 지연시간을 확률 분포로 나타냄으로써 공정 변이의 다양성을 포함하여 회로의 동작시간을 정확히 분석하는 슬로프 변이를 고려한 확률적 시간 분석방법을 제공하는데 있다.It is still another object of the present invention to provide a stochastic time analysis method considering slope variation that accurately analyzes operation time of a circuit including a variety of process variations by representing a delay time of a circuit as a probability distribution.

이러한 목적을 가지는 본 발명의 슬로프 변이를 고려한 확률적 시간 분석방법에 따르면, 각각의 게이트들에 대한 지연시간의 확률밀도함수와 슬로프의 확률밀도함수를 미리 검출하여 데이터베이스에 저장하여 둔다.According to the stochastic time analysis method considering the slope variation of the present invention having the above object, the probability density function of the delay time and the probability density function of the slope for each gate are detected in advance and stored in a database.

그리고 소정 게이트의 시간을 분석하여 임계경로를 선택할 경우에 해당 게이 트의 각각의 경로에 대한 지연시간의 확률밀도함수와 슬로프의 확률밀도함수를 검색하고, 검색한 지연시간의 확률밀도함수와 슬로프의 확률밀도함수의 평균값을 각각의 경로별로 계산한다.When the critical path is selected by analyzing the time of a predetermined gate, the probability density function of the delay time and the probability density function of the slope for each path of the corresponding gate are searched, and the probability density function of the detected delay time and the slope The mean value of the probability density function is calculated for each path.

상기 평균값의 계산이 완료될 경우에 평균값이 큰 경로를 임계경로로 선택하고, 평균값이 동일한 경우에는 지연시간의 확률밀도함수와 슬로프의 확률밀도함수의 표준편차가 작은 경로를 임계경로로 선택한다.When the calculation of the average value is completed, a path having a large average value is selected as the critical path, and when the average value is the same, a path having a small standard deviation of the probability density function of the delay time and the slope is selected as the critical path.

그러므로 본 발명의 슬로프 변이를 고려한 확률적 시간 분석방법은, 임계경로를 선택할 게이트의 각 경로에 대한 지연시간 및 슬로프에 대한 확률밀도함수를 검색하고, 상기 각 경로에 대한 상기 지연시간 및 슬로프의 확률밀도함수의 평균값을 계산하여 평균값의 차를 계산하며, 상기 계산한 평균값의 차에 따라 상기 경로들 중에서 하나의 경로를 임계경로로 선택하는 것을 특징으로 한다.Therefore, the stochastic time analysis method considering the slope variation of the present invention searches for the delay time and the probability density function for the slope of each path of the gate to select the critical path, and the delay time and the probability of the slope for each path. The difference between the mean values is calculated by calculating an average value of the density function, and one of the paths is selected as a critical path according to the difference of the calculated mean values.

상기 지연시간 및 슬로프에 대한 확률밀도함수를 검색한 이후에, 부정확한 임계경로의 가능성 여부를 판단하고, 부정확한 임계경로의 가능성이 없을 경우에 상기 검색한 지연시간 및 슬로프에 대한 확률밀도함수의 평균 및 분산을 계산하는 것을 특징으로 한다.After retrieving the probability density function for the delay time and slope, it is determined whether an incorrect critical path is possible, and if there is no possibility of an incorrect critical path, the probability density function for the detected delay time and slope is determined. It is characterized by calculating the mean and the variance.

상기 임계경로의 선택은, 상기 지연시간 및 슬로프의 확률밀도함수의 평균값이 큰 경로를 임계경로로 선택하고, 각 경로의 상기 지연시간 및 슬로프의 확률밀도함수의 평균값이 동일할 경우에 상기 지연시간 및 슬로프의 확률밀도함수의 표준편차를 계산하고, 계산한 표준편차가 작은 경로를 임계경로로 선택하는 것을 특징 으로 한다.The selection of the critical path includes selecting a path having a large average value of the delay time and a probability density function of the slope as a critical path, and the delay time when the average of the delay time and the slope probability density function of each path is the same. And calculating a standard deviation of the probability density function of the slope and selecting a path having a small calculated standard deviation as a critical path.

이하, 본 발명의 슬로프 변이를 고려한 확률적 시간 분석방법의 바람직한 실시 예를 예시한 첨부된 도면을 참조하여 상세히 설명한다. 다만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings illustrating a preferred embodiment of the probabilistic time analysis method considering the slope variation of the present invention will be described in detail. However, in describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1a 및 도 1b는 확률밀도함수(Probability Density Function)와, 누적분포함수(Cumulative Distribution Function)의 예를 보인 그래프이다. 상기 확률밀도함수는 정규분포를 따르기 때문에 함수에 의해 표현이 가능하다. 이러한 그래프는 지연시간이 고정된 값이 아닌 확률적으로 퍼진 값으로 나타난다는 것을 보여준다. 1A and 1B are graphs showing examples of a probability density function and a cumulative distribution function. Since the probability density function follows a normal distribution, it can be expressed by a function. These graphs show that latency is a probability spread rather than a fixed value.

도 2는 확률적 지연시간에 대한 모델을 구하는 방법으로 몬테카를로 시뮬레이션의 예를 보인 도면이다. 통상적으로 몬테카를로 방법의 시뮬레이션 방법은 복수 회로(200)들의 지연시간을 예측하게 된다. 도 2에서와 같이 각 회로(200)들에 따라 여러 개의 지연시간이 시뮬레이션 되고, 그 시뮬레이션 된 지연시간의 값들을 취합하여 하나의 확률밀도함수로 나타내게 된다.2 is a diagram showing an example of Monte Carlo simulation as a method for obtaining a model for stochastic delay time. Typically, the simulation method of the Monte Carlo method predicts delay times of the plurality of circuits 200. As shown in FIG. 2, a plurality of delay times are simulated according to each circuit 200, and the values of the simulated delay times are collected and represented as one probability density function.

이러한 몬테카를로 시뮬레이션은 회로(200)의 개수에 따라 확률밀도함수가 지수 승으로 증가하므로 실행시간이 오래 걸린다는 단점이 있다.The Monte Carlo simulation has a disadvantage in that the execution time is long because the probability density function increases exponentially according to the number of circuits 200.

그리고 확률적 지연시간 전달방법으로 확률적 이벤트 전달 모델이 있다. 이 확률적 지연시간 전달방법은 단일 이벤트에 대하여 이산적으로 구분된 회로의 지연시간을 이벤트만큼 이동시키는 것이다. 예를 들면, 도 3a에 도시된 게이트(300)의 입력단자로 소정 신호가 입력될 때 신호 전달경로인 와이어(wire)에서 소요되는 지연시간이 도 3b와 같이 1㎱이고, 게이트(300)에서 입력신호를 출력할 때까지 소요되는 지연시간이 도 3c와 같이 1, 2, 3, 4㎱라고 가정할 경우에 게이트(300)를 통과하는데 소요되는 전체 지연시간은 도 3d와 같이 2, 3, 4, 5㎱가 된다.There is also a stochastic event delivery model. This stochastic delay propagation method is to shift the delay times of discrete circuits for each single event by the event. For example, when a predetermined signal is input to the input terminal of the gate 300 illustrated in FIG. 3A, the delay time required by the wire, which is a signal transmission path, is 1 와 as shown in FIG. Assuming that the delay time required to output the input signal is 1, 2, 3, 4 와 as shown in FIG. 3C, the total delay time required to pass through the gate 300 is 2, 3, as shown in FIG. 3D. 4, 5 will be.

그러나 상기한 확률적 지연시간 전달방법은 여러 경로에 대한 상관 관계에 대하여 정확히 고려되어 있지 않기 때문에 결과가 부정확하게 될 수밖에 없다. However, the stochastic delay propagation method is inaccurate because the correlation between the various paths is not accurately considered.

뿐만 아니라, 여러 경로에 대해서 이벤트를 전달할 때의 방법은 계산이 지수 승으로 증가하기 때문에 많은 제약 조건을 사용하여 계산을 수행해야 하는 문제점이 있다.In addition, there is a problem in that the calculation is performed using a number of constraints because the calculation increases with an exponential power.

일반적으로 슬로프는 신호의 전압이 상승 또는 하강하는 전체시간을 나타낸다. 이러한 슬로프는 소정 신호가 게이트로 입력되는 신호 경로 또는 상관관계에 따라서 변이가 발생하게 된다. 그러므로 신호의 슬로프로 인하여 신호의 경로에 있는 게이트의 지연시간에 영향을 주게 된다. 이러한 슬로프의 변이는 공정기술이 울트라 딥 서브 마이크론(ultra deep sub-micron)으로 발전하면서 더욱 무시할 수 없는 요소가 되었다.In general, the slope represents the total time that the voltage of the signal rises or falls. Such slopes have variations depending on the signal path or correlation with which a predetermined signal is input to the gate. Therefore, the slope of the signal affects the delay time of the gate in the path of the signal. This shift in slopes has become a more insignificant factor as process technology advances to ultra deep sub-micron.

도 4a 및 도 4b는 상기 게이트(300)에서의 슬로프 영향을 설명하기 위한 도 면이다. 게이트(300)의 입력단자(A, B)로 논리 '1'에서 논리 '0'으로 가변되는 신호를 입력시킬 경우에 와이어를 통해 게이트(300)의 입력단자(A, B)로 신호가 입력될 때까지의 지연시간이 도 4a에 도시된 바와 같다고 가정한다. 이러한 경우에 임계전압에 늦게 도착하는 게이트(300)의 입력단자(B)의 신호경로를 임계경로로 결정하게 된다.4A and 4B are diagrams for explaining the influence of the slope on the gate 300. When a signal that is changed from logic '1' to logic '0' is input to the input terminals A and B of the gate 300, the signal is input to the input terminals A and B of the gate 300 through a wire. It is assumed that the delay time until is as shown in Fig. 4a. In this case, the signal path of the input terminal B of the gate 300 arriving late at the threshold voltage is determined as the threshold path.

그러나 슬로프를 고려하여 실질적인 지연시간을 측정하여 보면, 도 4b와 같이 임계전압에 입력단자(B)에 비하여 입력단자(A)가 훨씬 늦게 도착함을 알 수 있다.However, when the actual delay time is measured in consideration of the slope, it can be seen that the input terminal A arrives much later than the input terminal B at the threshold voltage as shown in FIG. 4B.

이와 같이 슬로프는 게이트(300)의 지연시간에 매우 큰 영향을 주게 된다.As such, the slope has a great influence on the delay time of the gate 300.

일반적으로 소정의 게이트를 확률적 시간 분석방법으로 지연시간을 분석할 경우에 지연시간이 많은 경로를 임계경로로 선택한다. 예를 들면, 도 5에 도시된 바와 같이 게이트(500)의 입력단자(A)로 소정 신호가 인가될 때까지 소요되는 지연시간(μX)이 1㎱이고, 게이트(500)의 입력단자(B)로 신호가 인가될 때까지 소요되는 지연시간(μY)이 1.1㎱이며, 게이트(500) 자체에서의 지연시간(μZ)이 0.4㎱라고 가정한다. 이러한 경우에 입력단자(A, B)로 소정 신호가 입력되어 게이트에서 출력될 때까지 소요되는 지연시간은 입력단자(A)의 경로가 1.4㎱이고, 입력단자(B)의 경로가 1.5㎱이다.In general, when a delay is analyzed by using a probabilistic time analysis method for a predetermined gate, a path having a high delay time is selected as a critical path. For example, as shown in FIG. 5, the delay time μ X required until a predetermined signal is applied to the input terminal A of the gate 500 is 1 ms, and the input terminal of the gate 500 is shown in FIG. 5. It is assumed that the delay time (μ Y ) required until the signal is applied to B) is 1.1 ms, and the delay time (μ Z ) in the gate 500 itself is 0.4 ms. In this case, the delay time required for a predetermined signal to be input to the input terminals A and B and outputted from the gate is 1.4 ㎱ for the input terminal A, and 1.5 ㎱ for the input terminal B. .

그러므로 임계경로를 선택할 경우에 지연시간(μCB)이 1.5㎱인 입력단자(B) 의 경로를 임계경로로 선택한다.Therefore, when selecting the critical path, the path of the input terminal B having a delay time (μ CB ) of 1.5 ms is selected as the critical path.

그러나 상기와 같은 경우에 임계경로의 선택이 정확한 선택이 아닐 수 있다. 즉, 게이트(500)의 입력단자(A, B)로 신호가 인가될 때 발생하는 슬로프와, 게이트(500) 자체에서의 슬로프를 고려하게 되면, 오히려 입력단자(A)의 경로가 입력단자(B)의 경로보다 지연시간이 많은 경우가 발생한다.However, in such a case, the selection of the critical path may not be an accurate selection. That is, when considering the slope generated when the signal is applied to the input terminal (A, B) of the gate 500 and the slope in the gate 500 itself, the path of the input terminal (A) is rather the input terminal ( There is a case where the delay time is larger than the path of B).

도 6을 참조하면, 게이트(500)의 입력단자(A)로 신호가 인가될 때까지 소요되는 지연시간(μX)이 1㎱이고, 게이트(500)의 입력단자(B)로 신호가 인가될 때까지 소요되는 지연시간(μY)이 1.1㎱이며, 게이트(500) 자체에서의 지연시간(μZ)이 0.4㎱라고 가정한다.Referring to FIG. 6, the delay time μ X required until the signal is applied to the input terminal A of the gate 500 is 1 ms, and the signal is applied to the input terminal B of the gate 500. It is assumed that the delay time (μ Y ) required until the time required for the first time is 1.1 ms and the delay time (μ Z ) at the gate 500 itself is 0.4 ms.

이러한 경우에 슬로프를 고려하지 않으면, 입력단자(A)의 경로는 신호의 지연시간이 1.1㎱이고, 입력단자(B)의 경로는 신호의 지연시간이 1.2㎱이다.In this case, without considering the slope, the path of the input terminal A has a signal delay time of 1.1 ms, and the path of the input terminal B has a signal delay time of 1.2 ms.

그리고 상기 입력단자(A)로 신호가 입력될 때까지 발생되는 와이어 지연의 슬로프 확률밀도함수(μA)가 0.8㎱이고, 입력단자(B)로 신호가 입력될 때까지 발생되는 와이어 지연의 슬로프 확률밀도함수(μB)가 0.2㎱라고 가정한다.And the slope probability density function (μ A ) of the wire delay generated until the signal is input to the input terminal ( A ) is 0.8㎱, the slope of the wire delay generated until the signal is input to the input terminal (B) Assume that the probability density function (μ B ) is 0.2 ms.

상기 각 입력단자(A, B)로 신호가 인가될 때까지의 지연시간과 슬로프의 확률밀도함수를 비교하고, 슬로프를 경로의 선택에 고려하게 되면, 각 입력단자(A, B)의 경로들에 대한 확률밀도함수들의 평균값을 구하고, 그 평균값에 따라 임계경 로를 선택한다.When the delay time until the signal is applied to each input terminal (A, B) and the probability density function of the slope is compared, and the slope is considered in the path selection, the paths of the input terminals (A, B) Find the mean of the probability density functions for and choose the critical path according to the mean.

즉, 입력단자(A)의 경로는 지연시간(μX) 1㎱와, 슬로프 확률밀도함수(μA) 0.8㎱와, 지연시간(μZ) 0.4㎱를 합하여 전체 지연시간이 2.2㎱이고, 입력단자(B)의 경로는 지연시간(μX) 1.1㎱와, 슬로프 확률밀도함수(μA) 0.2㎱와, 지연시간(μZ) 0.4㎱를 합하여 전체 지연시간이 1.7㎱이므로 슬로프를 고려할 경우에 입력단자(A)의 경로를 임계경로로 선택하게 된다.That is, the path of the input terminal A has a total delay time of 2.2 ms by adding a delay time (μ X ) 1 ms, a slope probability density function (μ A ) 0.8 ms and a delay time (μ Z ) 0.4 ms, path from the input terminal (B) has a delay time (X μ) and 1.1㎱ slope probability density function (μ a) were combined and the 0.2㎱, the delay time (μ Z) 0.4㎱ considering the slope, so the total delay is 1.7㎱ In this case, the path of the input terminal A is selected as the critical path.

도 7은 본 발명의 시간 분석방법이 적용되는 하드웨어의 구성을 보인 블록도이다. 도 7을 참조하면, 본 발명의 시간 분석방법이 적용되는 하드웨어는, 입력부(700), 데이터 베이스(710), 중앙처리장치(720) 및 표시부(730)를 포함한다.7 is a block diagram showing the configuration of hardware to which the time analysis method of the present invention is applied. Referring to FIG. 7, the hardware to which the time analysis method of the present invention is applied includes an input unit 700, a database 710, a central processing unit 720, and a display unit 730.

상기 입력부(700)는 작업자의 조작에 따라 시간 분석을 수행할 게이트 등을 입력한다.The input unit 700 inputs a gate to perform time analysis according to an operator's operation.

상기 데이터 베이스(710)에는 각종 게이트들의 지연시간에 대한 확률밀도함수와, 슬로프 확률밀도함수와, 신호가 입력되는 경로의 지연시간 등이 미리 저장된다.The database 710 stores the probability density function for the delay times of the various gates, the slope probability density function, the delay time of the path through which the signal is input, and the like.

상기 중앙처리장치(720)는 상기 입력부(700)로부터 입력되는 게이트들의 지연시간을 상기 데이터 베이스에 저장된 데이터를 이용하여 분석한다.The CPU 720 analyzes the delay time of the gates input from the input unit 700 using data stored in the database.

상기 표시부(730)는 상기 중앙처리장치(720)가 현재 수행하고 있는 작업과, 게이트들의 시간을 분석한 결과 등을 표시한다.The display unit 730 displays a job currently performed by the CPU 720, a result of analyzing the time of gates, and the like.

이러한 구성의 하드웨어에 적용되는 본 발명의 시간 분석방법은 도 7에 도시된 바와 같이 시간 분석을 수행할 경우에 먼저 작업자가 입력부(700)를 조작하여 시간 분석할 소정의 게이트를 중앙처리장치(720)로 입력한다(S800).In the time analysis method of the present invention applied to hardware having such a configuration, when performing time analysis as shown in FIG. 7, the operator first manipulates the input unit 700 to determine a predetermined gate for time analysis. Enter in (S800).

상기 중앙처리장치(720)는 상기 입력된 게이트의 지연시간 확률밀도함수와 슬로프의 확률밀도함수를 데이터 베이스에서 검색하고(S802), 부정확한 임계경로의 가능성이 있는지의 여부를 판단한다(S804).The CPU 720 searches the database for the delay time probability density function of the input gate and the probability density function of the slope (S802), and determines whether there is a possibility of an incorrect critical path (S804). .

상기 판단 결과 부정확한 임계경로의 가능성이 없을 경우에 제어부(720)는 상기 검색한 지연시간 확률밀도함수와 슬로프의 확률밀도함수의 평균 및 분산을 계산하고(S806), 상기 단계(S802)로 복귀하여 다시 지연시간 확률밀도함수와 슬로프의 확률밀도함수를 검색하는 동작을 반복 수행한다.If there is no possibility of an incorrect critical path as a result of the determination, the controller 720 calculates an average and a variance of the searched delay time probability density function and the probability density function of the slope (S806), and returns to the step S802. Then, the delay time probability density function and the slope probability density function are searched repeatedly.

그리고 상기 판단 결과 부정확한 임계경로의 가능성이 있을 경우에 제어부(720)는 소정의 신호가 상기 게이트를 통과하는 각 경로의 지연시간 확률밀도함수와 슬로프의 확률밀도함수의 평균값을 계산하고(S808), 계산한 평균값의 차를 계산한다(S810). 예를 들면, 상기 게이트를 통과하는 경로가 A 경로 및 B 경로가 있다고 가정할 경우에 A 경로의 평균값(TA)에서 B 경로의 평균값(TB)을 감산하여 평균값의 차를 계산한다.When there is a possibility of an incorrect critical path as a result of the determination, the controller 720 calculates an average value of the delay time probability density function of each path through which the predetermined signal passes through the gate and the probability density function of the slope (S808). The difference between the calculated average values is calculated (S810). For example, assuming that the path passing through the gate includes the A path and the B path, the difference of the average value is calculated by subtracting the average value T B of the B path from the average value T A of the A path.

상기 평균값의 차가 계산되면, 중앙처리장치(720)는 상기 계산한 평균값의 차의 크기를 판단하고(S812), 판단한 평균값의 차의 크기에 따라 임계경로를 선택 한다.When the difference of the average value is calculated, the CPU 720 determines the magnitude of the difference of the calculated average value (S812), and selects a critical path according to the magnitude of the difference of the determined average value.

예를 들면, A 경로의 평균값(TA)에서 B 경로의 평균값(TB)을 감산한 평균값의 차가 '0'보다 클 경우에 A 경로를 임계경로로 선택하고(S814), A 경로의 평균값(TA)에서 B 경로의 평균값(TB)을 감산한 평균값의 차가 '0'보다 작을 경우에는 B 경로를 임계경로로 선택한다(S816).For example, when the difference between the average value T A of the A paths and the average value T B of the B paths is greater than '0', the path A is selected as the critical path (S814), and the average value of the A paths. and, selecting a path B as the critical path when the difference of (T a) by subtracting the average value the average value (T B) of the path B in less than '0' (S816).

그리고 A 경로의 평균값(TA)에서 B 경로의 평균값(TB)을 감산한 평균값의 차가 '0'일 경우에 중앙처리장치(720)는 지연시간 확률밀도함수와 슬로프의 확률밀도함수의 표준편차를 계산하고(S818), 계산한 표준편차가 작은 A 경로 또는 B 경로를 임계경로로 선택한다(S820).When the difference between the average value of the path A (T A ) and the average value of the path B (T B ) is '0', the central processing unit 720 determines the standard of the probability density function of the delay time and the probability density function of the slope. The deviation is calculated (S818), and the A path or the B path having a small calculated standard deviation is selected as the critical path (S820).

이와 같이 하여 임계경로가 선택되면, 중앙처리장치(720)는 출력까지 임계경로의 선택이 완료되었는지의 여부를 판단한다(S822). 상기 판단 결과 출력까지 임계경로의 선택이 완료되지 않았을 경우에 중앙처리장치(720)는 상기 단계(S802)로 복귀하여 다시 지연시간 확률밀도함수와 슬로프의 확률밀도함수를 검색하는 동작을 반복 수행한다. 그리고 출력까지 임계경로의 선택이 완료되었을 경우에 시간 분석동작을 종료한다.When the critical path is selected in this way, the central processing unit 720 determines whether the selection of the critical path to the output is complete (S822). When the selection of the critical path is not completed until the output of the determination result, the CPU 720 returns to step S802 and repeats the operation of searching for the delay time probability density function and the slope probability density function again. . When the selection of the critical path to the output is completed, the time analysis operation ends.

한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였지만, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.On the other hand, while the present invention has been shown and described with respect to specific preferred embodiments, various modifications and changes of the present invention without departing from the spirit or field of the invention provided by the claims below It can be easily understood by those skilled in the art.

이상에서 상세히 설명한 바와 같이 본 발명은 회로를 구성하는 각 게이트들의 지연시간의 확률밀도함수와 슬로프의 확률밀도함수를 미리 저장하여 두고, 지연시간을 분석할 경우에 지연시간의 확률밀도함수와 슬로프의 확률밀도함수를 함께 고려하여 분석한다.As described in detail above, the present invention stores the probability density function of the delay time and the slope probability density function of each of the gates constituting the circuit in advance, and when analyzing the delay time, the probability density function of the delay time and the slope Analyze the probability density function together.

그러므로 소정 회로의 지연시간 등을 정확하게 분석할 수 있고, 이로 인하여 신호의 임계경로를 선택할 경우에 임계경로를 정확하게 선택할 수 있다.Therefore, it is possible to accurately analyze the delay time and the like of the predetermined circuit, and thus, it is possible to accurately select the critical path when selecting the critical path of the signal.

Claims (4)

임계경로를 선택할 게이트의 각 경로에 대한 지연시간 및 슬로프에 대한 확률밀도함수를 검색하는 단계;Retrieving a probability density function for a delay time and a slope for each path of a gate to select a critical path; 상기 각 경로에 대한 상기 지연시간 및 슬로프의 확률밀도함수의 평균값을 계산하여 평균값의 차를 계산하는 단계; 및Calculating a difference between the mean values by calculating an average value of the probability density functions of the delay time and the slope for each path; And 상기 계산한 평균값의 차에 따라 상기 경로들 중에서 하나의 경로를 임계경로로 선택하는 단계를 포함하는 슬로프 변이를 고려한 확률적 시간 분석방법.And selecting one path among the paths as a critical path according to the difference of the calculated average values. 제 1 항에 있어서, 상기 지연시간 및 슬로프에 대한 확률밀도함수를 검색한 이후에;2. The method of claim 1, further comprising: after retrieving a probability density function for the delay time and slope; 부정확한 임계경로의 가능성 여부를 판단하고, 부정확한 임계경로의 가능성이 없을 경우에 상기 검색한 지연시간 및 슬로프에 대한 확률밀도함수의 평균 및 분산을 계산하는 단계를 더 포함하는 것을 특징으로 하는 슬로프 변이를 고려한 확률적 시간 분석방법.Determining whether there is an inaccurate critical path, and calculating an average and a variance of the probability density function for the detected delay time and slope when there is no possibility of an inaccurate critical path. Probabilistic time analysis method considering variation. 제 1 항에 있어서, 상기 임계경로의 선택은;The method of claim 1, wherein the selection of the critical path comprises; 상기 지연시간 및 슬로프의 확률밀도함수의 평균값이 큰 경로를 임계경로로 선택하는 것을 특징으로 하는 슬로프 변이를 고려한 확률적 시간 분석방법.And a path having a large average value of the delay time and the probability density function of the slope as a critical path. 제 1 항에 있어서, 상기 임계경로의 선택은;The method of claim 1, wherein the selection of the critical path comprises; 각 경로의 상기 지연시간 및 슬로프의 확률밀도함수의 평균값이 동일할 경우에 상기 지연시간 및 슬로프의 확률밀도함수의 표준편차를 계산하고, 계산한 표준편차가 작은 경로를 임계경로로 선택하는 것을 특징으로 하는 슬로프 변이를 고려한 확률적 시간 분석방법.The standard deviation of the delay time and the probability density function of the slope is calculated when the average value of the delay time and the slope probability density function of each path is the same, and a path having a small calculated standard deviation is selected as a critical path. Probabilistic time analysis method considering slope variation.
KR1020060084557A 2006-09-04 2006-09-04 Method for analyzing probabilistic time considering slope variation KR20080021303A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084557A KR20080021303A (en) 2006-09-04 2006-09-04 Method for analyzing probabilistic time considering slope variation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084557A KR20080021303A (en) 2006-09-04 2006-09-04 Method for analyzing probabilistic time considering slope variation

Publications (1)

Publication Number Publication Date
KR20080021303A true KR20080021303A (en) 2008-03-07

Family

ID=39395830

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084557A KR20080021303A (en) 2006-09-04 2006-09-04 Method for analyzing probabilistic time considering slope variation

Country Status (1)

Country Link
KR (1) KR20080021303A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8904329B2 (en) 2013-01-07 2014-12-02 International Business Machines Corporation Systems and methods for single cell product path delay analysis

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8904329B2 (en) 2013-01-07 2014-12-02 International Business Machines Corporation Systems and methods for single cell product path delay analysis
US9104834B2 (en) 2013-01-07 2015-08-11 International Business Machines Corporation Systems and methods for single cell product path delay analysis

Similar Documents

Publication Publication Date Title
JP4774294B2 (en) Integrated circuit layout apparatus, method and program
CN112868016A (en) Efficient integrated circuit simulation and testing
KR100998798B1 (en) System and method of criticality prediction in statistical timing analysis
US7698674B2 (en) System and method for efficient analysis of point-to-point delay constraints in static timing
US7350171B2 (en) Efficient statistical timing analysis of circuits
JP6897446B2 (en) Search method, search program and search device
US8141025B2 (en) Method of performing timing analysis on integrated circuit chips with consideration of process variations
US8407021B2 (en) Delay analysis device, delay analysis method, and delay analysis program
US8468478B2 (en) Methods for measurement and prediction of hold-time and exceeding hold time limits due to cells with tied input pins
US9104834B2 (en) Systems and methods for single cell product path delay analysis
US8032349B2 (en) Efficient methodology for the accurate generation of customized compact model parameters from electrical test data
US7630852B1 (en) Method of evaluating integrated circuit system performance using orthogonal polynomials
JP4773903B2 (en) A method to evaluate pessimistic errors in statistical timing analysis
US8359173B2 (en) System and methods for dynamic power estimation for a digital circuit
KR20080021303A (en) Method for analyzing probabilistic time considering slope variation
JP2006238664A (en) Method and device for estimating dynamic characteristic constant of power system, method and device for analyzing power system, method and device for stabilizing power system and program
US9189584B2 (en) Cross-talk noise computation using mixed integer linear program problems and their solutions
Bhaghath et al. A survey of SSTA techniques with focus on accuracy and speed
US20220253644A1 (en) Prediction device, prediction method, and prediction program
US9514999B2 (en) Systems and methods for semiconductor line scribe line centering
Guan et al. Reliability data analysis software development
Koziel et al. Low-Cost and Reliable Yield Estimation of Miniaturized Microwave Couplers Using Variable-Fidelity Simulations and Response Features
US20200242206A1 (en) Apparatus and method of operating timing analysis considering multi-input switching
JP2015026336A (en) Semiconductor integrated circuit manufacturing method, failure detection probability improvement method, test point configuration method, and semiconductor integrated circuit design method
Ding et al. Optimal prediction of data with unknown abrupt change points

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination