KR20080021250A - Dc generator using differential amplifier having variable input voltages - Google Patents

Dc generator using differential amplifier having variable input voltages Download PDF

Info

Publication number
KR20080021250A
KR20080021250A KR1020060084133A KR20060084133A KR20080021250A KR 20080021250 A KR20080021250 A KR 20080021250A KR 1020060084133 A KR1020060084133 A KR 1020060084133A KR 20060084133 A KR20060084133 A KR 20060084133A KR 20080021250 A KR20080021250 A KR 20080021250A
Authority
KR
South Korea
Prior art keywords
voltage
internal
mos transistor
power supply
resistor
Prior art date
Application number
KR1020060084133A
Other languages
Korean (ko)
Inventor
민영선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060084133A priority Critical patent/KR20080021250A/en
Publication of KR20080021250A publication Critical patent/KR20080021250A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

A DC generator using a differential amplifier having variable input voltages is provided to change response time of the differential amplifier and driving capacitor of a driver of the DC generator flexibly according to variable circuit operation, by changing an internal voltage of the differential amplifier. According to a DC generator, a driver(290) drives an internal voltage in response to a first voltage. A first switching part(240) selects one of the internal voltage or a divided internal voltage as a first internal voltage, in response to a first or a second switching signal inputted according to operation mode change of a semiconductor device. A second switching part(210) selects one of a reference voltage or the divided reference voltage as a first reference voltage, in response to the first or the second switching signal. A differential amplifier(201) outputs the first voltage by differentially amplifying the first internal voltage and the first reference voltage.

Description

가변 입력 전압을 가지는 차등 증폭기를 이용한 내부 전원전압 발생기{DC generator using Differential Amplifier having variable input voltages.} DC generator using Differential Amplifier having variable input voltages.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 내부 전원전압 발생기의 회로도이다. 1 is a circuit diagram of a conventional internal power supply voltage generator.

도 2는 본 발명에 따른 내부 전원전압 발생기를 설명하기 위한 도면이다. 2 is a view for explaining an internal power supply voltage generator according to the present invention.

도 3은 도 2의 본 발명에 따른 내부 전원전압 발생기의 회로도이다. 3 is a circuit diagram of an internal power supply voltage generator according to the present invention of FIG. 2.

**도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

101, 201: 차동 증폭기(Diff. Amp.-Differential Amplifier)101, 201: Diff.Amp.-Differential Amplifier

205, 207, 209, 211: 스위치205, 207, 209, 211: switch

311,313: 전송 게이트311,313: transfer gate

371, 373: P형 모스 트랜지스터(P-MOSFET)371, 373: P-type MOS transistor (P-MOSFET)

375, 377: N형 모스 트랜지스터(N-MOSFET)375, 377: N-type MOS transistor

본 발명은 내부 전원전압 발생기에 관한 것으로서, 특히 가변 입력 전압을 가지는 차동 증폭기를 이용한 내부 전원전압 발생기에 관한 것이다. The present invention relates to an internal power supply voltage generator, and more particularly, to an internal power supply voltage generator using a differential amplifier having a variable input voltage.

도 1은 종래의 내부 전원전압 발생기의 회로도이다. 1 is a circuit diagram of a conventional internal power supply voltage generator.

도 1을 참조하면, 종래의 내부 전원전압 발생기(100)는 차동 증폭기(Diff. Amp.-Differential Amplifier)(101), P형 모스 트랜지스터(103), 및 저항(R)을 구비한다. Referring to FIG. 1, a conventional internal power supply voltage generator 100 includes a differential amplifier (Diff. Amp.-Differential Amplifier) 101, a P-type MOS transistor 103, and a resistor R.

차동 증폭기(101)는 입력단 일단 및 다른 일단으로 각각 기준 전압(V_REF) 및 내부 전압(V_INT)을 입력받고, 기준 전압(V_REF) 및 내부 전압(V_INT)의 차이를 증폭하여 제1 전압(V1)으로 출력한다. 차동 증폭기(101)는 입력되는 기준 전압(V_REF) 및 내부 전압(V_INT)의 값이 동일한 값을 가지면, 입력 전압들의 차이가 동일하여 동작하지 않는다. The differential amplifier 101 receives the reference voltage V_REF and the internal voltage V_INT at one end of the input terminal and the other end thereof, respectively, and amplifies the difference between the reference voltage V_REF and the internal voltage V_INT to first voltage V1. Will print The differential amplifier 101 does not operate because the difference between the input voltages is the same when the values of the input reference voltage V_REF and the internal voltage V_INT have the same value.

입력되는 기준 전압(V_INT)이 내부 전압(V_INT)보다 큰 값을 가지면, 출력되는 제1 전압(V1)이 논리 로우 레벨로 출력한다. 그러면, P형 모스 트랜지스터(103)가 턴 온 되고, 드라이버(110)로 전류가 흐르게 된다. 따라서, 출력되는 내부전압(V_INT) 값이 증가하게 된다. 내부 전압(V_INT)이 증가하여, 다시 기준 전압(V_INT)과 동일한 값을 가지면, 차동 증폭기(101)는 동작을 멈추게 된다. 상술한 바와 같이, 내부 전원 전압 발생기(100)는 일정한 값으로 고정된 기준 전압(V_REF)을 기준으로, 동일한 값의 내부 전압(V_INT)이 출력 되도록 하는 것이다. 여기서, 안정화된 최종 내부 전압(V_INT)값은 높은 전원 전압(V_EXT)에서 P형 모스 트랜지스터(103)에 드레인과 소스 사이에 걸리는 전압(Vgs)을 뺀 값이 될 수 있다. When the input reference voltage V_INT has a larger value than the internal voltage V_INT, the output first voltage V1 is output at a logic low level. As a result, the P-type MOS transistor 103 is turned on and current flows to the driver 110. Therefore, the value of the output internal voltage V_INT increases. When the internal voltage V_INT increases to have the same value as the reference voltage V_INT again, the differential amplifier 101 stops operating. As described above, the internal power supply voltage generator 100 outputs the same internal voltage V_INT based on the fixed reference voltage V_REF. Here, the stabilized final internal voltage V_INT may be a value obtained by subtracting the voltage Vgs applied between the drain and the source to the P-type MOS transistor 103 from the high power supply voltage V_EXT.

여기서, 기준 전압(V_REF)은 목표값으로 안정화된 드라이버(110)의 출력 전 압인 내부 전압(V_INT)과 동일한 값으로 입력한다. 예를 들어, 사용자가, 출력하고자 하는 내부 전압(V_INT)의 목표값을 1.4V로 하였다면, 기준 전압(V_REF)는 1.4V로 입력하게 되는 것이다. Here, the reference voltage V_REF is input at the same value as the internal voltage V_INT which is the output voltage of the driver 110 stabilized to the target value. For example, if the user sets the target value of the internal voltage V_INT to be output as 1.4V, the reference voltage V_REF is inputted as 1.4V.

P형 모스 트랜지스터(103)는 일단 및 다른 일단이 각각 높은 전원 전압(V_EXT) 및 제1 노드(N1)에 연결되고, 게이트 일단은 차동 증폭기(101)의 출력 단자와 연결된다. 따라서, 입력된 기준 전압(V_REF) 및 내부 전압(V_INT)을 차동 증폭하여 출력한 제1 전압(V1)의 제어를 받아서, P형 모스 트랜지스터(103)의 도통 여부가 결정되며, 출력 전압(V_INT)이 출력되는 것이다. One end and the other end of the P-type MOS transistor 103 are connected to the high power supply voltage V_EXT and the first node N1, respectively, and one end of the gate is connected to the output terminal of the differential amplifier 101. Therefore, under the control of the first voltage V1 outputted by differentially amplifying the input reference voltage V_REF and the internal voltage V_INT, it is determined whether the P-type MOS transistor 103 is conductive, and the output voltage V_INT is determined. ) Is printed.

저항(R)은 P형 모스 트랜지스터(103)가 도통된 경우, P형 모스 트랜지스터(103)를 통하여 흐르는 전류의 양을 조절한다. 동일한 크기의 외부 전압(V_EXT)이 인가되는 경우, 저항(R) 값 커지면 드라이버에 드라이빙(driving)되는 전류 값이 감소하게 된다.The resistor R adjusts the amount of current flowing through the P-type MOS transistor 103 when the P-type MOS transistor 103 is conductive. When an external voltage V_EXT of the same magnitude is applied, as the resistance R increases, the current value driven by the driver decreases.

여기서, 인가되는 기준 전압(V_REF)의 크기에 따라서, 차동 증폭기의 반응 시간(response time)과 드라이버의 드라이빙 용량(driving capacity)이 결정된다. 차동 증폭기의 반응 시간(response time)이란, 차동 증폭기 입력단으로 전압을 인가한 후, 드라이버으로 전압(V1)이 출력되기까지 걸리는 시간을 말한다. 드라이버의 드라이빙 용량(driving capacity)이란, 최종 출력되는 출력 전압(V_INT)이 출력되는 드라이버(110)를 통하여 구동되는 전류의 양을 말한다. 즉, 드라이빙 용량(driving capacity)이 크면, 큰 값을 가지는 전류가 드라이버로 흐르게 된다. Here, the response time of the differential amplifier and the driving capacity of the driver are determined according to the magnitude of the applied reference voltage V_REF. The response time of the differential amplifier refers to the time taken for the voltage V1 to be output to the driver after applying a voltage to the differential amplifier input terminal. The driving capacity of the driver refers to the amount of current driven through the driver 110 to which the final output voltage V_INT is output. That is, if the driving capacity is large, a current having a large value flows to the driver.

여기서, 인가되는 기준 전압(V_REF)의 크기가 증가하면, 차동 증폭기(Diff. Amp.)의 반응 시간이 빨라지고, 출력 단의 드라이빙 용량은 감소하게 된다. 그리고, 기준 전압(V_REF)의 크기가 작아지면, 차동 증폭기(Diff. Amp.)의 반응 시간은 느려지고, 출력 단의 드라이빙 용량이 커지게 된다.Herein, when the magnitude of the applied reference voltage V_REF increases, the response time of the differential amplifier Diff. Amp. Is increased, and the driving capacity of the output stage is reduced. When the magnitude of the reference voltage V_REF decreases, the response time of the differential amplifier Diff. Amp. Becomes slow and the driving capacity of the output stage becomes large.

종래의 내부 전원전압 발생기는 반도체 장치의 많은 영역에서 이용된다. 여기서, 반도체 장치에 이용되는 종래의 내부 전원전압 발생기는 차동 증폭기(Diff. Amp.)의 입력단으로 입력되는 내부 전압(V_INT)을 드라이버(110)에서 출력되는 제1 노드(N1)의 전압을 피드백(feedback)한 값으로 고정시켜 입력하였다. 또한, 기준 전압(V_REF) 역시 고정된 값으로 입력하였다. 레이아웃의 측면에서 보면, 전압은 금속 단자(metal line)를 통하여 인가되는데, 다른 크기의 전압을 인가하기 위해서는 별도의 금속 단자(metal line)를 구비하여야 하며, 별도의 전원 공급원이 필요하기 때문이다. Conventional internal power supply voltage generators are used in many areas of semiconductor devices. Here, the conventional internal power supply voltage generator used in the semiconductor device feeds back the voltage of the first node N1 output from the driver 110 to the internal voltage V_INT input to the input terminal of the differential amplifier Diff.Amp. It is fixed to the feedback value. In addition, the reference voltage V_REF was also input as a fixed value. In terms of layout, the voltage is applied through a metal line, since a separate metal line must be provided to apply different voltages, and a separate power source is required.

반도체 장치, 예를 들어 DRAM에 있어서, 액티브 동작인 데이터의 기입 및 독출(Read 및 Wirte) 동작을 수행할 때에는 빨리 데이터가 기입 및 독출(Read 및 Wirte)되어야 하기 때문에, 반응 시간(response time)이 빨라질 것이 요구된다. 반면에, 저장된 데이터(커패시터에 충전된 전압)를 정기적으로 지우는 셀프 리프레쉬(Self refresh)동작의 경우에는, 한번에 많은 전류를 흘려야할 필요가 있으므로 드라이빙 용량(driving capacity)이 클 것이 요구된다. In a semiconductor device such as a DRAM, a response time is required because data must be written and read (read and written) quickly when performing a write and read (read and write) operation of data that is an active operation. It is required to be fast. On the other hand, in the case of a self refresh operation in which the stored data (voltage charged in the capacitor) is periodically erased, a large driving capacity is required because a large amount of current needs to flow at a time.

종래의 내부 전원전압 발생기는 차동 증폭기(Diff. Amp.)의 입력단으로 입력되는 기준 전압(V_REF) 및 내부 전압(V_INT)값을 고정된 값으로 사용하고 있으므로, 반도체 장치의 동작 변화(예를 들어, 데이터의 독출 동작을 하다 셀프 리프레 쉬 동작으로 진입하는 경우)에 유연히 대응하지 못하는 문제가 있다. In the conventional internal power supply voltage generator, since the reference voltage V_REF and the internal voltage V_INT input to the input terminal of the differential amplifier Diff. Amp. Are fixed values, an operation change of the semiconductor device (for example, For example, there is a problem in that it cannot flexibly cope with a case of entering data into a self refresh operation.

본 발명이 이루고자하는 기술적 과제는 변화하는 회로 동작에 맞춰 유연하게 동작할 수 있는 내부 전원전압 발생기를 제공하는데 있다. An object of the present invention is to provide an internal power supply voltage generator that can be flexibly operated in accordance with changing circuit operation.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 내부 전원전압 발생기는 차동 증폭기, 드라이버, 및 제1 스위칭부를 구비한다.An internal power supply voltage generator according to an embodiment of the present invention for achieving the above technical problem includes a differential amplifier, a driver, and a first switching unit.

드라이버는 제1 전압에 응답하여 내부 전압을 드라이빙한다. The driver drives the internal voltage in response to the first voltage.

제1 스위칭부는 반도체 장치의 동작 모드 변화에 따라 입력되는 제1 또는 제2 스위칭 신호에 응답하여, 내부 전압 또는 분배된 내부 전압 중 택일하여 제1 내부 전압으로 출력한다. In response to a first or second switching signal input according to a change in an operation mode of the semiconductor device, the first switching unit selects either an internal voltage or a divided internal voltage and outputs the first internal voltage.

제2 스위칭부는 제1 또는 상기 제2 스위칭 신호에 응답하여, 기준 전압 또는 분배된 기준 전압 중 택일하여 제1 기준 전압으로 출력한다.In response to the first or the second switching signal, the second switching unit alternately outputs the reference voltage or the divided reference voltage as the first reference voltage.

차동 증폭기는 제1 내부 전압 및 제1 기준 전압을 차동 증폭하여 제1 전압을 출력한다. The differential amplifier differentially amplifies the first internal voltage and the first reference voltage to output the first voltage.

여기서, 제1 및 제2 스위칭 신호는 사용자가 선택하여 입력하는 신호가 된다. 그리고, 내부 전압이 제1 내부 전압으로 입력되는 경우, 제1 기준 전압은 내부 전압과 동일한 값을 가지며, 분배된 내부 전압이 제1 내부 전압으로 입력되는 경우, 제1 기준 전압은 분배된 내부 전압과 동일한 값으로 입력된다.Here, the first and second switching signals are signals that the user selects and inputs. When the internal voltage is input as the first internal voltage, the first reference voltage has the same value as the internal voltage, and when the divided internal voltage is input as the first internal voltage, the first reference voltage is the divided internal voltage. It is entered with the same value as.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다. DETAILED DESCRIPTION In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the drawings.

이하, 첨부한 도면을 참조하여 본 발명이 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 2는 본 발명에 따른 내부 전원전압 발생기를 설명하기 위한 도면이다. 2 is a view for explaining an internal power supply voltage generator according to the present invention.

도 2를 참조하면, 본 발명에 따른 내부 전원전압 발생기(200)에 구비되는 차동 증폭기(201)는 가변적인 제1 기준 전압(V_REF1) 및 제1 내부 전압(V_INT1)을 입력단자로 입력받는다. 여기서, 기준 전압 V1_REF은 기준전압 V2_REF보다 큰 값을 가지며, 내부 전압 V_INT1은 내부 전압 V2_INT보다 큰 값을 가진다고 한다. 그리고, 스위치 S1 및 S3은 제1 스위칭 신호(A)가 논리 하이로 인가되면 턴 온 되고, 스위치 S2 및 S4는 제2 스위칭 신호(B)가 논리 하이로 인가되면 턴 온 된다고 한다. Referring to FIG. 2, the differential amplifier 201 of the internal power supply voltage generator 200 according to the present invention receives a variable first reference voltage V_REF1 and a first internal voltage V_INT1 as input terminals. Here, the reference voltage V1_REF has a larger value than the reference voltage V2_REF and the internal voltage V_INT1 has a larger value than the internal voltage V2_INT. The switches S1 and S3 are turned on when the first switching signal A is applied to logic high, and the switches S2 and S4 are turned on when the second switching signal B is applied to logic high.

제1 기준 전압(V_REF1)은, 입력되는 내부 전압 V1_INT 또는 내부 전압 V2_INT중 어느 것이 제1 내부 전압(V_INT1)으로 선택되느냐에 따라서, 기준 전압 V1_REF 또는 기준 전압 V2_REF중 고정된 값으로 선택 입력되게 된다. 사용자가 의도한 목표값으로 안정화된 내부 전압(V_INT)과 동일한 값을 기준 전압(V_INT)으로 입력하는 것이다. 즉, 목표하는 내부 전압 V1_INT이 2V 또는 목표하는 내부 전압 V2_INT가 1V라면, 기준 전압 V1_REF과 기준 전압 V2_REF는 각각 2V와 1V가 된다. 아래에서 설명하는 제1 스위칭부(240)의 전압 분배율이 1/2이라 2V로 출력된 내부 전압(V_INT)이 1V로 전압 분배되어 차동 증폭기(201)의 입력단으로 입력되었다면, 원래의 2V로 입력되었던 기준 전압 V1_REF도 1/2로 전압 분배하여 1V값의 기준 전압 V2_REF로 입력하게 되는 것이다. 즉, 사용자는 제1 스위칭부(240)의 전압 분배율에 따라서 변화된 기준 전압(V_REF)을 고정 입력한다. The first reference voltage V_REF1 is selected and input as a fixed value among the reference voltage V1_REF or the reference voltage V2_REF according to which one of the input internal voltage V1_INT or the internal voltage V2_INT is selected as the first internal voltage V_INT1. . The user inputs a value equal to the internal voltage V_INT stabilized to the intended target value as the reference voltage V_INT. That is, when the target internal voltage V1_INT is 2V or the target internal voltage V2_INT is 1V, the reference voltage V1_REF and the reference voltage V2_REF become 2V and 1V, respectively. If the voltage distribution ratio of the first switching unit 240 described below is 1/2 and the internal voltage V_INT outputted at 2V is divided at 1V and input to the input terminal of the differential amplifier 201, the input is performed at the original 2V. The reference voltage V1_REF, which has been used, is also divided into 1/2 and inputted as the reference voltage V2_REF having a value of 1V. That is, the user fixedly inputs the reference voltage V_REF changed according to the voltage distribution ratio of the first switching unit 240.

반도체 장치의 동작 상태에 따라서, 반응 시간(response time)이 짧아야 하는 동작에 있어서는 스위치 S1과 S3이 턴 온 되도록 제1 스위칭 신호(A)를 논리 하이로 인가한다. 높은 기준 전압 V1_REF 및 높은 내부 전압 V1_INT이 입력되면, 차동 증폭기(201)의 반응 시간은 빨라지게 된다. 그리고, 차동 증폭기(201)의 출력 전압 V1은 높은 레벨로 출력되며, 따라서 드라이버(290)의 P형 모스 트랜지스터(Mp_1)에는 감소된 전류가 흐르게 된다. 따라서, 드라이빙 용량(driving capacity)은 감소하게 된다. 높은 기준 전압 V1_REF 및 높은 내부 전압 V1_INT이 입력이 인가되도록 스위치 S1 및 S3를 턴 온 시키는 경우는, 반응 시간(response time)이 짧아야 하는 동작 모드, 예를 들어 데이터의 기입 또는 독출 동작에서 이용된다. According to an operation state of the semiconductor device, in an operation in which a response time should be short, the first switching signal A is applied to logic high so that the switches S1 and S3 are turned on. When the high reference voltage V1_REF and the high internal voltage V1_INT are input, the response time of the differential amplifier 201 becomes faster. The output voltage V1 of the differential amplifier 201 is output at a high level, so that a reduced current flows through the P-type MOS transistor Mp_1 of the driver 290. Thus, the driving capacity is reduced. When the switches S1 and S3 are turned on so that the high reference voltage V1_REF and the high internal voltage V1_INT are applied, the response time is used in an operation mode in which the response time should be short, for example, in writing or reading data.

드라이빙 용량(driving capacity)이 커야하는 동작에 있어서는 스위치 S2와 S4가 턴 온 되도록 제2 스위칭 신호(B)를 논리 하이로 인가한다. 낮은 기준 전압(V_REF) 및 낮은 내부 전압(V_INT)이 입력되면, 차동 증폭기(201)의 반응 시간은 느려지고, 차동 증폭기에서 출력되는 제1 전압(V1)의 전압 레벨은 낮아지게 된다. 따라서, P형 모스 트랜지스터(Mp_1)를 통하여 흐르는 전류는 증가하게 된다. 드라이버(290)의 드라이빙 용량(driving capacity)은 증가하게 되는 것이다. 제2 스위 칭 신호(B)를 논리 하이로 인가하야 스위치 S2 및 S4를 턴 온 시키는 경우는 드라이빙 용량(driving capacity)이 커야 하는 동작 모드, 예를 들어 셀프 리프레쉬(Self Refresh)와 같은 동작에서 이용된다. In an operation in which a driving capacity must be large, the second switching signal B is applied to logic high so that the switches S2 and S4 are turned on. When the low reference voltage V_REF and the low internal voltage V_INT are input, the response time of the differential amplifier 201 is slow and the voltage level of the first voltage V1 output from the differential amplifier is lowered. Therefore, the current flowing through the P-type MOS transistor Mp_1 increases. The driving capacity of the driver 290 is to increase. When the switches S2 and S4 are turned on when the second switching signal B is applied to the logic high, it is used in an operation mode in which a driving capacity must be large, for example, an operation such as a self refresh. do.

여기서, 제1 또는 제2 전송신호(A, B)를 논리 하이로 인가하는 것은 사용자의 선택에 의한다. 사용자가 짧은 반응 시간(response time)을 요구하는 동작을 수행하고자 하면, 제1 스위칭 신호(A)를 논리 하이로 인가하고, 사용자가 큰 드라이빙 용량(driving capacity)을 요구하는 동작을 수행하고자 하면, 제2 스위칭 신호(B)를 논리 하이로 인가하는 것이다. Here, applying the first or second transmission signals A and B to logic high is at the user's choice. If the user wants to perform an operation requiring a short response time, and if the user applies the first switching signal A to logic high, and the user wants to perform an operation requiring a large driving capacity, The second switching signal B is applied to logic high.

도 3은 도 2의 본 발명에 따른 내부 전원전압 발생기의 회로도이다. 3 is a circuit diagram of an internal power supply voltage generator according to the present invention of FIG. 2.

도 3을 참조하면, 본 발명의 일 실시예에 따른 내부 전원전압 발생기(200)는 차동 증폭기(201), 제2 스위칭부(210), 제1 스위칭부(240), 및 드라이버(290)를 구비한다. Referring to FIG. 3, the internal power supply voltage generator 200 according to an embodiment of the present invention may include a differential amplifier 201, a second switching unit 210, a first switching unit 240, and a driver 290. Equipped.

차동 증폭기(201)는 제1 기준 전압(V1_REF) 및 제1 내부 전압(V1_INT)을 입력받고, 이를 차동 증폭하여 제1 전압(V1)을 출력한다. The differential amplifier 201 receives the first reference voltage V1_REF and the first internal voltage V1_INT and differentially amplifies the first reference voltage V1_REF and outputs the first voltage V1.

차동 증폭기(201)는 제1 및 제2 P형 모스 트랜지스터(M1, M2), 제3 및 제4 N형 모스 트랜지스터(M3, M4), 및 제8 N형 모스 트랜지스터(M8)를 구비한다. 제1 모스 트랜지스터(M1)는 소스 및 드레인이 각각 높은 전원 전압(V_EXT) 및 제9 노드(N9)에 연결되고, 게이트는 제2 P형 모스 트랜지스터(M2)의 게이트 단자와 공통 접속된다. 제2 P형 모스 트랜지스터(M2)는 소스 및 드레인이 각각 높은 전원 전압(V_EXT) 및 제10 노드(N10)에 연결된다. 제3 N형 모스 트랜지스터(M3)는 드레인 및 소스가 각각 제9 노드(N9) 및 제11 노드(N11)에 연결되고, 게이트는 제1 노드(N1)에 연결된다. 제4 N형 모스 트랜지스터(M4)는 드레인 및 소스가 각각 제10 노드(N10) 및 제11 노드(N11)에 연결되고, 게이트는 제2 노드(N2)에 연결된다. 제8 N형 모스 트랜지스터(M8)는 드레인 및 소스가 각각 제11 노드(N11) 및 낮은 전원 전압(V_GND)에 연결되고, 게이트는 제3 N형 모스 트랜지스터의 게이트와 공통 접속된다. The differential amplifier 201 includes first and second P-type MOS transistors M1 and M2, third and fourth N-type MOS transistors M3 and M4, and an eighth N-type MOS transistor M8. The first MOS transistor M1 has a source and a drain connected to a high power supply voltage V_EXT and a ninth node N9, respectively, and a gate is commonly connected to the gate terminal of the second P-type MOS transistor M2. The second P-type MOS transistor M2 has a source and a drain connected to the high power supply voltage V_EXT and the tenth node N10, respectively. In the third N-type MOS transistor M3, a drain and a source are connected to the ninth node N9 and the eleventh node N11, respectively, and a gate thereof is connected to the first node N1. In the fourth N-type MOS transistor M4, a drain and a source are connected to the tenth node N10 and the eleventh node N11, respectively, and a gate thereof is connected to the second node N2. The eighth N-type MOS transistor M8 has a drain and a source connected to the eleventh node N11 and the low power supply voltage V_GND, respectively, and a gate is commonly connected to the gate of the third N-type MOS transistor.

여기서, 제1 및 제2 P형 모스 트랜지스터(M1, M2)는 커런트 미러(Current Mirror)를 형성한다. 제1 노드(N1)에 제1 기준 전압(V1_REF)이 인가되면 제1 전류(I1)가 발생하고, 이를 미러링(Mirroring)하여 제2 전류(I2)를 발생시킨다. 제3 및 제4 N형 모스 트랜지스터(M3, M4)는 대칭적으로 배치되고, 각각의 게이트 단자를 통하여 인가된 제1 기준 전압(V1_REF) 및 제1 내부 전압(V_INT)의 차이를 차동 증폭하여 출력하는 차동 증폭부를 구성한다. 제8 N형 모스 트랜지스터(M8)는 제1 및 제2 전류(I1, I2)의 전류량을 조절하는 기능을 한다. 제8 N형 모스 트랜지스터(M8)의 도통되는 정도에 따라서 제1 및 제2 전류(I1, I2)가 접지단(Ground)으로 빠져나가게 되는 정도가 결정되는 것이다. Here, the first and second P-type MOS transistors M1 and M2 form a current mirror. When the first reference voltage V1_REF is applied to the first node N1, the first current I1 is generated and mirrored to generate the second current I2. The third and fourth N-type MOS transistors M3 and M4 are symmetrically disposed and differentially amplify the difference between the first reference voltage V1_REF and the first internal voltage V_INT applied through the respective gate terminals. Configure the differential amplifier to output. The eighth N-type MOS transistor M8 functions to adjust the amount of current of the first and second currents I1 and I2. According to the degree of conduction of the eighth N-type MOS transistor M8, the degree to which the first and second currents I1 and I2 exit to the ground is determined.

제1 스위칭부(240)는 드라이버(290)에서 출력되는 내부 전압(V_INT)을 입력받고, 직렬 연결된 2개 이상의 저항(R3, R4)을 이용하여 내부 전압(V_INT)을 분배한다. 그리고, 사용자가 선택하여 입력하는 제1 또는 제2 스위칭 신호(A,B)에 응답하여, 내부 전압(V_INT) 또는 분배된 내부 전압(V_INT)을 택일하여 차동 증폭기(201)의 입력단인 제2 노드(N2)로 출력한다. The first switching unit 240 receives the internal voltage V_INT output from the driver 290 and distributes the internal voltage V_INT using two or more resistors R3 and R4 connected in series. In response to the first or second switching signals A and B selected and input by the user, the second terminal, which is an input terminal of the differential amplifier 201 by selecting the internal voltage V_INT or the divided internal voltage V_INT. Output to node N2.

제1 스위칭부(240)는 제3 저항(R3), 제4 저항(R4), 제3 전송 게이트(341), 제4 전송 게이트(343), 및 제6 N형 모스 트랜지스터(M6)를 구비한다. 제3 전송 게이트(341)는 제2 노드(N2)와 제4 노드(N4) 사이에 연결된다. 제3 저항(R3) 및 제4 전송 게이트(343)는 직렬 연결되어, 제4 노드(N4)와 제8 노드(N8) 사이에 연결된다. 제4 저항(R4)의 양단은 각각 제8 노드(N8)와 제6 N형 모스 트랜지스터(M6)의 드레인과 연결되다. 제6 N형 모스 트랜지스터(M6)는 드레인 및 소스는 각각 제4 저항(R4)의 일단 및 낮은 전 원 전압(V_GND)에 연결되고, 게이트는 제2 스위칭 신호(B)를 입력받는다. The first switching unit 240 includes a third resistor R3, a fourth resistor R4, a third transfer gate 341, a fourth transfer gate 343, and a sixth N-type MOS transistor M6. do. The third transmission gate 341 is connected between the second node N2 and the fourth node N4. The third resistor R3 and the fourth transfer gate 343 are connected in series and are connected between the fourth node N4 and the eighth node N8. Both ends of the fourth resistor R4 are connected to the drains of the eighth node N8 and the sixth N-type MOS transistor M6, respectively. A drain and a source of the sixth N-type MOS transistor M6 are respectively connected to one end of the fourth resistor R4 and the low power voltage V_GND, and the gate receives the second switching signal B.

제1 스위칭 신호(A)가 논리 하이로 입력되고 제2 전송신호(B)가 논리 로우로 입력되면, 제3 전송 게이트(341)가 도통되고, 제4 전송 게이트(343) 및 제6 N형 모스 트랜지스터(M6)는 턴 오프된다. 따라서, 분배되지 않은 높은 레벨의 전원인 내부 전압(V_INT)이 제2 노드(N2)로 입력된다. When the first switching signal A is input to logic high and the second transmission signal B is input to logic low, the third transmission gate 341 is turned on, and the fourth transmission gate 343 and the sixth N-type are connected. The MOS transistor M6 is turned off. Therefore, the internal voltage V_INT, which is a non-distributed high level power source, is input to the second node N2.

제1 스위칭 신호(A)가 논리 로우로 입력되고 제2 전송신호(B)가 논리 하이로 입력되면, 제3 전송 게이트(341)는 턴 오프되고, 제4 전송 게이트(343) 및 제6 N형 모스 트랜지스터(M6)는 도통된다. 따라서, 분배되어 낮은 전압 레벨을 갖는 분배된 내부 전압(V_INT)이 제2 노드(N2)로 입력된다. 여기서, 저항 값 R3, R4는 사용자가 얻고자 하는 분배된 내부 전압(V_INT)에 따라 정해진다. 전압이 분배되는 원리는 전단의 제2 스위칭부(210) 부분의 설명과 동일하다. When the first switching signal A is input to the logic low and the second transmission signal B is input to the logic high, the third transmission gate 341 is turned off, the fourth transmission gate 343 and the sixth N The type MOS transistor M6 is conductive. Therefore, the divided internal voltage V_INT having the divided low voltage level is input to the second node N2. Here, the resistance values R3 and R4 are determined according to the distributed internal voltage V_INT desired by the user. The principle in which the voltage is distributed is the same as that of the second switching unit 210 at the front end.

도 2에서 설명한 바와 같이 제1 스위칭부(240)의 전압 분배율과 동일한 비율로 최초 기준 전압(V_REF)을 분배하여, 제1 기준 전압(V1_REF)으로 입력하기 위하 여 제2 스위칭부(210)를 더 구비할 수 있다. As described above with reference to FIG. 2, the second switching unit 210 is input to divide the initial reference voltage V_REF at the same ratio as the voltage distribution ratio of the first switching unit 240 and input the first reference voltage V1_REF. It may be further provided.

제2 스위칭부(210)는 기준 전압(V_REF)을 입력받고, 직렬 연결된 2개 이상의 저항을 이용하여 기준 전압(V_REF)을 분배한다. 그리고, 사용자가 선택하여 입력하는 제1 또는 제2 전송신호(A, B)에 응답하여, 기준 전압(V_REF) 또는 분배된 기준 전압(V_INT)을 택일하여 차동 증폭기(201)의 입력단인 제1 노드(N1)로 출력한다. The second switching unit 210 receives the reference voltage V_REF and distributes the reference voltage V_REF by using two or more resistors connected in series. In response to the first or second transmission signals A and B selected and input by the user, the first voltage, which is an input terminal of the differential amplifier 201 by selecting the reference voltage V_REF or the divided reference voltage V_INT. Output to node N1.

제2 스위칭부(210)는 제1 저항(R1), 제2 저항(R2), 제1 전송 게이트(311), 제2 전송 게이트(315), 및 제5 N형 모스 트랜지스터(M5)를 구비한다. 제1 전송 게이트(311)는 제5 노드(N5)와 제1 노드(N1) 사이에 연결된다. 제1 저항(R1) 및 제2 전송 게이트(313)는 제1 제5 노드(N5)와 제6 노드(N6) 사이에 연결되고, 제1 저항(R)의 일단과 제2 전송 게이트(313)의 일단이 직렬 연결된다. 도 3에서는 제1 저항이 상부에 연결되어 있도록 도시하였으나, 제1 저항(R1)과 제2 전송 게이트(313)의 연결에 있어서 그 상하는 바뀔 수 있다. 제2 저항(R2)은 일단 및 다른 일단이 각각 제6 노드(N6)와 제5 N형 모스 트랜지스터(N5)의 일단과 연결된다. 제5 N형 모스 트랜지스터(N5)는 드레인 소스가 각각 제2 저항(R2)의 일단 및 낮은 전원 전압(V_GND)에 연결되고, 게이트는 제2 스위칭 신호(B)와 연결된다. The second switching unit 210 includes a first resistor R1, a second resistor R2, a first transfer gate 311, a second transfer gate 315, and a fifth N-type MOS transistor M5. do. The first transmission gate 311 is connected between the fifth node N5 and the first node N1. The first resistor R1 and the second transfer gate 313 are connected between the first fifth node N5 and the sixth node N6, one end of the first resistor R and the second transfer gate 313. One end of) is connected in series. In FIG. 3, the first resistor is connected to the upper portion, but the upper and lower limits of the first resistor R1 and the second transfer gate 313 may be changed. One end of the second resistor R2 is connected to one end of the sixth node N6 and the fifth N-type MOS transistor N5, respectively. In the fifth N-type MOS transistor N5, a drain source is connected to one end of the second resistor R2 and the low power supply voltage V_GND, respectively, and a gate is connected to the second switching signal B.

제1 스위칭 신호(A)가 논리 하이로 입력되고, 제2 스위칭 신호(B)가 논리 로우로 입력되면, 제1 전송 게이트(311)는 도통되고, 제2 전송 게이트(313) 및 제5 N형 모스 트랜지스터(M5)는 턴 오프된다. 따라서, 분배되지 않은 높은 레벨의 전원인 기준 전압(V_REF)이 제1 노드로 입력된다. When the first switching signal A is input to logic high and the second switching signal B is input to logic low, the first transfer gate 311 is turned on, and the second transfer gate 313 and the fifth N are applied. The type MOS transistor M5 is turned off. Therefore, the reference voltage V_REF, which is a non-distributed high level power source, is input to the first node.

제2 스위칭 신호(B)가 논리 하이로 입력되고, 제1 스위칭 신호(A)가 논리 로 우로 입력되면, 제1 전송 게이트(311)는 턴 오프되고, 제2 전송 게이트(313) 및 제5 N형 모스 트랜지스터(M5)가 도통된다. 따라서, 분배되어 낮은 전압 레벨을 갖는 분배된 기준 전압이 제1 노드(N1)로 입력된다. When the second switching signal B is input to logic high and the first switching signal A is input to logic low, the first transfer gate 311 is turned off, and the second transfer gate 313 and the fifth The N-type MOS transistor M5 is turned on. Therefore, the divided reference voltage having the divided low voltage level is input to the first node N1.

여기서, 저항 값 R1과 R2의 비는 저항 값 R3과 R4의 비와 같다. 드라이버(290)에서 출력되는 내부 전압(V_INT)을 1/2로 분배하여 제2 노드(N2)로 입력하고자 하면, 저항 R3와 R4의 비를 1:1로 설정하게 된다. 따라서, 저항 R1과 R2의 비는 1:1로 하면 된다. 전압 분배의 원리는 저항들이 직렬 연결된 전압분배기의 원리와 동일하다. Here, the ratio of the resistance values R1 and R2 is equal to the ratio of the resistance values R3 and R4. When the internal voltage V_INT output from the driver 290 is divided by 1/2 and input to the second node N2, the ratio of the resistors R3 and R4 is set to 1: 1. Therefore, the ratio of the resistors R1 and R2 may be 1: 1. The principle of voltage division is the same as that of a voltage divider in which resistors are connected in series.

드라이버(290)는 차동 증폭기(201)의 출력 전압 V1에 응답하여, 내부 전압(V_INT)을 출력한다. 드라이버(290)는 제7 P형 모스 트랜지스터(M7)로 구성되며, 제7 P형 모스 트랜지스터(M7)를 통하여 출력 전류(Iout)가 흐르게 된다. 제7 P형 모스 트랜지스터(M7)는 게이트 단자가 제9 노드(N9)와 연결되고, 일단 및 다른 일단이 각각 높은 전원 전압(V_EXT) 및 제4 노드(N4)와 연결된다. The driver 290 outputs an internal voltage V_INT in response to the output voltage V1 of the differential amplifier 201. The driver 290 includes the seventh P-type MOS transistor M7, and the output current Iout flows through the seventh P-type MOS transistor M7. In the seventh P-type MOS transistor M7, a gate terminal is connected to the ninth node N9, and one end and the other end are connected to the high power supply voltage V_EXT and the fourth node N4, respectively.

회로의 동작은 높은 전압 레벨인 기준 전압(V_REF) 및 내부 전압(V_INT)이 각각 차동 증폭기(201)에 입력되는 경우(이하 '제1 모드')와, 분배되어 낮은 전압 레벨을 갖는 분배된 기준 전압(V_REF) 및 분배된 내부 전압(V_INT)이 각각 차동 증폭기(201)에 입력되는 경우(이하 '제2 모드')로 나누어 아래에서 상술한다. 여기서 설명의 편의상, 분배된 기준 전압(V_REF)은 기준 전압(V_REF)의 1/2값을 갖도록, 제1 저항(R1) 및 제2 저항(R2)이 동일한 값을 갖도록 설정하여 설명한다. 그리고, 분배된 내부 전압(V_INT)은 내부 전압(V_INT)의 1/2값을 갖도록, 제3 저항(R3) 및 제4 저항(R4)이 동일한 값을 갖도록 설정하여 설명한다. The operation of the circuit is divided into a distributed reference having a divided low voltage level when the reference voltage V_REF and the internal voltage V_INT, which are high voltage levels, are respectively input to the differential amplifier 201 (hereinafter 'first mode'). When the voltage V_REF and the divided internal voltage V_INT are respectively input to the differential amplifier 201 (hereinafter referred to as 'second mode'), they will be described in detail below. For convenience of description, the divided reference voltage V_REF is set to have the same value as the first resistor R1 and the second resistor R2 so that the divided reference voltage V_REF has a half value of the reference voltage V_REF. The divided internal voltage V_INT is set so that the third resistor R3 and the fourth resistor R4 have the same value so that the divided internal voltage V_INT has a half value of the internal voltage V_INT.

제1 모드에서 동작하는 경우, 사용자는 제1 스위칭 신호(A)를 논리 하이로, 제2 스위칭 신호(B)를 논리 로우로 하여, 제1 내지 제2 전송 게이트(311, 313, 341, 343)로 전송한다. 그러면, 제1 전송 게이트(311) 및 제3 전송 게이트(341)가 도통된다. 그리고, 제2 전송 게이트(313), 제4 전송 게이트(343), 제5 N형 모스 트랜지스터(M5), 및 제6 N형 모스 트랜지스터(M6)는 턴 오프 된다. When operating in the first mode, the user sets the first switching signal A to a logic high and the second switching signal B to a logic low, so that the first to second transmission gates 311, 313, 341, and 343 are used. To send). Then, the first transfer gate 311 and the third transfer gate 341 are conducted. The second transfer gate 313, the fourth transfer gate 343, the fifth N-type MOS transistor M5, and the sixth N-type MOS transistor M6 are turned off.

제1 모드에서, 기준 전압(V_REF) 및 내부 전압(V_INT)이 차동 증폭기(201)의 입력단 양단으로 각각 입력된다. 분배되지 않은 기준 전압(V_REF)은 분배된 전압보다 상대적으로 높은 전압 레벨을 갖기 때문에, 제3 N형 모스 트랜지스터는 분배된 기준 전압(V_REF)을 제1 노드로 입력하는 경우보다, 상대적으로 큰 전류 제1 전류(I1)를 흘리게 된다. 제1 전류(I1)의 값이 큰 값을 가지면 제9 노드(N9)의 전압이 더 큰 값으로, 더 빨리 출력될 수 있다. 따라서, 차동 증폭기(201)의 반응 시간(response time)은 빨라지게 된다. 제7 P형 모스 트랜지스터(M7)의 게이트로 인가되는 전압인 제1 전압(V1) 레벨이 큰 값을 갖게 되면, 제7 P형 모스 트랜지스터(M7)는 감소된 출력 전류(Iout)을 흘리게 된다. 따라서, 드라이버의 드라이빙 용량(Driving Capacitor)은 감소하게 된다. In the first mode, the reference voltage V_REF and the internal voltage V_INT are input across the input terminals of the differential amplifier 201, respectively. Since the undivided reference voltage V_REF has a voltage level relatively higher than the divided voltage, the third N-type MOS transistor has a relatively larger current than when the divided reference voltage V_REF is input to the first node. The first current I1 flows. When the value of the first current I1 has a large value, the voltage of the ninth node N9 is larger and may be output faster. Thus, the response time of the differential amplifier 201 is faster. When the first voltage V1 level, which is a voltage applied to the gate of the seventh P-type MOS transistor M7, has a large value, the seventh P-type MOS transistor M7 flows a reduced output current Iout. . Therefore, the driving capacity of the driver is reduced.

제2 모드에서는, 분배된 기준 전압(0.5V_REF) 및 분배된 내부 전압(0.5V_REF)이 차동 증폭기(201)의 입력단 양단으로 각각 입력된다. In the second mode, the divided reference voltage 0.5V_REF and the distributed internal voltage 0.5V_REF are input across the input terminals of the differential amplifier 201, respectively.

분배된 기준 전압(0.5V_REF)이 제3 N형 모스 트랜지스터(M3) 게이트로 입력되면, 기준 전압(V_REF)이 입력될 때보다, 제3 N형 모스 트랜지스터(M3)는 상대적 으로 적은 제1 전류(I1)를 흘리게 된다. 제1 전류(I1) 제9 노드(N9)의 전압(V1)은 더 작은 값으로, 더 느리게 출력된다. 따라서, 차동 증폭기(201)의 반응 시간(response time)은 느려지게 된다. 제7 P형 모스 트랜지스터(M7)의 게이트로 인가되는 전압인 제1 전압(V1)이 작은 값을 갖게 되면, 제7 P형 모스 트랜지스터(M7)는 증가된 출력 전압(Iout)을 흘리게 된다. 따라서, 드라이버의 드라이빙 용량(Driving Capacitor)은 증가하게 된다.When the divided reference voltage 0.5V_REF is input to the gate of the third N-type MOS transistor M3, the third N-type MOS transistor M3 has a relatively small first current than when the reference voltage V_REF is input. (I1) will flow. The voltage V1 of the ninth node N9 of the first current I1 is smaller and is output more slowly. Thus, the response time of the differential amplifier 201 is slowed down. When the first voltage V1, which is a voltage applied to the gate of the seventh P-type MOS transistor M7, has a small value, the seventh P-type MOS transistor M7 flows an increased output voltage Iout. Therefore, the driving capacity of the driver is increased.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. As described above, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, these terms are only used for the purpose of describing the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 따른 내부 전원전압 발생기는 사용되는 차동 증폭기의 내부 전압이 가변되도록 함으로써, 차등 증폭기의 반응 시간 및 내부 전원전압 발생기 드라이버의 드라이빙 용량 등을 변화하는 회로 동작에 맞춰 유연하게 변화시킬 수 있는 장점이 있다. As described above, the internal power supply voltage generator according to the present invention allows the internal voltage of the differential amplifier to be used to be varied, thereby flexibly changing the response time of the differential amplifier and the driving capacity of the internal power supply generator to vary the circuit operation. There is an advantage to this.

Claims (13)

내부 전원전압 발생기에 있어서, In the internal power supply voltage generator, 제1 전압에 응답하여 내부 전압을 드라이빙하는 드라이버;A driver for driving an internal voltage in response to the first voltage; 반도체 장치의 동작 모드 변화에 따라 입력되는 제1 또는 제2 스위칭 신호에 응답하여, 상기 내부 전압 또는 분배된 내부 전압 중 택일하여 제1 내부 전압으로 출력하는 제1 스위칭부;A first switching unit which outputs a first internal voltage in one of the internal voltage and the divided internal voltage in response to a first or second switching signal input according to a change in an operation mode of a semiconductor device; 상기 제1 또는 상기 제2 스위칭 신호에 응답하여, 기준 전압 또는 분배된 기준 전압 중 택일하여 제1 기준 전압으로 출력하는 제2 스위칭부; A second switching unit configured to output a first reference voltage in one of a reference voltage or a divided reference voltage in response to the first or second switching signal; 상기 제1 내부 전압 및 상기 제1 기준 전압을 차동 증폭하여 상기 제1 전압을 출력하는 차동 증폭기를 구비하는 것을 특징으로 하는 내부 전원 전압 발생기.And a differential amplifier configured to differentially amplify the first internal voltage and the first reference voltage to output the first voltage. 제1항에 있어서, 상기 제1 또는 제2 스위칭 신호는The method of claim 1, wherein the first or second switching signal is 사용자가 선택하여 입력하는 신호인 것을 특징으로 하는 내부 전원 전압 발생기.An internal power supply voltage generator, characterized in that the user's input signal. 제1항에 있어서, The method of claim 1, 상기 내부 전압이 상기 제1 내부 전압으로 입력되는 경우, 상기 제1 기준 전압은 상기 내부 전압과 동일한 값을 가지며,When the internal voltage is input to the first internal voltage, the first reference voltage has the same value as the internal voltage, 상기 분배된 내부 전압이 상기 제1 내부 전압으로 입력되는 경우, 상기 제1 기준 전압은 상기 분배된 내부 전압과 동일한 값으로 입력되는 것을 특징으로 하는 내부 전원전압 발생기.And when the divided internal voltage is input to the first internal voltage, the first reference voltage is input to the same value as the divided internal voltage. 제1항에 있어서, 상기 내부 전원전압 발생기는 The method of claim 1, wherein the internal power supply voltage generator 상기 제1 스위칭 신호의 활성화에 의해 상기 차동 증폭기의 반응 시간이 빨라지게 되는 것을 특징으로 하는 내부 전원전압 발생기.And the response time of the differential amplifier is increased by activating the first switching signal. 제1항에 있어서, 상기 내부 전원전압 발생기는The method of claim 1, wherein the internal power supply voltage generator 상기 제2 스위칭 신호의 활성화에 의해 상기 드라이버의 드라이빙 용량이 증가하게 되는 것을 특징으로 하는 내부 전원전압 발생기.And a driving capacity of the driver is increased by activating the second switching signal. 제1항에 있어서, 상기 제1 스위칭부는The method of claim 1, wherein the first switching unit 일단이 상기 내부 전압 출력 단자와 직렬 연결되는 제3 저항;A third resistor having one end connected in series with the internal voltage output terminal; 일단이 상기 제3 저항의 다른 일단에 직렬 연결되고, 상기 제2 스위칭 신호에 응답하여 도통 여부가 결정되는 제4 전송 게이트;A fourth transfer gate having one end connected in series with the other end of the third resistor, and determining whether to conduct in response to the second switching signal; 일단이 상기 제4 전송 게이트 다른 일단에 직렬 연결되는 제4 저항;A fourth resistor having one end connected in series with the other end of the fourth transfer gate; 일단 및 다른 일단이 각각 상기 제4 저항의 다른 일단 및 낮은 전원 전압에 연결되는 제6 모스 트랜지스터; 및 A sixth MOS transistor having one end and the other end connected to the other end and the low power supply voltage of the fourth resistor, respectively; And 일단 및 다른 일단이 각각 상기 내부 전압 출력 단자 및 상기 차동 증폭기의 제1 내부 전압 입력단에 연결되고, 상기 제1 스위칭 신호에 응답하여 도통 여부가 결정되는 제3 전송 게이트를 구비하는 것을 특징으로 하는 내부 전원전압 발생기. And a third transmission gate having one end and the other end connected to the internal voltage output terminal and the first internal voltage input terminal of the differential amplifier, respectively, and having a conduction determined in response to the first switching signal. Power supply voltage generator. 제6항에 있어서, 상기 제2 스위칭부는The method of claim 6, wherein the second switching unit 일단이 상기 차동 증폭기의 제1 기준 전압 입력단에 직렬 연결되고, 다른 일단으로 상기 기준 전압이 입력되며, 상기 제1 스위칭 신호에 응답하여 도통 여부가 결정되는 제1 전송 게이트; A first transmission gate having one end connected in series with a first reference voltage input terminal of the differential amplifier, the reference voltage being input to the other end, and having a conduction determined in response to the first switching signal; 일단이 상기 제1 전송 게이트의 다른 일단에 연결되는 제1 저항; A first resistor having one end connected to the other end of the first transfer gate; 일단이 상기 제1 저항의 다른 일단에 직렬 연결되고, 상기 제2 스위칭 신호에 응답하여 도통 여부가 결정되는 제2 전송 게이트; A second transfer gate having one end connected in series with the other end of the first resistor and determining whether to conduct in response to the second switching signal; 일단이 상기 제2 전송 게이트의 다른 일단에 직렬 연결되는 제2 저항; 및 A second resistor having one end connected in series with the other end of the second transfer gate; And 일단 및 다른 일단이 각각 상기 제2 저항의 다른 일단 및 상기 낮은 전원전압 사이에 연결되고, 상기 제2 스위칭 신호에 응답하여 도통여부가 결정되는 제5 모스 트랜지스터를 구비하는 것을 특징으로 하는 내부 전원전압 발생기. An internal power supply voltage having a fifth MOS transistor having one end and the other end connected between the other end of the second resistor and the low power supply voltage, respectively, wherein conduction is determined in response to the second switching signal. generator. 청구항 제7항에 있어서, 상기 제1 및 제2 스위칭 신호는The method of claim 7, wherein the first and second switching signal is 논리 로우 레벨을 가지면 비활성화 되고, 논리 하이 레벨을 가지면 활성화되도록 사용자가 선택하여 입력하는 신호인 것을 특징으로 하는 내부 전원전압 발생기. An internal power supply voltage generator, characterized in that the signal is selected by the user to be input to be deactivated when the logic low level, and has a logic high level. 청구항 제7항에 있어서, The method of claim 7, wherein 상기 제1 저항과 상기 제2 저항의 비는The ratio of the first resistor and the second resistor is 상기 제3 저항과 상기 제4 저항의 비와 동일한 것을 특징으로 하는 내부 전원전압 발생기. And an internal power supply voltage generator equal to the ratio of the third resistor and the fourth resistor. 제7항에 있어서, The method of claim 7, wherein 상기 제1 저항 및 제2 저항은The first resistor and the second resistor is 동일한 저항 값을 가지며Have the same resistance value 상게 제3 저항 및 제4 저항은The third and fourth resistors 동일한 저항 값을 가지는 것으로,Having the same resistance value, 상기 분배된 기준 전압은 상기 기준 전압의 1/2값을 갖게 되며, 상기 분배된 내부 전압은 상기 입력전압의 1/2값을 갖게 되는 것을 특징으로 하는 내부 전원전압 발생기. The divided reference voltage has a half value of the reference voltage, and the divided internal voltage has a half value of the input voltage. 제6항에 있어서, 상기 차동 증폭기는 The method of claim 6, wherein the differential amplifier 게이트는 제2 모스 트랜지스터의 게이트와 연결되고, 소스 및 드레인이 각각 높은 전원 전압 및 제3 모스 트랜지스터의 드레인과 연결되는 제1 모스 트랜지스터;A gate connected to the gate of the second MOS transistor, the first MOS transistor having a source and a drain connected to a high power supply voltage and a drain of the third MOS transistor, respectively; 게이트는 상기 제1 모스 트랜지스터의 게이트와 연결되고, 소스 및 드레인이 각각 상기 높은 전원 전압 및 제4 모스 트랜지스터의 드레인과 연결되는 제2 모스 트랜지스터; A second MOS transistor having a gate connected to a gate of the first MOS transistor, and a source and a drain connected to a drain of the high power supply voltage and a fourth MOS transistor, respectively; 게이트로 상기 제1 기준 전압을 입력받고, 드레인 및 소스는 각각 상기 제1 모스 트랜지스터의 드레인 및 제4 모스 트랜지스터의 소스와 연결되는 제3 모스 트랜지스터;A third MOS transistor configured to receive the first reference voltage through a gate, and a drain and a source thereof connected to a drain of the first MOS transistor and a source of a fourth MOS transistor, respectively; 게이트로 상기 제1 내부 전압을 입력받고, 드레인 및 소스는 각각 상기 제2 모스 트랜지스터의 드레인 및 상기 제3 모스 트랜지스터의 소스와 연결되는 제4 모스 트랜지스터를 구비하는 것을 특징으로 하는 내부 전원전압 발생기. And a fourth MOS transistor configured to receive a first internal voltage through a gate, and a drain and a source of the fourth MOS transistor connected to a drain of the second MOS transistor and a source of the third MOS transistor, respectively. 제11항에 있어서, 상기 차동 증폭기는The method of claim 11, wherein the differential amplifier 게이트로 상기 제1 기준 전압을 입력받고, 드레인 및 소스가 각각 상기 제3 모스 트랜지스터의 소스 및 상기 낮은 전원 전압에 연결되는 것을 특징으로 하는 가변 입력 전압을 가지는 차동 증폭기를 이용한 내부 전원전압 발생기. An internal power supply voltage generator using a differential amplifier having a variable input voltage, wherein the first reference voltage is input to a gate, and a drain and a source are respectively connected to the source and the low power supply voltage of the third MOS transistor. 제11항에 있어서, 상기 드라이버는The method of claim 11, wherein the driver 일단 및 다른 일단이 각각 높은 전원 전압 및 상기 제3 저항의 일단과 연결되고, 게이트로 상기 제1 전압을 입력받는 제7 모스 트랜지스터를 구비하는 것을 특징으로 하는 내부 전원전압 발생기. And a seventh MOS transistor connected at one end and the other end to a high power supply voltage and one end of the third resistor, respectively, to receive the first voltage through a gate.
KR1020060084133A 2006-09-01 2006-09-01 Dc generator using differential amplifier having variable input voltages KR20080021250A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084133A KR20080021250A (en) 2006-09-01 2006-09-01 Dc generator using differential amplifier having variable input voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084133A KR20080021250A (en) 2006-09-01 2006-09-01 Dc generator using differential amplifier having variable input voltages

Publications (1)

Publication Number Publication Date
KR20080021250A true KR20080021250A (en) 2008-03-07

Family

ID=39395782

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084133A KR20080021250A (en) 2006-09-01 2006-09-01 Dc generator using differential amplifier having variable input voltages

Country Status (1)

Country Link
KR (1) KR20080021250A (en)

Similar Documents

Publication Publication Date Title
US7199623B2 (en) Method and apparatus for providing a power-on reset signal
US7834611B2 (en) Bandgap reference generating circuit
US6265858B1 (en) Voltage adjusting circuit
KR100212348B1 (en) Potential detecting circuit and semiconductor integrated circuit
WO2007017926A1 (en) Semiconductor device and control method thereof
KR100241202B1 (en) Current mirror circuit
US6411554B1 (en) High voltage switch circuit having transistors and semiconductor memory device provided with the same
JP2001216035A (en) Internal voltage generating circuit
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
JP4920398B2 (en) Voltage generation circuit
KR20010017019A (en) Current Sense Amplifier Circuit using Dummy Bit Line
KR100266901B1 (en) Internal power supply voltage generating circuit and semiconductor memory device using it
JP2004194124A (en) Hysteresis comparator circuit
US7932712B2 (en) Current-mirror circuit
US5831421A (en) Semiconductor device with supply voltage-lowering circuit
JP4614234B2 (en) Power supply device and electronic device including the same
US6028458A (en) Differential amplifier with input signal determined standby state
KR20050041592A (en) Internal voltage generation device capable of temperature compensation
KR100223849B1 (en) Semiconductor memory device
US20200327921A1 (en) Semiconductor device and memory reading method
KR20080021250A (en) Dc generator using differential amplifier having variable input voltages
US7961037B2 (en) Intermediate potential generation circuit
KR100464435B1 (en) Half Voltage generator of low power consumption
KR20090047700A (en) Reference voltage generating circuit
JP6703058B2 (en) Low voltage reference current generator and memory device using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination