KR20080021207A - Apparatus for interfacing of mpeg decorder - Google Patents

Apparatus for interfacing of mpeg decorder Download PDF

Info

Publication number
KR20080021207A
KR20080021207A KR1020060082906A KR20060082906A KR20080021207A KR 20080021207 A KR20080021207 A KR 20080021207A KR 1020060082906 A KR1020060082906 A KR 1020060082906A KR 20060082906 A KR20060082906 A KR 20060082906A KR 20080021207 A KR20080021207 A KR 20080021207A
Authority
KR
South Korea
Prior art keywords
microcontroller
mpeg decoder
asynchronous transceiver
general purpose
decoder
Prior art date
Application number
KR1020060082906A
Other languages
Korean (ko)
Inventor
안승광
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020060082906A priority Critical patent/KR20080021207A/en
Publication of KR20080021207A publication Critical patent/KR20080021207A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

An interfacing device of an MPEG decoder is provided to solve a problem of the related art that a general asynchronous transmitter/receiver for transmitting/receiving data and downloading a program and a general asynchronous transmitter/receiver for transmitting/receiving a data control signal to/from a microcontroller are separately used to increase costs. An MPEG decoder(20) includes a single general asynchronous transmitter/receiver. A switching unit(23) switches to allow at least two devices to selectively interface with the MPEG decoder(20) via the general asynchronous transmitter/receiver. A microcontroller(22) outputs a control signal for performing switching so that the MPEG decoder(20) to interface with at least one of the two devices. The two devices are a level conversion RS-232C IC(Integrated Circuit)(21) transmits/receives data by matching a signal level with an external device and the microcontroller(22) that transmits/receives data via the general asynchronous transmitter/receiver.

Description

엠펙디코더의 인터페이싱 장치{APPARATUS FOR INTERFACING OF MPEG DECORDER}Interfacing device of MPEG decoder {APPARATUS FOR INTERFACING OF MPEG DECORDER}

도 1은 종래 엠펙디코더의 회로도1 is a circuit diagram of a conventional MPEG decoder

도 2는 본 발명의 일실시예에 따른 엠펙디코더의 인터페이싱 장치의 회로도.2 is a circuit diagram of an interfacing device of an amplifier decoder according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

UART: 범용 비동기 송수신기 21; 레벨변환 RS-232C 집적회로UART: general purpose asynchronous transceiver 21; Level Translation RS-232C Integrated Circuit

22: 마이크로 제어장치 23: 스위칭부22: micro control unit 23: switching unit

Q1~Q4: 트랜지스터Q1 to Q4: Transistor

본 발명은 엠펙디코더의 인터페이싱 장치에 관한 것이다. The present invention relates to an interfacing device of an amplifier decoder.

일반적으로 엠펙디코더는 영상과 더불어 사람의 음성 또는 여러 가지의 음향을 포함하여 압축하는 동영상 압축기술(엠펙)을 구현하기 위한 하나의 장치로서, 상기 엠펙디코더는 입력된 데이터신호를 디코딩한 다음 저장하였다가 이를 재생하여 출력하게 된다.In general, an MPEG decoder is a device for implementing a video compression technique (MPE) that compresses a human voice or various sounds together with an image, and the MPEG decoder decodes and stores an input data signal. Will play it back and output it.

상기와 같은 기능을 수행하는 엠펙디코더(10)에는 도 1에 도시한 바와 같이, 내부에 구비된 범용 비동기 송수신기(UART1)를 이용하여, 외부장치와 연결되는 레벨변환 RS-232C 집적회로(11)를 통해서 데이터 송수신 및 프로그램 다운로드 기능들을 수행함과 아울러, 상기 범용 비동기 송수신기(UART2)를 통해서 마이크로 제어장치(MICRO CONTROL UNIT)(12)와 접속하여 상기 마이크로 제어장치(12)로부터 데이터를 받아 데이터를 저장하고 재생하여 출력 제어하게 된다.As shown in FIG. 1, the MPEG decoder 10 performing the above function uses a universal asynchronous transceiver UART1 provided therein, and is a level conversion RS-232C integrated circuit 11 connected to an external device. In addition to performing data transmission / reception and program download functions through the universal asynchronous transceiver (UART2), a microcontroller (MICRO CONTROL UNIT) 12 is connected to receive data from the microcontroller 12 to store data. And playback to control the output.

이와 같이 종래의 엠펙디코더(10)는 데이터 송수신 및 프로그램 다운로드를 위한 범용 비동기 송수신기(UART1)와, 마이크로 제어장치(12)로부터 데이터 제어신호를 송수신하는 범용 비동기 송수신기(UART2)를 각각 구비하여 별도로 사용하게 되어, 상기 두 개의 범용 비동기 송수신기(UART1)(UART2)사용에 따른 상기 엠펙디코더(10)의 가격 상승은 물론, 상기 엠펙디코더(10)의 포트를 상기 범용 비동기 송수신기(UART)로 사용하게 되므로 상기 엠펙디코더(10)의 포트를 다른 용도로 사용할 수 없는 포트 사용에 제한을 받는 문제점이 있다.As described above, the conventional MPEG decoder 10 includes a universal asynchronous transceiver (UART1) for data transmission and reception and a program download, and a universal asynchronous transceiver (UART2) for transmitting and receiving data control signals from the microcontroller 12, respectively. Since the price of the MPEG decoder 10 according to the use of the two universal asynchronous transceivers UART1 and UART2 is increased, the port of the MPEG decoder 10 is used as the universal asynchronous transceiver UART. There is a problem in that the port of the MPEG decoder 10 is restricted from using a port that cannot be used for other purposes.

본 발명은 하나의 범용 비동기 송수신기로도 엠펙디코더에 포트 사용 폭을 확대한다.The present invention extends the port usage range of the MPEG decoder even with one general purpose asynchronous transceiver.

본 발명의 엠펙디코더 인터페이스 장치는 하나의 범용 비동기 송수신기를 구비한 엠펙디코더와; 상기 범용 비동기 송수신기를 통해서 상기 엠펙디코더와 적어도 2개의 장치가 선택적으로 인터페이싱되도록 스위칭하는 스위칭부; 및 상기 엠펙디코더가 상기 저겅도 2개의 장치중 어느 하나와 인터페이싱되도록 스위칭시키는 제어신호를 출력하는 마이크로 제어장치를 포함하는 것을 특징으로 한다.The MPEG decoder interface device of the present invention comprises: an MPEG decoder having one general-purpose asynchronous transceiver; A switching unit for switching the MPEG decoder and at least two devices to be selectively interfaced through the general purpose asynchronous transceiver; And a microcontroller for outputting a control signal for switching the amplifier decoder to interface with any one of the two devices.

이하 첨부되는 도면에 의거 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 엠펙디코더의 회로도로서, 본 발명은 엠펙디코더(20)의 범용 비동기 송수신기(UART), 레벨변환 RS-232C 집적회로(21), 마이크로 제어장치(22), 스위칭부(23)를 포함한다.2 is a circuit diagram of an amplifier decoder according to an embodiment of the present invention, the present invention is a universal asynchronous transceiver (UART), level conversion RS-232C integrated circuit 21 of the amplifier decoder 20, microcontroller 22 And a switching unit 23.

상기 범용 비동기 송수신기(UART)는 입력되는 데이터를 디코딩한 다음 저장하였다가 이를 재생하여 출력하는 엠펙디코더(20)의 포트에 구비되어 프로그램 다운로드 및 제어신호를 송수신하게 된다.The universal asynchronous transceiver (UART) is provided in the port of the MPEG decoder 20 to decode and store the input data, and then reproduce and output the program to transmit and receive the program download and control signals.

상기 레벨변환 RS-232 집적회로(21)는 상기 엠펙디코더(20)의 범용 비동기 송수신기(UART)와 외부장치들과 통신하거나 데이터를 주고받는 RS 232C DTE 인티페이스로 구비하게 된다.The level converting RS-232 integrated circuit 21 is provided with a general purpose asynchronous transceiver (UART) of the MPEG decoder 20 and an RS 232C DTE interface for communicating or communicating data with external devices.

상기 마이크로 제어장치(22)는 범용 비동기 송수신기(UART)를 통해서 상기 엠펙디코더(20)를 제어하는 마이크로 프로세서와 제어단자를 구비하게 된다.The microcontroller 22 has a microprocessor and a control terminal for controlling the amplifier decoder 20 through a universal asynchronous transceiver (UART).

상기 스위칭부(23)는 상기 마이크로 제어장치(22)의 제어신호에 의하여 상기 레벨변환 RS-232 집적회로(21) 또는 상기 마이크로 제어장치(22)의 데이터신호를 선택하여 상기 엠펙디코더(20)의 범용 비동기 송수신기(UART)에 송수신하는 트랜지스터(Q1~Q4)로 구비하게 된다.The switching unit 23 selects the data signal of the level-converted RS-232 integrated circuit 21 or the microcontroller 22 according to the control signal of the microcontroller 22 and the amplifier decoder 20. Transistors Q1 to Q4 for transmitting and receiving to the general purpose asynchronous transceiver UART.

또한 상기 스위칭부(23)는 한 쌍의 PNP트랜지스터(Q1)(Q2)와 NPN트랜지스터(Q3)(Q4)로 구성되며 상기 한 쌍의 PNP트랜지스터(Q1)(Q2)는 상기 레벨변환 RS-232 집적회로(21)와 상기 엠펙디코더(20)의 범용 비동기 송수신기(UART)에 접속되 고, 상기 한 쌍의 NPN트랜지스터(Q3)(Q4)는 마이크로 제어장치(22)와 상기 엠펙디코더(20)의 범용 비동기 송수신기(UART)에 접속되어 서로 반대로 구동하게 된다.In addition, the switching unit 23 is composed of a pair of PNP transistors (Q1) (Q2) and NPN transistors (Q3) (Q4), the pair of PNP transistors (Q1) (Q2) is the level conversion RS-232 It is connected to the integrated circuit 21 and the universal asynchronous transceiver (UART) of the amplifier decoder 20, the pair of NPN transistors (Q3) (Q4) is a microcontroller 22 and the amplifier decoder (20) It is connected to the universal asynchronous transceiver (UART) of the drive to be opposite to each other.

상기와 같이 구성되는 본 발명은 엠펙디코더(20)를 제어하고자 할 경우, 상기 마이크로 제어장치(22)에서는 제어단자로부터 제어신호(5V)를 출력하게 되고, 상기 제어신호는 스위칭부(23)의 한 쌍의 PNP트랜지스터(Q1)(Q2)와 NPN트랜지스터(Q3)(Q4)의 베이스단자에 각각 입력되게 되지만, 상기 제어신호(5V)에 의하여 한 쌍의 NPN트랜지스터(Q3)(Q4)는 도통되고, 반면에 한 쌍의 PNP트랜지스터(Q1)(Q2)는 차단상태가 된다.According to the present invention configured as described above, when the MPEG decoder 20 is to be controlled, the microcontroller 22 outputs a control signal 5V from a control terminal, and the control signal of the switching unit 23 is controlled. The pair of PNP transistors Q1 and Q2 and NPN transistors Q3 and Q4 are respectively input to the base terminals, but the pair of NPN transistors Q3 and Q4 are turned on by the control signal 5V. On the other hand, the pair of PNP transistors Q1 and Q2 are blocked.

그러므로 상기 마이크로 제어장치(22)의 데이타 신호는 상기 도통된 한 쌍의 NPN트랜지스터(Q3)(Q4)를 통해서 엠펙디코더의 범용 비동기 송수신기(UART)에 입력되게 되므로, 엠펙디코더(20)에서는 상기 마이크로 제어장치(22)에서 입력되는 데이터에 따른 디코딩, 저장, 재생, 출력 제어하게 된다.Therefore, the data signal of the microcontroller 22 is input to the general purpose asynchronous transceiver (UART) of the amplifier decoder through the pair of connected NPN transistors (Q3) (Q4), so that the microcontroller (20) Decoding, storing, reproducing and output control according to the data input from the control device 22.

반면에 상기 외부장치로부터 데이터(프로그램 다운로드)를 받고자 할 경우, 상기 마이크로 제어장치(22)에서는 제어단자로부터 아무런 신호도 출력하지 않게 되고, 따라서 스위칭부(23)의 한 쌍의 PNP트랜지스터(Q1)(Q2)와 NPN트랜지스터(Q3)(Q4)의 베이스단자에는 무신호(0V)에 의하여 한 쌍의 NPN트랜지스터(Q3)(Q4)는 차단되는 반면에 한 쌍의 PNP트랜지스터(Q1)(Q2)는 도통 상태가 된다.On the other hand, when receiving data (program download) from the external device, the microcontroller 22 does not output any signal from the control terminal, and thus, the pair of PNP transistors Q1 of the switching unit 23. On the base terminals of (Q2) and NPN transistors (Q3) and (Q4), a pair of NPN transistors (Q3) and (Q4) are blocked by no signal (0V), while a pair of PNP transistors (Q1) and (Q2) Becomes a conductive state.

그러므로 상기 레벨변환 RS-232 집적회로(21)로부터 데이터(프로그램 다운로드)는 상기 한 쌍의 PNP트랜지스터(Q1)(Q2)를 통해서 엠펙디코더(20)의 범용 비동기 송수신기(UART)에 입력되게 되므로, 상기 엠펙디코더(20)에서는 입력되는 데이 터(프로그램 다운로드)를 저장(갱신)하게 된다.Therefore, data (program download) from the level converting RS-232 integrated circuit 21 is input to the general purpose asynchronous transceiver (UART) of the amplifier decoder 20 through the pair of PNP transistors (Q1) (Q2), The MPEG decoder 20 stores (updates) the input data (program download).

이상에서 설명에서 설명한 바와 같이 본 발명은 입력되는 데이터를 디코딩한 다음 저장하였다가 이를 재생하여 출력 및 구동에 필요한 프로그램을 다운 로드하는 엠펙디코더에 하나의 범용 비동기 송수신기와 스위칭부를 구비하여 외부장치와 접속되는 레벨변환 RS-232 집적회로 및 마이크로 제어장치로부터 각각 데이터를 송수신할 수 있도록 함으로써, 상기 엠펙디코더의 포트 사용 폭을 확대할 수 있게 되게 되는 것이다.As described in the above description, the present invention includes a general purpose asynchronous transceiver and a switching unit connected to an external device in an MPEG decoder that decodes and stores input data, reproduces it, and downloads a program for output and driving. By allowing data to be transmitted and received from the level-converting RS-232 integrated circuit and the microcontroller, respectively, the port use width of the MPEG decoder can be expanded.

Claims (7)

하나의 범용 비동기 송수신기를 구비한 엠펙디코더와; 상기 범용 비동기 송수신기를 통해서 상기 엠펙디코더와 적어도 2개의 장치가 선택적으로 인터페이싱되도록 스위칭하는 스위칭부; 및 상기 엠펙디코더가 상기 저겅도 2개의 장치중 어느 하나와 인터페이싱되도록 스위칭시키는 제어신호를 출력하는 마이크로 제어장치를 포함하는 엠펙디코더의 인터페이싱 장치.An amplifier decoder having one general purpose asynchronous transceiver; A switching unit for switching the MPEG decoder and at least two devices to be selectively interfaced through the general purpose asynchronous transceiver; And a microcontroller outputting a control signal for switching the amplifier to interface with any one of the two devices. 제 1 항에 있어서, 상기 적어도 2개의 장치는 외부장치와 신호 레벨을 매칭하여 데이타를 송수신하는 레벨변환 RS-232C 집적회로와; 상기 범용 비동기 송수신기를 통해서 데이터를 송수신하는 상기 마이크로 제어장치인 것을 특징으로 하는 엠펙디코더의 인터페이싱 장치.The apparatus of claim 1, wherein the at least two devices comprise: a level conversion RS-232C integrated circuit configured to transmit and receive data by matching signal levels with an external device; And said microcontroller for transmitting and receiving data through said general-purpose asynchronous transceiver. 제 2 항에 있어서, 상기 스위칭부는 상기 레벨변환 RS-232C 집적회로 및 마이크로 제어장치와 상기 하나의 범용 비동기 송수신기 사이에 접속되어 있는 것을 특징으로 하는 엠펙디코더의 인터페이싱 장치.3. The apparatus of claim 2, wherein the switching unit is connected between the level converting RS-232C integrated circuit and the microcontroller and the one general purpose asynchronous transceiver. 제 2 항에 있어서, 상기 스위칭부는 상기 마이크로 제어장치의 제어신호에 의하여 상기 레벨변환 RS-232C 집적회로 또는 상기 마이크로 제어장치를 선택하여 상기 엠펙디코더의 범용 비동기 송수신기에 송수신하는 트랜지스터로 구비하여서 된 것을 특징으로 하는 엠펙디코더의 인터페이싱 장치.The apparatus of claim 2, wherein the switching unit comprises a transistor configured to select the level-converted RS-232C integrated circuit or the microcontroller according to a control signal of the microcontroller, and to transmit and receive the general purpose asynchronous transceiver of the MPEG decoder. An interfacing device for an MPEG decoder. 제 2 항에 있어서, 상기 스위칭부는 상기 한 쌍의 PNP트랜지스터와 NPN트랜지스터로 구비하여서 된 것을 특징으로 하는 엠펙디코더의 인터페이싱 장치.3. The apparatus of claim 2, wherein the switching unit comprises the pair of PNP transistors and NPN transistors. 제 5 항에 있어서, 상기 한 쌍의 PNP트랜지스터와 NPN트랜지스터는 서로 반대로 구동하는 것을 특징으로 하는 엠펙디코더의 인터페이싱 장치.6. The apparatus of claim 5, wherein the pair of PNP transistors and the NPN transistors operate opposite to each other. 제 5 항 또는 제 6 항에 있어서, 상기 한 쌍의 PNP트랜지스터는 상기 레벨변환 RS-232C 집적회로와 상기 엠펙디코더의 하나의 범용 비동기 송수신기에 접속하고, 상기 한 쌍의 NPN트랜지스터는 마이크로 제어장치와 상기 엠펙디코더의 하나의 범용 비동기 송수신기에 접속된 것을 특징으로 하는 엠펙디코더의 인터페이스 장치.7. The apparatus of claim 5 or 6, wherein the pair of PNP transistors are connected to the level converting RS-232C integrated circuit and one general purpose asynchronous transceiver of the amplifier decoder, and the pair of NPN transistors are connected to a microcontroller. And an MPEG decoder interface device connected to one general purpose asynchronous transceiver of the MPEG decoder.
KR1020060082906A 2006-08-30 2006-08-30 Apparatus for interfacing of mpeg decorder KR20080021207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060082906A KR20080021207A (en) 2006-08-30 2006-08-30 Apparatus for interfacing of mpeg decorder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060082906A KR20080021207A (en) 2006-08-30 2006-08-30 Apparatus for interfacing of mpeg decorder

Publications (1)

Publication Number Publication Date
KR20080021207A true KR20080021207A (en) 2008-03-07

Family

ID=39395744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060082906A KR20080021207A (en) 2006-08-30 2006-08-30 Apparatus for interfacing of mpeg decorder

Country Status (1)

Country Link
KR (1) KR20080021207A (en)

Similar Documents

Publication Publication Date Title
US20070093277A1 (en) Updating a static image from an accessory to an electronic device to provide user feedback during interaction with the accessory
AU2010245168B2 (en) Remote control signal learning and processing by a host device and accessory
US20160094873A1 (en) Method and device for watching high-definition cable tv programs
JP2003143436A (en) Modularized remote control
KR20080082288A (en) Portable terminal capable of remote controlling and control method thereof
US20140358258A1 (en) System and method for controlling a plumbing fixture
WO2006096739A3 (en) Interactive controller with an integrated display and interface to a second controller with stand-alone display
KR20080021207A (en) Apparatus for interfacing of mpeg decorder
CN101197954A (en) Multifunctional integrated player
US20060017858A1 (en) Wireless liquid crystal display television
KR100686114B1 (en) Mobile terminal having infrared remote controller
KR102585907B1 (en) A multi-functional remote control
KR100559181B1 (en) Method For Controlling A Radio Handling Toy Using A Handphone
KR20040110208A (en) Apparatus and method for control an electronic device using potable terminal
KR20030076955A (en) Remote control system with IrDA module including headset connector for mobile handset
US20170168972A1 (en) Processing device, display device, and multimedia system
TW201401895A (en) Audio device and audio signal inputting and outputting method thereof
KR200244788Y1 (en) Integrated remote control cell phone
TWM366631U (en) Multifunctional table lamp
KR200408658Y1 (en) Composite remocon device combine with external memory and wireless transmission function
KR20090047798A (en) Video processing apparatus and control method thereof
KR200189186Y1 (en) Apparatus for signal input of internet tv set
KR200424312Y1 (en) Remote controller equipped with compact lcd tv
JP3098200U (en) Multi-function remote controller
GB2444352A (en) Wireless transmission arrangement for connecting host and monitor

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination