KR20080016887A - 전자 회로 장치 및 그 동작 방법과, 그러한 장치 및 방법의용도 - Google Patents

Abstract

본 발명에 따르면, 적어도 하나의 난수(RN; RN1)를 생성하되, 소프트웨어(20)에서 사용되는 난수(RN; RN1)의 계산 또는 평가가, 특히 물리적인 측정 방법에 의해서는 불가능한 적어도 하나의 난수 생성 유닛(10)과, 적어도 하나의 추가 또는 제 2 난수(RN2)를 생성하는 적어도 하나의 추가 또는 제 2 난수 발생 유닛(12)을 포함하는 전자 회로 장치(100)가 제공된다.

Description

전자 회로 장치 및 그 동작 방법과, 그러한 장치 및 방법의 용도{ELECTRONIC CIRCUIT ARRANGEMENT AND METHOD OF OPERATING SUCH ELECTRONIC CIRCUIT ARRANGEMENT}

본 발명은 전반적으로 전자 칩 카드 및 단말기의 인증 기술 분야에 관한 것이다.

구체적으로, 본 발명은 청구항 1의 전제부에서 설명하는 바와 같은 전자 회로 장치 및 그러한 전자 회로 장치를 청구항 6의 전제부에서 설명하는 바와 같이 동작시키는 방법에 관한 것이다.

보안을 위해, 키, 특히 비밀키(secrete keys)의 생성과 전자 칩 카드(electronic chip cards) 및 단말기의 인증을 위한 난수(random numbers)는 실제 난수여야 하는 것으로, 예를 들어 소프트웨어로 구현된 알고리즘에 의해 생성되는 난수와 같은 의사 난수(pseudo-random numbers)여서는 안 된다.

이러한 이유로, 최신 칩 카드, 특히 최신 스마트 카드는 그러한 난수를 제공하는 하드웨어 기반 난수 발생기(a hardware-based random number generator)를 포 함한다. 그러한 하드웨어 기반 난수 발생기는 난수 발생기에 의해 생성되는 난수의 품질이 온도 또는 공급 전압과 같은 외부의 물리적 속성에 의한 영향을 받지 않도록 구현되어야 한다. 어떤 경우이든, 생성되는 난수는 물리적 파라미터 중 하나 또는 여러 개의 파라미터의 우발적 사고 또는 의도적 조작으로 인해 예측가능해서는 안 되다.

전술한 요건을 (예를 들어, 잡음 소스로서 PN 천이(PN transitions)를 갖는) 실리콘에 구현하는 것은 매우 어려우므로, 내부 로직 상태 및 피드백 시프트 레지스터를 사용하면 상이한 파라미터에 의해 생성된 클록 주파수를 갖는 스위칭이 가능하다.

CPU(Central Processing Unit)가 현재 이 시프트 레지스터 또는 그것으로부터 도출된 결과를 판독한다면, CPU는 외부에서 결정적으로 확인할 수 없는 비교적 양호한 난수를 수신한다. 그러한 방식으로 생성된 난수의 고품질을 위한 요건은 난수가 판독되는 시간 간격이 시프트 레지스터에 할당된 클록 주파수에 비해 상대적으로 크다는 것이다.

도 1에 도시한 바와 같이, 종래 기술의 스마트 카드는 하드웨어 기반으로 구현된 하나의 단일 난수 발생기(10)를 포함한다. 난수 발생기(10)는 생성된 난수 RN이 물리적인 측정 방법에 의해 직접 계산되거나 평가될 수 없도록 설계된다.

CPU 사이클의 랜덤화(부가적인 대기 상태의 추가), 프로그램 실행 시의 랜덤화된 브랜칭(randomized branching) 및 스마트 카드 상에서의 기타 랜덤 동작과 같은 보안 기능을 위해서는, 하드웨어 기반 난수 발생기에 의해 생성된 난수로부터 도출된 수치가 사용되는 것이 일반적이다.

이들 동작은 매우 신속하고 빈번하게 실행되어야 한다. 그 때문에, 이들 동작은 시간적 요건, 즉 난수가 판독되는 시간 간격이 시프트 레지스터에 할당된 클록 주파수에 비해 크다는 요건을 충족하지 못한다.

그러나 랜덤화, 프로그램 실행 시의 랜덤화된 브랜칭, 랜덤 점프 또는 랜덤 천이(the randomized branching, random jumps or random transitions)는 물리적인 측정 방법에 의해 가시활될 수 있다. 이러한 가시적 측정 결과로부터, 현재 사용된 난수는 수학적 방법에 의해 다시 추론될 수 있다.

난수가 키, 특히 비밀키의 온-칩 생성(the on-chip generation)과 전자 칩 카드 및 단말기의 인증에 사용될 경우, 이 시간 간격 동안 그것은 물리적인 측정 방법에 의해 난수 발생기의 내부 상태를 가시화시킬 수 있는 모든 (보안) 동작 없이 이행되어야 한다.

전술한 종래 기술과 관련하여, CPU의 동작이 랜덤하게 추가된 전류 전달(a randomly added current propagation)에 의해 위장될 수 있다는 것은 공지되어 있다.

예를 들어, 종래기술 문헌 US 6 419 159 B1에는 랜덤하게 추가된 전류 전달에 의해 CPU의 동작을 위장하는 난수 발생기의 사용이 개시되어 있다. 난수 발생기의 상태는 비밀로 유지되는 코드의 실행을 통해 외부에서 고의로 볼 수 있으며, 그에 의해 인스트럭션의 실행을 마스킹하는 구현이 필요한다. 그러나 종래기술 문헌 US 6 419 159 B1에서는 난수가 소프트웨어에 의해서도 요구될 수 있다는 점을 고려하고 있지 않다.

다른 예로서, 종래기술 문헌 US 6 698 662 B1에는 랜덤하게 추가된 전류 전달에 의해 CPU의 동작 또는 EEPROM(electrically erasable and programmable read-only-memories)의 프로그래밍을 위장하는 난수 발생기의 사용이 개시되어 있다. 난수 발생기의 상태는 전류 소비의 랜덤화를 통해 외부에서 고의로 볼 수 있다. 그러나 종래기술 문헌 US 6 698 662 B1에서는 난수가 소프트웨어에 의해서도 요구될 수 있다는 점을 고려하고 있지 않다.

종래기술 문헌 EP 1 244 077 A2에서, CPU에 의해 처리되는 데이터는 안전해 지도록 변형 및 재-변형되어, 결과적으로 데이터를 처리하는 동안 랜덤 전류 전달이 되게 한다. 따라서 종래기술 문헌 EP 1 244 077 A2의 교시내용은 일정한 해밍 가중 랜덤화기(constant hamming weight randomizers)를 이용하여 처리한 전후에 데이터를 분산시킨다(랜덤화한다)는 점에 기초를 두고 있지만 하드웨어 기반 난수 발생기를 이용하는 것은 아니다.

종래기술 문헌 EP 1 006 492 A1에서는 랜덤하게 추가된 전류 전달에 의해, 예를 들어 프로세스 시퀀스의 랜덤화에 의해 CPU의 동작(이 경우에는 다수의 인스트럭션 실행에 의해 생성됨)을 위장하기 위해 난수 발생기가 사용된다.

종래기술 문헌 US 2003/0194086 A1에는 인스트럭션의 랜덤 실행에 따른 암호화 동작의 마스킹 및 그를 위한 난수 발생기의 사용이 개시되어 있지만, 그 난수 발생기의 상태는 외부에서 볼 수 있다.

전술한 바와 같은 불이익 및 단점으로부터 출발하고, 논의된 종래기술을 고려하면, 본 발명의 목적은, 소프트웨어에서 사용된 난수의 계산 및 평가가 특히 물리적인 측정 방법에 의해서는 불가능하도록, 기술분야에서 설명한 종류의 전자 회로 장치 및 기술분야에서 설명한 종류의 방법을 더욱 개발하는 것이다.

본 발명의 목적은 청구항 1의 특징을 포함하는 전자 회로 장치 및 청구항 6의 특징을 포함하는 방법에 의해 달성된다. 본 발명의 유리한 실시예 및 적절한 향상안은 각각의 종속항에 개시된다.

본 발명은 제 1 난수 발생 유닛에 의해 생성된 수와 상관관계가 없는 난수를 생성하는 적어도 하나의 추가 또는 제 2 난수 발생 유닛에 의해 데이터 캐리어, 특히 칩 카드, 예를 들어 스마트 카드의 적어도 하나의 칩의 보안성을 향상한다는 아이디어에 기초를 두고 있다.

본 발명의 바람직한 실시예에 따르면, 제 1 난수 발생 유닛은 소프트웨어 키 생성 시에 사용되고 보호되는 반면, 추가 또는 제 2 난수 발생 유닛은 CPU 사이클, 대기 상태, 실행 지연 등을 랜덤화하는 데 사용되고, 외부에서 볼 수 있어서 키 생성에 사용되는 소프트웨어 동작을 마스킹한다.

따라서 추가 또는 제 2 보호 하드웨어 기반 난수 발생기는 데이터 캐리어, 특히 칩 카드, 예를 들어 스마트 카드 상에서, 데이터 캐리어가 제 1 난수 발생기와는 완전히 개별적으로 동작하도록, 즉 제 1 난수 발생기에 의해 생성된 난수와 추가 또는 제 2 난수 발생기에 의해 생성된 수 사이에 어떠한 상관관계도 없도록 구현될 수 있다.

본 발명은 또한 키의 생성, 특히 비밀키의 생성을 위한 난수가 보안 기능을 구현하는 데 사용되는 난수보다 더 양호한 방식으로 보호되어야 한다는 가정 또는 아이디어에 기초를 두고 있다.

본 발명의 유리한 실시예에 따르면, 제 1 난수 발생기는 키, 특히 비밀키의 온-칩 생성을 위한 안전한 난수를 생성하는데, 이들 안전한 난수는 오로지 소프트웨어에 의해서만 사용되는 것이 바람직하다.

본 발명의 유리한 실시예에 따르면, 추가 또는 제 2 난수 발생기는, 예를 들어 CPU 사이클을 랜덤화(부가적인 대기 상태를 추가)하거나 프로그램의 실행 중의 랜덤화된 브랜칭과 같은 하드웨어에 의한 사용을 위한 난수를 생성한다. 이들 난수는 본 발명의 방법의 원리로 인해 외부에서 볼 수 있다.

전술한 바와 같이 구현하면, 추가 또는 제 2 난수 발생기를 사용하는 하드웨어 기능은 온-칩 키 생성용 난수의 생성과 동시에 사용될 수 있다.

이것은 키, 특히 비밀키의 온-칩 생성과 전자 칩 카드 및 단말기의 인증을 위한 난수의 사용 시간 간격 동안 난수 발생기의 내부 상태가 물리적인 측정 방법에 의해 가시화될 수 있게 하는 모든 (보안) 동작 없이 그것이 이행되어야 하는 종래기술에 비해 상당한 장점이다.

종래기술 문헌 US 6 419 159 B1, 종래기술 문헌 1 006 492 A1 및 종래기술 문헌 US 2003/0194086 A1과 대조적으로, 본 발명은 추가 또는 제 2 난수 발생기의 상태 및 그에 따라 소프트웨어 자체에 의한 후속 사용을 위해 생성된 난수를 보호하되, 이들 난수는 외부에서 (예를 들어 전류 전달에 의해) 볼 수 없으며 그에 따라 비밀 상태를 유지한다는 원리를 개시하고 있다.

제 2 난수 발생기를 사용한 하드웨어 동작이 데이터 캐리어, 특히 칩 카드, 예를 들어 스마트 카드 상에서의 내부 프로세스를 위장하는 보안 기능의 역할을 하므로, 데이터 캐리어의 보안성은 추가 또는 제 2 난수 발생기의 존재에 의해 향상된다.

추가 또는 제 2 난수 발생기가 데이터 캐리어 상에서 사용될 수 있다면, 내부 상태에 기초하여 소프트웨어에 의한 키 생성에 사용되는 난수를 물리적인 측정 방법에 의해 평가하거나 계산하는 것은 더 이상 가능하지 않다.

제 1 난수 발생기 및 추가 또는 제 2 난수 발생기는 서로 개별적으로 동작하며, 상이한 태스크에 사용된다. 그에 의해, 제 1 난수 발생기에 의해 생성되며, 외부에서 볼 수 없어서 키, 특히 비밀키의 안전한 생성을 위한 소프트웨어에 의해 사용될 수 있는 난수와, 추가 또는 제 2 난수 발생기에 의해 생성되며, 외부에서 볼 수 없는 난수의 분리가 달성된다.

본 발명은 또한 전술한 바와 같은 적어도 하나의 전자 회로 장치를 포함하는 데이터 캐리어, 특히 칩 카드, 예를 들어 스마트 카드와 관련된다.

본 발명, 특히 전술한 전자 회로 장치 및/또는 전술한 방법은 키, 특히 비밀키의 온-칩 생성과 전자 칩 카드 및 단말기의 인증에 적용될 수 있으며, 그러한 프로세스를 위해, 종종 난수가 요구된다.

난수는 또한 CPU 사이클의 랜덤화(부가적인 대기 상태의 추가)와 같은 보안 기능 및 프로그램 실행 시의 랜덤화된 브랜칭을 위해 사용되고, 또한 "메모리 스크램블 값"으로서 사용된다.

이미 전술한 바와 같이, 본 발명의 교시내용을 유리한 방식으로 구현하고 향상하기 위한 여러 가지 옵션이 존재한다. 이를 위해, 청구항 1 및 청구항 6에 각각 의존하는 청구항이 참조되며, 본 발명의 다른 향상, 특징 및 이점은 예로서의 바람직한 실시예 및 첨부한 도면을 참조하여 이하에서 보다 상세히 설명된다.

도 1은 종래기술에 따른 전자 회로 장치를 개략적으로 도시한 도면,

도 2는 본 발명의 방법에 따라 동작하는 본 발명에 따른 전자 회로 장치의 실시예를 개략적으로 도시한 도면이다.

동일한 참조 번호는 도 1 및 도 2에서 대응하는 부분에 사용된다.

도 2에 도시한 바와 같이, 본 발명에 의해 전자 회로 장치(100)로서 구현되는 실시예는 특히 제 1 난수 RN1을 생성하는 제 1 난수 발생 유닛(10)과, 추가 또는 제 2 난수 RN2를 생성하는 추가 또는 제 2 난수 발생 유닛(12)을 포함한다. 전자 회로 장치(100)는 향상된 보안 기능을 갖는 스마트 카드 상에 구현되는 스마트 카드 칩의 일부분이다.

추가 또는 제 2 안전한 난수 발생기(12)는 제 1 난수 발생기(10)에 의해 생 성된 난수 RN1과 추가 또는 제 2 난수 발생기(12)에 의해 생성된 난수 RN2 사이에 어떠한 상관관계도 나타나지 않는 방식으로 제 1 난수 발생기(10)와 완전히 개별적이다.

제 1 난수 발생기(10)는, 키 생성에 사용되며 소프트웨어(20)에 의해 스마트 카드 내부에서만 사용되는 안전한 제 1 난수 RN1을 생성하고, 제 2 난수 발생기(12)는 스마트 카드의 하드웨어(30)에서의 사용, 예를 들어 CPU 사이클의 랜덤화, 부가적인 대기 상태의 추가 또는 프로그램 실행 시의 랜덤화된 브랜칭을 위한 제 2 난수 RN2를 생성한다.

제 2 난수 RN2는 스마트 카드 외부에서 볼 수 있지만, 즉 정보 유출(32)이 있지만, 소프트웨어(20)에서 사용되는 난수 RN1의 어떠한 계산이나 평가도 가능하지 않다.

본 발명에 따르면, 제 2 난수 발생기(12)를 사용하는 하드웨어(30)의 기능과 온-칩 키 생성을 위한 난수 RN1의 생성은 현재 동시에 동작하는 것이 허용되는데, 이것은 아직까지 스마트 카드의 프로세서의 내부 물리적 상태를 조사하여 얻은 난수에 관한 정보에 기초한 계산 또는 평가에 의해 스마트 카드 내에 생성된 키가 외부에서 발견되는 리스크를 무릅쓰지 않는다면 가능하지 않다.

본 발명에 따르면, 제 2 난수 발생기(12)를 사용하는 하드웨어(30)의 기능 및 온-칩 키 생성용 난수 RN1의 생성은 현재 동시에 동작하는 것이 허용되며, 이것은 스마트 카드에서 생성된 키가 스마트 카드의 프로세서의 내부 물리적 상태의 조사로 얻은 난수에 관한 정보를 기초로 하여 계산 또는 평가에 의해 외부에서 발견 된다는 리스크를 무릅쓰지 않는다면 불가능하던 일이었다.

참조 번호 목록

100 전자 회로 장치

10 난수 발생 유닛, 특히 제 1 난수 발생 유닛

12 추가 또는 제 2 난수 발생 유닛

20 소프트웨어

22 소프트웨어(20)의 보호

30 하드웨어

32 정보 유출이 있지만 소프트웨어(20)에서 사용되는 제 1 난수 RN1을 계산 또는 평가하지 않음

RN 난수(종래기술, 도 1 비고)

RN1 난수, 특히 제 1 난수

RN2 추가 또는 제 2 난수

Claims (10)

1. 적어도 하나의 난수(RN; RN1)를 생성하는 적어도 하나의 난수 발생 유닛(10)을 포함하는 전자 회로 장치로서,

   적어도 하나의 추가 또는 제 2 난수(RN2)를 생성하는 적어도 하나의 추가 또는 제 2 난수 발생 유닛(12)을 포함하는

   전자 회로 장치.
2. 제 1 항에 있어서,

   상기 추가 또는 제 2 난수 발생 유닛(12)에 의해 생성되는 상기 추가 또는 제 2 난수(RN2)는 상기 제 1 난수 발생 유닛(10)에 의해 생성되는 상기 난수(RN; RN1)와 아무런 상관관계가 없는

   전자 회로 장치.
3. 제 2 항에 있어서,

   상기 제 1 난수 발생 유닛(10)에 의해 생성된 상기 난수(RN; RN1)는

   소프트웨어(20)의 동작, 특히 키, 예를 들어 비밀키의 생성에 사용되고,

   보호되며(22), 및/또는

   상기 추가 또는 제 2 난수 발생 유닛(12)에 의해 생성된 상기 추가 또는 제 2 난수(RN2)는

   하드웨어(30)의 동작, 특히 중앙 처리 유닛 사이클의 랜덤화, 부가적인 대기 상태의 추가, 프로그램 실행 중의 랜덤화된 브랜칭 및/또는 지연 등에 사용되고,

   외부에서 볼 수 있어서(visible from outside), 상기 키의 생성에 사용된 상기 소프트웨어(20)의 상기 동작을 마스킹하는

   전자 회로 장치.
4. 제 1 항 내지 제 3 항 중 적어도 한 항에 있어서,

   상기 추가 또는 제 2 난수 발생 유닛(12)을 사용하는 상기 하드웨어(30)의 상기 동작은 적어도 하나의 데이터 캐리어, 특히 적어도 하나의 칩 카드, 예를 들어 적어도 하나의 스마트 카드 상에서의 내부 프로세스를 위장하는 적어도 하나의 보안 기능의 역할을 하며,

   상기 데이터 캐리어의 보안성은 상기 추가 또는 제 2 난수 발생 유닛(12)에 의해 향상되는

   전자 회로 장치.
5. 청구항 1 내지 청구항 4 중 적어도 한 항에 따른 적어도 하나의 전자 회로 장치(100)를 포함하는 데이터 캐리어, 특히 칩 카드, 예를 들어 스마트 카드.
6. 적어도 하나의 난수(RN; RN1)를 생성하는 단계를 포함하는 전자 회로 장치(100) 동작 방법으로서,

   적어도 하나의 추가 또는 제 2 난수(RN2)를 생성하는 단계를 포함하는

   전자 회로 장치 동작 방법.
7. 제 6 항에 있어서,

   상기 추가 또는 제 2 난수(RN2)는 상기 제 1 난수(RN1)와 아무런 상관관계가 없는

   전자 회로 장치 동작 방법.
8. 제 6 항 또는 제 7 항에 있어서,

   상기 제 1 난수(RN1)는

   소프트웨어(20)의 동작, 특히 키의 생성, 예를 들어 비밀키의 생성에 사용되고,

   보호되며(22), 및/또는

   상기 추가 또는 제 2 난수(RN2)는

   하드웨어(30)의 동작, 특히 중앙 처리 유닛 사이클의 랜덤화, 부가적인 대기 상태의 추가, 프로그램 실행 중의 랜덤화된 브랜칭 및/또는 지연 등에 사용되고,

   외부에서 볼 수 있어서, 상기 키의 생성에 사용된 상기 소프트웨어(20)의 상기 동작을 마스킹하는

   전자 회로 장치 동작 방법.
9. 제 6 항 내지 제 8 항 적어도 한 항에 있어서,

   상기 하드웨어(30)의 상기 동작은 적어도 하나의 데이터 캐리어, 특히 적어도 하나의 칩 카드, 예를 들어 적어도 하나의 스마트 카드 상에서의 내부 프로세스를 위장하는 적어도 하나의 보안 기능의 역할을 하며,

   상기 데이터 캐리어의 보안성은 상기 추가 또는 제 2 난수(RN2)에 의해 향상되는

   전자 회로 장치 동작 방법.
10. 청구항 1 내지 4 중 적어도 한 항에 따른 적어도 하나의 전자 회로 장치(100) 및 청구항 6 내지 9 중 적어도 한 항에 따른 방법에서의 용도로서,

    적어도 하나의 키, 특히 적어도 하나의 비밀키의 온-칩 생성,

    적어도 하나의 전자 데이터 캐리어, 특히 적어도 하나의 칩 카드, 예를 들어 적어도 하나의 스마트 카드 및 적어도 하나의 단말기의 인증,

    적어도 하나의 중앙 처리 유닛의 적어도 하나의 사이클을 랜덤화하는 것과 같은 보안 기능,

    부가적인 대기 상태의 추가,

    적어도 하나의 프로그램의 실행 시의 랜덤화된 브랜칭, 및/또는

    적어도 하나의 메모리 스크램블 값을 위한 용도를 포함하는

    전자 회로 장치 및 그 동작 방법의 용도.

Images