KR20080007011A - A reduction of standby power of smps through power control of pwm ic - Google Patents

A reduction of standby power of smps through power control of pwm ic Download PDF

Info

Publication number
KR20080007011A
KR20080007011A KR1020060066477A KR20060066477A KR20080007011A KR 20080007011 A KR20080007011 A KR 20080007011A KR 1020060066477 A KR1020060066477 A KR 1020060066477A KR 20060066477 A KR20060066477 A KR 20060066477A KR 20080007011 A KR20080007011 A KR 20080007011A
Authority
KR
South Korea
Prior art keywords
power
pwm
smps
signal
standby
Prior art date
Application number
KR1020060066477A
Other languages
Korean (ko)
Other versions
KR100817104B1 (en
Inventor
김기현
서길수
김형우
김상철
방욱
강인호
김남균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020060066477A priority Critical patent/KR100817104B1/en
Publication of KR20080007011A publication Critical patent/KR20080007011A/en
Application granted granted Critical
Publication of KR100817104B1 publication Critical patent/KR100817104B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

An apparatus for reducing standby power of an SMPS(Switching Mode Power Supply) using a PWM IC is provided to improve power reduction efficiency by changing the SMPS into a sleep mode, when a standby mode is sustained for more than a predetermined time. A low power mode determining unit(1) compares a feedback signal from a load stage with signals due to a variation in a load, and supplies a compared result to a sleep mode determining unit. A clock generator(3) generates a reference clock. A low power counter(4) counts the reference clocks and applies a clock signal to the sleep mode determining unit. The sleep mode determining unit(2) generates a switch block control signal based on the signals from the low power mode determining unit and the counter and an external interrupt signal. The switch block(7) is driven by the control signal from the sleep mode determining unit. A power controller(6) controls a PWM(Pulse Width Modulation) controller(5).

Description

ＰＷＭ ＩＣ 전원제어를 이용한 ＳＭＰＳ 대기전력 절감장치{A reduction of standby power of SMPS through power control of PWM IC} ASM of standby power saving device using PWM power control {A reduction of standby power of SMPS through power control of PWM IC}

도 1은 본 발명에 따른 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치의 블록다이어그램.1 is a block diagram of a SMPS standby power saving apparatus using PWM IC power control according to the present invention.

도 2는 본 발명에 따른 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치가 적용된 대기전력 절감기능 플라이백 SMPS의 회로도이다2 is a circuit diagram of a standby power saving function flyback SMPS to which a SMPS standby power saving device using PWM IC power control according to the present invention is applied.

* 도면의 주요부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

1: 저전력모드판별부 2: 슬립모드판별부1: low power mode discrimination unit 2: sleep mode discrimination unit

3: 클럭발생부 4: 저전력카운터3: clock generator 4: low power counter

5: PWM콘트롤러 6: 전원제어부5: PWM controller 6: power controller

7: 스위치 10: 포토커플러7: switch 10: photocoupler

본 발명은 정보가전기기의 전원공급기로 사용되고 있는 스위치모드전원(Switch Mode Power Supply; 이하, SMPS라 약칭함)중 펄스폭 변조(Pulse Width Modulation; 이하, PWM이라 약칭함)신호발생기를 내장한 SMPS가 적용된 정보가전기 기의 대기전력을 절감시키기 위한 장치에 관한 것으로서, 더욱 상세하게는 부하단에 연결된 기기의 대기모드 상태가 일정시간 이상으로 유지될 경우 SMPS 내의 MOSFET 게이트 드라이브신호가 발생하지 않는 슬립모드 상태로 변경되도록 함으로써 대기모드 상태의 전력소모를 줄여주기 위한 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치에 관한 것이다.The present invention is a SMPS with a built-in pulse width modulation (PWM) signal generator of the switch mode power supply (hereinafter referred to as SMPS) information is used as a power supply of the electric machine The information applied to the device relates to a device for reducing standby power of the electric device. More specifically, the sleep of the MOSFET gate drive signal in the SMPS does not occur when the standby mode of the device connected to the load is maintained for a predetermined time or more. The present invention relates to a SMPS standby power saving device using a PWM IC power control to reduce power consumption in a standby mode by changing to a mode state.

일반적으로 정보가전기기에는 비 스위칭 전원에 비해 효율이 높고, 용량이 작은 SMPS를 전원공급 장치로 많이 사용한다. 이 SMPS는 가전기기가 본래의 기능을 수행하지 않는 상태인 대기모드 상태에서도 전원공급을 위해 동작 상태를 유지하게 되는데 이로 인하여 대기모드 상태에서도 상당량의 전력을 소모하게 된다. In general, information appliances have high efficiency and small capacity SMPS as a power supply. The SMPS maintains its operation for power supply even in the standby mode, in which the home appliance does not perform its original function, thereby consuming a considerable amount of power even in the standby mode.

기존의 SMPS는 스위치 역할을 하는 MOSFET의 게이트신호를 PWM 신호발생기를 이용하여 제어함으로써 그 기능을 수행하고, 이와 같이 대기전력을 절감시키기 위한 종래의 기술은 부하에서 넘어오는 신호인 피드백 신호 또는 MOSFET의 소스전류의 변화에 따라 PWM 신호를 기존의 펄스폭 조절보다 큰 주기로 신호를 발생시키지 않도록 하는 신호의 스킵(건너 뜀) 방식을 이용하여 스위칭 횟수를 줄임으로써 전력소모량을 줄이는 방법을 이용하였다.The existing SMPS performs the function by controlling the gate signal of the MOSFET acting as a switch using a PWM signal generator. Thus, the conventional technique for reducing standby power is to provide a feedback signal or a MOSFET, which is a signal from a load. As the source current changes, the power consumption is reduced by reducing the number of switching by using the skip (skip) method of the signal, which prevents the PWM signal from being generated at a larger period than the conventional pulse width control.

그러나, 종래의 기술은 부하단에서 전력소모가 적을 경우 MOSFET 게이트신호인 PWM 신호의 스위칭 횟수를 줄임으로써 전력소모량을 줄이는 방법을 사용하였으나, 정상동작의 경우에 비해 전력소모량은 줄어드나 일정간격으로 스위칭이 유지되어 SMPS가 계속적으로 동작하게 됨으로써 일정량의 전력은 계속적으로 소모되는 문제점이 있었다.However, the conventional technique uses a method of reducing power consumption by reducing the number of switching of the PWM gate signal of the MOSFET gate signal when the power consumption is low in the load stage, but the power consumption is reduced compared to the normal operation, but switching at regular intervals As a result, the SMPS is continuously operated, so that a certain amount of power is continuously consumed.

따라서, 본 발명은 정보가전기기가 본래의 기능을 수행하지 않는 대기상태에 들어가게 되면 동작을 하게 되고, 대기모드 상태가 일정시간 이상 유지하게 되면 슬립모드 상태로 판별하여 SMPS 내의 MOSFET 게이트 드라이브신호를 발생시켜주는 PWM IC의 동작을 정지시킴으로써 대기모드 동작상태에서의 SMPS의 전력소모를 경감시키기 위한 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치를 제공함에 그 목적이 있다. Therefore, the present invention operates when the information enters the standby state in which the electric machine does not perform its original function, and when the standby mode state is maintained for a predetermined time, it determines the sleep mode state and generates the MOSFET gate drive signal in the SMPS. The purpose of the present invention is to provide a SMPS standby power saving device using PWM IC power control to reduce power consumption of the SMPS in the standby mode operation state by stopping the operation of the PWM IC.

상기와 같은 목적을 달성하기 위한 본 발명은 부하단에서 넘어오는 피드백 신호 또는 부하변동에 따른 신호들을 비교하여 슬립모드 판별부로 판별된 신호를 보내주는 저전력모드 판별부와; 기준클럭을 발생시켜주는 클럭발생부와; 상기 기준클럭을 카운팅하여 슬립모드 판별부에 클럭신호를 입력시켜주는 저절전 카운터와; 저전력모드 판별부와 카운터 및 외부 인터럽트 신호에 의해 스위치블럭 제어신호를 발생시켜주는 슬립모드 판별부와; 제어신호에 의해 전원제어부에서 전원공급을 위한 스위치역할을 하는 스위치 블록; 및 PWM 컨트롤러의 전원제어를 담당하는 전원 제어부로 구성되어 SMPS가 본래의 기능을 수행하지 않고 대기모드 동작을 수행할 때 전력소모를 절감시킴을 기술적 구성상의 특징으로 한다.According to an aspect of the present invention, there is provided a low power mode determination unit configured to compare a feedback signal from a load stage or a signal according to a load variation to send a signal determined to a sleep mode determination unit; A clock generator for generating a reference clock; A low power counter for counting the reference clock and inputting a clock signal to a sleep mode determination unit; A low power mode determination unit and a sleep mode determination unit for generating a switch block control signal by a counter and an external interrupt signal; A switch block serving as a switch for supplying power from the power control unit by a control signal; And a power control unit for power control of the PWM controller, which reduces the power consumption when the SMPS performs the standby mode operation without performing the original function.

본 발명에 의하면, 슬립모드 판별부의 제어신호에 의해 PWM 컨트롤러의 전원공급을 제어하여 MOSFET 게이트 드라이브신호를 출력하지 못하게 함으로써 SMPS의 대기전력을 줄여주도록 하는 것이 바람직하다.According to the present invention, it is preferable to reduce the standby power of the SMPS by controlling the power supply of the PWM controller by the control signal of the sleep mode determination unit so as not to output the MOSFET gate drive signal.

또한 본 발명에 의하면, MOSFET를 이용하여 전류량을 제어하고, 캐패시터와 레귤레이터에 의해 릴레이 소자를 제어하게 하여 PWM 컨트롤러의 전원공급을 관리하게 함으로써 대기전력을 줄여줄 수도 있다.In addition, according to the present invention, it is possible to reduce the standby power by controlling the amount of current using the MOSFET and controlling the relay element by the capacitor and the regulator to manage the power supply of the PWM controller.

그리고 MOSFET 이외의 능동소자를 이용하여 전류량을 제어하고, 캐패시터와 레귤레이터의 조합에 의해 발생되는 신호에 의해 릴레이 소자를 제어하게 하여 PWM 컨트롤러의 전원공급을 관리하게 함으로써 대기전력을 줄여줄 수도 있다.In addition, the standby power can be reduced by controlling the amount of current using active elements other than the MOSFET and controlling the relay element by the signal generated by the combination of the capacitor and the regulator to manage the power supply of the PWM controller.

한편 능동소자를 이용하여 전류량을 제어하고, 캐패시터와 레귤레이터의 조합에 의해 발생되는 신호에 의해 스위치 소자를 제어하게 하여 PWM 컨트롤러의 전원공급을 관리하게 함으로써 대기전력을 줄여줄 수도 있으며, 기준클럭을 이용하여 카운팅 하는 카운터의 출력신호를 플립플롭의 입력클럭으로 인가하여 최종 제어신호 발생지연시간을 카운팅 주기의 2배, 4배, 6배 등 2 × N배로 만들게 하여 대기모드 동작 이후 일정지연시간(2×N×카운팅주기)동안 대기모드 동작이 유지될 때 슬립모드동작을 위한 출력신호를 발생시켜줄 수도 있다.On the other hand, by controlling the amount of current by using the active element, by controlling the switch element by the signal generated by the combination of the capacitor and regulator to manage the power supply of the PWM controller can also reduce the standby power, using the reference clock By applying the output signal of the counting counter to the input signal of the flip-flop to make the final control signal generation delay time 2 × N times the counting period 2 times, 4 times, 6 times, etc. It is also possible to generate an output signal for the sleep mode operation when the standby mode operation is maintained during the period.

한편, 본 발명에 의하면, 슬립모드 판별부의 최종 플립플롭 출력신호와 저전력모드 판별부 출력신호는 2입력 OR 게이트의 입력으로 연결되고, 이때의 출력신호가 최초의 플립플롭에 인가되도록 하여 PWM 컨트롤러가 동작하지 않는 슬립모드 동작 시에도 슬립모드 판별부 제어신호가 유지되도록 할 수 있는바, 이 경우 기준클럭을 2입력 OR 게이트의 출력신호와 AND 게이트의 입력으로 받아들여 대기모드 또는 슬립모드 동작 이외의 시간에는 카운터에 기준클럭이 인가되지 않게 하여 정상동작시에 추가된 시스템에 의해 소비되는 전력소모를 최소로 하는 것이 바람직하 다.Meanwhile, according to the present invention, the final flip-flop output signal of the sleep mode determination unit and the low power mode determination unit output signal are connected to the inputs of the two input OR gates, and the output signal is applied to the first flip-flop so that the PWM controller The sleep mode determination unit control signal can be maintained even during the inactive sleep mode operation. In this case, the reference clock is accepted as the output signal of the two-input OR gate and the input of the AND gate. It is desirable to minimize the power consumption consumed by the added system during normal operation by preventing the reference clock from being applied to the counter at time.

그리고, 본 발명은 전술한 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치를 집적화하여 PWM컨트롤러 IC 내부에 실장하여 동일한 기능을 수행하도록 할 수도 있다. In addition, the present invention may integrate the SMPS standby power saving device using the above-described PWM IC power control to be mounted in the PWM controller IC to perform the same function.

이하, 본 발명을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 개념도로서 SMPS 부하단에서 넘어오는 피드백 신호의 크기를 비교하여 대기모드 상태 여부를 판별하는 저전력모드 판별부(1)와, 일정시간 이상동안 대기모드 상태를 유지하였을 경우 슬립모드상태로 모드를 변경하기 위한 제어신호를 발생시켜주는 슬립모드 판별부(2)와, 이 슬립모드 판별부(2)로부터의 신호를 이용하여 클럭을 발생하는 클럭발생부(3)의 기준클럭을 이용하여 일정시간 간격으로 카운팅 신호를 인가시켜주는 저 절전 카운터(4)와, 스위칭 신호를 발생시키는 PWM 컨트롤러(5)의 전원을 제어하는 전원 제어부(6)로 구성되어 지는바, 미설명부호 7은 스위치이다. 1 is a conceptual diagram of the present invention compares the magnitude of the feedback signal from the SMPS load stage and compares the low power mode determination unit 1 to determine whether or not the standby mode, the sleep mode when the standby mode state for a predetermined time or more The reference mode of the sleep mode determination unit 2 which generates a control signal for changing the mode to the state and the clock generator 3 which generates the clock using the signal from the sleep mode determination unit 2 is determined. It consists of a low power saving counter (4) for applying a counting signal at regular intervals by using the power control unit (6) for controlling the power supply of the PWM controller (5) for generating a switching signal. Is a switch.

도 1을 참조하면, 저전력모드 판별부(1)는 포토커플러(10)로 이루어진 부하단에서 넘어오는 부하변동신호의 크기와 기준전압을 비교하여 SMPS의 대기모드 상태 여부를 판별하는 블록인바, SMPS가 대기모드 상태로 동작하게 될 경우 슬립모드 판별부(2)에 하이레벨 신호를 인가시켜 준다. Referring to FIG. 1, the low power mode determination unit 1 is a block for determining whether the SMPS is in a standby mode by comparing the magnitude of the load fluctuation signal coming from the load stage consisting of the photocoupler 10 and the reference voltage. Is applied to the sleep mode determination unit 2 when the operation is in the standby mode.

슬립모드 판별부(2)는 대기모드 상태가 일정시간 이상 유지되면 스위치 블록(7)으로 신호를 인가하여 전원제어부(6)에 신호가 인가되도록 한다. 만약 대기모드 상태가 일정시간 이상으로 유지되지 않고 정상모드 상태가 된다면 슬립모드 판 별부(2)의 내부 블록에 리셋신호를 인가하며, 카운터 블록에 기준클럭이 인가되지 않도록 한다. The sleep mode determination unit 2 applies a signal to the switch block 7 when the standby mode state is maintained for a predetermined time or more so that the signal is applied to the power control unit 6. If the standby mode is not maintained for more than a predetermined time and is in the normal mode, the reset signal is applied to the internal block of the sleep mode determiner 2 and the reference clock is not applied to the counter block.

슬립모드상태가 되면 슬립모드 판별(2)부는 스위치블록(7)을 ‘ON'상태로 만들어 전원제어부(6)에 전원신호가 인가되도록 하여, 전원제어부(6)가 PWM 컨트롤러(5)의 전원공급을 차단하게 한다.In the sleep mode state, the sleep mode determination unit 2 turns the switch block 7 into an 'ON' state so that a power signal is applied to the power control unit 6 so that the power control unit 6 supplies power to the PWM controller 5. Have the supply shut off.

한편 외부인터럽트 신호가 인가되면 슬립모드 상태로 동작하던 시스템에 리셋신호가 입력되어 스위치 블록(7)은 다시 차단되고, PWM 컨트롤러(5)의 전원은 정상 공급되어 SMPS가 다시 정상동작을 하게 된다. On the other hand, when an external interrupt signal is applied, the reset signal is input to the system operating in the sleep mode, and the switch block 7 is cut off again, and the power supply of the PWM controller 5 is normally supplied, so that the SMPS operates normally again.

도 2는 일반적인 플라이백(Flyback) SMPS 구조에 본 발명을 적용한 회로도이다. 비교기(1a)로 구성된 저전력모드 판별부(1)는 비교전압을 기준으로 그 이상의 신호가 인가되었을 경우 슬립모드 판별부(2)의 OR 게이트(2a)로 하이레벨 신호를 인가시켜 준다. 초기상태일 경우 AND 게이트(2b)는 OR 게이트(2a)에서 출력된 제어신호에 의해 기준클럭이 저절전 카운터(4)로 전달되도록 하며, 이 기준클럭을 카운팅 하여 일정시간을 주기로 슬립모드 판별부(2)를 구성하는 플립플롭(2c)의 클럭입력으로 신호를 인가시켜 준다.2 is a circuit diagram of the present invention applied to a typical flyback SMPS structure. The low power mode determination unit 1 constituted by the comparator 1a applies a high level signal to the OR gate 2a of the sleep mode determination unit 2 when more than one signal is applied based on the comparison voltage. In the initial state, the AND gate 2b causes the reference clock to be transferred to the low power saving counter 4 by the control signal output from the OR gate 2a. The sleep mode determination unit counts the reference clock at regular intervals. The signal is applied to the clock input of the flip-flop 2c constituting (2).

플립플롭(2c)의 개수에 따라 대기모드에서 슬립모드로 전환되기 위한 판단시간은 조절이 가능하다. 슬립모드 상태가 되면 스위치 블록을 구성하는 MOSFET(7)로 게이트 신호를 인가하여 일정 전류와 전압이 캐패시터(6c)를 충전하게 되고, 레귤레이터(6a)는 릴레이로 구성된 PWM IC 전원 스위치(6b)에 신호를 인가하여 전원입력을 차단함으로써 SMPS의 스위칭 신호가 발생하지 않도록 한다.The determination time for the transition from the standby mode to the sleep mode can be adjusted according to the number of flip-flops 2c. In the sleep mode, a gate signal is applied to the MOSFET 7 constituting the switch block, and a constant current and voltage charge the capacitor 6c. The regulator 6a is connected to a PWM IC power switch 6b composed of a relay. By applying a signal to cut off the power input, the switching signal of the SMPS is not generated.

슬립모드 상태에서 빠져나오기 위해서는 외부인터럽트 신호가 인가되어야 하며, 외부인터럽트 신호가 인가되면 슬립모드 판별부(2)의 내부블럭에 리셋신호가 인가되어 스위치 블록(7)은 오프되고, PWM 콘트롤러(5)로의 전원이 공급되어 진다.In order to exit from the sleep mode, an external interrupt signal should be applied. When the external interrupt signal is applied, a reset signal is applied to the internal block of the sleep mode determination unit 2 so that the switch block 7 is turned off and the PWM controller 5 The power to) is supplied.

도 2에 있어서 미설명부호 2d와 2e는 플립플롭(2c)을 리셋시키는 신호를 발생하기 위한 인버터 및 OR게이트를 나타낸다. In FIG. 2, reference numerals 2d and 2e denote inverters and OR gates for generating signals for resetting the flip-flop 2c.

이상에서와 같이 정보가전기기는 본래의 기능을 수행하지 않는 대기모드 상태일 경우에도 상당량의 전력을 소모하게 되지만, 본 발명은 부하단에 연결된 기기의 대기모드 상태가 일정시간 이상으로 유지될 경우 SMPS 내의 MOSFET 게이트 드라이브신호가 발생하지 않는 슬립모드 상태로 변경되도록 함으로써 대기모드 상태의 전력소모를 줄여주는 효과가 있는 매우 유용한 발명이다. As described above, the information is consumed a considerable amount of power even when the electronic device does not perform the original function, but the present invention is SMPS when the standby mode of the device connected to the load is maintained for a predetermined time or more It is a very useful invention that has the effect of reducing the power consumption of the standby mode by causing the MOSFET gate drive signal to be changed into a sleep mode without generating.

Claims (9)

부하단에서 넘어오는 피드백 신호 또는 부하변동에 따른 신호들을 비교하여 슬립모드 판별부로 판별된 신호를 보내주는 저전력모드 판별부와;A low power mode determination unit for comparing the feedback signal from the load stage or signals according to the load variation and sending a signal determined to the sleep mode determination unit; 기준클럭을 발생시켜주는 클럭발생부와;A clock generator for generating a reference clock; 상기 기준클럭을 카운팅하여 슬립모드 판별부에 클럭신호를 입력시켜주는 저절전 카운터와;A low power counter for counting the reference clock and inputting a clock signal to a sleep mode determination unit; 저전력모드 판별부와 카운터 및 외부 인터럽트 신호에 의해 스위치블럭 제어신호를 발생시켜주는 슬립모드 판별부와;A low power mode determination unit and a sleep mode determination unit for generating a switch block control signal by a counter and an external interrupt signal; 제어신호에 의해 전원제어부에서 전원공급을 위한 스위치역할을 하는 스위치 블록; 및A switch block serving as a switch for supplying power from the power control unit by a control signal; And PWM 컨트롤러의 전원제어를 담당하는 전원 제어부로 구성되어It is composed of power control unit which is in charge of power control SMPS가 본래의 기능을 수행하지 않고 대기모드 동작을 수행할 때 전력소모를 절감시킴을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.SMPS standby power saving device using PWM IC power control, characterized in that the power consumption is reduced when the SMPS performs the standby mode operation without performing the original function. 제1항에 있어서, 슬립모드 판별부의 제어신호에 의해 PWM 컨트롤러의 전원공급을 제어하여 MOSFET 게이트 드라이브신호를 출력하지 못하게 함으로써 SMPS의 대기전력을 줄여줌을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.2. The SMPS standby using the PWM IC power control according to claim 1, wherein the standby power of the SMPS is reduced by controlling the power supply of the PWM controller according to the control signal of the sleep mode determination unit so as not to output the MOSFET gate drive signal. Power saving device. 제1항에 있어서, MOSFET를 이용하여 전류량을 제어하고, 캐패시터와 레귤레이터에 의해 릴레이 소자를 제어하게 하여 PWM 컨트롤러의 전원공급을 관리하게 함으로써 대기전력을 줄여줌을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.The method of claim 1, wherein the MOSFET is controlled to control the amount of current, the capacitor and the regulator to control the relay element to control the power supply of the PWM controller to reduce the standby power, characterized in that using the PWM IC power control SMPS Standby Power Saving Device. 제1항에 있어서, MOSFET 이외의 능동소자를 이용하여 전류량을 제어하고, 캐패시터와 레귤레이터의 조합에 의해 발생되는 신호에 의해 릴레이 소자를 제어하게 하여 PWM 컨트롤러의 전원공급을 관리하게 함으로써 대기전력을 줄여줌을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.The method according to claim 1, wherein the amount of current is controlled by using an active element other than the MOSFET, and the relay element is controlled by a signal generated by a combination of a capacitor and a regulator to manage the power supply of the PWM controller, thereby reducing standby power. SMPS standby power saving device using PWM IC power control featuring zoom. 제1항에 있어서, 능동소자를 이용하여 전류량을 제어하고, 캐패시터와 레귤레이터의 조합에 의해 발생되는 신호에 의해 스위치 소자를 제어하게 하여 PWM 컨트롤러의 전원공급을 관리하게 함으로써 대기전력을 줄여줌을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.The method of claim 1, wherein the amount of current is controlled by using an active element, and the switch element is controlled by a signal generated by a combination of a capacitor and a regulator to manage the power supply of the PWM controller, thereby reducing standby power. SMPS standby power saving device using PWM IC power control. 제1항에 있어서, 기준클럭을 이용하여 카운팅 하는 카운터의 출력신호를 플립플롭의 입력클럭으로 인가하여 최종 제어신호 발생지연시간을 카운팅 주기의 2배, 4배, 6배 등 2 × N배로 만들게 하여 대기모드 동작 이후 일정지연시간(2×N×카운팅주기)동안 대기모드 동작이 유지될 때 슬립모드동작을 위한 출력신호를 발생 시켜줌을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.The method of claim 1, wherein the output signal of the counter counting by using the reference clock is applied to the input clock of the flip-flop to make the final control signal generation delay time 2 × N times, such as 2 times, 4 times, 6 times the counting period. SMPS standby power saving device using PWM IC power control characterized in that it generates an output signal for the sleep mode operation when the standby mode operation is maintained for a certain delay time (2 × N × counting cycle) after the standby mode operation. 제1항에 있어서, 슬립모드 판별부의 최종 플립플롭 출력신호와 저전력모드 판별부 출력신호는 2입력 OR 게이트의 입력으로 연결되고, 이때의 출력신호가 최초의 플립플롭에 인가되도록 하여 PWM 컨트롤러가 동작하지 않는 슬립모드 동작 시에도 슬립모드 판별부 제어신호가 유지되도록 함을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.The PWM controller of claim 1, wherein the final flip-flop output signal of the sleep mode determination unit and the low power mode determination unit output signal are connected to an input of a two-input OR gate, and the output signal is applied to the first flip-flop. SMPS standby power saving device using PWM IC power control, characterized in that the control mode of the sleep mode determination unit is maintained even during sleep mode operation. 제1항 또는 제7항에 있어서, 기준클럭을 2입력 OR 게이트의 출력신호와 AND 게이트의 입력으로 받아들여 대기모드 또는 슬립모드 동작 이외의 시간에는 카운터에 기준클럭이 인가되지 않게 하여 정상동작시에 추가된 시스템에 의해 소비되는 전력소모를 최소로 함을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치.8. The normal operation of claim 1 or 7, wherein the reference clock is received as an output signal of the two-input OR gate and the input of the AND gate, and the reference clock is not applied to the counter during a time other than the standby mode or the sleep mode operation. SMPS standby power saving device using PWM IC power control, characterized in that the power consumption by the system added to the minimum. 제1항 내지 제8항에 기재된 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치를 집적화하여 PWM컨트롤러 IC 내부에 실장함을 특징으로 하는 PWM IC 전원제어를 이용한 SMPS 대기전력 절감장치. An SMPS standby power reduction apparatus using PWM IC power control, comprising: integrating an SMPS standby power reduction apparatus using the PWM IC power supply control according to claim 1;
KR1020060066477A 2006-07-14 2006-07-14 A reduction of standby power of SMPS through power control of PWM IC KR100817104B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060066477A KR100817104B1 (en) 2006-07-14 2006-07-14 A reduction of standby power of SMPS through power control of PWM IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060066477A KR100817104B1 (en) 2006-07-14 2006-07-14 A reduction of standby power of SMPS through power control of PWM IC

Publications (2)

Publication Number Publication Date
KR20080007011A true KR20080007011A (en) 2008-01-17
KR100817104B1 KR100817104B1 (en) 2008-03-26

Family

ID=39220597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066477A KR100817104B1 (en) 2006-07-14 2006-07-14 A reduction of standby power of SMPS through power control of PWM IC

Country Status (1)

Country Link
KR (1) KR100817104B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305820B1 (en) * 2021-01-26 2021-09-30 주식회사 아이디케이 DAQ board for AET system with power consumption reduction function
WO2024111858A1 (en) * 2022-11-22 2024-05-30 엘지전자 주식회사 Power supply device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960033079A (en) * 1995-02-15 1996-09-17 배순훈 TV receiver power supply
KR960043449A (en) * 1995-05-25 1996-12-23 김광호 Power saving device for office equipment
JP2002318645A (en) 2001-04-19 2002-10-31 Sanyo Electric Co Ltd Stand-by power reducing device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305820B1 (en) * 2021-01-26 2021-09-30 주식회사 아이디케이 DAQ board for AET system with power consumption reduction function
WO2024111858A1 (en) * 2022-11-22 2024-05-30 엘지전자 주식회사 Power supply device

Also Published As

Publication number Publication date
KR100817104B1 (en) 2008-03-26

Similar Documents

Publication Publication Date Title
US8174854B2 (en) Switching power supply system with reduced current consumption at light load
TWI509403B (en) Electronic apparatus
JP4889398B2 (en) Constant voltage power circuit
TWI405408B (en) Switching control method capable of continuously providing power and related apparatus and power supply system
JP2007306648A (en) Low-voltage malfunction preventive circuit, method, power supply circuit using same, and electric equipment
KR20050039577A (en) Power supply apparatus capable of supplying a stable converted voltage
KR0171857B1 (en) The control circuits for power supply
CN209784845U (en) Low-power consumption standby structure of chip
JP2013176245A (en) Power supply device, image formation device, and power supply method
CN102761169A (en) Power supply control device and electronic device
TWI533580B (en) Control chip and system thereof for power saving
KR100817104B1 (en) A reduction of standby power of SMPS through power control of PWM IC
CN102789252B (en) Electric current Supply Method and current supply system
WO2023173986A1 (en) Power supply circuit
US20150115856A1 (en) Motor drive controller and motor drive control method
KR100393574B1 (en) A home network power saving device
JP2004104875A (en) Dc conversion circuit, and setting method for pause mode thereof
CN106951060B (en) Control method and device and electronic equipment
JP2005289204A (en) Power supply control device
KR20080084054A (en) Control integrated circuit for switched mode power supply
KR20120033717A (en) Method and apparatus for power management
EP3572889B1 (en) Control circuit and circuit control method
KR100710086B1 (en) Switch mode power supply device and method for reducing power consumption thereof
Choi et al. The new technique for the lowest power consumption in the stand-by of power supply
CN118011889A (en) Household appliance

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140304

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150304

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170313

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 11