KR20080006890A - Semiconductor chip for tape package - Google Patents

Semiconductor chip for tape package Download PDF

Info

Publication number
KR20080006890A
KR20080006890A KR1020060066199A KR20060066199A KR20080006890A KR 20080006890 A KR20080006890 A KR 20080006890A KR 1020060066199 A KR1020060066199 A KR 1020060066199A KR 20060066199 A KR20060066199 A KR 20060066199A KR 20080006890 A KR20080006890 A KR 20080006890A
Authority
KR
South Korea
Prior art keywords
signal line
line edge
input signal
pads
edge pads
Prior art date
Application number
KR1020060066199A
Other languages
Korean (ko)
Inventor
정예정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060066199A priority Critical patent/KR20080006890A/en
Publication of KR20080006890A publication Critical patent/KR20080006890A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Wire Bonding (AREA)

Abstract

A semiconductor chip for a tape package is provided to reduce a size of the semiconductor chip by reducing an area occupied by an input signal line edge pads. A semiconductor chip(32) for a tape package includes a chip body(33), a plurality of input signal line edge pads(52), a plurality of electrostatic discharging cell pads(56), and a plurality of output signal line edge pads(54). The chip body has a first face attached on a base film and a second face opposite to the first face. The plurality of input signal line edge pads are positioned at a circumference of the first face of the chip body. The plurality of electrostatic discharging cell pads are placed inside the chip body and connected to the input signal line edge pads. The plurality of output signal line edge pads are positioned at the circumference of the first face of the chip body. Further, the plurality of input signal line edge pads(52) are connected with the plurality of electrostatic discharging cell pads(56) through inner metal wires.

Description

테이프 패키지용 반도체 칩{Semiconductor chip for tape package}Semiconductor chip for tape package

도 1은 종래 기술에 의한 테이프 패키지용 반도체 칩을 나타내 보인 개략도이고,1 is a schematic view showing a semiconductor chip for a tape package according to the prior art,

도 2는 실제의 테이프 패키지용 반도체 칩을 보인 평면도이고,2 is a plan view showing an actual semiconductor chip for tape package,

도 3 및 도 4는 본 발명의 반도체 칩이 적용될 수 있는 테이프 패키지의 일예를 도시한 평면도 및 단면도이고,3 and 4 are a plan view and a cross-sectional view showing an example of a tape package to which the semiconductor chip of the present invention can be applied,

도 5는 본 발명의 제1 실시예에 의한 테이프 패키지용 반도체 칩의 평면도이고, 5 is a plan view of a semiconductor chip for a tape package according to a first embodiment of the present invention;

도 6은 도 5의 부분 확대도이고,6 is a partially enlarged view of FIG. 5;

도 7은 본 발명의 제2 실시예에 의한 테이프 패키지용 반도체 칩의 평면도이다. 7 is a plan view of a semiconductor chip for tape packages according to a second embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

30: 베이스 필름, 32: 반도체 칩, 33: 칩 본체, 34: 동박 패턴, 40: 범프, 52: 입력 신호선 에지 패드들, 54: 출력 신호선 에지 패드들, 56: 정전기방출용 셀 패드들, 64: 내부 금속 배선, 30: base film, 32: semiconductor chip, 33: chip body, 34: copper foil pattern, 40: bump, 52: input signal line edge pads, 54: output signal line edge pads, 56: electrostatic discharge cell pads, 64 : Internal metal wiring,

본 발명은 패키지에 실장되는 반도체 칩에 관한 것으로서, 보다 상세하게는 테이프 패키지에 실장되는 테이프 패키지용 반도체 칩에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip mounted on a package, and more particularly, to a semiconductor chip for tape package mounted on a tape package.

반도체 패키지 공정에 있어서 인터커넥션(interconnection) 공정은 다이 부착(die attach)을 마친 후에 다이의 윗면에 드러난 패드(pad)와 리드프레임, 인쇄회로기판(PCB; Printed Circuit Board) 또는 회로 테이프의 리드 사이에 전도성 매질을 사용하여 전기적인 연결을 시켜주는 공정이다. 이 인터커넥션 방법으로서 와이어 본딩(wire bonding) 방식이 비용면에서나 신뢰성면에서 가장 안정되어 있어 보편적으로 사용되고 있다. In the semiconductor package process, the interconnection process is performed between a pad exposed on the top of the die and a lead frame, a printed circuit board (PCB), or a circuit tape lead after die attach. It is the process of making electrical connection using conductive medium. As the interconnection method, the wire bonding method is most stable in terms of cost and reliability, and thus is commonly used.

그러나, 평판 디스플레이 패널 구동을 위한 반도체 칩, 예컨대 DDI(Display driver IC)를 기판 상에 경박단소하게 탑재하는냐가 주된 관건이다. 이에 따라, 필름 상에 반도체 칩이 실장되는 방식, 예컨대 탭(TAB; Tape Automated Bonding)이나 COF(Chip on Film)을 이용한 같은 테이프 패키지가 주로 사용된다. However, the main issue is whether a semiconductor chip for driving a flat panel display panel, such as a display driver IC (DDI), is lightly and simply mounted on a substrate. Accordingly, the same tape package is mainly used in which a semiconductor chip is mounted on a film, such as a tape automated bonding (TAB) or a chip on film (COF).

도 1은 종래 기술에 의한 테이프 패키지용 반도체 칩을 나타내 보인 개략도이고, 도 2는 실제의 테이프 패키지용 반도체 칩을 보인 평면도이다.1 is a schematic diagram showing a semiconductor chip for tape packaging according to the prior art, and FIG. 2 is a plan view showing a semiconductor chip for tape packaging in practice.

구체적으로, 종래의 테이프 패키지용 반도체 칩(10)은, 직사각형 형상의 칩 본체(12)를 가지며, 베이스 필름(미도시)에 실장되는 면에는 복수개의 입력 신호선 에지 패드들(14) 및 출력 신호선 에지 패드들(16)이 칩 본체(12)의 둘레(주변)를 따라 배치된다. 상기 입력 신호선 에지 패드들(14)은 사용시에 구동 회로 기판(미도시)과 연결되며, 상기 출력 신호선 패드들(16)은 글라스 패널(미도시)과 연결된다. Specifically, the conventional semiconductor chip package 10 for tape package has a chip body 12 having a rectangular shape, and a plurality of input signal line edge pads 14 and an output signal line on a surface mounted on a base film (not shown). Edge pads 16 are disposed along the circumference (periphery) of the chip body 12. The input signal line edge pads 14 are connected to a driving circuit board (not shown) in use, and the output signal line pads 16 are connected to a glass panel (not shown).

그런데, 종래의 테이프 패키지용 반도체 칩(10)에 있어서, 칩 본체(12)의 둘레중 "A" 부분에 형성된 입력 신호선 에지 패드들(14)의 피치가 넓고 균일하게 형성되어 있지 않다. 이렇게 입력 신호선 에지 패드들(14)의 피치가 균일하지 않은 이유는 입력 신호선 에지 패드들(14) 사이에 신호선을 지원하는 별도의 증폭기가 필요하기 때문이다. 따라서, 입력 신호선 에지 패드들(14) 사이에는 일정 거리(B, 일정 면적)가 필요하다. By the way, in the conventional tape package semiconductor chip 10, the pitch of the input signal line edge pads 14 formed in the "A" portion of the circumference of the chip main body 12 is not wide and uniformly formed. The reason why the pitch of the input signal line edge pads 14 is not uniform is that a separate amplifier supporting the signal line is required between the input signal line edge pads 14. Therefore, a certain distance B (a predetermined area) is required between the input signal line edge pads 14.

또한, 종래의 테이프 패키지용 반도체 칩(10)에 있어서, 입력 신호선 에지 패드들의 피치는 정전기방출(electrostatic discharge, ESD)용 셀의 크기를 축소하는데 한계가 있어 줄이는데 한계가 있다. 이에 따라, 도 2의 테이프 패키지용 반도체 칩(10)의 입력 신호선 에지 패드들(14)의 수는 120개 정도이고, 출력 신호선 에지 패드들(16)의 수는 640개 정도인데, 칩 본체(12)의 둘레에서 입력 신호선 에지 패드들(14)이 차지하는 면적이 과도하게 많게 된다.In addition, in the conventional semiconductor chip for tape package 10, the pitch of the input signal line edge pads is limited in reducing the size of the cell for electrostatic discharge (ESD), thereby limiting the reduction. Accordingly, the number of input signal line edge pads 14 of the semiconductor chip 10 for tape package of FIG. 2 is about 120, and the number of output signal line edge pads 16 is about 640. The area occupied by the input signal line edge pads 14 in the periphery 12 is excessively large.

이상과 같이 설명한 바와 같이, 종래의 테이프 패키지용 반도체 칩(10)에 있어서 입력 신호선 에지 패드들(14)과 출력 신호선 에지 패드들(16)의 피치 및 배열이 균일하지 않다. 이에 따라, 고열, 예컨대 300 내지 500℃의 툴(Tool)에 의해 반도체 칩(10) 상에 위치하는 범프와 베이스 필름 상의 동박 패턴을 접합하여 테이프 패키지를 제조하는 과정에서 열에 의한 오정렬(mis-alignment)이 발생한다. As described above, the pitch and arrangement of the input signal line edge pads 14 and the output signal line edge pads 16 are not uniform in the conventional semiconductor chip for tape package 10. Accordingly, mis-alignment by heat in the process of manufacturing a tape package by bonding the copper foil pattern on the base film and the bump located on the semiconductor chip 10 using a tool of high temperature, for example, 300 to 500 ° C. ) Occurs.

더하여, 종래의 테이프 패키지용 반도체 칩(10)은 상기 입력 신호선 에지 패드들(14)의 수가 구동 회로 기판과 연결되는 수보다 많아 입력 신호선 에지 패드들(14)이 불필요한 많은 면적을 차지하고 있다. In addition, in the conventional semiconductor chip package 10 for tape packaging, the number of the input signal line edge pads 14 is larger than the number connected to the driving circuit board, and thus the input signal line edge pads 14 occupy a large amount of unnecessary area.

결과적으로, 종래의 테이프 패키지용 반도체 칩(10)은 입력 신호선 에지 패드들(14)과 출력 신호선 에지 패드들(16)의 피치 및 배열이 균일하지 않아 테이프 패키지 제조 과정에서 오정렬 문제를 발생시키고, 입력 신호선 에지 패드들(14)이 과도한 면적을 차지하여 크기 자체를 줄이는데 한계가 있다. As a result, the semiconductor chip 10 for a conventional tape package has a non-uniform pitch and arrangement of the input signal line edge pads 14 and the output signal line edge pads 16, thereby causing a misalignment problem in a tape package manufacturing process. The input signal line edge pads 14 occupy an excessive area to limit the size itself.

따라서, 본 발명이 이루고자 하는 기술적 과제는 입력 신호선 에지 패드들과 출력 신호선 에지 패드들의 피치 및 배열을 균일하게 하여 테이프 패키지 제조 과정에서 오정렬 문제를 해결할 수 있는 테이프 패키지용 반도체 칩을 제공하는 데 있다. Accordingly, an object of the present invention is to provide a semiconductor chip for a tape package that can solve the misalignment problem in a tape package manufacturing process by uniformly pitching and arranging the input signal line edge pads and the output signal line edge pads.

또한, 본 발명이 이루고자 하는 다른 기술적 과제는 입력 신호선 에지 패드들이 과도한 면적을 차지하지 않게 하여 크기 자체를 줄이는데 유리한 테이프 패키지용 반도체 칩을 제공하는 데 있다.Another object of the present invention is to provide a semiconductor chip for tape packaging, which is advantageous in reducing the size itself by preventing input signal line edge pads from occupying an excessive area.

상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 테이프 패키지용 반도체 칩은 베이스 필름에 부착되는 제1 면 및 반대되는 제2 면을 갖는 칩 본체와, 상기 칩 본체의 제1 면의 둘레에 위치하는 복수개의 입력 신호선 에지 패드들을 포함한다. 본 발명의 테이프 패키지용 반도체 칩은 상기 칩 본체 내부에 위 치하고, 상기 입력 신호선 에지 패드와 연결되는 복수개의 정전기방출용 셀 패드들과, 상기 칩 본체의 제1 면의 둘레에 위치하는 복수개의 출력 신호선 에지 패드들을 포함하고, 상기 입력 신호선 에지 패드들과 출력 신호선 에지 패드들은 동일 피치로 균일하게 배열되어 구성된다. In order to achieve the above technical problem, a semiconductor chip for a tape package according to an embodiment of the present invention is a chip body having a first surface and a second surface opposite to the base film, and the circumference of the first surface of the chip body And a plurality of input signal line edge pads positioned at. The semiconductor chip for tape package of the present invention is located inside the chip main body, and includes a plurality of electrostatic discharge cell pads connected to the input signal line edge pad and a plurality of circumferences of the first surface of the chip main body. And output signal line edge pads, wherein the input signal line edge pads and the output signal line edge pads are uniformly arranged at the same pitch.

또한, 본 발명의 다른 예에 의한 테이프 패키지용 반도체 칩은 상기 베이스 필름에 부착되는 제1 면 및 반대되는 제2 면을 갖는 칩 본체와, 상기 칩 본체의 제1 면의 둘레중 제1 길이에 위치하는 복수개의 입력 신호선 에지 패드들을 포함한다. 본 발명의 테이프 패키지용 반도체 칩은 상기 칩 본체 내부에 위치하고, 상기 입력 신호선 에지 패드와 연결되는 복수개의 정전기방출용 셀 패드들과, 상기 입력 신호선 에지 패드들이 위치하는 제1 길이의 양측으로 제2 길이만큼 이격되어 상기 칩 본체의 제1 면의 전체 둘레에 위치하는 복수개의 출력 신호선 에지 패드들을 포함하고, 상기 입력 신호선 에지 패드들과 출력 신호선 에지 패드들은 동일 피치로 균일하게 배열되어 구성된다.In addition, the semiconductor chip for tape package according to another embodiment of the present invention is a chip body having a first surface and a second surface opposite to the base film, and a first length of the circumference of the first surface of the chip body And a plurality of input signal line edge pads positioned. The semiconductor chip for tape package of the present invention is located inside the chip main body, and includes a plurality of electrostatic discharge cell pads connected to the input signal line edge pads and a second length on both sides of a first length of the input signal line edge pads. And a plurality of output signal line edge pads spaced by a length and positioned around the entire circumference of the first surface of the chip body, wherein the input signal line edge pads and the output signal line edge pads are uniformly arranged at the same pitch.

본 발명의 테이프 패키지용 반도체 칩은 입력 신호선 에지 패드들 및 출력 신호선 에지 패드들을 서로 동일 간격(피치)으로 균일하게 배열되고, 칩 본체의 내부에 복수개의 정전기방출용 셀 패드들을 설치하고, 상기 복수개의 정전기방출용 셀 패드들과 입력신호선 에지 패드들을 내부 금속 배선으로 연결한다. 이에 따라, 본 발명의 테이프 패키지용 반도체 칩은 테이프 패키지를 제조하는 과정에서 열에 의한 오정렬을 해결할 수 있고, 입력 신호선 에지 패드들이 차지하는 면적을 줄일 수 있어 칩 크기를 줄일 수 있다.In the semiconductor chip for tape package of the present invention, the input signal line edge pads and the output signal line edge pads are uniformly arranged at equal intervals (pitch), and a plurality of electrostatic discharge cell pads are provided inside the chip body. The electrostatic discharge cell pads and the input signal line edge pads are connected by internal metal wiring. Accordingly, the semiconductor chip for tape package of the present invention can solve the misalignment caused by heat in the process of manufacturing the tape package, and can reduce the area occupied by the input signal line edge pads, thereby reducing the chip size.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니고, 서로 다른 다양한 형태로 구현될 수 있다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention illustrated in the following may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below, but may be implemented in various different forms.

본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되거나 축소된 것이다. 이하, 본 발명의 테이프 패키지용 반도체 칩은 DDI(Display driver IC)에 주로 이용될 수 있으나, 다른 집적 회로 소자에도 이용할 수 있다. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions may be exaggerated or reduced for clarity. Hereinafter, the semiconductor chip for tape package of the present invention may be mainly used for a display driver IC (DDI), but may also be used for other integrated circuit devices.

도 3 및 도 4는 본 발명의 반도체 칩이 적용될 수 있는 테이프 패키지의 일 예를 도시한 평면도 및 단면도이다. 3 and 4 are a plan view and a cross-sectional view showing an example of a tape package to which the semiconductor chip of the present invention can be applied.

구체적으로, 테이프 패키지는 폴리이미드와 같은 유연성 재질의 베이스 필름(30, 베이스 기판) 위에 만들어진다. 베이스 필름(30)의 중앙부에는 테이프 패키지용 반도체 칩(32), 예컨대 DDI가 탑재된다. 상기 반도체 칩(32)은 상기 베이스 필름(30)에 부착되는 제1면(33a) 및 반대되는 제2면(33b)을 갖는 칩 본체(33)를 포함한다. 상기 칩 본체의 제1면의 둘레에는 입출력 신호선 에지 패드들(미도시) 및 그 상부에 범프(40)가 위치한다. Specifically, the tape package is made on a base film 30 (base substrate) made of a flexible material such as polyimide. In the center portion of the base film 30, a semiconductor chip 32 for tape package, for example, DDI, is mounted. The semiconductor chip 32 includes a chip body 33 having a first surface 33a attached to the base film 30 and a second surface 33b opposite thereto. Input / output signal line edge pads (not shown) and bumps 40 are disposed around the first surface of the chip body.

이에 따라, 상기 반도체 칩(32)의 일측, 즉 입력 신호선 에지 패드들(미도시)은 베이스 필름(30) 상에 형성된 동박 패턴(34) 및 범프(40)를 이용하여 사용시 구동회로기판, 예컨대 PCB 기판과 연결되는 입력 리드 배선(36)과 연결된다. 상기 반도체 칩(32)의 타측의 출력 신호선 에지 패드들(미도시)은 베이스 필름(30) 상에 형성된 동박 패턴(34) 및 범프(40)를 이용하여 사용시 글라스 패널(미도시)과 연결되는 출력 리드 배선(38)과 연결된다.Accordingly, one side of the semiconductor chip 32, that is, the input signal line edge pads (not shown) may be a driving circuit board, for example, using the copper foil pattern 34 and the bump 40 formed on the base film 30. The input lead wire 36 is connected to the PCB board. The output signal line edge pads (not shown) on the other side of the semiconductor chip 32 are connected to a glass panel (not shown) when using the copper foil pattern 34 and the bump 40 formed on the base film 30. It is connected to the output lead wiring 38.

도 5는 본 발명의 제1 실시예에 의한 테이프 패키지용 반도체 칩의 평면도이고, 도 6은 도 5의 부분 확대도이다.5 is a plan view of a semiconductor chip for tape packages according to a first embodiment of the present invention, and FIG. 6 is a partially enlarged view of FIG. 5.

구체적으로, 도 5 및 도 6은 도 3 및 도 4의 칩 본체(33)의 제1면(33a)의 평면을 나타낸 것이다. 본 발명의 반도체 칩(32)은 칩 본체(33)의 제1면(33)의 둘레(주변)를 따라 복수개의 입력 신호선 에지 패드들(52) 및 출력 신호선 에지 패드들(54)이 위치한다. Specifically, FIGS. 5 and 6 show planes of the first surface 33a of the chip body 33 of FIGS. 3 and 4. In the semiconductor chip 32 of the present invention, a plurality of input signal line edge pads 52 and output signal line edge pads 54 are positioned along a circumference (periphery) of the first surface 33 of the chip body 33. .

특히, 본 발명은 입력 신호선 에지 패드들(52) 및 출력 신호선 에지 패드들(54)이 서로 동일 간격(피치)으로 균일하게 배열되어 있다. 이에 따라, 본 발명은 열, 예컨대 300 내지 500℃의 툴(Tool)에 의해 반도체 칩(32) 상에 위치하는 범프(40)와 베이스 필름(30) 상의 동박 패턴을 접합하여 테이프 패키지를 제조하는 과정에서 열에 의한 오정렬(mis-alignment)을 해결한다. In particular, in the present invention, the input signal line edge pads 52 and the output signal line edge pads 54 are uniformly arranged at equal intervals (pitch) from each other. Accordingly, the present invention bonds the bump 40 positioned on the semiconductor chip 32 with the copper foil pattern on the base film 30 by heat, for example, a tool at 300 to 500 ° C. to manufacture a tape package. It solves the mis-alignment caused by heat.

그리고, 본 발명은 칩 본체(33)의 내부에 위치하는 복수개의 정전기방출용 셀 패드들(56)을 포함하고, 상기 복수개의 정전기방출용 셀 패드들(56)과 입력신호선 에지 패드들(52)은 반도체 칩(32)의 내부 금속 배선(64)으로 연결한다. 이에 따라, 본 발명은 입력 신호선 에지 패드들(52)이 차지하는 면적을 줄일 수 있어 반도체 칩(32)의 크기를 줄이는데 유리하다.In addition, the present invention includes a plurality of electrostatic discharge cell pads 56 positioned inside the chip body 33, and the plurality of electrostatic discharge cell pads 56 and input signal line edge pads 52. ) Is connected to the internal metal wire 64 of the semiconductor chip 32. Accordingly, the present invention can reduce the area occupied by the input signal line edge pads 52 and is advantageous in reducing the size of the semiconductor chip 32.

다시 도 5 및 도 6을 참조하여, 본 발명의 테이프 패키지용 반도체 칩을 보 다 상세하게 설명한다. 구동회로 기판, 예컨대 PCB 기판과 연결될 수 있는 입력 신호선 에지 패드들(52)이 칩 본체(33)의 둘레 일부에 동일 피치로 균일하게 배열되어 있다. 즉, 상기 입력 신호선 에지 패드들(52)은 칩 본체(33)의 제1면의 둘레중 제1 길이(C1)에 위치한다. 상기 입력 신호선 에지 패드들(52)은 도 2의 종래의 입력 신호선 에지 패드들(14)과 비교하여 약 반수인 약 60개가 설치되어 있다. 상기 입력 신호선 에지 패드들(52)의 수는 사용시 구동 회로 기판과 접속되는 수만큼 설치한다. 5 and 6, the semiconductor chip for tape package of the present invention will be described in more detail. Input signal line edge pads 52, which may be connected to a driving circuit board, for example, a PCB board, are uniformly arranged at the same pitch around a portion of the chip body 33. That is, the input signal line edge pads 52 are positioned at the first length C1 of the circumference of the first surface of the chip body 33. The input signal line edge pads 52 are about half the number of the input signal line edge pads 14 of FIG. 2. The number of the input signal line edge pads 52 is provided as many as connected to the driving circuit board in use.

입력 신호선 에지 패드들(52)이 위치하는 제1 길이(C1)의 양측으로 제2 길이(D1)만큼 이격되어 복수개의 출력 신호선 에지 패드들(54), 예컨대 640개가 동일 피치로 균일하게 배열되어 있다. 즉, 상기 출력 신호선 에지 패드들(54), 약 640개 정도의 출력 신호선 에지 패드들(54)은 칩 본체(33)의 제1면(33a)중 상기 입력 신호선 에지 패드들(52)을 제외한 둘레 일부에 균일하게 배열되어 있다. The plurality of output signal line edge pads 54, for example, 640 are uniformly arranged at the same pitch, spaced apart by a second length D1 to both sides of the first length C1 at which the input signal line edge pads 52 are located. have. In other words, the output signal line edge pads 54, about 640 output signal line edge pads 54, except for the input signal line edge pads 52 of the first surface 33a of the chip body 33. It is uniformly arranged in a part of the circumference.

상기 칩 본체(33) 내부에는 복수개의 정전기방출용 셀 패드(56), 예컨대 120개가 설치되어 있다. 상기 입력 신호선 에지 패드들(52)은 칩 본체(33) 내부에 위치하는 정전기방출용 셀 패드(56)와 내부 금속 배선(64)으로 연결된다. 특히, 본 발명의 제1 실시예에 있어서 상기 제1 길이(C1)에 배열되고 구동 회로 기판과 연결되는 상기 입력 신호선 에지 패드들(52)의 수, 예컨대 60개는 상기 정전기방출용 셀 패드들(56)의 수, 예컨대 120개보다 작게 구성된다. 상기 입력 신호선 에지 패드들(52)이 배열되는 제1 길이(C1)는 상기 이격거리 제2 길이(D1)보다 작게 구성한다.The chip body 33 is provided with a plurality of electrostatic discharge cell pads 56, for example 120. The input signal line edge pads 52 are connected to the electrostatic discharge cell pad 56 positioned inside the chip body 33 by an internal metal wire 64. In particular, in the first embodiment of the present invention, the number of the input signal line edge pads 52 arranged at the first length C1 and connected to the driving circuit board, for example, 60 is the electrostatic discharge cell pads. The number 56 is, for example, smaller than 120. The first length C1 in which the input signal line edge pads 52 are arranged is smaller than the separation distance second length D1.

그리고, 정전기방출용 셀 패드(56)중 전원 패드(60)인 경우는 도 6에 도시한 바와 같이 4개의 패드를 내부 금속 배선(62)으로 연결하여 쇼트시키고, 입력 신호선 에지 패드중 하나의 입력 신호선 에지 패드(52)와 연결할 수 도 있다. 상기 정전기방출용 셀 패드(56)를 거쳐 외부의 입력 신호가 반도체 칩(32)에 입력되거나, 반도체 칩(32)으로부터 출력신호가 출력된다.  In the case of the power pad 60 among the electrostatic discharge cell pads 56, the four pads are shorted by connecting the four pads to the internal metal wiring 62 as shown in FIG. 6, and one of the input signal line edge pads is shorted. It may also be connected to the signal line edge pad 52. An external input signal is input to the semiconductor chip 32 via the electrostatic discharge cell pad 56, or an output signal is output from the semiconductor chip 32.

이와 같이 본 발명은 종래 기술의 입력 신호선 에지 패드(14)를 칩 본체(33) 내의 정전기방출용 셀 패드(56)로 이동하고, 상기 칩 본체(33)의 둘레에 구동 회로 기판과 연결되는 입력 신호선 에지 패드(52)를 균일하게 형성한다. 이에 따라, 본 발명은 테이프 패키지를 제조하는 과정에서 열에 의한 오정렬을 방지하고, 입력 신호선 에지 패드들(52)이 차지하는 면적(거리, C1)을 줄일 수 있어 반도체 칩(32)의 크기를 줄이는데 유리하다. As described above, the present invention moves the input signal line edge pad 14 of the prior art to the electrostatic discharge cell pad 56 in the chip body 33 and is connected to the driving circuit board around the chip body 33. The signal line edge pad 52 is formed uniformly. Accordingly, the present invention is advantageous in reducing the size of the semiconductor chip 32 by preventing misalignment due to heat in the process of manufacturing the tape package and reducing the area (distance C1) occupied by the input signal line edge pads 52. Do.

도 7은 본 발명의 제2 실시예에 의한 테이프 패키지용 반도체 칩의 평면도이다. 7 is a plan view of a semiconductor chip for tape packages according to a second embodiment of the present invention.

구체적으로, 도 7에서는 편의상 정전기 방출용 셀 패드들(56)을 도시하지 않는다. 그리고, 본 발명의 제2 실시예에 의한 테이프 패키지용 반도체 칩(32)은 입력 신호선 에지 패드들(52)의 수, 예컨대 120개를 정전기 방출용 셀 패드들의 수, 예컨대 120개와 동일하게 구성하는 것을 제외하고는 제1 실시예와 동일하다. Specifically, FIG. 7 does not show the electrostatic discharge cell pads 56 for convenience. The semiconductor chip 32 for a tape package according to the second embodiment of the present invention is configured such that the number of input signal line edge pads 52, for example, 120 is equal to the number of electrostatic discharge cell pads, for example, 120. Except that, the same as in the first embodiment.

보다 상세하게, 본 발명의 제2 실시예에 의한 반도체 칩(32)은 도 5의 제1 길이(C1)보다 큰 제1 길이(C2)를 구비하고, 제2 길이(D1)보다 작은 제2 길이(D2)를 구비한다. 이에 따라, 본 발명의 제2 실시예에 의한 반도체 칩(32)에서, 상기 입력 신호선 에지 패드들(52)이 배열되는 제1 길이(C2)는 상기 이격거리 제2 길이(D2)보다 크게 구성된다. 이와 같이 구성될 경우, 이격거리(D2)가 줄지만 여전히 종래 기술과 비교하여 반도체 칩(32)의 크기를 줄일 수 있고, 테이프 패키지 조립시 오정열을 방지할 수 있다. More specifically, the semiconductor chip 32 according to the second embodiment of the present invention has a first length C2 larger than the first length C1 of FIG. 5 and a second smaller than the second length D1. It has a length D2. Accordingly, in the semiconductor chip 32 according to the second embodiment of the present invention, the first length C2 on which the input signal line edge pads 52 are arranged is larger than the separation distance second length D2. do. In this configuration, the separation distance D2 is reduced, but the size of the semiconductor chip 32 can still be reduced as compared with the prior art, and misalignment can be prevented when assembling the tape package.

상술한 바와 같이, 본 발명의 테이프 패키지용 반도체 칩은 입력 신호선 에지 패드들 및 출력 신호선 에지 패드들을 서로 동일 간격(피치)으로 균일하게 배열되어 테이프 패키지를 제조하는 과정에서 열에 의한 오정렬을 해결할 수 있다.As described above, the semiconductor chip for tape package of the present invention is uniformly arranged at equal intervals (pitch) of the input signal line edge pads and the output signal line edge pads to solve the misalignment caused by heat in the process of manufacturing the tape package. .

또한, 본 발명의 테이프 패키지용 반도체 칩은 칩 본체의 내부에 복수개의 정전기방출용 셀 패드들을 설치하고, 상기 복수개의 정전기방출용 셀 패드들과 입력신호선 에지 패드들을 내부 금속 배선으로 연결한다. 이에 따라, 본 발명은 입력 신호선 에지 패드들이 차지하는 면적을 줄일 수 있어 반도체 칩의 크기를 줄일 수 있다.In addition, the semiconductor chip for tape package of the present invention is provided with a plurality of electrostatic discharge cell pads in the chip body, and connects the plurality of electrostatic discharge cell pads and the input signal line edge pads with an internal metal wiring. Accordingly, the present invention can reduce the area occupied by the input signal line edge pads, thereby reducing the size of the semiconductor chip.

Claims (11)

베이스 필름 상에 실장되는 테이프 패키지용 반도체 칩에 있어서,In the semiconductor chip for tape package mounted on a base film, 상기 베이스 필름에 부착되는 제1 면 및 반대되는 제2 면을 갖는 칩 본체; A chip body having a first surface and a second surface opposite to the base film; 상기 칩 본체의 제1 면의 둘레에 위치하는 복수개의 입력 신호선 에지 패드들;A plurality of input signal line edge pads positioned around a first surface of the chip body; 상기 칩 본체 내부에 위치하고, 상기 입력 신호선 에지 패드와 연결되는 복수개의 정전기방출용 셀 패드들; 및 A plurality of electrostatic discharge cell pads positioned inside the chip body and connected to the input signal line edge pads; And 상기 칩 본체의 제1 면의 둘레에 위치하는 복수개의 출력 신호선 에지 패드들을 포함하고, 상기 입력 신호선 에지 패드들과 출력 신호선 에지 패드들은 동일 피치로 균일하게 배열되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.And a plurality of output signal line edge pads positioned around the first surface of the chip body, wherein the input signal line edge pads and the output signal line edge pads are uniformly arranged at the same pitch. . 제1항에 있어서, 상기 입력 신호선 에지 패드들과 상기 정전기방출용 셀 패드들은 내부 금속 배선으로 연결되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.The semiconductor chip of claim 1, wherein the input signal line edge pads and the electrostatic discharge cell pads are connected by internal metal wires. 제1항에 있어서, 상기 입력 신호선 에지 패드들은 구동회로기판과 연결되며, 상기 입력 신호선 에지 패드들의 수는 상기 구동 회로 기판과 접속되는 수만큼 배치되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.The semiconductor chip of claim 1, wherein the input signal line edge pads are connected to a driving circuit board, and the number of the input signal line edge pads is arranged to be connected to the driving circuit board. 제1항에 있어서, 상기 정전기방출용 셀 패드들중 일부는 칩 본체 내에서 쇼트시켜 상기 입력 신호선 에지 패드들중 어느 하나와 연결되는 것을 특징으로 하는 테이프 패키지용 반도체 칩. The semiconductor chip of claim 1, wherein some of the electrostatic discharge cell pads are shorted in a chip body and connected to any one of the input signal line edge pads. 베이스 필름 상에 실장되는 테이프 패키지용 반도체 칩에 있어서,In the semiconductor chip for tape package mounted on a base film, 상기 베이스 필름에 부착되는 제1 면 및 반대되는 제2 면을 갖는 칩 본체; A chip body having a first surface and a second surface opposite to the base film; 상기 칩 본체의 제1 면의 둘레중 제1 길이에 위치하는 복수개의 입력 신호선 에지 패드들;A plurality of input signal line edge pads positioned at a first length of a circumference of a first surface of the chip main body; 상기 칩 본체 내부에 위치하고, 상기 입력 신호선 에지 패드와 연결되는 복수개의 정전기방출용 셀 패드들; 및 A plurality of electrostatic discharge cell pads positioned inside the chip body and connected to the input signal line edge pads; And 상기 입력 신호선 에지 패드들이 위치하는 제1 길이의 양측으로 제2 길이만큼 이격되어 상기 칩 본체의 제1 면의 전체 둘레에 위치하는 복수개의 출력 신호선 에지 패드들을 포함하고, A plurality of output signal line edge pads spaced apart from each other by a second length to both sides of a first length at which the input signal line edge pads are positioned and located around the entirety of the first surface of the chip body; 상기 입력 신호선 에지 패드들과 출력 신호선 에지 패드들은 동일 피치로 균일하게 배열되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.And the input signal line edge pads and the output signal line edge pads are uniformly arranged at the same pitch. 제5항에 있어서, 상기 정전기방출용 셀 패드들은 내부 금속 배선으로 연결되고, 상기 제1 길이에 배열되고 구동 회로 기판과 연결되는 상기 입력 신호선 에지 패드들의 수는 상기 정전기방출용 셀 패드들의 수보다 작게 구성되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.The number of the input signal line edge pads of claim 5, wherein the electrostatic discharge cell pads are connected by an internal metal line, and are arranged at the first length and connected to a driving circuit board, respectively. A semiconductor chip for a tape package, characterized by being small. 제6항에 있어서, 상기 입력 신호선 에지 패드들이 배열되는 제1 길이는 상기 이격거리 제2 길이보다 작은 것을 특징으로 하는 테이프 패키지용 반도체 칩.The semiconductor chip of claim 6, wherein the first length of the input signal line edge pads is smaller than the second length of the separation distance. 제5항에 있어서, 상기 제1 길이에 배열되는 상기 입력 신호선 에지 패드들의 수는 상기 정전기방출용 셀 패드들의 수와 동일하게 구성되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.6. The semiconductor chip of claim 5, wherein the number of the input signal line edge pads arranged in the first length is equal to the number of the electrostatic discharge cell pads. 제8항에 있어서, 상기 입력 신호선 에지 패드들이 배열되는 제1 길이는 상기 이격거리 제2 길이보다 큰 것을 특징으로 하는 테이프 패키지용 반도체 칩.The semiconductor chip of claim 8, wherein the first length of the input signal line edge pads is greater than the second length of the separation distance. 제5항에 있어서, 상기 입력 신호선 에지 패드들은 구동회로기판과 연결되며, 상기 입력 신호선 에지 패드들의 수는 상기 구동 회로 기판과 접속되는 수만큼 배치되는 것을 특징으로 하는 테이프 패키지용 반도체 칩.The semiconductor chip of claim 5, wherein the input signal line edge pads are connected to a driving circuit board, and the number of the input signal line edge pads is arranged to be connected to the driving circuit board. 제5항에 있어서, 상기 정전기방출용 셀 패드들중 일부는 칩 본체 내에서 쇼트시켜 상기 입력 신호선 에지 패드들중 어느 하나와 연결되는 것을 특징으로 하는 테이프 패키지용 반도체 칩. 6. The semiconductor chip of claim 5, wherein some of the electrostatic discharge cell pads are shorted in a chip body and connected to any one of the input signal line edge pads.
KR1020060066199A 2006-07-14 2006-07-14 Semiconductor chip for tape package KR20080006890A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060066199A KR20080006890A (en) 2006-07-14 2006-07-14 Semiconductor chip for tape package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060066199A KR20080006890A (en) 2006-07-14 2006-07-14 Semiconductor chip for tape package

Publications (1)

Publication Number Publication Date
KR20080006890A true KR20080006890A (en) 2008-01-17

Family

ID=39220496

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066199A KR20080006890A (en) 2006-07-14 2006-07-14 Semiconductor chip for tape package

Country Status (1)

Country Link
KR (1) KR20080006890A (en)

Similar Documents

Publication Publication Date Title
US7329597B2 (en) Semiconductor chip and tab package having the same
KR100475618B1 (en) Semiconductor device
US6593662B1 (en) Stacked-die package structure
TWI401778B (en) Semiconductor chip package
KR20020060558A (en) Semiconductor device
KR20020018058A (en) Semiconductor device
US20080073786A1 (en) Semiconductor device and method of manufacturing the same
US20110068445A1 (en) Chip package and process thereof
US7256480B2 (en) Lead frame package structure with high density of lead pins arrangement
WO2024120485A1 (en) Flexible circuit board, chip-on-film packaging structure, and display apparatus
US12027450B2 (en) Electronic device and electronic device mounting structure
US8102046B2 (en) Semiconductor device and method of manufacturing the same
US9666510B2 (en) Dual row quad flat no-lead semiconductor package
KR20070076188A (en) Semiconductor chip package attached electronic device and integrated circuit module having the same
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
US5708295A (en) Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
KR100752011B1 (en) A package strip format and its array
KR20080006890A (en) Semiconductor chip for tape package
KR100207902B1 (en) Multi chip package using lead frame
JP3659872B2 (en) Semiconductor device
KR100235107B1 (en) Tab package
US20050161792A1 (en) Junction member and multichip package using same
CN219513089U (en) Chip package
CN221264064U (en) Flexible circuit board and film flip chip packaging structure
US20070164395A1 (en) Chip package with built-in capacitor structure

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination