KR20080005818A - Method for manufacturing printed circuit board and printed circuit board manufactured by the same - Google Patents
Method for manufacturing printed circuit board and printed circuit board manufactured by the same Download PDFInfo
- Publication number
- KR20080005818A KR20080005818A KR1020060064639A KR20060064639A KR20080005818A KR 20080005818 A KR20080005818 A KR 20080005818A KR 1020060064639 A KR1020060064639 A KR 1020060064639A KR 20060064639 A KR20060064639 A KR 20060064639A KR 20080005818 A KR20080005818 A KR 20080005818A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- forming
- window slit
- window
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 인쇄 회로기판의 윈도우 슬릿 형성하기 위한 공정 중 베이스에 회로패턴을 형성시키기 위한 마스크의 형성과정을 나타내는 단면도이다. 1 is a cross-sectional view illustrating a process of forming a mask for forming a circuit pattern on a base during a process of forming a window slit of a printed circuit board according to an exemplary embodiment of the present invention.
도 2는 도 1에 도시된 마스크를 이용하여 베이스에 회로패턴이 형성된 상태를 나타내는 단면도이다. FIG. 2 is a cross-sectional view illustrating a state in which a circuit pattern is formed on a base by using the mask shown in FIG. 1.
도 3은 도 2에 도시된 회로패턴이 형성된 베이스의 상부에 다른 마스크를 형성시켜 윈도우 슬릿 형성 부재를 형성시키는 과정을 나타내는 단면도이다. 3 is a cross-sectional view illustrating a process of forming a window slit forming member by forming another mask on an upper portion of a base on which the circuit pattern shown in FIG. 2 is formed.
도 4는 도 3에 의해 윈도우 슬릿 형성 부재가 형성된 상태를 나타내는 단면도이다. 4 is a cross-sectional view illustrating a state in which a window slit forming member is formed by FIG. 3.
도 5는 인쇄 회로기판 기초 부재를 형성하는 과정 중 하나로 도 2에 도시된 것과 같이 회로패턴이 형성된 베이스와 도 4에 도시된 것과 같이 회로패턴과 윈도우 슬릿 형성 부재가 형성된 베이스를 합착시킨 상태를 나타내는 단면도이다. FIG. 5 illustrates a state in which a base with a circuit pattern as shown in FIG. 2 and a base with a circuit pattern as shown in FIG. 4 are bonded together as one of processes of forming a printed circuit board base member. It is a cross section.
도 6은 인쇄 회로기판 기초 부재를 형성하는 과정 중 하나로 베이스를 제거한 후에 베이스가 배치된 위치에 일부 회로패턴이 노출되도록 절연막이 형성된 상 태를 나타내는 단면도이다. FIG. 6 is a cross-sectional view illustrating an insulating layer formed so that a part of a circuit pattern is exposed at a position where a base is disposed after removing a base as one of processes of forming a printed circuit board base member.
도 7은 절연물질에 의해 분리된 회로패턴을 전기적으로 연결시키기 위하여 비아가 형성된 상태를 나타내는 단면도이다. 7 is a cross-sectional view illustrating a via formed to electrically connect a circuit pattern separated by an insulating material.
도 8은 윈도우 슬릿 형성 부재를 제거하기 위하여 또 다른 마스크를 형성시킨 상태를 나타내는 단면도이다. 8 is a cross-sectional view showing a state in which another mask is formed to remove the window slit forming member.
도 9는 윈도우 슬릿 형성 부재를 제거하여 윈도우 슬릿이 형성된 인쇄 회로기판의 구조를 나타내는 단면도이다. 9 is a cross-sectional view illustrating a structure of a printed circuit board on which a window slit is formed by removing the window slit forming member.
도 10은 도 9에 도시된 인쇄 회로기판의 평면도이다. FIG. 10 is a plan view of the printed circuit board of FIG. 9.
도 11은 도 9에 도시된 인쇄 회로기판에 소자가 장착되어 배선된 상태를 나타내는 단면도이다. FIG. 11 is a cross-sectional view illustrating a state in which elements are mounted and wired to the printed circuit board illustrated in FIG. 9.
도 12는 본 발명의 일 실시예에 따른 인쇄 회로기판의 제조방법를 나타내는 흐름도이다. 12 is a flowchart illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention.
도 13은 도 12에 도시된 공정 중 인쇄 회로기판 기초 부재를 형성시키는 과정을 구체적으로 나타낸 흐름도이다. FIG. 13 is a flowchart specifically illustrating a process of forming a printed circuit board foundation member during the process illustrated in FIG. 12.
*도면의 주요 부분에 대한 설명** Description of the main parts of the drawings *
10 ... 제 1 베이스 10-1 ... 제 2 베이스10 ... first base 10-1 ... second base
11 ... 제 1 회로패턴 11-1 ... 제 2 회로패턴 11 ... first circuit pattern 11-1 ... second circuit pattern
12 ... 윈도우 슬릿 형성 부재 12-1 ... 윈도우 슬릿12 ... window slit forming member 12-1 ... window slit
13 ... 절연 부재 14 ... 제 1 절연막13 ...
14-1 ... 제 2 절연막 15 ... 비아(Via)14-1 ... Second
20,30 ... 마스크 40 ... 제 1 마스크20,30
40-1 ... 제 2 마스크 100 ... 인쇄 회로기판40-1 ...
100a,100b,100c,100d ... 인쇄 회로기판 기초 부재100a, 100b, 100c, 100d ... printed circuit board foundation member
110 ... 소자 111 ... 연결선110
본 발명은 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에 의해 제조된 인쇄 회로기판에 관한 것이다. The present invention relates to a printed circuit board manufactured by a method of manufacturing a printed circuit board and a method of manufacturing a printed circuit board.
일반적으로 PCB(Printed Circuit Board)라 불리 우는 인쇄 회로기판은 배선이 집적되어 다양한 소자들이 실장 되거나 소자 간의 전기적 연결이 가능하도록 구성되는 부품이다. A printed circuit board, generally called a printed circuit board (PCB), is a component that is configured to allow various devices to be mounted or to make an electrical connection between devices due to integrated wiring.
기술의 발전에 따라 다양한 형태와 다양한 기능을 갖게 되는 인쇄 회로기판이 제조되고 있고, 이러한 종류의 인쇄 회로기판 중에는 램(Ram), 메인보드, 랜 카드 등과 같은 인쇄 회로기판이 생산되고 있다. 특히 램과 같이 고속의 연산 성능이 요구되는 제품들은 전송 속도를 더욱 증가시키기 위하여 기존의 리드 프레임(Lead Frame)을 대체하게 되는 보드 온 칩(Board On Chip : BOC)을 이용하는 제품이 상용화되고 있다. BACKGROUND ART With the development of technology, printed circuit boards having various shapes and functions have been manufactured. Among these types of printed circuit boards, printed circuit boards such as RAM, main board, LAN card, etc. have been produced. In particular, products that require high computational performance, such as RAM, have been commercialized using board-on-chip (BOC), which replaces a conventional lead frame to further increase transmission speed.
상기 BOC는 인쇄 회로기판에 일 회로패턴으로부터 다른 일 회로패턴에 이르는 관통구멍으로 형성되는 윈도우 슬릿(Window Slit)을 형성시키고, 상기 윈도우 슬릿에 인쇄 회로기판과 함께 회로를 구성하게 되는 소자를 장착하여 인쇄 회로기판관 소자가 전기적으로 연결될 수 있도록 구성된다. 이와 같이 구성되는 BOC는 인쇄 회로기판의 소자가 장착될 영역에 관통구멍(즉, 윈도우 슬릿)을 형성시켜야만 하는데, 이와 같은 윈도우 슬릿을 형성시키기 위해서, 종래에는 라우팅 가공 방식 또는 금형을 이용한 펀칭 가공 방식 등이 이용되고 있다. The BOC forms a window slit formed in the printed circuit board as a through hole from one circuit pattern to another circuit pattern, and mounts a device that forms a circuit together with the printed circuit board in the window slit. The printed circuit board element is configured to be electrically connected. The BOC configured as described above has to form a through hole (i.e., window slit) in the area where the device of the printed circuit board is to be mounted. In order to form such a window slit, conventionally, a routing processing method or a punching processing method using a mold Etc. are used.
그러나, 윈도우 슬릿을 형성시키기 위한 이들 가공 방식은 모두가 아래와 같은 문제점을 가지고 있다. 즉, 라우팅 가공 방식에 의하면, 소자와의 배선을 위해서 윈도우 슬릿의 테두리에 인접하여 형성되는 회로패턴이 고속으로 회전하는 라우터 비트에 의해 버르(Burr)가 발생되는 문제점이 있다. 이와 같이 발생 되는 버르는 배선의 불량을 유발하게 되고, 또한 주변 회로패턴과 전기적인 쇼트를 유발시키는 문제를 일으키기도 한다. 따라서, 종래에는 라우팅 가공 방식에 의해 윈도우 슬릿을 형성시키는 과정에서 발생 되는 버르를 제거하기 위하여 필수적으로 쉐이빙 라우팅 과정(일종의 연마 공정)을 거쳐야만 한다. However, all of these processing methods for forming window slits have the following problems. That is, according to the routing processing method, there is a problem in that a burr is generated by a router bit in which a circuit pattern formed adjacent to the edge of the window slit rotates at high speed for wiring with an element. The burrs generated as described above may cause wiring defects, and may also cause a problem of causing electrical shorts and peripheral circuit patterns. Therefore, in the related art, in order to remove burrs generated in the process of forming the window slit by the routing processing method, the shaving routing process (a kind of polishing process) must be performed.
또한, 금형을 이용한 펀칭 가공 방식의 경우에 있어서는 펀칭에 의해서도 소자와의 배선을 위해서 윈도우 슬릿의 테두리에 인접하여 형성되는 회로패턴이 말끔하게 절삭되지 않기 때문에 펀칭 가공 공정에 의해서도 버르(Burr)가 발생 되는 문제점이 있다. 위에서 설명한 바와 같이 발생 된 버르는 배선의 불량을 유발하게 되고, 또한 주변 회로패턴과 전기적인 쇼트를 유발시키는 문제를 일으키기도 한다. 따라서, 펀칭 가공 방식에 있어서도 윈도우 슬릿을 형성시키는 과정에서 발생 되는 버르를 제거하기 위하여 필수적으로 쉐이빙 라우팅 과정(일종의 연마 공정)을 거쳐 야만 한다. In addition, in the case of the punching processing method using a die, a burr is generated even by the punching process because the circuit pattern formed adjacent to the edge of the window slit is not neatly cut for wiring with the device even by the punching. There is a problem. The burr generated as described above may cause wiring defects, and may also cause a problem of causing electrical shorts and peripheral circuit patterns. Therefore, even in the punching method, the shaving routing process (a kind of polishing process) must be performed in order to remove burrs generated in the process of forming the window slit.
또한, 금형을 이용한 펀칭 가공의 경우에는 구비되어야 하는 금형이 매우 고가이고, 금형과 회로패턴과의 공차를 미세하게 조절해야하는 번거로움이 발생하게 된다. 더욱이 펀칭 공차는 윈도우 슬릿과 회로패턴과의 공차를 더욱 크게 발생시키게 되기 때문에 배선의 불량은 더욱 커질 수 있게 된다. In addition, in the case of punching processing using a mold, the mold to be provided is very expensive, and the trouble of finely adjusting the tolerance between the mold and the circuit pattern occurs. In addition, the punching tolerance causes a larger tolerance between the window slit and the circuit pattern, so that the wiring defect can be increased.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로 그 일 목적은 윈도우 슬릿의 테두리에 인접한 회로패턴에 버르 등과 같은 배선의 불량 요인이 발생되지 않도록 하면서 윈도우 슬릿을 형성시키고자 하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to solve the above problems, and an object thereof is to form a window slit while preventing a defective factor such as burrs from occurring in a circuit pattern adjacent to the edge of the window slit.
본 발명의 다른 일 목적은 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿의 가공시 윈도우 슬릿과 회로패턴 간의 공차를 최소화 할 수 있도록 하는 것이다. Another object of the present invention is to minimize the tolerance between the window slit and the circuit pattern when processing the window slit formed on the printed circuit board of the board on chip (Board On Chip) structure.
본 발명의 또 다른 일 목적은 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿을 보다 간단한 공정을 통해 형성시킬 수 있도록 하는 데에 있다. Yet another object of the present invention is to provide a window slit formed on a printed circuit board having a board on chip structure through a simpler process.
본 발명의 또 다른 일 목적은 보다 저가의 공정을 통해 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿을 형성시킬 수 있도록 하는 데에 있다. Yet another object of the present invention is to provide a window slit formed on a printed circuit board having a board on chip structure through a lower cost process.
본 발명은 상기와 같은 문제들을 해결하고 동시에 본 발명에 따른 목적들을 이루기 위한 인쇄 회로기판의 제조방법과 상기 제조방법에 의해 제조된 인쇄 회로기판을 제공한다. The present invention provides a method of manufacturing a printed circuit board and a printed circuit board manufactured by the method for solving the above problems and at the same time achieving the objects according to the present invention.
본 발명의 일 실시 형태에 따른 인쇄 회로기판의 제조방법은 적어도 둘 이상의 베이스 일 면에 인쇄 회로기판의 제어회로를 구성하기 위한 회로패턴을 형성한 후에 상기 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿의 형성을 위하여 윈도우 슬릿 기초 부재를 형성하는 단계와; 인쇄 회로기판의 기초 부재를 형성시키는 과정에서 회로패턴과 인쇄 회로기판에 장착되는 소자 간의 배선을 위한 윈도우 슬릿 기초부재를 제거하여 윈도우 슬릿을 형성시키는 단계를 포함할 수 있다. In the method of manufacturing a printed circuit board according to an embodiment of the present invention, a circuit pattern for forming a control circuit of a printed circuit board is formed on at least one surface of at least two bases, and thereafter, between the circuit pattern and an element mounted on the printed circuit board. Forming a window slit base member for forming a window slit for wiring; In the process of forming the base member of the printed circuit board, the method may include forming the window slit by removing the window slit base member for wiring between the circuit pattern and the device mounted on the printed circuit board.
또한, Z본 발명의 다른 일 실시 형태에 따른 인쇄 회로기판은 위에서 설명한 기술적 특징을 포함할 수 있게 된다. 이와 같은 인쇄 회로기판은 회로패턴을 보호하기 위한 절연막과 상기 절연막의 일부 영역이 개방되어 회로패턴 중 일 부 영역이 외부로 노출되도록 형성되고, 컨택 부재(contact member)가 개방되는 다수개의 층으로 구성되는 회로 패턴들 사이에 각 층의 회로패턴이 서로 전기적으로 분리되도록 유전체가 적층되며, 상기 유전체에 의해 절연되는 상태로 상기 각 층간 회로 패턴의 전기적 연결을 위한 비아 및 소자의 장착을 위하여 관통되는 상태의 윈도우 슬릿을 포함하는 인쇄 회로기판으로 상기 소자의 장착을 위하여 형성되는 윈도우 슬릿이 위의 방법에 의해 형성될 수 있다. In addition, the printed circuit board Z according to another embodiment of the present invention may include the technical features described above. Such a printed circuit board is formed of an insulating layer for protecting a circuit pattern and a plurality of layers in which a portion of the insulating layer is opened to expose a portion of the circuit pattern to the outside, and a contact member is opened. Dielectrics are laminated so that the circuit patterns of each layer are electrically separated from each other between the circuit patterns, and are insulated by the dielectric and penetrated for mounting vias and devices for electrical connection of the circuit patterns between the layers. A window slit formed for mounting of the device to a printed circuit board including a window slit of may be formed by the above method.
여기서, 인쇄 회로기판의 기초 부재를 형성시키는 과정은 회로패턴이 서로 마주하도록 절연체를 이용하여 둘 이상의 베이스를 합착시키는 단계와; 베이스를 제거하고 베이스가 존재하던 위치에 절연막을 형성시키는 단계와; 서로 마주하도록 형성되는 양측의 회로패턴이 전기적으로 연결되도록 비아를 형성시키는 단계를 포함할 수도 있다. Here, the process of forming the base member of the printed circuit board includes the steps of bonding the two or more bases using an insulator so that the circuit patterns face each other; Removing the base and forming an insulating film where the base was present; The method may include forming vias so that circuit patterns on both sides formed to face each other are electrically connected to each other.
그리고, 윈도우 슬릿 기초 부재의 형성은 레지스트 물질로 형성되는 마스크를 이용하여 증착 또는 도금 과정을 거쳐 형성시킬 수도 있고, 또는, 레지스트 물질로 형성되는 마스크를 이용하여 마스크로 이용되는 레지스트 물질과는 다른 물질로 제거되는 다른 레지스트 물질로 형성시킬 수도 있다. The window slit base member may be formed through a deposition or plating process using a mask formed of a resist material, or may be formed of a material different from a resist material used as a mask using a mask formed of a resist material. It may also be formed from another resist material which is removed.
여기서, 윈도우 슬릿 기초 부재를 증착 또는 도금 과정을 통해 형성시키는 경우에는 윈도우 슬릿 기초 부재의 제거시 에칭과정을 통해 제거시킬 수도 있으며, 이때, 윈도우 슬릿 기초 부재를 증착 또는 도금과 에칭을 할 수 있는 금속을 이용할 수도 있다. 그리고, 이와 같은 금속으로 구리를 이용할 수도 있다. In this case, when the window slit base member is formed through the deposition or plating process, the window slit base member may be removed through the etching process. In this case, the window slit base member may be deposited or plated and etched. Can also be used. And copper can also be used as such a metal.
또한, 윈도우 기초 부재는 비아를 형성시키기 전 또는 비아를 형성시킨 후에 제거시켜 윈도우 슬릿을 형성시킬 수도 있다. The window foundation member may also be removed before or after forming the vias to form window slits.
회로패턴 중 일부 영역이 소자 또는 다른 인쇄 회로기판과의 전기적 연결을 위하여 일 측면이 외부에 노출되도록 절연부재에 묻히는 상태로 형성시킬 수도 있다. Some areas of the circuit pattern may be formed so as to be buried in the insulating member so that one side thereof is exposed to the outside for electrical connection with the device or another printed circuit board.
그리고, 윈도우 슬릿을 통해 어느 일 측의 회로패턴과 소자 간에 전기적 연결을 위한 배선을 하여 인쇄 회로기판에 소자를 장착시킬 수도 있다. In addition, the device may be mounted on the printed circuit board by wiring for electrical connection between the circuit pattern of any one side through the window slit.
상기와 같은 본 발명의 특징들에 대한 이해를 돕기 위하여 이하 본 발명의 실시예들을 통해 본 발명에 따른 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제 조 방법에 의해 제조된 인쇄 회로기판을 설명한다. Hereinafter, the printed circuit board manufactured by the method of manufacturing the printed circuit board and the method of manufacturing the printed circuit board according to the present invention will be described through the embodiments of the present invention to help the understanding of the features of the present invention as described above. .
이하 설명되는 실시예들에 의해 본 발명이 제한되는 것이 아니라 아래 설명되는 실시예들과 같이 본 발명이 실시될 수 있다는 것을 일 예로 하여 설명한 것이다. 즉, 본 발명은 아래 설명된 실시예를 통해 본 발명의 요지 범위 내에서 다양한 변형 실시가 가능하며, 이러한 변형 실시예는 본 발명의 요지 범위 내에 속한다 할 것이다. The present invention is not limited by the embodiments described below, but the present invention can be implemented as an example as described below. That is, the present invention may be modified in various ways within the scope of the present invention through the embodiments described below, and such modified embodiments fall within the scope of the present invention.
이하 설명되는 실시예의 이해를 돕기 위하여 첨부된 도면에 기재된 부호에 있어서, 각 실시예에서 동일한 작용을 하게 되는 구성요소 중 관련된 구성요소는 동일 연장 선상의 숫자로 표기하였다. In order to help the understanding of the embodiments described below, in the reference numerals described in the accompanying drawings, among the components that will act the same in each embodiment, the related components are denoted by the same extension line numbers.
그리고, 이하 설명되는 실시예는 본 발명의 기술적인 특징을 이해시키기에 가장 적합한 실시예들을 기초로 하여 설명될 것이다. 또한, 이하 설명되는 실시예에서는 복층의 구조를 갖는 인쇄 회로기판을 기초로 하여 설명되나 다수개의 층으로 구성되는 회로기판을 제조하는 과정은 이하 설명되는 실시예를 통해 충분히 이해될 수 있을 것이다. In addition, the embodiments described below will be described based on the embodiments most suitable for understanding the technical features of the present invention. In addition, in the embodiments described below, a process of manufacturing a circuit board composed of a plurality of layers will be fully understood through the embodiments described below, although it will be described based on a printed circuit board having a multilayer structure.
도 1을 참조하여 보면, 회로패턴을 형성시키기 위하여 마스크(20)가 형성되는 과정을 나타나 있다. 상기 마스크(20)는 회로패턴(11,11-1)을 형성시키기 위한 베이스(10,10-1) 상에 감광성 포토 레지스트 등을 이용하여 회로설계에 따른 회로패턴(11,11-1)과 동일한 패턴을 갖는 마스크(20)를 형성시킨다(S1). Referring to FIG. 1, the mask 20 is formed to form a circuit pattern. The mask 20 is formed using the photosensitive photoresist or the like on the
상기 도 1에는 제 1 베이스(10)를 기초로 하여 나타내었으나, 이하 설명되는 바와 같이 상기 제 1 베이스와 절연부재(13)를 통해 합착 되는 제 2 베이스(10-1) 상에 형성되는 마스크도 동일한 과정을 통해 제 2 회로패턴(11-1)을 형성시킬 수 있다. 다만, 제 2 회로패턴(11-1)은 설계 사양에 따라 상기 제 1 회로패턴(11)과 다른 패턴으로 형성될 수 있다. 여기서, 상기 베이스(10)는 이하 설명되는 바와 같이 윈도우 슬릿 기초부재(12)가 금속 재질로 형성될 때, 증착 또는 도금 공정이 용이하게 이루어질 수 있도록 하기 위하여 금속 재질로 구성될 수 있으며, 상기 금속 재질의 일 예로는 이하 설명되는 바와 같이 베이스의 제거가 용이하게 될 수 있도록 하기 위하여 구리를 이용할 수도 있다. Although shown in FIG. 1 based on the
상기 마스크(20)를 이용하여 증착 또는 도금 과정과 같은 일반적으로 잘 알려져 있는 공정을 통해 상기 베이스(10,10-1)에는 제 1 회로패턴(11) 및 제 2 회로패턴(11-1)이 형성된다. The
이와 같이 회로패턴이 형성되는 어느 일 베이스에는 상기 회로패턴이 형성된 면과 동일한 면에 윈도우 슬릿을 형성시키기 위한 기초부재를 더 형성시키기 위하여 마스크가 형성된다. 지금 설명되는 실시예에서는 윈도우 슬릿(12-1)을 형성시키기 위한 윈도우 슬릿 기초부재(12)가 형성되는 제 1 베이스(10)를 중점으로 하여 설명하도록 하겠다. As described above, a mask is formed on one base on which the circuit pattern is formed to further form a base member for forming the window slit on the same surface on which the circuit pattern is formed. In the presently described embodiment, the
상기 단계(S1) 이후에는 윈도우 슬릿 기초부재 형성단계(S2)로 위에서 언급한 바와 같이 제 1 베이스(10)의 제 1 회로패턴(11)이 형성된 면과 동일한 면에 윈도우 슬릿 기초부재(12)를 형성시키기 위하여 마스크(30)가 형성된다. 상기 마스크(30)는 위에서 설명한 제 1 회로패턴(11)을 형성시키기 위한 마스크(20)와 같이 감광성 포토 레지스트를 이용하여 형성될 수 있다. 상기 마스크(30)를 통해 윈도우 슬릿 기초부재(12)는 증착 또는 도금 공정을 통해 형성될 수도 있다. 이때, 상기 윈도우 슬릿 기초부재(12)는 이후 설명되는 단계(S4)에서와 같이 에칭 공정을 통해 상기 윈도우 슬릿 기초부재(12)의 제거하기 위해서는 에칭이 가능한 물질로 형성되어야 한다. 이와 같은 물질로는 금속이 적합할 수가 있고, 금속 중에서 에칭이 가장 용이한 구리를 이용할 수도 있다. 다만, 이하 설명되는 바와 같이 다른 물질로도 윈도우 슬릿 기초부재(12)의 형성이 가능하기 때문에 윈도우 슬릿 기초부재(12)로 적용되는 물질은 금속에 한정되지 않는다. After the step S1, as described above, the window slit
즉, 상기 윈도우 슬릿 기초부재(12)는 상기 증착 또는 도금 공정에 형성되는 것 이외에도 상기 윈도우 슬릿 기초부재(12)를 형성시키기 위한 마스크(30)와는 다른 물질에 의해 제거될 수 있는 다른 물질의 레지스트를 이용하여 형성될 수도 있다. That is, the window slit
즉, 상기 윈도우 슬릿 기초부재(12)는 어떠한 특정 물질에 한정되는 것이 아니라 공정의 수행을 용이하게 할 수 있는 물질이면 적용이 가능하다. 또한, 윈도우 슬릿 기초부재(12)를 형성시키는 공정 또한, 상기 언급된 공정 이외에도 적용 가능한 물질에 적합한 공정으로 수행될 수 있다. That is, the window slit
상기 마스크(30)를 통해 윈도우 슬릿 기초부재(12)를 증착이나 도금 또는 레지스트를 통해 형성된 후에는 상기 윈도우 슬릿 기초부재(12)를 형성시키기 위한 마스크(30)가 제거되어 도 4에 도시된 것과 같이 제 1 베이스(10)의 어느 일 면에 제 1 회로패턴(11)과 동일한 면에 윈도우 슬릿 기초부재(12)가 형성된다. 상기 윈도우 슬릿 기초부재(12)는 상기 윈도우 슬릿(12-1)이 형성되어야 하는 위치에 형성 되며, 이때, 상기 제 1 회로패턴(11) 또는 제 2 회로패턴(11-1) 중 외부로 노출되는 회로패턴의 영역과 인접한 범위 또는 접하는 범위로 형성될 수 있다. After the window slit
상기와 같이 어느 일 베이스에 회로패턴이 형성되고, 다른 일 베이스에 회로패턴과 윈도우 슬릿 기초부재가 형성된 후에는 상기 두 베이스가 절연부재를 포함하도록 구성하고 두 베이스 사이의 회로패턴이 횔로설계 사양에 따라 전기적으로 연결되도록 구성하여 인쇄 회로기판 기초부재를 형성하게 된다(S3). As described above, after the circuit pattern is formed on one base, and the circuit pattern and the window slit base member are formed on the other base, the two bases are configured to include an insulating member, and the circuit pattern between the two bases is in accordance with the narrow design specification. In accordance with the configuration to be electrically connected to form a printed circuit board base member (S3).
상기와 같이 인쇄 회로기판 기초부재를 형성시키는 과정 중 처음 과정으로는 제 1 베이스(10)에 윈도우 슬릿 기초부재(12)가 형성된 후, 상기 제 1 베이스(10)와 다른 제 2 베이스(10-1)를 절연부재(13)에 의해 서로 전기적으로 이격 되도록 합착시킨다(S3a). As described above, after the window slit
상기와 같이 절연부재(13)를 통해 회로패턴이 형성된 베이스와 회로패턴과 윈도우 슬릿 기초부재가 형성된 베이스를 합착시킨 후에 각 베이스(10,10-1)를 제거시킨다. 상기 각 베이스(10,10-1)가 제거된 위치에는 각 회로패턴(11,11-1)이 외부로 노출되지 않도록 절연막(14,14-1)을 형성시킨다(S3b). 이때, 각 절연막(14,14-1)은 상기 윈도우 슬릿 기초부재(12)는 물론 상기 윈도우 슬릿 기초부재(12)와 인접한 위치 또는 상기 윈도우 슬릿 기초부재(12)와 접한 위치에 있는 제 1 회로패턴(11) 또는 제 2 회로패턴(11-1) 중 일부의 영역이 노출되도록 형성될 수 있다. As described above, after the base on which the circuit pattern is formed and the base on which the circuit pattern and the window slit base member are formed through the insulating
상기와 같이 절연막(14,14-1)이 형성된 후에는 도 7에 도시된 것과 같이 제 1 회로패턴(11)과 제 2 회로패턴(11-1)이 전기적으로 연결될 수 있도록 비아(15)를 형성시키게 된다. 이때 비아(15)를 형성시키는 방식은 드릴링 작업을 통해 구멍을 형성시킨 후에 도금 등의 방식을 통해 상기 드릴링 작업에 의해 형성된 구멍에 전기 전도층을 형성시키는 공정으로 수행될 수 있다. After the insulating
이와 달리 상기 비아(15)를 형성시키는 과정은 제 1 베이스(10)와 제 2 베이스(10-1)를 제거한 후에 제 1 절연막(14)과 제 2 절연막(14-1)을 형성시키 전에 수행될 수도 있다. 이와 같이 상기 비아(15)의 형성단계가 선택 가능한 이유는 회로패턴(11,11-1)이 각 베이스(10,10-1)의 일 면 상에 형성되어 일 측면을 제외한 나머지 부분이 절연부재(13)에 묻히는 상태로 형성되기 때문에 가능하다. 또한, 상기 설명과 같이 각 회로패턴(11,11-1)이 절연부재(13)에 묻히는 상태로 형성되기 때문에 컨택부재(도시되지 않음)의 결합도와 회로패턴(11,11-1) 자체의 박리현상을 방지할 수도 있게 된다. In contrast, the process of forming the via 15 is performed after removing the
윈도우 기초부재를 제거하게 된다(S4). 상기와 같이 비아(15)가 형성된 이후에는 도 8에 도시된 것과 같이 윈도우 슬릿 기초부재(12)를 제거하기 위하여 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시킨다. 상기 제 1 마스크(40)와 제 2 마스크(40-1)는 윈도우 슬릿 기초부재(12)를 제거하기 위한 것으로 제 1 마스크(40)와 제 2 마스크(40-1)는 에칭 공정을 통해 윈도우 슬릿 기초부재(12)를 제거할 경우에 적용되는 것이 바람직하다. 따라서, 에칭 공정이 아닌 다른 공정에 의해 상기 윈도우 슬릿 기초부재(12)를 제거하는 경우에는 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시키지 않을 수도 있다. 즉, 상기 설명된 바와 같이 예를 들어 감광성 포토 레지스트와 같은 물질로 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시킨 경우에 는 제 1 마스크(40)와 제 2 마스크(40-1)를 형성시키지 않고서도 상기 윈도우 슬릿 기초부재(12)의 제거가 가능하다. The window base member is removed (S4). After the via 15 is formed as described above, the
상기 단계(S4)를 통해 윈도우 슬릿 기초부재(12)를 제거하게 되면, 도 9에 도시된 것과 같이 인쇄 회로기판(100)은 설계 사양에 따라 소자(110)가 장착되는 위치에 윈도우 슬릿(12-1)이 형성된다. When the window slit
이와 같은 공정을 통해 소자(110)의 장착을 위한 윈도우 슬릿(12-1)이 기계적인 가공에 의하지 아니하고 형성되기 때문에 회로패턴(11,11-1)이 물리적인 힘을 받지 않게 되어 버르가 전혀 발생 되지 않게 된다. 다시 말해서 배선의 불량이나 윈도우 슬릿과 회로패턴 간의 공차에 의한 문제가 전혀 발생되지 않는 것을 알 수 있게 된다. Since the window slit 12-1 for mounting the
상기 과정을 통해 인쇄 회로기판(100)이 제조된 후에는 상기 인쇄 회로기판(100)의 어느 일 측에 소자(110)를 장착하고, 어느 일 회로패턴, 예를 들어 제 1 회로패턴(11)의 노출된 영역(즉, 연결단자)에 연결선(111)으로 소자(110)와 회로패턴(11)을 전기적으로 연결하게 된다. 이와 같은 과정을 통해 보드 온 칩 구조의 인쇄 회로기판(100)을 구성할 수 있게 된다. After the printed
상기와 같이 설명된 인쇄 회로기판의 제조방법은 상기 설명된 각 단계를 순차적으로 수행하여 제조되어야만 하는 것이 아니라 설계 사양에 따라 상기 각 공정의 단계가 본 발명의 기술적 사상의 범위 내에서 다양한 변형을 포함 할 수 있도록 선택적으로 혼용되어 수행될 수도 있다. The method of manufacturing the printed circuit board described above does not have to be manufactured by sequentially performing each of the above-described steps, but the steps of each of the processes according to design specifications include various modifications within the scope of the technical idea of the present invention. May be optionally mixed to perform the same.
이상에서와 같이 본 발명에 따르면, 소자가 장착되어 보드 온 칩 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿의 형성시 윈도우 슬릿의 테두리에 인접한 회로패턴에 물리적인 힘이 가해지지 않기 때문에 윈도우 슬릿의 테두리와 회로패턴에 버르가 발생되지 않는다. 따라서, 버르에 의한 배선의 불량 요인이 원천적으로 방지될 수 있다. As described above, according to the present invention, when the element is mounted and the window slit formed on the printed circuit board of the board-on-chip structure is formed, no physical force is applied to the circuit pattern adjacent to the edge of the window slit. No burrs are generated in the circuit pattern. Therefore, the defect of wiring by a burr can be prevented at the source.
또한, 본 발명에 의하면, 물리적인 힘이 가해지지 않는 상태로 보드 온 칩(Board On Chip) 구조의 인쇄 회로기판에 형성되는 윈도우 슬릿을 형성하게 되므로 가공시 윈도우 슬릿과 회로패턴 간의 공차를 최대한으로 줄일 수 있게 된다. In addition, according to the present invention, since the window slit formed on the printed circuit board of the board on chip structure is formed without physical force being applied, the tolerance between the window slit and the circuit pattern is maximized during processing. Can be reduced.
그리고, 또한 본 발명에 의하면, 윈도우 슬릿의 형성을 인쇄 회로기판 기초부재를 형성시키는 과정에 함께 형성시키게 되므로 간단한 공정의 간이화가 가능하게 된다. Further, according to the present invention, since the formation of the window slit is formed together with the process of forming the printed circuit board base member, a simple process can be simplified.
그리고, 또한 본 발명에 의하면, 금형을 이용한 가공 고정이 불필요하게 되고, 또한 쉐이빙 라우팅과 같은 부수적인 공정이 불필요하게 되기 때문에 제조비용을 절감할 수 있게 된다. In addition, according to the present invention, it is possible to reduce the manufacturing cost since it is not necessary to fix the work using a mold and to eliminate ancillary processes such as shaving routing.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064639A KR101173316B1 (en) | 2006-07-10 | 2006-07-10 | Method for manufacturing printed circuit board and printed circuit board manufactured by the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060064639A KR101173316B1 (en) | 2006-07-10 | 2006-07-10 | Method for manufacturing printed circuit board and printed circuit board manufactured by the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080005818A true KR20080005818A (en) | 2008-01-15 |
KR101173316B1 KR101173316B1 (en) | 2012-08-10 |
Family
ID=39215860
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060064639A KR101173316B1 (en) | 2006-07-10 | 2006-07-10 | Method for manufacturing printed circuit board and printed circuit board manufactured by the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101173316B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101480557B1 (en) * | 2008-07-16 | 2015-01-08 | 엘지이노텍 주식회사 | Printed circuit board and method for manufacturing the same |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3779816B2 (en) | 1998-04-27 | 2006-05-31 | 日本特殊陶業株式会社 | Manufacturing method of multilayer wiring board |
JP3783497B2 (en) | 1999-12-13 | 2006-06-07 | 日立電線株式会社 | Semiconductor device mounting wiring tape and semiconductor device using the same |
JP2004253554A (en) | 2003-02-19 | 2004-09-09 | Shinko Electric Ind Co Ltd | Manufacturing method of wiring board |
JP2005236194A (en) | 2004-02-23 | 2005-09-02 | Cmk Corp | Manufacturing method for printed-wiring board |
-
2006
- 2006-07-10 KR KR1020060064639A patent/KR101173316B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101480557B1 (en) * | 2008-07-16 | 2015-01-08 | 엘지이노텍 주식회사 | Printed circuit board and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR101173316B1 (en) | 2012-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9433084B2 (en) | Method for backdrilling via stubs of multilayer printed circuit boards with reduced backdrill diameters | |
US8404981B2 (en) | Process for making stubless printed circuit boards | |
US7365006B1 (en) | Semiconductor package and substrate having multi-level vias fabrication method | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
US7216422B2 (en) | Method of forming a capacitor assembly in a circuit board | |
KR100990588B1 (en) | A printed circuit board comprising landless via and method for manufacturing the same | |
US9905508B2 (en) | Package structure | |
KR101164957B1 (en) | PCB within cavity and Fabricaring method of the same | |
TWI732568B (en) | Substrate structure of embedded component and manufacturing method thereof | |
JP2007095927A (en) | Wiring board and its production method | |
WO2006112337A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
KR101089986B1 (en) | Carrier substrate, fabricating method of the same, printed circuit board and fabricating method using the same | |
KR20010088866A (en) | Deposited thin build-up layer dimensions as a method of relieving stress in high density interconnect printed wiring board substrates | |
US20210392742A1 (en) | Embedded microstrip with open slot for high speed signal traces | |
KR101173316B1 (en) | Method for manufacturing printed circuit board and printed circuit board manufactured by the same | |
KR20040023773A (en) | Method of forming conductor wiring pattern | |
KR101003391B1 (en) | Method of processing hole of printed circuit board | |
KR20040076165A (en) | A package substrate for electrolytic leadless plating, and its manufacturing method | |
TWI580331B (en) | Multilayer circuit board with cavity and manufacturing method thereof | |
KR20110093407A (en) | Pcb within cavity and fabricaring method of the same | |
JP2018088442A (en) | Printed wiring board and manufacturing method thereof | |
US20230298986A1 (en) | Package substrate and manufacturing method thereof | |
KR100652132B1 (en) | Printed circuit board and Method of manufacturing the same | |
JP2020155697A (en) | Double-sided wiring board | |
KR20230033484A (en) | Method of manufacturing printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20150706 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20160707 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190711 Year of fee payment: 8 |