KR20070099902A - Method and apparatus for estimating uniformity of semiconductor cyrstal - Google Patents
Method and apparatus for estimating uniformity of semiconductor cyrstal Download PDFInfo
- Publication number
- KR20070099902A KR20070099902A KR1020060031259A KR20060031259A KR20070099902A KR 20070099902 A KR20070099902 A KR 20070099902A KR 1020060031259 A KR1020060031259 A KR 1020060031259A KR 20060031259 A KR20060031259 A KR 20060031259A KR 20070099902 A KR20070099902 A KR 20070099902A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- uniformity
- polysilicon thin
- electron beam
- predetermined region
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
도 1은 본 발명의 실시 예에 따른 폴리 실리콘 박막의 결정 균일성 평가 장치를 개략적으로 도시한 도면.1 is a view schematically showing an apparatus for evaluating crystal uniformity of a polysilicon thin film according to an embodiment of the present invention.
도 2는 도 1에 도시된 균일성 평가 영역이 마련된 폴리 실리콘 박막을 도시한 평면도.FIG. 2 is a plan view showing a polysilicon thin film provided with a uniformity evaluation region shown in FIG. 1. FIG.
도 3은 본 발명에 따른 쇼트키 전극의 한 모양을 도시한 평면도.Figure 3 is a plan view showing one shape of the Schottky electrode according to the present invention.
도 4는 본 발명에 따른 쇼트키 전극의 다른 모양을 도시한 평면도.4 is a plan view showing another shape of the Schottky electrode according to the present invention.
도 5는 본 발명에 따른 전자빔 유도 전류 장비에 표시되는 화상을 표시한 도면.5 is a view showing an image displayed on the electron beam induced current equipment according to the present invention.
<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>
10 : 기판 12 : 버퍼층10
14 : 폴리 실리콘 박막 16, 18, 26, 28 : 쇼트키 전극14 polysilicon
20 : 전원 22 : 전자빔20: power supply 22: electron beam
30 : 전자빔 유도전류(EBIC) 장비30: electron beam induction current (EBIC) equipment
EA : 쇼트키 전극 영역EA: Schottky Electrode Area
본 발명은 반도체 박막의 결정 균일성 평가 방법 및 장치에 관한 것으로, 특히 레이저로 결정화된 반도체 박막의 결정 균일성을 정확하게 평가하고 소요 시간을 단축할 수 있는 반도체 결정 균일성 평가 방법 및 장치에 관한 것이다.The present invention relates to a method and apparatus for evaluating crystal uniformity of a semiconductor thin film, and more particularly, to a method and apparatus for evaluating uniformity of semiconductor crystal uniformity and to shorten the time required for crystal uniformity of a semiconductor thin film crystallized with a laser. .
액정 표시 장치(이하, LCD), 유기 전계 발광 표시 장치(이하, OLED) 등과 평판 표시 장치는 액티브 매트릭스 구동을 위하여 스위치 소자인 박막 트랜지스터(Thin Film Transistor)를 이용한다. TFT는 아몰퍼스 실리콘(Amorphous Silicon) 박막 또는 폴리 실리콘(Poly Silicon) 박막을 이용한다. 폴리 실리콘 박막은 아몰퍼스 실리콘 박막을 레이저 어닐링(Laser Annealing) 방법으로 결정화한 박막으로 전자 이동도가 무척 빨라 회로의 고집적화가 가능하므로 화상 표시부의 구동 회로를 기판 상에 내장할 수 있는 장점이 있다.Liquid crystal displays (hereinafter referred to as LCDs), organic electroluminescent displays (hereinafter referred to as OLEDs), and flat panel displays use thin film transistors, which are switching elements, for driving an active matrix. The TFT uses an amorphous silicon thin film or a poly silicon thin film. The polysilicon thin film is a thin film obtained by crystallizing an amorphous silicon thin film by a laser annealing method, so that the electron mobility is very high, and the circuit is highly integrated, and thus, the driving circuit of the image display unit may be embedded on a substrate.
폴리 실리콘 박막은 박막 트랜지스터의 특성을 향상시키기 위하여 결정성을 향상시키는 방향으로 발전되고 있다. 그런데 아몰퍼스 실리콘 박막이 레이저를 통해 결정화될 때 레이저의 조사 얼룩 등으로 인하여 결정이 불균일한 결정 얼룩이 발생된다. 폴리 실리콘 박막의 결정 얼룩은 박막 트랜지스터의 문턱 전압(Vth)과 같은 특성을 저하시킴으로써 표시 장치에 화상 얼룩으로 가시화되는 문제점이 있다. 이에 따라 폴리 실리콘 박막의 결정 균일성을 평가하여 레이저의 조사 방법 등과 같은 공정 조건을 조절하는데 적용함으로써 제품 수율을 올리는 방안이 개발되고 있다. 그러나 OLED와 같은 표시 패널을 제작하여 표시되는 화상 얼룩을 통해 폴리 실리콘의 결정 균일성을 판단하기 때문에 패널 완성까지 긴 시간이 소요되고 폴리 실리콘의 결정 얼룩과 OLED의 유기 재료의 얼룩을 분리하기 어려운 문제점이 있다. 이로 인하여 폴리 실리콘의 결정 균일성을 평가한 결과를 단시간내에 피드백하여 결정화 공정에 적용하기 어려움으로써 제품 수율을 향상시키지 못하고 있다.Polysilicon thin films are being developed to improve crystallinity in order to improve characteristics of thin film transistors. However, when the amorphous silicon thin film is crystallized through a laser, crystal irregularities are generated due to irradiation irregularities of the laser. Crystal spots of the polysilicon thin film have a problem of being visualized as image spots on the display device by lowering characteristics such as the threshold voltage Vth of the thin film transistor. Accordingly, a method of increasing product yield is being developed by evaluating crystal uniformity of a polysilicon thin film and applying it to control process conditions such as a laser irradiation method. However, it is difficult to separate the crystalline stain of polysilicon and the organic material of OLED because it is difficult to separate the crystalline uniformity of polysilicon by judging the crystal uniformity of polysilicon through image staining displayed by making a display panel such as OLED. There is this. For this reason, it is difficult to apply the result of evaluating the crystal uniformity of polysilicon in a short time and to apply it to the crystallization process, so that the product yield is not improved.
따라서 본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로 폴리 실리콘 박막의 결정 균일성을 정확하게 평가하고 소요되는 시간을 단축하여 제품 수율을 향상시킬 수 있는 반도체의 결정 균일성 평가 방법 및 장치를 제공하는 것이다. Accordingly, the present invention has been made to solve the conventional problems, and provides a method and apparatus for evaluating crystal uniformity of a semiconductor which can accurately evaluate crystal uniformity of a polysilicon thin film and shorten the time required to improve product yield. will be.
이를 위하여, 본 발명에 따른 반도체 박막의 결정 균일성 평가 방법은 폴리 실리콘 박막이 형성된 기판을 마련하는 단계와; 상기 폴리 실리콘 박막의 일정 영역에 제1 및 제2 쇼트키 전극을 형성하는 단계와; 상기 제1 및 제2 쇼트키 전극에 전원을 연결하고 상기 일정 영역에 전자빔을 조사하여 유도되는 전류 강도를 측정하여 화상으로 표시하는 단계와; 상기 화상을 통해 상기 폴리 실리콘 박막의 결정 균일성을 판단하는 단계를 포함한다. 여기서 상기 일정 영역은 상기 폴리 실리콘 박막을 이용하여 제조할 표시 패널의 크기를 포함하도록 설정된다.To this end, the method for evaluating crystal uniformity of a semiconductor thin film according to the present invention comprises the steps of: preparing a substrate on which a polysilicon thin film is formed; Forming first and second schottky electrodes in a predetermined region of the polysilicon thin film; Connecting a power supply to the first and second Schottky electrodes and measuring an electric current intensity induced by irradiating an electron beam to the predetermined region to display the image as an image; And determining the crystal uniformity of the polysilicon thin film through the image. The predetermined region is set to include the size of the display panel to be manufactured using the polysilicon thin film.
그리고, 본 발명에 따른 반도체 박막의 결정 균일성 평가 방법은 상기 측정된 전류 강도를 상기 표시 패널을 구성하는 화소의 박막 트랜지스터 부분 단위로 평균화하여 화소 단위로 표시하는 단계를 추가로 포함한다.In addition, the method of evaluating crystal uniformity of a semiconductor thin film according to the present invention may further include averaging the measured current intensity in units of thin film transistors of pixels constituting the display panel and displaying the result in pixel units.
또한 본 발명에 따른 반도체 박막의 결정 균일성 평가 장치는 폴리 실리콘 박막이 형성되고 그 폴리 실리콘 박막의 일정 영역에 제1 및 제2 쇼트키 전극이 형성된 기판이 안착되어질 스테이지와; 상기 제1 및 제2 쇼트키 전극에 전원을 연결하고 상기 일정 영역에 전자빔을 조사하여 유도되는 전류 강도를 측정하여 화상으로 표시하는 전자빔 유도전류 장비를 구비한다. 여기서 상기 전자빔 유도전류 장비는 상기 측정된 전류 강도를 표시 패널을 구성하는 화소의 박막 트랜지스터 부분 단위로 평균화하여 화소 단위로 표시하는 단계를 추가로 포함한다. In addition, the apparatus for evaluating crystal uniformity of a semiconductor thin film according to the present invention comprises: a stage on which a polysilicon thin film is formed and a substrate on which first and second Schottky electrodes are formed in a predetermined region of the polysilicon thin film is seated; And an electron beam induced current device for connecting a power source to the first and second Schottky electrodes and measuring the current intensity induced by irradiating an electron beam to the predetermined region to display an image. The electron beam induced current device may further include averaging the measured current intensity by a thin film transistor part of a pixel constituting the display panel and displaying the measured current intensity in a pixel unit.
상기 기술적 과제 외에 본 발명의 다른 특징 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other features and advantages of the present invention in addition to the above technical problem will become apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.
이하, 본 발명의 바람직한 실시 예를 도 1 내지 도 5를 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 1 to 5.
도 1은 본 발명의 실시 예에 따른 폴리 실리콘 박막의 결정 균일성 평가 장치를 개략적으로 도시한 도면이고, 도 2는 도 1에 도시된 균일성 평가 영역(EA)이 마련된 폴리 실리콘 박막(14)을 도시한 평면도이다.FIG. 1 is a view schematically showing an apparatus for evaluating crystal uniformity of a polysilicon thin film according to an embodiment of the present invention, and FIG. 2 is a polysilicon
도 1에 도시된 폴리 실리콘 박막의 결정 균일성 평가 장치는 폴리 실리콘 박막(14)의 균일성 평가 영역(EA)에 쇼트키 전극(16, 18)을 형성하여 쇼트키 장벽(Schottky Barrier)을 구성한 다음, 2차 전자 현미경(Secondary Electron Microscopy ; 이하 SEM)(미도시)이 장착된 전자빔 유도 전류(Electron Beam Induced Current; 이하 EBIC) 장비(30)를 이용하여 폴리 실리콘 박막(14)의 전기적인 특성을 분석하여 폴리 실리콘 박막(14)의 결정 균일성을 평가한다. 이러한 폴리 실리콘 박막의 결정 균일성 평가 장치는 EBIC 장비(30)를 이용하여 폴리 실리콘 박막(14)에 존재하는 트랩을 반영한 화상을 표시함으로써 결정 균일성을 평가한다. 이는 폴리 실리콘 박막 트랜지스터의 특성을 결정하는 문턱 전압(Vth)은 실리콘 결정의 문턱 전압(Vth(poly))과 폴리 실리콘 박막에 존재하는 트랩에 의한 가변 문턱 전압(dVth)의 합계로 나타낼 수 있으며, 가변 문턱 전압(dVth)은 폴리 실리콘 박막에 존재하는 트랩의 밀도(Nt)와 비례 관계를 갖기 때문이다. 그리고, 본 발명에 따른 폴리 실리콘 박막의 결정 균일성 평가 장치는 측정된 폴리 실리콘 박막의 트랩 밀도를 이용하여 화소 단위의 박막 트랜지스터의 문턱 전압(Vth)과 전류 변동을 예측하여 화소 단위로 표시함으로써 폴리 실리콘 박막(14)의 결정 얼룩으로 인한 패널의 휘도 얼룩을 표시한다. In the apparatus for evaluating the crystal uniformity of the polysilicon thin film shown in FIG. 1, the Schottky
구체적으로, EBIC 장비(30)의 스테이지(미도시)에 폴리 실리콘 박막(14)이 형성되고 폴리 실리콘 박막(14) 위에 균일성 평가 영역(EA)이 형성된 기판(10)이 안착된다. 폴리 실리콘 박막(14)은 버퍼막(12)을 사이에 두고 기판(10) 상에 형성된다. 버퍼막(12)은 유리나 플라스틱 등을 이용한 기판(10) 상에 산화 실리콘 등 과 같은 무기 절연 물질이 PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 증착 방법으로 증착되어 형성된다. 폴리 실리콘 박막(14)은 버퍼막(12) 상에 PECVD 등의 방법으로 아몰퍼스 실리콘 박막을 형성한 다음 레이저 어닐링 등의 방법으로 결정화하여 형성된다. Specifically, the
그리고, 폴리 실리콘 박막(14)의 일부 영역에 쇼트키 전극(16, 18)을 형성하여 쇼트키 장벽을 구성함으로써 균일성 평가 영역(EA)이 마련되게 한다. 균일성 평가 영역(EA)은 도 2에 도시된 바와 같이 폴리 실리콘 박막(14)의 일부분에 마련되며 예를 들면 LCD나 OLED와 같이 제조할 목적의 표시 패널 크기를 포함하도록 마련된다. 쇼트키 전극(16, 18)은 니켈(Ni), 은(Ag), 백금(Pt) 등과 같은 금속 물질을 증착하고 패터닝함으로써 폴리 실리콘 박막(14)의 일부 영역에 형성되어 균일성 평가 영역(EA)을 마련한다. 쇼트키 전극(16, 18)은 양극(16)과 음극(18)으로 구성되어 전원부(20)와 접속되고 폴리 실리콘 박막(14)과 오믹 컨택(Ohmic Contact)되어 폴리 실리콘 박막(14)의 균일성 평가 영역(EA) 내에 전기장을 형성한다. 여기서 쇼트키 전극(16, 18)은 도 3에 도시된 바와 같이 양극(16)과 음극(18) 각각이 다수의 핑거 형상을 갖고 서로 일정 간격으로 이격되면서 교합되도록 형성될 수 있다. 이와 달리, 도 4에 도시된 바와 같이 쇼트키 전극(16, 18)은 한 전극(16)이 다른 전극(18)의 외곽을 둘러싸면서 일정 간격으로 이격되도록 형성될 수도 있으므로 쇼트키 전극(16, 18)의 형상은 특별히 한정되지 않는다. Then, the Schottky
그리고, 진공 상태에서 쇼트키 전극(16, 18)에 전원부(20)를 연결하고 EBIC 장비(30)의 SEM이 폴리 실리콘 박막(14)의 균일성 평가 영역(EA)을 스캔하면서 전 자빔(22)을 조사하면 그 균일성 평가 영역(EA) 내에서 전류가 유도되고, EBIC 장비(30)는 유도된 전류 강도를 측정하여 화상으로 표시한다. 이때 폴리 실리콘 박막(14)에 트랩이 존재하는 부분은 유도되는 전류의 강도가 작아 어둡게 표시되고 트랩이 존재하지 않는 부분은 전류의 강도가 커서 밝게 표시된다. 이렇게 EBIC 장비(30)의 표시부에는 폴리 실리콘 박막(14)의 트랩을 반영한 전류 강도가 화상으로 표시되므로 표시된 화상을 통해 트랩 밀도를 산포를 측정하여 폴리 실리콘 박막(14)의 결정 균일성을 평가할 수 있다. Then, in the vacuum state, the
그리고, EBIC 장비(30)는 폴리 실리콘 박막(14)의 균일성 평가 영역(EA)에서 측정된 전류를 각 화소의 박막 트랜지스터가 형성될 부분 단위로 추출하고 평균화하여 도 5에 도시된 바와 같이 화소 단위로 표시한다. 이에 따라 EBIC 장비(30)는 전류 강도가 화소 단위로 표시되는 화상을 통해 박막 트랜지스터의 문턱 전압(Vth)과 전류 변동을 예측하여 폴리 실리콘 박막(14)의 결정 얼룩으로 인한 실제 패널의 휘도 얼룩을 표시함으로써 폴리 실리콘 박막(14)의 결정 균일성을 평가할 수 있다. In addition, the EBIC
이 결과, 본 발명에 따른 폴리 실리콘 박막의 결정 균일성 평가 장치는 폴리 실리콘 박막의 형성한 다음 결정 균일성을 정확하고 신속하게 평가하여 그 결과를 바로 피드백시켜 폴리 실리콘 박막의 결정 균일성이 향상되도록 공정 조건을 조절할 수 있게 하므로 제품 수율이 향상된다. As a result, the apparatus for evaluating the crystal uniformity of the polysilicon thin film according to the present invention forms the polysilicon thin film and then accurately and quickly evaluates the uniformity of the crystal. Product yields are improved by allowing process conditions to be controlled.
상술한 바와 같이, 본 발명에 따른 반도체 결정 균일성 평가 방법 및 장치는 EBIC 장비를 이용하여 폴리 실리콘 박막의 트랩을 반영한 전류 강도를 추출하여 화상으로 표시함으로써 폴리 실리콘 박막의 결정 균일성을 정확하고 신속하게 평가할 수 있게 된다. 이에 따라 폴리 실리콘 박막의 결정 균일성 평가 결과가 폴리 실리콘 박막의 형성 단계에서 피드백되어 폴리 실리콘 박막의 결정 균일성이 향상되도록 공정 조건을 조절할 수 있게 하므로 제품 수율이 향상된다. As described above, the method and apparatus for evaluating the uniformity of semiconductor crystals according to the present invention accurately and quickly determine the uniformity of crystallinity of polysilicon thin film by extracting and displaying the current intensity reflecting the trap of the polysilicon thin film using EBIC equipment. Can be evaluated. Accordingly, the result of evaluating the crystal uniformity of the polysilicon thin film is fed back during the formation of the polysilicon thin film so that the process conditions can be adjusted to improve the crystal uniformity of the polysilicon thin film, thereby improving product yield.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060031259A KR20070099902A (en) | 2006-04-06 | 2006-04-06 | Method and apparatus for estimating uniformity of semiconductor cyrstal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060031259A KR20070099902A (en) | 2006-04-06 | 2006-04-06 | Method and apparatus for estimating uniformity of semiconductor cyrstal |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070099902A true KR20070099902A (en) | 2007-10-10 |
Family
ID=38805077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060031259A KR20070099902A (en) | 2006-04-06 | 2006-04-06 | Method and apparatus for estimating uniformity of semiconductor cyrstal |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070099902A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024015795A1 (en) * | 2022-07-12 | 2024-01-18 | Femtometrix, Inc. | Method and apparatus for non-invasive semiconductor technique for measuring dielectric/semiconductor interface trap density using scanning electron microscope charging |
-
2006
- 2006-04-06 KR KR1020060031259A patent/KR20070099902A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024015795A1 (en) * | 2022-07-12 | 2024-01-18 | Femtometrix, Inc. | Method and apparatus for non-invasive semiconductor technique for measuring dielectric/semiconductor interface trap density using scanning electron microscope charging |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6835954B2 (en) | Active matrix organic electroluminescent display device | |
US7435630B2 (en) | Active matrix type organic light emitting diode device and fabrication method thereof | |
KR101230299B1 (en) | Thin film transistor array panel | |
US8021937B2 (en) | Array substrate including thin film transistor and method of fabricating the same | |
KR20090120093A (en) | Organic light emitting display device | |
KR20140032358A (en) | Thin film transistor, array substrate, and manufacturing method thereof | |
US9012914B2 (en) | Thin-film transistor and method for manufacturing thin-film transistor | |
KR20080004442A (en) | Thin film transistor | |
KR20170028986A (en) | Manufacturing method and structure of oxide semiconductor tft substrate | |
US10192903B2 (en) | Method for manufacturing TFT substrate | |
US8598590B2 (en) | Organic light emitting diode display device | |
KR20070099902A (en) | Method and apparatus for estimating uniformity of semiconductor cyrstal | |
US8963153B2 (en) | Thin film transistor and organic light emitting display device having the same | |
CN101388402A (en) | Organic light emitting display and method of manufacturing the same | |
Persidis et al. | Area laser crystallized LTPS TFTs with implanted contacts for active matrix OLED displays | |
KR20060084489A (en) | Thin film transistor array panel | |
CN113593468B (en) | Pixel driving method and display device | |
US20130334526A1 (en) | Thin film transistor | |
US8884295B2 (en) | Thin film transistor including an active layer pattern, method of manufacturing the same, and organic light emitting display apparatus | |
US20140252349A1 (en) | Thin film transistor | |
US10672797B2 (en) | Array substrate, method for fabricating array substrate and display | |
KR20100055194A (en) | Thin film transistor and manufacturing method thereof | |
JP2013030542A (en) | Evaluation method of amorphous semiconductor film, and method of manufacturing semiconductor device | |
US20140014956A1 (en) | Thin film transistor | |
KR20060084588A (en) | Thin film transistor array panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |