KR20070099770A - Test apparatus for application processor embedding arm core - Google Patents
Test apparatus for application processor embedding arm core Download PDFInfo
- Publication number
- KR20070099770A KR20070099770A KR1020060030955A KR20060030955A KR20070099770A KR 20070099770 A KR20070099770 A KR 20070099770A KR 1020060030955 A KR1020060030955 A KR 1020060030955A KR 20060030955 A KR20060030955 A KR 20060030955A KR 20070099770 A KR20070099770 A KR 20070099770A
- Authority
- KR
- South Korea
- Prior art keywords
- test
- embedded processor
- processor
- embedded
- testing
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다. BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.
도 1은 ATE를 사용하여 암코아 내장 프로세서를 테스트하는 종래의 방법을 설명하기 위한 블록도이다. 1 is a block diagram illustrating a conventional method for testing an Amcore embedded processor using ATE.
도 2는 암코아 내장 프로세서를 테스트하는 본 발명의 실시예에 따른 테스트 장치의 블록도이다. 2 is a block diagram of a test apparatus according to an exemplary embodiment of the present invention for testing an embedded Amcore processor.
<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for main parts of the drawings>
201; 테스트 장치,211; ATE 201;
221; 테스트 보드,131; 암코아 내장 프로세서 221; Test board, 131; Amcoa Embedded Processor
본 발명은 집적회로 장치의 전기적 성능을 테스트하는 테스트 장치에 관한 것으로서, 특히 암 코아(ARM core)가 내장된 응용 프로세서(Application Processor)의 전기적 성능을 한번에 테스트함으로써 테스트 시간을 단축시키는 테 스트 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test apparatus for testing the electrical performance of an integrated circuit device, and more particularly, to a test apparatus that reduces test time by testing the electrical performance of an application processor having an ARM core at a time. It is about.
암(ARM) 회사에서 개발한 암코아(ARM core)는 집적회로 장치의 일종인 마이크로프로세서(Micro-processor)에 내장되어 신호 처리 시스템을 제어하는데 많이 사용된다. 암코아가 내장된 응용 프로세서의 전기적 성능을 테스트하기 위하여 ATE(Automatic Test Equipment)와실장 셋 테스트를 이용한다. The ARM core developed by the ARM company is embedded in a microprocessor, a kind of integrated circuit device, and is used to control a signal processing system. To test the electrical performance of Amcore's embedded application processors, we use Automatic Test Equipment (ATE) and a set-mount test.
도 1은 ATE를 사용하여 암코아 내장 프로세서를 테스트하는 종래의 방법을 설명하기 위한 블록도이다. 1 is a block diagram illustrating a conventional method for testing an Amcore embedded processor using ATE.
도 1을 참조하면, 암코아(133)가 내장된 응용 프로세서(131)(암코아 내장 프로세서로 약칭함)를 전기적으로 테스트하기 위해서는 테스트 보드(121)와 ATE(111)가 구비된다. Referring to FIG. 1, a
테스트 보드(121)에는 암코아 내장 프로세서(131)의 일반적인 성능 테스트인 펑션(function) 테스트를 수행하기 위한 전기 회로(123)가 구성된다. The
암코아 내장 프로세서(131)의 펑션 테스트를 수행하기 위해서는 테스트 보드(121)를 ATE(111)에 전기적으로 연결하고, 암코아 내장 프로세서(131)를 테스트 보드(121)에 전기적으로 연결한다. 이 때, 암코아 내장 프로세서(131)는 수작업으로 테스트 보드(121)에 장착될 수도 있고, 핸들러(handler)(미도시)를 통해서 테스트 보드(121)에 전기적으로 연결될 수도 있다. In order to perform a function test of the Amcore embedded
이 상태에서, ATE(111)는 테스트 신호를 출력하여 암코아 내장 프로세서(131)에 인가하고, 암코아 내장 프로세서(131)에서 출력되는 신호를 검출하여 암코아 내장 프로세서(131)의 성능을 판단한다. In this state, the ATE 111 outputs a test signal and applies the test signal to the
도 1에 도시된 구성으로는 암코아 내장 프로세서(131)의 펑션만을 테스트할 수 있으며, 암코아(133)의 성능을 모두 테스트하지는 못한다. 따라서, 암코아(133)의 성능을 테스트하기 위하여 실장 셋 테스트를 별도로 수행한다. 실장 셋 테스트는 암코아 내장 프로세서(131)를 실제 사용 환경과 동일하게 구성된 상태에서 테스트되는 것이다. In the configuration illustrated in FIG. 1, only the function of the embedded Amcoa
상기와 같이, 암코아 내장 프로세서(131)의 전기적 성능을 검사하기 위해서는 ATE(111)를 사용한 펑션 테스트와 실제 사용 환경에서 진행되는 실장 셋 테스트를 거쳐야 한다. 즉, 2번에 걸쳐 테스트가 수행된다. As described above, in order to test the electrical performance of the AMCO embedded
이와 같이, 암코아 내장 프로세서(131)를 테스트하기 위해서는 2번에 걸쳐 테스트가 수행되기 때문에, 테스트 시간이 길어져서 암코아 내장 프로세서(131)의 전체적인 생산성이 저하되는 문제점이 있다. As described above, since the test is performed twice in order to test the embedded Amcore
본 발명은 암코아 내장 프로세서를 한번에 테스트할 수 있는 테스트 장치를 제공하는데 그 목적이 있다. It is an object of the present invention to provide a test apparatus that can test an Amcore embedded processor at a time.
상기 기술적 과제를 이루기 위하여 본 발명은 The present invention to achieve the above technical problem
암코아 내장 프로세서를 테스트하는 테스트 장치에 있어서, 상기 암코아 내장 프로세서의 실제 사용 환경과 동일한 구성을 갖도록 하기 위해 메모리 장치를 구비하며, 상기 암코아 내장 프로세서의 펑션 테스트를 위한 전기 회로를 갖는 테스트 보드 및 상기 암코아 내장 프로세서를 테스트 하기 위한 프로그램을 저장하 며, 상기 암코아 내장 프로세서의 성능을 테스트할 때, 상기 테스트 보드에 전기적으로 연결되며, 상기 암코아 내장 프로세서의 성능을 테스트하기 위한 제어 신호를 발생하여 상기 메모리 장치와 상기 전기 회로에 제공하는 ATE를 구비하는 암코아 내장 프로세서의 테스트 장치를 제공한다. A test apparatus for testing an embedded Amcoa processor, the test apparatus including a memory device to have a configuration identical to an actual use environment of the embedded Amcoa processor, and a test board having an electrical circuit for function test of the embedded processor. And a program for testing the AMD core embedded processor, and when the performance of the AMD core embedded processor is tested, the control signal is electrically connected to the test board to test the performance of the AMD core embedded processor. It provides a test device of an embedded Amcoa processor having an ATE to generate and provide to the memory device and the electrical circuit.
바람직하기는, 상기 메모리 장치는 상기 암코아 내장 프로세서를 테스트하는데 필요한 테스트 프로그램을 저장하는 램 및 상기 암코아 내장 프로세서를 부팅시키는데 필요한 부팅 프로그램이 저장된 롬을 구비하며, 상기 ATE는 상기 암코아 내장 프로세서를 테스트할 때, 상기 램에 저장된 테스트 프로그램과 상기 롬에 저장된 부팅 프로그램을 실행시키기 위한 제어 신호를 발생한다. Preferably, the memory device includes a RAM storing a test program required to test the Amcoa embedded processor and a ROM storing a boot program required to boot the Amcoa embedded processor, and the ATE includes the Amcoa embedded processor. When a test is performed, a control signal for executing a test program stored in the RAM and a boot program stored in the ROM is generated.
상기 본 발명에 의하여, 암코아 내장 프로세서의 전기적 성능을 기준 스피드(at speed)로 한번에 테스트할 수가 있으며, 그에 따라, 암코아 내장 프로세서의 테스트 타임이 단축되어 암코아 내장 프로세서의 생산성이 향상된다. According to the present invention, it is possible to test the electrical performance of the embedded Amcoa processor at a speed at a time, thereby reducing the test time of the embedded Amcoa processor to improve the productivity of the embedded Amcoa processor.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.
도 2는 암코아 내장 프로세서(131)를 테스트하는 본 발명의 실시예에 따른 테스트 장치(201)의 블록도이다. 도 2를 참조하면, 암코아 내장 프로세서(131)를 테스트하는 테스트 장치(201)는 ATE(211)와 테스트 보드(221)를 구비한다. 2 is a block diagram of a
테스트 보드(221)는 암코아 내장 프로세서(131)의 실제 사용환경, 예컨대 램(RAM; Random Access Memory)(223) 롬(ROM; Read Only Memory)(224), 버 퍼(buffer)(225), 전원 장치(226), 입출력 장치(미도시) 및 펑션 테스트를 위한 전기회로(227)가 구비된다. The
램(223)은 데이터를 임시로 저장할 수 있는 장치로, SDRAM(Synchronous Dynamic RAM) 계열의 메모리 집적회로 장치를 구비하는 것이 바람직하다. 램(223)에는 암코아 내장 프로세서(131)를 테스트하는데 필요한 테스트 프로그램, 예컨대 Win-CE, OS(Operating System) 등이 저장된다. The
롬(224)에는 암코아 내장 프로세서(131)를 부팅시키는데 필요한 부팅 프로그램이 저장된다. 롬(224)으로는 플래시 메모리(Flash memory)를 사용하는 것이 바람직하다. The
ATE(211)는 암코아 내장 프로세서(131)를 테스트하기 위한 프로그램이 저장된다. 즉, 암코아 내장 프로세서(131)를 테스트하기 위해서는 클럭 신호를 발생하여 램(223)에 저장된 테스트 프로그램과 롬(224)에 저장된 부팅 프로그램을 실행함으로써 암코아 내장 프로세서(131)를 기준 스피드(at-speed)로 테스트한다. ATE(211)는 상기와 같이 램(223)에 저장된 테스트 프로그램을 실행하기 위한 클럭 신호를 발생하여 램(223)에 제공하고, 테스트 보드(221)에 구성된 전원 장치(226)에 전원 전압을 인가하며, 롬(224)에 저장된 부팅 프로그램을 실행시키는 제어 신호를 발생하여 롬(224)에 제공하며, 그 결과로 암코아 내장 프로세서(131)로부터 출력되는 신호를 받아서, 분석하여 암코아 내장 프로세서(131)의 성능을 판단한다. 즉, 암코아 내장 프로세서(131)의 양, 불량을 판단한다. The ATE 211 stores a program for testing the embedded Amcore
암코아 내장 프로세서(131)의 전기적 성능을 테스트하기 위해서는 테스트 보 드(221)를 ATE(211)에 전기적으로 연결한 다음, 암코아 내장 프로세서(131)를 테스트 보드(221)에 전기적으로 연결한다. 이 때, 테스트 보드(221)는 핸들러(미도시)에 전기적으로 연결되고, 다수개의 암코아 내장 프로세서(131)들이 핸들러에 장착됨으로써, 테스트가 수행되는 동안 암코아 내장 프로세서(131)들은 핸들러에 의해 하나씩 자동으로 테스트 보드(221)에 전기적으로 연결된다. In order to test the electrical performance of the Amkor embedded
암코아 내장 프로세서(131)가 테스트 보드(221)에 연결되면, ATE(211)는 제어 신호들을 테스트 보드(221)를 통해서 암코아 내장 프로세서(131)에 전송하고, 소정 시간 후에 암코아 내장 프로세서(131)로부터 출력되는 신호를 검출하여 암코아 내장 프로세서(131)의 성능에 대해 양, 불량을 판단한다. When the Amcoa embedded
이와 같이, 테스트 보드(221)를 암코아 내장 프로세서(131)의 실제 사용환경과 동일하도록 구성하고, 또한, 펑션 테스트를 수행하기 위한 전기 회로(221)를 함께 구성함으로써, 암코아 내장 프로세서(131)의 성능을 기준 스피드(at speed)에서 한번에 테스트할 수가 있다. In this way, the
도면과 명세서에 최적의 실시 예가 개시되었으며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 기재된 기술적 사상에 의해 정해져야 할 것이다. The best embodiments have been disclosed in the drawings and specification, and various modifications and equivalent other embodiments will be possible to those skilled in the art. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit described in the appended claims.
상술한 바와 같이, 본 발명의 실시 예에 따라 테스트 보드(221)에 암코아 내장 프로세서(131)의 실제 환경과 동일하도록 램(223), 롬(224), 버퍼(225), 전원장 치(226)를 구성하고, ATE(211)에 램(223)과 롬(224)에 저장된 테스트 프로그램을 실행하기 위한 제어 신호를 발생하는 기능을 구성함으로써, 암코아 내장 프로세서(131)의 전기적 성능을 기준 스피드(at speed)로 한번에 테스트할 수가 있다. As described above, the
따라서, 암코아 내장 프로세서(131)의 테스트 타임이 단축되어 암코아 내장 프로세서(131)의 생산성이 향상된다. Therefore, the test time of the embedded Amcore
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060030955A KR20070099770A (en) | 2006-04-05 | 2006-04-05 | Test apparatus for application processor embedding arm core |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060030955A KR20070099770A (en) | 2006-04-05 | 2006-04-05 | Test apparatus for application processor embedding arm core |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070099770A true KR20070099770A (en) | 2007-10-10 |
Family
ID=38804960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060030955A KR20070099770A (en) | 2006-04-05 | 2006-04-05 | Test apparatus for application processor embedding arm core |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070099770A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104239172A (en) * | 2014-09-17 | 2014-12-24 | 上海优立检测技术有限公司 | Automatic testing device for powering on and off test |
US11428734B2 (en) | 2019-11-14 | 2022-08-30 | Samsung Electronics Co., Ltd. | Test board and test system including the same |
-
2006
- 2006-04-05 KR KR1020060030955A patent/KR20070099770A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104239172A (en) * | 2014-09-17 | 2014-12-24 | 上海优立检测技术有限公司 | Automatic testing device for powering on and off test |
US11428734B2 (en) | 2019-11-14 | 2022-08-30 | Samsung Electronics Co., Ltd. | Test board and test system including the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106599343B (en) | SOC system verification method and device for improving simulation efficiency | |
US7983870B2 (en) | Integrated circuit and method for determining the operating range of an integrated circuit | |
TW200739106A (en) | Test system and method for testing electronic devices using a pipelined testing architecture | |
JP6096930B2 (en) | Unique and non-clonal platform identifier using data-dependent circuit path response | |
DE60227279D1 (en) | METHOD AND DEVICE FOR EMBEDDED BUILT-IN SELF-TEST (BIST) ELECTRONIC CIRCUITS AND SYSTEMS | |
CA2807323A1 (en) | Integrated circuit with programmable logic analyzer, enhanced analyzing and debugging capabilities and method | |
US8868976B2 (en) | System-level testcase generation | |
DE60102164D1 (en) | SYSTEM INITIALIZATION OF A MICROCODE-BASED BUILT-IN MEMORY SELF-TEST | |
CN105891733A (en) | Method, device and system for debugging in process of power source test | |
CN115344441A (en) | Method, system, device and storage medium for adaptive testing of chip | |
Bernardi et al. | On the functional test of the register forwarding and pipeline interlocking unit in pipelined processors | |
Floridia et al. | Hybrid on-line self-test strategy for dual-core lockstep processors | |
KR20090028889A (en) | Test board, test system and test method | |
Oleksiak et al. | Design and´ verification environment for risc-v processor cores | |
CN106681877B (en) | Chip debugging system and method and system chip | |
EP1411435A3 (en) | Command set for a software programmable verification tool having built-in selftest (bist) for testing and debugging an embedded device under test (dut) | |
KR20070099770A (en) | Test apparatus for application processor embedding arm core | |
US9286181B2 (en) | Apparatus for capturing results of memory testing | |
US20170082687A1 (en) | De-bugging environment with smart card | |
JPH04238279A (en) | Lsi testing method | |
JP2001273794A (en) | Pre-fail information obtaining circuit, and its obtaining method | |
JP2013242746A (en) | Failure detection system and method, and semiconductor device | |
US6110225A (en) | Inverse assembler with reduced signal requirements using a trace listing | |
De Carvalho et al. | Increasing the fault coverage of processor devices during the operational phase functional test | |
Bernardi et al. | A functional test algorithm for the register forwarding and pipeline interlocking unit in pipelined microprocessors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |