KR20070094277A - Inductor having high quality factor - Google Patents

Inductor having high quality factor Download PDF

Info

Publication number
KR20070094277A
KR20070094277A KR1020060024739A KR20060024739A KR20070094277A KR 20070094277 A KR20070094277 A KR 20070094277A KR 1020060024739 A KR1020060024739 A KR 1020060024739A KR 20060024739 A KR20060024739 A KR 20060024739A KR 20070094277 A KR20070094277 A KR 20070094277A
Authority
KR
South Korea
Prior art keywords
inductor
pattern
inductor pattern
bent
quality factor
Prior art date
Application number
KR1020060024739A
Other languages
Korean (ko)
Inventor
최형규
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060024739A priority Critical patent/KR20070094277A/en
Publication of KR20070094277A publication Critical patent/KR20070094277A/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02GINSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G15/00Cable fittings
    • H02G15/08Cable junctions
    • H02G15/18Cable junctions protected by sleeves, e.g. for communication cable
    • H02G15/182Cable junctions protected by sleeves, e.g. for communication cable held in expanded condition in radial direction prior to installation
    • H02G15/1826Cable junctions protected by sleeves, e.g. for communication cable held in expanded condition in radial direction prior to installation on a removable hollow core, e.g. a tube
    • H02G15/1833Cable junctions protected by sleeves, e.g. for communication cable held in expanded condition in radial direction prior to installation on a removable hollow core, e.g. a tube formed of helically wound strip with adjacent windings, which are removable by applying a pulling force to a strip end

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

An inductor having a high quality factor is provided to reduce an area of an inductor pattern and a parasitic current quantity by gradually reducing a line width of the inductor pattern from the outside to the inside. An inductor having a high quality factor includes a first inductor pattern(221), and a second inductor pattern(222). The inductor is composed of a patterned conductor which has bent regions. An outer corner of each of bent regions is mitered. The first inductor pattern(221) is formed in a spiral shape which is wound around an upper part of a semiconductor substrate several times. The second inductor pattern(222) is connected to an internal end of the first inductor pattern(221). The second inductor pattern(222) is formed in an untwisted spiral shape which is bent several times. An outer corner of the region selected from the bent regions of the first and second inductor patterns(221,222) is mitered.

Description

고 품질계수를 갖는 인덕터{ Inductor having high quality factor }Inductor having high quality factor

도 1은 종래 기술에 따른 인덕터의 개략적인 평면도1 is a schematic plan view of an inductor according to the prior art

도 2는 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터를 설명하기 위한 개념도2 is a conceptual diagram illustrating an inductor having a high quality factor according to a first embodiment of the present invention;

도 3은 기생 캐패시턴스가 발생된 원인을 설명하기 위한 개략적인 사시도3 is a schematic perspective view for explaining the cause of the parasitic capacitance generated

도 4는 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터의 절곡된 영역을 도시한 평면도4 is a plan view showing a bent region of an inductor having a high quality factor according to a first embodiment of the present invention;

도 5는 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터가 패터닝된 상태를 도시한 평면도5 is a plan view illustrating a state in which an inductor having a high quality factor is patterned according to the first embodiment of the present invention;

도 6은 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터가 도 5와 다르게 패터닝된 상태를 도시한 평면도FIG. 6 is a plan view illustrating a state in which an inductor having a high quality factor according to the first embodiment of the present invention is patterned differently from FIG. 5. FIG.

도 7은 도 6의 인덕터에서 내측 패턴과 외측 패턴을 연결하기 위한 일례를 설명하기 위한 개략적인 단면도FIG. 7 is a schematic cross-sectional view illustrating an example for connecting an inner pattern and an outer pattern in the inductor of FIG. 6. FIG.

도 8은 본 발명의 제 2 실시예에 따른 고 품질계수를 갖는 인덕터가 패터닝된 상태를 도시한 평면도8 is a plan view illustrating a state in which an inductor having a high quality factor is patterned according to a second embodiment of the present invention;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 인덕터 110 : 절곡된 영역 100: inductor 110: bent area

120 : 모서리 150,200 : 반도체 기판 120: corner 150,200: semiconductor substrate

151,201,202 : 절연층 202a,202b : 도전성 비아홀151,201,202 Insulation layer 202a, 202b: Conductive via hole

221,222,230 : 인덕터 패턴 310,320,330 : 패턴221,222,230: Inductor pattern 310,320,330: Pattern

본 발명은 고 품질계수를 갖는 인덕터에 관한 것으로, 보다 상세하게는 인덕터 패턴에 존재하는 절곡된 영역의 바깥쪽 모서리를 마이터링함으로써, 기생 캐패시턴스에 의한 손실을 줄여 품질계수(Q factor)를 향상시킬 수 있고, 인덕터 패턴의 외측에서 내측으로 갈수록 패턴의 선폭이 점점 줄어드는 형상으로 인덕터를 형성함으로서, 내측의 인덕터 패턴의 면적을 줄이고, 생성되는 와류전류량을 줄여, 품질계수를 증가시킬 수 있는 고 품질계수를 갖는 인덕터에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductor having a high quality factor. More particularly, by mitering the outer edges of the bent regions present in the inductor pattern, the Q factor can be improved by reducing the losses due to parasitic capacitance. By forming the inductor in a shape in which the line width of the pattern gradually decreases from the outer side of the inductor pattern to the inner side, a high quality coefficient that can reduce the area of the inner inductor pattern, reduce the amount of generated eddy currents, and increase the quality coefficient. An inductor having

최근, 무선 이동 통신 시장의 괄목할만한 성장에 따라 우수한 성능과 저렴한 가격을 갖는 이동 통신 단말기의 개발이 많이 이루어지고 있다.Recently, according to the remarkable growth of the wireless mobile communication market, there are many developments of mobile communication terminals having excellent performance and low price.

무선 이동 통신 단말기의 성능이 향상되려면, RF 집적회로의 성능이 필수적으로 향상되어야 한다.In order to improve the performance of the wireless mobile communication terminal, the performance of the RF integrated circuit must be improved.

이런, RF 집적회로(Radio Frequency Integrated Circuits) 설계는 임피던스 정합(Impedance Matching)을 위해 인덕터가 요구된다.Such RF Frequency Integrated Circuits designs require an inductor for impedance matching.

이 인덕터는 인덕턴스(Inductance)뿐만 아니라, Q값(Quality Factor)은 정합 회로의 성능을 결정하는 중요한 소자이며, VOC(Voltage Controlled Oscillator), LC 필터, 매칭회로 등 RF 회로 전반에 사용되는 기본 소자이다.This inductor is not only an inductance, but also a Q factor (Quality Factor) is an important device that determines the performance of the matching circuit, and is a basic device used throughout RF circuits such as voltage controlled oscillators (LCOs), LC filters, and matching circuits. .

현재, 상용되고 있는 인덕터 구조로는 미앤더(Meander-line)형과 나선(Spiral)형 인덕터가 있다.Currently, commercially available inductor structures include meander-line and spiral inductors.

이 중에서 같은 면적에서 더 큰 인덕터 값을 가지는 구조는 나선형으로 만든 인덕터이다.Among them, the structure having the larger inductor value in the same area is a spiral inductor.

미앤더형 인덕터는 단일 금속층만으로 되어있는 인쇄회로기판과 같은 저가형 기판에서 인덕터를 만들어야 하는 경우에 사용되고, 반도체 공정을 이용한 단일 칩의 회로에 사용되는 인덕터는 주로 나선형을 이용한다.Meander inductors are used to make inductors on low-cost substrates such as printed circuit boards with only a single metal layer, and inductors used in circuits of a single chip using a semiconductor process mainly use spirals.

이 나선형 구조가 가지는 특징으로 솔레노이드형 인덕터처럼 기판 상부에 나선팔을 여러 번 같은 방향으로 감아줌으로써, 같은 면적에 최대한의 인덕터 값을 얻을 수 있게 된다.The characteristic of this spiral structure is that like the solenoid type inductor, the spiral arm is wound on the top of the substrate several times in the same direction, thereby obtaining the maximum inductor value in the same area.

도 1은 종래 기술에 따른 인덕터의 개략적인 평면도로서, 반도체 기판(10) 상부에 감겨있는 나선형상으로 형성되어 있는 제 1 인덕터 패턴(21)과; 상기 제 1 인덕터 패턴(21)의 내측 끝단에 연결되어 풀리는 나선형상으로 형성되어 있는 제 2 인덕터 패턴(22)으로 구성되어 있다.1 is a schematic plan view of an inductor according to the prior art, comprising: a first inductor pattern 21 formed in a spiral shape wound on an upper portion of a semiconductor substrate 10; It is composed of a second inductor pattern 22 formed in a spiral shape connected to the inner end of the first inductor pattern 21.

여기서, 상기 제 1 인덕터 패턴(21)은 도 1에 도시된 비해칭 패턴이고, 상기 제 2 인덕터 패턴(22)은 해칭 패턴이다.Here, the first inductor pattern 21 is a non-symmetrical pattern shown in FIG. 1, and the second inductor pattern 22 is a hatching pattern.

이런 인덕터는 RF신호가 제 1 인덕터 패턴(21)으로 입력되어 제 2 인덕터 패턴(22)으로 출력된다.In this inductor, an RF signal is input to the first inductor pattern 21 and output to the second inductor pattern 22.

그리고, 제 1과 2 인덕터 패턴(21,22)은 나선형상을 유지하기 위하여, 감기고 풀리는 형상으로 되어 있으므로, 도 1에 도시된 바와 같이, 중첩 영역이 존재한다.In addition, since the first and second inductor patterns 21 and 22 have a winding and unwinding shape in order to maintain a spiral shape, as shown in FIG.

이 중첩영역에서는 전기적인 쇼트(Short)가 발생되지 않도록, 제 1과 2 인덕터 패턴(21,22) 사이에 절연막이 개재되어 있다.In this overlapping region, an insulating film is interposed between the first and second inductor patterns 21 and 22 so that an electrical short does not occur.

이런 제 1과 2 인덕터 패턴(21,22)은 나선형상을 만들기 위해서는 절곡된 영역이 필요로 하는데, RF신호는 바깥쪽 모서리를 제외한 최단거리로 절곡된 영역을 통과한다.The first and second inductor patterns 21 and 22 require a bent region to form a spiral shape, and the RF signal passes through the bent region at the shortest distance except the outer edge.

그러므로, 절곡된 영역의 바깥쪽 모서리에서는 RF신호가 거의 통과되지 않고, 기판에 의한 기생 캐패시턴스가 존재하여 손실이 발생하게 되어 품질계수를 저하시키는 요인이 되는 문제점을 야기시킨다.Therefore, the RF signal is hardly passed through the outer edges of the bent region, and parasitic capacitance is present in the substrate, resulting in a loss, causing a problem of degrading the quality factor.

이에 본 발명은 인덕터 패턴에 존재하는 절곡된 영역의 바깥쪽 모서리를 마이터링함으로써, 기생 캐패시턴스에 의한 손실을 줄여 품질계수(Q factor)를 향상시킬 수 있는 고 품질계수를 갖는 인덕터를 제공하는 데 그 목적이 있다.Accordingly, the present invention provides an inductor having a high quality factor that can improve the Q factor by reducing the loss caused by parasitic capacitance by mitering the outer edge of the bent region present in the inductor pattern. There is a purpose.

본 발명의 다른 목적은 인덕터 패턴의 외측에서 내측으로 갈수록 패턴의 선폭이 점점 줄어드는 형상으로 인덕터를 형성함으로써, 내측의 인덕터 패턴의 면적 을 줄이고, 생성되는 와류전류량을 줄여, 품질계수를 증가시킬 수 있는 고 품질계수를 갖는 인덕터를 제공하는 데 있다.Another object of the present invention is to form an inductor in a shape in which the line width of the pattern gradually decreases from the outer side of the inductor pattern to the inner side, thereby reducing the area of the inner inductor pattern, reducing the amount of eddy current generated, thereby increasing the quality factor. An inductor having a high quality factor is provided.

상기한 본 발명의 목적을 달성하기 위한 바람직한 양태(樣態)는, Preferred embodiments for achieving the above object of the present invention,

패터닝된 도전체로 이루어지고, Patterned conductors,

그 패터닝된 도전체는 절곡된 영역들을 구비하고 있고, The patterned conductor has bent regions,

그 절곡된 영역들 각각의 바깥쪽 모서리가 마이터링(Mitering)되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터가 제공된다.An inductor having a high quality factor is provided, characterized in that the outer edges of each of the bent regions are mitered.

상기한 본 발명의 목적을 달성하기 위한 바람직한 다른 양태(樣態)는, Another preferred aspect for achieving the above object of the present invention is

반도체 기판 상부에 복수번 절곡되어 감겨진 나선형상으로 형성되어 있는 제 1 인덕터 패턴과; A first inductor pattern formed in a spiral shape that is bent and wound a plurality of times over the semiconductor substrate;

상기 제 1 인덕터 패턴의 내측 끝단에 연결되어 복수번 절곡되어 풀려진 나선형상으로 형성되어 있는 제 2 인덕터 패턴으로 구성되어 있고, A second inductor pattern connected to an inner end of the first inductor pattern and formed in a spiral shape that is bent and released a plurality of times;

상기 제 1과 2 인덕터 패턴 각각의 절곡된 영역들 중 선택된 영역들의 바깥쪽 모서리가 마이터링(Mitering)되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터가 제공된다.An inductor having a high quality factor is provided, wherein outer edges of selected areas among the bent regions of each of the first and second inductor patterns are mitered.

상기한 본 발명의 목적을 달성하기 위한 바람직한 또 다른 양태(樣態)는, Another preferred aspect for achieving the above object of the present invention,

반도체 기판 상부에 제 1 단에서 제 2 단까지 복수번 절곡되어 나선형상으로 감겨져 인덕터 패턴이 형성되어 있고, The inductor pattern is formed by bending a plurality of times from the first stage to the second stage on the semiconductor substrate in a spiral shape.

상기 제 1 단은 인덕터 패턴의 외측에 존재하고, The first stage is outside the inductor pattern,

상기 제 2 단은 인덕터 패턴의 내측에 존재하고, The second stage is inside the inductor pattern,

상기 제 1 단과 이격되어 있는 제 3 단이 있고, There is a third stage spaced apart from the first stage,

상기 제 3 단은 상기 제 2 단과 연결되어 있고,The third end is connected to the second end,

상기 인덕터 패턴의 절곡된 영역들 중 선택된 영역들의 바깥쪽 모서리가 마이터링(Mitering)되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터가 제공된다.There is provided an inductor having a high quality factor, characterized in that the outer edges of selected areas of the bent regions of the inductor pattern are mitered.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터를 설명하기 위한 개념도로서, 본 발명의 인덕터(100)는 패터닝된 도전체로 이루어지고, 그 패터닝된 도전체는 절곡된 영역(110)들을 구비하고 있고, 그 절곡된 영역들(110) 각각의 바깥쪽 모서리(120)가 마이터링(Mitering)되어 있는 패턴으로 구성되어 있다.FIG. 2 is a conceptual diagram illustrating an inductor having a high quality factor according to a first embodiment of the present invention, wherein the inductor 100 of the present invention is formed of a patterned conductor, and the patterned conductor is a bent region ( 110, and the outer edge 120 of each of the bent regions 110 is formed in a mitered pattern.

통상, 인덕터(100)는 원하는 특성을 구현하기 위하여 인덕터 패턴에 절곡된 영역(110)을 구비하게 되는데, 이런 절곡된 영역(110)을 통과하는 대부분의 RF신호는 도 2에 도시된 바와 같이, 최단거리인 'A'에서 'B'로 전송된다.In general, the inductor 100 includes a region 110 bent in the inductor pattern to realize desired characteristics. Most of the RF signals passing through the curved region 110 are shown in FIG. 2. The shortest distance is transmitted from 'A' to 'B'.

그러므로, 절곡된 영역(110)의 바깥쪽 모서리(120)에서는 RF신호가 거의 통과되지 않아 RF신호의 전송에 기여하지 못하고, 기판에 의한 기생 캐패시턴스가 존재하여 손실이 발생한다.Therefore, the outer edge 120 of the bent region 110 hardly passes the RF signal and thus does not contribute to the transmission of the RF signal, and there is a parasitic capacitance due to the substrate, resulting in loss.

예를 들어, 도 3에 도시된 바와 같이, 반도체 기판(150) 상부에 절연층(151)이 형성되어 있고, 상기 절연층(151) 상부에 절곡된 영역을 갖는 인덕터(100)가 형성되어 있으면, 상기 반도체 기판(150), 절연층(151)과 인덕터(100)로 이루어진 기생 캐패시터가 존재하게 되고, 바깥쪽 모서리(120)에선 손실이 발생된다.For example, as shown in FIG. 3, when the insulating layer 151 is formed on the semiconductor substrate 150 and the inductor 100 having the bent region is formed on the insulating layer 151. In addition, a parasitic capacitor including the semiconductor substrate 150, the insulating layer 151, and the inductor 100 exists, and a loss occurs at the outer edge 120.

도 4는 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터의 절곡된 영역을 도시한 평면도로서, 도 3에서 설명한 바와 같이, 인덕터의 절곡된 영역(110)의 바깥쪽 모서리가 마이터링되어 있고, 이 마이터링된 면은 도 4와 같이 곡면으로 형성할 수 있고, 도 3과 같이 평면으로 형성할 수 있다.4 is a plan view illustrating a bent region of the inductor having a high quality factor according to the first embodiment of the present invention. As described with reference to FIG. 3, an outer edge of the bent region 110 of the inductor is mitered. The mitered surface may be formed into a curved surface as shown in FIG. 4, and may be formed into a flat surface as shown in FIG. 3.

도 5는 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터가 패터닝된 상태를 도시한 평면도로서, 본 발명의 인덕터는 반도체 기판(200) 상부에 복수번 절곡되어 감겨진 나선형상으로 형성되어 있는 제 1 인덕터 패턴(221)과; 상기 제 1 인덕터 패턴(221)의 내측 끝단에 연결되어 복수번 절곡되어 풀려진 나선형상으로 형성되어 있는 제 2 인덕터 패턴(222)으로 구성되어 있고, 상기 제 1과 2 인덕터 패턴(221,222) 각각의 절곡된 영역들 중 선택된 영역들(A,B,C,D)의 바깥쪽 모서리가 마이터링(Mitering)되어 있다.FIG. 5 is a plan view showing a state in which an inductor having a high quality factor is patterned according to the first embodiment of the present invention. The inductor of the present invention is formed in a spiral shape in which a plurality of inductors are bent and wound on the semiconductor substrate 200. A first inductor pattern 221; And a second inductor pattern 222 which is connected to an inner end of the first inductor pattern 221 and is bent a plurality of times to form a spiral shape, and each of the first and second inductor patterns 221 and 222. The outer edges of the selected areas A, B, C, and D of the bent areas are mitered.

그리고, 이 인덕터는 6각형 형상으로 패터닝되어 있다.This inductor is patterned into a hexagonal shape.

여기서, 상기 제 1 인덕터 패턴(221)은 도 5에 도시된 비해칭 패턴이고, 상 기 제 2 인덕터 패턴(222)은 해칭 패턴이다.Here, the first inductor pattern 221 is a non-symmetrical pattern shown in FIG. 5, and the second inductor pattern 222 is a hatching pattern.

이로써, 본 발명의 제 1 실시예는 인덕터 패턴에 존재하는 절곡된 영역의 바깥쪽 모서리를 마이터링함으로써, 기생 캐패시턴스에 의한 손실을 줄여 품질계수(Q factor)를 향상시킬 수 있는 것이다.Thus, in the first embodiment of the present invention, by mitering the outer edge of the bent region present in the inductor pattern, the Q factor can be improved by reducing the loss due to parasitic capacitance.

도 6은 본 발명의 제 1 실시예에 따른 고 품질계수를 갖는 인덕터가 도 5와 다르게 패터닝된 상태를 도시한 평면도로서, 이 인덕터는 반도체 기판(200) 상부에제 1 단(231)에서 제 2 단(232)까지 복수번 절곡되어 나선형상으로 감겨져 인덕터 패턴(230)이 형성되어 있고, 상기 제 1 단(231)은 인덕터 패턴(230)의 외측에 존재하고, 상기 제 2 단(232)은 인덕터 패턴(230)의 내측에 존재하고, 상기 제 1 단(231)과 이격되어 있는 제 3 단(233)이 있고, 이 제 3 단(223)은 상기 제 2 단(232)과 연결되어 있고, 상기 인덕터 패턴(230)의 절곡된 영역들 중 선택된 영역들(E)의 바깥쪽 모서리가 마이터링(Mitering)되어 있다.FIG. 6 is a plan view illustrating a state in which an inductor having a high quality factor is patterned differently from FIG. 5 according to the first embodiment of the present invention, and the inductor is formed at the first end 231 on the semiconductor substrate 200. The second end 232 is bent a plurality of times and wound in a spiral to form an inductor pattern 230. The first end 231 is located outside the inductor pattern 230, and the second end 232 is formed. Is inside the inductor pattern 230, and there is a third stage 233 spaced apart from the first stage 231, the third stage 223 is connected to the second stage 232 The outer edges of the selected regions E of the bent regions of the inductor pattern 230 are mitered.

여기서, 상기 인덕터는 4각형 형상으로 패터닝되어 있다.Here, the inductor is patterned in a quadrangular shape.

도 7은 도 6의 인덕터에서 내측 패턴과 외측 패턴을 연결하기 위한 일례를 설명하기 위한 개략적인 단면도로서, 반도체 기판(200) 상부에 제 1 절연층(201)이 형성되어 있고, 상기 제 1 절연층(201) 상부 일부에 도전성 라인(240)이 형성되어 있고, 상기 도전성 라인(240)을 감싸며 상기 제 1 절연층(201) 상부에 제 2 절연층(202)이 형성되어 있고, 상기 제 2 절연층(202) 상부에 도 6과 같은 인덕터 패턴이 형성되어 있고, 상기 제 2 절연층(202) 상부에 형성된 인덕터 패턴의 제 2 단과 제 3 단 각각은 상기 제 2 절연층(202)을 관통하는 도전성 비아홀들(202a,202b)에 연 결되어 있고, 상기 도전성 비아홀들(202a,202b)은 도전성 라인(240)에 연결되어 있으면, 도 6에 도시된 인덕터의 내측 패턴과 외측 패턴을 연결할 수 있게 된다.FIG. 7 is a schematic cross-sectional view illustrating an example of connecting an inner pattern and an outer pattern in the inductor of FIG. 6, wherein a first insulating layer 201 is formed on a semiconductor substrate 200, and the first insulation is formed on the semiconductor substrate 200. A conductive line 240 is formed on a portion of the upper portion of the layer 201, a second insulating layer 202 is formed on the first insulating layer 201 and surrounds the conductive line 240. The inductor pattern shown in FIG. 6 is formed on the insulating layer 202, and each of the second and third ends of the inductor pattern formed on the second insulating layer 202 passes through the second insulating layer 202. If the conductive via holes 202a and 202b are connected to the conductive via holes 202a and 202b, and the conductive via holes 202a and 202b are connected to the conductive line 240, the inner and outer patterns of the inductor shown in FIG. 6 may be connected to each other. Will be.

도 8은 본 발명의 제 2 실시예에 따른 고 품질계수를 갖는 인덕터가 패터닝된 상태를 도시한 평면도로서, 본 발명의 제 2 실시예에서의 인덕터 패턴은 나선형상으로 형성되어 있고, 나선형상을 구현하기 위해서는 도 8에 도시된 바와 같이, 상호 이격된 여러겹의 패턴(310,320,330)이 감겨져 있다.8 is a plan view showing a patterned state of the inductor having a high quality factor according to the second embodiment of the present invention. In the second embodiment of the present invention, the inductor pattern is formed in a spiral shape, In order to implement, as illustrated in FIG. 8, a plurality of patterns 310, 320, 330 spaced apart from each other are wound.

이러한 나선형상의 인덕터에 RF 신호가 흐르게 되면, 인덕터 패턴에는 자기장이 형성되어, 인덕터 패턴의 내측에서 인덕터 패턴의 외측으로 자속선들(a,b,c,d,e,f)이 형성된다.When an RF signal flows through the spiral inductor, a magnetic field is formed in the inductor pattern, and magnetic flux lines a, b, c, d, e, and f are formed inside the inductor pattern to the outside of the inductor pattern.

이 때, 인덕터 패턴 내측의 자속선 밀도는 인덕터 패턴 외측의 자속선 밀도보다 높아지게 되고, 자속선 밀도가 높은 쪽의 인덕터 패턴에서 더 많은 와류전류가 발생한다.At this time, the magnetic flux line density inside the inductor pattern becomes higher than the magnetic flux line density outside the inductor pattern, and more eddy current is generated in the inductor pattern having the higher magnetic flux line density.

이 와류전류는 손실로 작용하여 품질계수를 저하시킨다.This eddy current acts as a loss, lowering the quality factor.

상기 와류전류량은 인덕터의 면적에 비례함으로, 본 발명의 제 2 실시예에서는 인덕터 내측 패턴의 선폭을 인덕터 외측 패턴의 선폭보다 작게하면, 인덕터 내측의 패턴에서 생성되는 와류전류량을 줄일 수 있게 된다.Since the amount of eddy current is proportional to the area of the inductor, in the second embodiment of the present invention, if the line width of the inductor inner pattern is smaller than the line width of the inductor outer pattern, the amount of eddy current generated in the inner pattern of the inductor can be reduced.

따라서, 도 8에 도시된 바와 같이, 인덕터 패턴의 외측에서 내측으로 갈수록 패턴의 선폭이 점점 줄어드는 형상으로 인덕터를 형성하면(즉, W1>W2>W3), 내측의 인덕터 패턴의 면적이 줄어들게 되고, 생성되는 와류전류량도 줄어들게 되어, 품질계수를 증가시킬 수 있는 것이다.Therefore, as shown in FIG. 8, when the inductor is formed in a shape in which the line width of the pattern gradually decreases from the outside of the inductor pattern to the inside (that is, W1> W2> W3), the area of the inductor pattern inside is reduced. The amount of generated eddy current is also reduced, which can increase the quality factor.

이상에서 상세히 설명한 바와 같이, 본 발명은 인덕터 패턴에 존재하는 절곡된 영역의 바깥쪽 모서리를 마이터링함으로써, 기생 캐패시턴스에 의한 손실을 줄여 품질계수를 향상시킬 수 있는 효과가 있다.As described in detail above, the present invention has the effect of improving the quality factor by reducing the loss due to parasitic capacitance by mitering the outer edge of the bent region present in the inductor pattern.

또한, 본 발명은 인덕터 패턴의 외측에서 내측으로 갈수록 패턴의 선폭이 점점 줄어드는 형상으로 인덕터를 형성함으로서, 내측의 인덕터 패턴의 면적을 줄이고, 생성되는 와류전류량을 줄여, 품질계수를 증가시킬 수 있는 효과가 있다.In addition, the present invention by forming the inductor in a shape that the line width of the pattern gradually decreases from the outer side of the inductor pattern toward the inner side, thereby reducing the area of the inner inductor pattern, the amount of generated eddy currents, the effect of increasing the quality coefficient There is.

본 발명은 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.Although the invention has been described in detail only with respect to specific examples, it will be apparent to those skilled in the art that various modifications and variations are possible within the spirit of the invention, and such modifications and variations belong to the appended claims.

Claims (5)

패터닝된 도전체로 이루어지고, Patterned conductors, 그 패터닝된 도전체는 절곡된 영역들을 구비하고 있고, The patterned conductor has bent regions, 그 절곡된 영역들 각각의 바깥쪽 모서리가 마이터링(Mitering)되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터.An inductor having a high quality factor, characterized in that the outer edges of each of the bent regions are mitered. 반도체 기판 상부에 복수번 절곡되어 감겨진 나선형상으로 형성되어 있는 제 1 인덕터 패턴과; A first inductor pattern formed in a spiral shape that is bent and wound a plurality of times over the semiconductor substrate; 상기 제 1 인덕터 패턴의 내측 끝단에 연결되어 복수번 절곡되어 풀려진 나선형상으로 형성되어 있는 제 2 인덕터 패턴으로 구성되어 있고, A second inductor pattern connected to an inner end of the first inductor pattern and formed in a spiral shape that is bent and released a plurality of times; 상기 제 1과 2 인덕터 패턴 각각의 절곡된 영역들 중 선택된 영역들의 바깥쪽 모서리가 마이터링(Mitering)되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터.And an outer edge of selected areas of the bent regions of each of the first and second inductor patterns is mitered. 반도체 기판 상부에 제 1 단에서 제 2 단까지 복수번 절곡되어 나선형상으로 감겨져 인덕터 패턴이 형성되어 있고, The inductor pattern is formed by bending a plurality of times from the first stage to the second stage on the semiconductor substrate in a spiral shape. 상기 제 1 단은 인덕터 패턴의 외측에 존재하고, The first stage is outside the inductor pattern, 상기 제 2 단은 인덕터 패턴의 내측에 존재하고, The second stage is inside the inductor pattern, 상기 제 1 단과 이격되어 있는 제 3 단이 있고, There is a third stage spaced apart from the first stage, 상기 제 3 단은 상기 제 2 단과 연결되어 있고,The third end is connected to the second end, 상기 인덕터 패턴의 절곡된 영역들 중 선택된 영역들의 바깥쪽 모서리가 마이터링(Mitering)되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터.And an outer edge of selected areas among the bent areas of the inductor pattern is mitered. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 마이터링된 면은,The mitered surface is, 곡면 또는 평면인 것을 특징으로 하는 고 품질계수를 갖는 인덕터.An inductor having a high quality factor, characterized in that it is curved or flat. 제 2 항 또는 제 3 항에 있어서,The method of claim 2 or 3, 상기 인덕터 패턴은,The inductor pattern is, 외측에서 내측으로 갈수록 패턴의 선폭이 점점 줄어드는 형상으로 형성되어 있는 것을 특징으로 하는 고 품질계수를 갖는 인덕터.An inductor having a high quality factor, characterized in that the line width of the pattern is gradually reduced from the outer side to the inner side.
KR1020060024739A 2006-03-17 2006-03-17 Inductor having high quality factor KR20070094277A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060024739A KR20070094277A (en) 2006-03-17 2006-03-17 Inductor having high quality factor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060024739A KR20070094277A (en) 2006-03-17 2006-03-17 Inductor having high quality factor

Publications (1)

Publication Number Publication Date
KR20070094277A true KR20070094277A (en) 2007-09-20

Family

ID=38688210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060024739A KR20070094277A (en) 2006-03-17 2006-03-17 Inductor having high quality factor

Country Status (1)

Country Link
KR (1) KR20070094277A (en)

Similar Documents

Publication Publication Date Title
US7382222B1 (en) Monolithic inductor for an RF integrated circuit
US7932793B2 (en) Common mode filtering method and device
JP5270576B2 (en) Flat type wideband transformer
JP4202914B2 (en) Planar inductive components and planar transformers
US9819325B2 (en) Time delay filters
EP1202297A2 (en) High Q spiral inductor
US20080238602A1 (en) Components with on-die magnetic cores
US20120013422A1 (en) Signal transmission communication unit and coupler
JP2017201761A (en) High frequency noise countermeasure circuit
KR100812568B1 (en) Choke coil
US8722443B2 (en) Inductor structures for integrated circuit devices
US7403080B2 (en) Transmission line apparatus having conductive strips coupled by at least one additional capacitance element
KR101046026B1 (en) Transformer
JP5251965B2 (en) Antenna device and frequency adjustment method thereof
KR20070094277A (en) Inductor having high quality factor
US7265729B1 (en) Microstrip antenna having embedded spiral inductor
JP2005317725A (en) Electronic device
CN108573801B (en) Choke coil mounting board
TWI399139B (en) Meander inductor and printed circuit board with a meander inductor
JPS5819174B2 (en) TV tuner
KR102213561B1 (en) Semiconductor device
JP4374544B2 (en) Method for adjusting characteristics of 2-port isolator
JP2002170717A (en) Chip inductor
KR100764914B1 (en) Electromagnetic noise filter
JPH09306738A (en) Inductor element

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination