KR20070088226A - Method of manufacturing pentacene organic thin film transistor - Google Patents

Method of manufacturing pentacene organic thin film transistor Download PDF

Info

Publication number
KR20070088226A
KR20070088226A KR1020060041736A KR20060041736A KR20070088226A KR 20070088226 A KR20070088226 A KR 20070088226A KR 1020060041736 A KR1020060041736 A KR 1020060041736A KR 20060041736 A KR20060041736 A KR 20060041736A KR 20070088226 A KR20070088226 A KR 20070088226A
Authority
KR
South Korea
Prior art keywords
thin film
substrate
pentacene
organic thin
film transistor
Prior art date
Application number
KR1020060041736A
Other languages
Korean (ko)
Other versions
KR100824045B1 (en
Inventor
최종호
스예드 아브타지르 피.
정선화
서훈석
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of KR20070088226A publication Critical patent/KR20070088226A/en
Application granted granted Critical
Publication of KR100824045B1 publication Critical patent/KR100824045B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited

Abstract

A method of manufacturing a pentacene organic TFT is provided to improve the crystallinity of an organic thin film without additional processes by using a cluster beam deposition and to improve the uniformity of the organic thin film by using a surfactant. A substrate(110) is loaded at an inner upper side of a vacuum chamber. Pentacene stored in a crucible is heated, wherein the crucible is arranged at an inner lower side of the vacuum chamber. The pentacene is sublimated and passed through a nozzle, wherein the nozzle is installed at an upper portion of the crucible. At this time, a pentacene cluster of a beam type is formed. An organic thin film is uniformly deposited on the substrate while the substrate is kept in room temperature. A surfactant made of HMDS(HexaMethylDiSilazane) is deposited on the substrate.

Description

펜타센 유기박막 트랜지스터의 제조방법{Method of manufacturing pentacene organic thin film transistor}Method of manufacturing pentacene organic thin film transistor

도 1은 본 발명의 바람직한 일실시예에 따른 유기박막 트랜지스터의 단면을 개략적으로 보이는 도면이다.1 is a schematic cross-sectional view of an organic thin film transistor according to an exemplary embodiment of the present invention.

도 2는 비교예 1에 의하여 제조된 펜타센 유기박막의 원자힘현미경(AFM)사진이다.2 is an atomic force microscope (AFM) photograph of the pentacene organic thin film prepared by Comparative Example 1. FIG.

도 3은 실시예 1 및 2에 의하여 제조된 펜탄센 유기박막의 원자힘현미경사진이다.3 is an atomic force micrograph of the pentansene organic thin film prepared according to Examples 1 and 2.

도 4는 실시예 1 및 2에 의하여 제조된 펜타센 유기박막의 X선회절분석그래프이다.4 is an X-ray diffraction graph of the pentacene organic thin film prepared according to Examples 1 and 2. FIG.

도 5는 실시예 1 및 2에 의하여 제조된 펜타센 유기박막 트랜지스터의 전기적 특성을 측정한 그래프이다.5 is a graph measuring electrical characteristics of the pentacene organic thin film transistors manufactured according to Examples 1 and 2. FIG.

도 6은 비교예 1 및 2에 의하여 제조된 펜타센 유기박막 트랜지스터의 전기적 특성을 측정한 그래프이다.6 is a graph measuring electrical characteristics of the pentacene organic thin film transistors manufactured by Comparative Examples 1 and 2. FIG.

본 발명은 펜타센 유기박막 트랜지스터의 제조방법에 관한 것으로서, 더욱 상세하게는 클러스터빔 증착방법을 이용하여 유기박막의 결정도를 높이는 한편, 계면활성제를 이용하여 유기박막이 성장될 게이트 유전층의 표면에 유기박막이 균일하게 증착될 수 있는 펜타센 유기박막 트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a pentacene organic thin film transistor, and more particularly, to increase the crystallinity of the organic thin film by using a cluster beam deposition method, and to form an organic layer on the surface of the gate dielectric layer on which the organic thin film is grown using a surfactant. The present invention relates to a method for manufacturing a pentacene organic thin film transistor in which a thin film can be uniformly deposited.

일반적으로 평판 표시 패널이라 함은 가시광선을 내는 특성을 이용한 전면이 평판으로 된 장치로서 두 전극 사이에 강한 전압을 걸면 전극 사이에 기체(Gas) 방전이 생기고, 이때 발생하는 자외선이 형광체에 부딪혀 빛을 내는 현상을 이용한 PDP(plazma display panel), 평면으로 형성된 케소드(Cathode)에서 방출된 전자가 형광체에 부딪혀 발광하는 FED(field emission display), 필라멘트(Filament)에 전압을 인가하여 열전자를 발생시키고, 그리드(Grid)에서 전자가 가속되어 애노드(Anode)에 도달하도록 하여, 이미 패턴(Patterning)된 형광체에 부딪혀 발광함으로서 정보를 표시하는 VFD(vacuum fluorescent display), 형광 또는 인광 유기물 박막에 전류를 흘려주면 전자와 정공이 유기물층에서 결합하면서 빛이 발생되는 자발광형인 OLED(organic light emitting diode) 등이 있고, 액체와 고체의 중간상태인 액정의 전기적 성질을 표시장치에 응용한 디스플레이(Display)로서 액정이 셔터(Shutter)의 역할을 하여 전압의 스위칭에 따라 빛을 투과 또는 차단하는 원리를 이용하여 정보를 표시하는 액정표시장치(liquid crystal display)가 있다. In general, a flat panel display panel is a device having a flat surface using visible light, and when a strong voltage is applied between two electrodes, a gas discharge is generated between the electrodes. PDP (plazma display panel) using the phenomenon of emitting light, electrons emitted from a plane formed cathode (Cathode) hit the phosphor and emits heat electrons by applying a voltage to the field emission display (FED), filament (Filament) The electrons are accelerated in the grid to reach the anode, and the current flows through a thin film of a fluorescent fluorescent display (VFD), a fluorescent or phosphorescent organic material, which displays information by hitting a patterned phosphor and emitting light. Organic light emitting diodes (OLEDs), which emit light when the electrons and holes combine in the organic layer, Liquid crystal display device that displays the information using the principle of transmitting or blocking light in response to the switching of voltage by the liquid crystal acting as a shutter. (liquid crystal display).

액정표시장치, OLED 등의 평판표시패널에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin film transistors (hereinafter referred to as TFTs) used in flat panel displays such as liquid crystal displays and OLEDs are used as switching elements for controlling the operation of each pixel and as driving elements for driving the pixels.

상기 TFT는 반도체층은 소스/드레인 영역과, 이 소스/드래인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다. 상기 반도체층에는 종래에 폴리 실리콘계 박막을 사용하고 있었다. 그러나, 성형이 용이하고, 유연한 특성 및 저가의 제조원가를 필요로 하는 전도성 유기물의 특성 때문에 실리콘기판 대신에 사용될 수 있으며, 광범위한 분야에서 활발한 연구가 이루어지고 있다. 이러한 전도성 유기물을 이용한 유기박막 트랜지스터(Organic Thin Film Transistor: OTFT)는 기존의 실리콘 박막을 형성하기 위한 플라즈마를 이용한 화학증착(CVD)을 대신하여 상압의 프린팅 공정으로 박막형성이 가능하며, 더 나아가서는 플라스틱 기판을 이용한 연속공정(Roll to Roll)이 가능하고 저가의 트랜지스터를 구현할 수 있는 장점이 있는데, 유기박막 트랜지스터는 유기활성막의 결정도, 기판과 유기활성막 계면의 전하 특성, 소스/드레인 전극과 유기활성막 계면의 캐리어 주입능력 등에 의해서 그 품질을 결정할 수 있다.The TFT includes a gate electrode having a semiconductor layer having a source / drain region and a channel region formed between the source / drain regions, the semiconductor layer being insulated from the semiconductor layer and located in a region corresponding to the channel region. And source / drain electrodes in contact with the source / drain regions, respectively. The polysilicon thin film was used for the said semiconductor layer conventionally. However, it can be used in place of silicon substrates due to the characteristics of conductive organic materials that require easy molding, flexible properties, and low cost of manufacturing, and active research is being conducted in a wide range of fields. Organic thin film transistors (OTFTs) using such conductive organic materials can be formed by printing at atmospheric pressure instead of chemical vapor deposition (CVD) using plasma for forming conventional silicon thin films. It is possible to perform a roll to roll using a plastic substrate and to realize a low-cost transistor. The organic thin film transistor has the crystallinity of the organic active layer, the charge characteristics of the interface between the substrate and the organic active layer, the source / drain electrode and The quality can be determined by the carrier injection ability of the organic active membrane interface and the like.

상기 유기박막 트랜지스터는 유기박막의 결정도에 좌우됨에도 불구하고 종래에는 결정도가 낮다는 문제점이 있었다. 이를 해결하기 위해, 대한민국등록특허공보 제 0399283 호에서는 펜타센을 진공증착하여 가압장치로 고온에서 압력을 가하여 유기박막을 액화시킴으로써 그 결정도를 향상시키는 기술을 공개하고 있으나, 결정도가 향상되었는지 의문이 있을 뿐만 아니라, 진공증착이외에 별도의 가압공정 및 고온처리를 하는 부수적인 공정이 수반되는 문제점이 있었다.Although the organic thin film transistor is dependent on the crystallinity of the organic thin film, there is a problem in that the crystallinity is low. In order to solve this problem, Korean Patent Publication No. 0399283 discloses a technique for improving the crystallinity by liquefying an organic thin film by vacuum depositing pentacene and applying a pressure at a high temperature with a pressurizing device, but there is a question whether the crystallinity is improved. In addition, in addition to vacuum deposition, there was a problem involving a separate pressurization process and a secondary process of high temperature treatment.

또한, 상기 결정도를 높이기 위해 대한민국공개특허공보 제 2005-0049837 호에서는 OMBD(organic molecular beam deposition)법을 이용하여 펜타센을 증착하고 있으나, 상기 OMBD법은 분출도가니(effusion cell)에서 유기분자들이 넓은 분포의 운동에너지를 가지고 다양한 각도로 피증착물로 향하기 때문에 유기분자들이 부분적으로 적거나 혹은 많이 쌓이는 등으로 유기박막의 균일성을 확보하기 어렵고 또한, 유기박막의 균일성을 위하여 기판을 가열하는 경우에 별도의 가열수단이 필요한 문제가 있었다. In addition, in order to increase the crystallinity, Korean Laid-Open Patent Publication No. 2005-0049837 deposits pentacene using an organic molecular beam deposition (OMBD) method, but the OMBD method has a wide range of organic molecules in an effusion cell. It is difficult to secure the uniformity of the organic thin film due to partial or small accumulation of organic molecules because it is directed to the deposits at various angles with the kinetic energy of the distribution, and when heating the substrate for the uniformity of the organic thin film. There was a problem that a separate heating means is required.

따라서, 본 발명이 이루고자 하는 기술적 과제는 클러스터빔 증착방법을 이용하여 피증착물을 가열하지 않고 또한, 별도의 추가적인 공정 없이 유기박막의 결정도를 높이는 한편, 계면활성제를 이용하여 유기박막이 성장될 게이트 유전층의 표면에 결정도가 높은 유기물이 균일하게 증착될 수 있는 유기박막 트랜지스터의 제조방법을 제공하는 것이다.Therefore, the technical problem to be achieved by the present invention is to increase the crystallinity of the organic thin film without heating the deposit using the cluster beam deposition method, and without any additional process, while the gate dielectric layer on which the organic thin film is grown by using a surfactant It is to provide a method for manufacturing an organic thin film transistor that can be uniformly deposited organic material having a high crystallinity on the surface.

본 발명은 상기 기술적 과제를 달성하기 위하여,The present invention to achieve the above technical problem,

진공챔버의 내상측에 기판을 고정시키고, 진공챔버의 내하측에 배치된 크루서블의 내부에 있는 펜타센을 가열하는 단계(S1단계);Fixing the substrate on the inner upper side of the vacuum chamber and heating pentacene in the crucible disposed on the inner lower side of the vacuum chamber (step S1);

상기 가열된 펜타센이 승화되어 상기 크루서블의 상부에 구비된 노즐을 통과하며 클러스터를 형성하는 단계(S2단계); 및Subliming the heated pentacene to form a cluster while passing through a nozzle provided on the crucible (step S2); And

상기 기판은 상온으로 유지되는 동시에 그 하부에 상기 클러스터가 충돌하며 균일하게 증착되는 단계(S3단계);를 포함하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법을 제공한다.The substrate is maintained at room temperature and at the same time the cluster collides thereunder and is deposited uniformly (step S3); provides a method of manufacturing an organic thin film transistor comprising a.

본 발명의 다른 실시예에 의하면,According to another embodiment of the present invention,

상기 클러스터는 상기 기판을 향한 방향으로의 운동에너지가 최대인 것일 수 있다.The cluster may have a maximum kinetic energy in a direction toward the substrate.

또한, 상기 클러스터는 균일한 운동에너지를 가지고 상기 기판으로 향하는 것일 수 있다.In addition, the cluster may have a uniform kinetic energy toward the substrate.

또한, 상기 기판을 가열하지 않을 수 있다.In addition, the substrate may not be heated.

아울러, 상기 기판의 표면에 계면활성제를 적층하는 단계를 더 포함할 수 있다. In addition, the method may further include laminating a surfactant on the surface of the substrate.

여기서, 상기 계면활성제는 헥사메틸디실라제인(HMDS)일 수 있다.Here, the surfactant may be hexamethyldisilazane (HMDS).

이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다.However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity.

도 1은 본 발명의 바람직한 일실시예에 따른 유기박막 트랜지스터의 단면을 개략적으로 보이는 도면이다.1 is a schematic cross-sectional view of an organic thin film transistor according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 펜타센 박막 트랜지스터는 기판(110)의 상부에 형성된 유전층(120)과, 상기 유전층의 상부에 형성되는 펜타센 박막(130)을 포함한다. 또한, 통상적으로 사용되는 전극으로서 게이트(100), 소스(141) 및 드레인 전극(140)이 각각 상기 기판의 하부와 상기 펜타센의 상부에 적층된 구조이다.Referring to FIG. 1, a pentacene thin film transistor according to an exemplary embodiment of the present invention includes a dielectric layer 120 formed on the substrate 110 and a pentacene thin film 130 formed on the dielectric layer. . In addition, as a commonly used electrode, the gate 100, the source 141, and the drain electrode 140 are stacked on the lower portion of the substrate and the upper portion of the pentacene, respectively.

먼저, 본 발명에서 사용되는 진공증착장비를 개략적으로 살펴보면, 진공챔버의 내상측에 피증착물인 기판을 위치시키며, 내하측에는 가열수단으로서 전열선이 구비된 크루서블을 배치하며 상기 크루서블의 상부에는 노즐을 구비한 덮개가 형성되어서 상기 크루서블은 상부의 노즐을 제외하고는 밀폐된 형상을 가지게 되고, 그 내부에는 증착되는 유기물을 위치시킨다. 또한, 증착이 완료된 증착 유기물 박막의 두께를 측정하기 위하여 설치된 두께 모니터는 증착 유기물의 증착 속도와 두께를 각각 Å/s와 kÅ단위로 나타내며 상기 박막의 두께를 모니터링하고 적절한 두께를 조절할 수 있도록 한다. 또한, 셔터를 상기 기판과 크루서블의 중간에 위치시켜서 외부에서 열고 닫을 수 있도록 구비되어 있으며 처음에는 닫힌 상태로서, 정제되지 않은 불순물이 증착되는 것을 방지하고 일정한 증착 속도에 도달했을 때 외부에서 회전시켜서 열 수 있도록 마련된다. First, looking at the vacuum deposition equipment used in the present invention, the substrate to be deposited is placed on the inner upper side of the vacuum chamber, and the inner and lower sides arrange a crucible with a heating wire as a heating means and a nozzle on the top of the crucible. A cover having a cover is formed so that the crucible has a sealed shape except for a nozzle at an upper portion thereof, and the organic material to be deposited is positioned therein. In addition, the thickness monitor installed in order to measure the thickness of the deposited organic thin film is completed, the deposition rate and the thickness of the deposition organic material in Å / s and k Å unit respectively to monitor the thickness of the thin film and to adjust the appropriate thickness. In addition, the shutter is positioned between the substrate and the crucible so that the shutter can be opened and closed from the outside, and is initially closed to prevent the deposition of unpurified impurities and to rotate outside when a constant deposition rate is reached. It is arranged to open.

한편, 상기 유전층은 당업계에서 통상 사용하는 재료인 한 특별하게 제한할 것은 아니나, 바람직하게는 상기 기판의 표면에 이산화규소(SiO2)를 진공 증착하여 형성할 수 있다.On the other hand, the dielectric layer is not particularly limited as long as it is a material commonly used in the art, but may be preferably formed by vacuum deposition of silicon dioxide (SiO 2 ) on the surface of the substrate.

상기 기판(110)은 n형 실리콘기판 또는 플라스틱재일 수 있다. 여기서, 상기 플라스틱재는 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 중 하나로 이루어질 수 있다.The substrate 110 may be an n-type silicon substrate or a plastic material. Here, the plastic material is polyethersulphone (PES, polyethersulphone), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen napthalate), polyethylene terephthalate (PET, polyethyeleneterepthalate) ), Polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose acetate propinonate (CAP) ) May be one of.

이하, 본 발명에 따르는 펜타센 박막 트랜지스터의 제조방법을 살펴본다. Hereinafter, a method of manufacturing a pentacene thin film transistor according to the present invention will be described.

여기서, 본 발명은 진공챔버의 내상측에 기판을 고정시키고, 진공챔버의 내하측에 배치된 크루서블의 내부에 있는 펜타센을 가열하는 단계와, 상기 가열된 펜타센이 승화되어 상기 크루서블의 상부에 구비된 덮개의 노즐을 통과하며 클러스터를 형성하는 단계 및 상기 기판은 상온으로 유지되는 동시에 그 하부에 상기 클러스터가 충돌하며 균일하게 증착되는 단계를 포함하는 특징이 있으며, 상기 기판의 표면에 계면활성제를 적층할 수 있다.Here, the present invention is a step of fixing the substrate on the inner upper side of the vacuum chamber, heating the pentacene in the crucible disposed on the inner lower side of the vacuum chamber, and the heated pentacene is sublimed to the Forming a cluster while passing through a nozzle of a cover provided at an upper portion thereof, and the substrate is maintained at room temperature, and at the same time, the cluster is collided and uniformly deposited at a lower portion thereof, and an interface is formed on the surface of the substrate. The active agent can be laminated.

먼저, 진공챔버의 내상측에 기판을 고정시키고, 진공챔버의 내하측에 배치된 크루서블의 내부에 있는 펜타센을 가열하는 단계를 살펴보면, 우선, 가열 방법으로는 당업계에서 통상 사용하는 방법인 한 특별하게 한정하지 않으나, 예를 들면, 온도 조절이 용이하게 디지탈화되어 있는 전기저항가열방식이 바람직하다. First, to fix the substrate on the inner upper side of the vacuum chamber, and to look at the step of heating the pentacene in the inside of the crucible disposed on the inner and lower sides of the vacuum chamber, first, the heating method is a method commonly used in the art Although it does not specifically limit, For example, the electrical resistance heating system which digitalizes easily in temperature control is preferable.

또한, 상기 크루서블의 재질은 펜타센을 가열하는 경우에 상기 펜타센이 흡 착되거나 반응하지 않는 재질인 한 특별하게 제한할 것은 아니나, 고온으로 가열이 가능하고 고온에서도 열변형이 적은 흑연(graphite)이 바람직하다. 아울러, 상기 크루서블의 형태는 밀폐되어 그 상부에 노즐을 가진 덮개가 구비될 수 있는 한 특별하게 제한할 것은 아니다.In addition, the material of the crucible is not particularly limited as long as the material is not adsorbed or reacted when the pentacene is heated. However, the crucible is capable of heating at a high temperature and has little thermal deformation even at a high temperature. Is preferred. In addition, the form of the crucible is not particularly limited as long as it is sealed and a cover having a nozzle thereon may be provided.

아울러, 상기 펜타센은 이중결합과 단일결합이 교대로 결합된 유기물로서 컨쥬게이션(conjugation)되어 있어서, 전기전도성을 가질 수 있으며, 후술할 기판에 증착하는 단계에서 기판 상부에 형성되어 있는 유전층과 우수한 결합력을 가질 수 있다.In addition, the pentacene is conjugated as an organic material in which double bonds and single bonds are alternately bonded to each other, thereby having electrical conductivity, and excellent in that the dielectric layer formed on the substrate in the step of depositing on a substrate to be described later. It can have a bonding force.

또한, 가열하는 온도는 227 내지 247℃인 것이 바람직하다. 만일, 가열온도가 227℃ 미만인 경우에는 펜타센이 증기화되기 어려울 뿐만 아니라, 기판에 충돌한 이후의 클러스터의 약한 분자간 인력을 깨뜨리기 어렵거나 깨뜨린다 하여도 주변의 빈 자리를 찾아다닐 충분한 운동에너지를 얻기 어려울 수 있어서 균일한 박막을 형성할 수 없으며, 만일, 247℃를 초과하는 경우에는 상기 유기분자들이 열분해될 수 있어서, 증착되는 유기분자들이 화학적 조성이 변할 수 있다.Moreover, it is preferable that the temperature to heat is 227-247 degreeC. If the heating temperature is lower than 227 ° C, pentacene is difficult to vaporize, and sufficient kinetic energy is required to find an empty spot even if it is difficult or breaks the weak intermolecular attraction of the cluster after the impact on the substrate. It may be difficult to obtain a uniform thin film, and if it exceeds 247 ° C., the organic molecules may be pyrolyzed, and thus the chemical composition of the deposited organic molecules may change.

다음으로, 상기 가열된 펜타센은 승화되어 클러스터를 형성하며 상기 크루서블의 상부에 구비된 노즐을 통과하는 단계를 살펴보면, 진공상태에서 상기 펜타센을 가열하면 상변화에 의하여 기체로 승화하게 된다. 승화된 펜타센 입자들은 크루서블 내부를 유동하게 된다. 유동하는 상기 펜타센 입자는 크루서블의 상부에 형성된 노즐을 통과하게 되는데, 상기 노즐의 작은 구멍(hole)을 통과하기 때문에 상부로 향하는 운동을 하는 즉, 한 방향의 운동에너지를 가진 상태의 펜타센 입자들만 이 노즐을 통과할 수 있게 된다. 따라서, 상기 크루서블의 내부에서 증기화된 입자들은 크루서블 내부에서 유동하며 서로 부딪치며 약한 분자간 인력으로 클러스터(cluster)를 형성하게 되고, 상부로 향하는 방향성을 가진 상기 클러스터들만이 균일하고 일정한 운동에너지를 가지고, 빔(beam)의 형태로 노즐을 통과하여 진공챔버의 내상측을 향하여 진행하게 된다. 이렇게 상부로 향하는 방향성을 가지고 동시에 균일하고 일정한 운동에너지를 가진 클러스터는 진공챔버의 내상측에 배치된 기판의 하부에 충돌을 하게 되고, 충돌에 의하여 상기 클러스터의 약한 분자간 인력이 깨지게 되며 동시에 잔여의 운동에너지에 의하여 충돌된 주변의 빈 자리를 찾아 증착되어서 결국 형성되는 펜타센 박막의 두께가 균일하게 되어, 결정성이 우수해진다.Next, when the heated pentacene is sublimed to form a cluster and passes through a nozzle provided at the top of the crucible, the pentacene is sublimed into gas by a phase change when the pentacene is heated in a vacuum state. Sublimed pentacene particles will flow inside the crucible. The pentacene particles flowing through the nozzle formed in the upper portion of the crucible. The pentacene particles move upward through the small holes of the nozzle, i.e., the pentacene in a state having kinetic energy in one direction. Only particles can pass through this nozzle. Therefore, the vaporized particles in the crucible flow in the crucible and collide with each other to form clusters with weak intermolecular attraction, and only the clusters having an upward direction have uniform and constant kinetic energy. It passes through the nozzle in the form of a beam and proceeds toward the inner upper side of the vacuum chamber. In this way, the clusters having the direction toward the top and at the same time having uniform and constant kinetic energy collide with the lower part of the substrate arranged on the inner side of the vacuum chamber, and the weak intermolecular attraction of the cluster is broken by the collision and the remaining motion at the same time. The pentacene thin film formed by finding and vacancies around the impingement by energy is uniformly formed, resulting in excellent crystallinity.

이에 반하여 종래의 물리기상증착(PVD)법 또는 OMBD법에 의하면, 증착하고자 하는 상기 유기분자들이 특정한 방향성을 가지고 진공챔버내에서 운동하는 것이 아니라 접시모양 또는 그릇모양의 보트(boat)가 가열됨에 따라서 진공상태인 주변환경으로 직접 증발되는 현상이 발생된다. 이는 본 발명에 의한 클러스터빔 증착에서의 클러스터와는 다른 것으로 약한 인력으로 유기분자들이 뭉쳐져서 클러스터를 형성할 수 없게 된다. 즉, 진공상태인 주변으로 다양한 각도의 방향성을 가지고 또한 넓은 분포 크기의 운동에너지를 가진 유기분자들이 승화되는 것이다. 따라서, 넓은 범위의 운동에너지를 가진 입자들이 여러 방향으로부터 많거나 또는 적게 증착되어 기판의 하부에는 그 표면이 거친 섬(island)의 형태를 가지게 된다. 따라서, 증착되는 유기분자들로 이루어진 표면은 거칠어지게 되어 결정도(crystalline)가 떨어 져서 전하이동도(mobility)가 저감된다. On the contrary, according to the conventional physical vapor deposition (PVD) method or the OMBD method, the organic molecules to be deposited are heated in a plate-like or vessel-like boat rather than moving in a vacuum chamber with a specific orientation. Evaporation occurs directly into the vacuum environment. This is different from the cluster in the cluster beam deposition according to the present invention, the organic molecules are aggregated with a weak attraction force to form a cluster. In other words, organic molecules having various directions of directional energy and kinetic energy having a wide distribution size are sublimated to the surroundings in a vacuum state. Thus, particles with a wide range of kinetic energies are deposited more or less from various directions so that the surface of the substrate has a rough island shape. Therefore, the surface of the organic molecules to be deposited is roughened and the crystallinity is reduced to reduce the mobility of the charge (mobility).

다음으로, 상기 기판의 하부에 상기 클러스터가 충돌하며 균일하게 증착되는 단계를 살펴보면, 승화되어 크루서블의 노즐을 통과한 클러스터는 진공챔버의 내상측으로 진행하며 기판의 하부에 충돌하게 된다. 충돌된 클러스터는 약한 분자간 결합력이 깨지며 원래 승화된 유기 입자로 되며 주변의 빈 자리로 이동하여 기판과 결합하게 된다. Next, the step of uniformly depositing the cluster collides with the lower portion of the substrate, the cluster sublimated through the nozzle of the crucible proceeds to the inner upper side of the vacuum chamber and collides with the lower portion of the substrate. The impingement clusters break the weak intermolecular bonding force and become original sublimated organic particles, which move to the surrounding voids and bond with the substrate.

상기 유기 입자와 기판과의 결합에 관하여 살펴보면, 기판에 도포된 유전층(120)으로서 이산화규소(SiO2)는 부분적으로 규소(Si)에 부분 양전하(δ+)와 산소(O)에 부분 음전하(δ-)를 갖게 되며, 증착되는 펜타센 입자는 단일결합과 이중결합으로 콘쥬게이션(conjugation)되어 있고, π-결합의 전자 밀도가 높아서 규소의 부분 양전하(δ+)와 결합력이 형성된다.Referring to the combination of the organic particles and the substrate, as the dielectric layer 120 applied to the substrate, silicon dioxide (SiO 2 ) is partially negatively charged (δ +) to silicon (Si) and partially negatively charged to oxygen (O). δ−), the pentacene particles to be deposited are conjugated to single bonds and double bonds, and the electron density of the π-bonds is high to form partial positive charges (δ +) of the silicon and a bonding force.

또한, 펜타센 입자를 증착하기 전에 기판의 표면에 계면활성제를 적층할 수 있다. 상기 계면활성제는 유전층과 증착될 펜타센 입자 사이에서 그 결합력을 공고하게 하는 물질로서 당업계에서 통상 사용하는 것인 한 특별하게 제한할 것은 아니나, 헥사메틸디실라제인(HMDS,hexamethydisilazane)을 사용할 수 있는데, 상기 헥사메틸디실라제인은 극성부와 비극성부로 구성이 되어 있으며, 극성부는 유전층을 향하고 비극성부는 펜타센 입자를 향하게 하여 상기 유기 입자와 유전층에게 우수한 결합력을 제공한다.In addition, a surfactant may be deposited on the surface of the substrate prior to depositing pentacene particles. The surfactant is not particularly limited as long as it is commonly used in the art as a material for solidifying the bonding force between the dielectric layer and the pentacene particles to be deposited, but hexamethyldisilazane (HMDS) may be used. The hexamethyldisilazane is composed of a polar portion and a non-polar portion, and the polar portion faces the dielectric layer and the non-polar portion faces the pentacene particles, thereby providing excellent bonding strength to the organic particles and the dielectric layer.

여기서, 상기 계면활성제를 도포하는 방법은 당업계에서 통상 사용하는 방법 인 한 특별하게 제한할 것은 아니나, 박막의 형성이 용이한 스핀코팅이 바람직하다.Here, the method of applying the surfactant is not particularly limited as long as it is a method commonly used in the art, spin coating is easy to form a thin film is preferred.

또한, 상기 펜타센을 이용하는 경우에는 그 두께가 400 내지 600Å일 수 있다. 만일, 400Å 미만이면, 실제 제조공정에서 여러 공정을 거치면서 취급성으로 균열 등의 물리적 손상의 우려가 있고, 600Å을 초과하면, 전기적 특성을 열화시킬 수 있다. 또한, 상기 펜타센의 증착속도는 0.8 내지 1.2Å/S인 것이 바람직한데, 증착속도가 0.8Å미만인 때에는 박막의 증착속도가 너무 느리기 때문에 펜타센 박막이 제대로 형성되기 어렵고 1.2Å을 초과하는 경우에는 제조된 펜타센 박막의 거칠기가 열악해질 수 있다. In addition, when using the pentacene may have a thickness of 400 to 600 kPa. If it is less than 400 GPa, there is a risk of physical damage such as cracking due to handleability through various processes in the actual manufacturing process, and if it is more than 600 GPa, electrical characteristics may be deteriorated. In addition, the deposition rate of the pentacene is preferably 0.8 to 1.2 Å / S, when the deposition rate is less than 0.8 Å because the deposition rate of the thin film is too slow to form a pentacene thin film properly and exceeds 1.2 에는 Roughness of the manufactured pentacene thin film may be poor.

한편, 클러스터 빔 증착시에 상기 기판을 가열하지 않는 것이 바람직하다. 만일, 기판을 가열하면 가열시 필요한 생산원가가 증가할 뿐만 아니라 대형화에 따라서 기판 전체의 온도균일성을 공정조건으로 수립하기 까다로운 문제가 있다.On the other hand, it is preferable not to heat the substrate during cluster beam deposition. If the substrate is heated, not only the production cost required for heating is increased but also the size of the substrate is difficult to establish the temperature uniformity as a process condition.

이하 본 발명의 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명하나 본 발명이 이에 의해 제한되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to preferred embodiments of the present invention, but the present invention is not limited thereto.

실시예 1Example 1

1-(1) 1- (1) 유전층의Dielectric 형성 formation

먼저 세정된 n형 실리콘기판의 상부에 열산화방법을 이용하여 이산화규소(SiO2)를 두께 3000 Å으로 증착하였다.First, silicon dioxide (SiO 2 ) was deposited to a thickness of 3000 기 on the cleaned n-type silicon substrate by thermal oxidation.

1-(2) 1- (2) 게이트전극Gate electrode 형성 formation

다음으로, 진공증착법으로 상부에 이산화규소(SiO2)가 증착된 상기 n형 실리콘기판의 하부에 알루미늄(Al)을 이용하여 두께 2000 Å으로 게이트전극을 형성하였다.Next, a gate electrode was formed to have a thickness of 2000 kPa using aluminum (Al) on the lower portion of the n-type silicon substrate on which silicon dioxide (SiO 2 ) was deposited by vacuum deposition.

1-(3) 1- (3) 유기박막Organic thin film 증착 deposition

배플(baffle)이 달린 10인치 디퓨젼펌프(diffusion pump)를 이용하여 진공챔버내의 진공도를 평균 1×10-6 Torr로 유지하며, 상부에 직경 1㎜의 노즐이 형성된 덮개를 구비한 흑연(graphite)소재의 크루서블을 진공챔버의 내하측에 위치시키고 n형 실리콘기판의 이산화규소가 적층된 면을 아래로 하여 상기 진공챔버의 내상측에 배치하였다. 이때, 상기 n형 실리콘기판과 크루서블과의 이격된 거리는 190mm이었다. 다음으로, 상기 크루서블의 내부에 펜타센을 투입하고 가열온도 237℃, 증착속도는 1 Å/sec의 조건으로 500Å 두께의 펜타센 박막을 증착하였다. 여기서 기판온도의 온도는 20℃를 유지하였다.A 10-inch diffusion pump with a baffle is used to maintain the vacuum in the vacuum chamber at an average of 1 × 10 -6 Torr, and graphite with a cover with a nozzle 1 mm in diameter on top. ) The crucible of the material was placed on the inner side of the vacuum chamber and placed on the inner side of the vacuum chamber with the silicon dioxide laminated surface of the n-type silicon substrate stacked downward. At this time, the distance between the n-type silicon substrate and the crucible was 190 mm. Next, pentacene was introduced into the crucible, and a pentacene thin film having a thickness of 500 kPa was deposited under a condition of a heating temperature of 237 ° C. and a deposition rate of 1 kW / sec. Here, the temperature of the substrate temperature was maintained at 20 ℃.

1-(4) 소스 및 드레인전극 형성1- (4) source and drain electrode formation

다음으로, 금(Au)을 전극소재로 박막두께 500Å으로 채널길이 200μm, 채널폭 1mm인 새도우 마스크를 이용하여 진공증착법으로 소스 및 드레인전극을 동시에 형성하여 유기박막 트랜지스터를 제조하였다. Next, an organic thin film transistor was manufactured by simultaneously forming a source and a drain electrode using a vacuum deposition method using a gold (Au) electrode material as a thin film thickness of 500Å and a channel length of 200 μm and a channel width of 1 mm.

실시예 2Example 2

상기 실시예 1-(3)에서 이산화규소(SiO2)가 증착된 n형 실리콘기판을 증착챔버에 투입하기 전에 헥사메틸디실라제인(HMDS:hexamethydisilazane)(Aldrich사 제 조)을 스핀코팅하여 건조한 점을 제외하고는 실시예 1과 동일하게 실시하여 유기박막 트랜지스터를 제조하였다.In Example 1- (3), spin-coated hexamethyldisilazane (HMDS) (manufactured by Aldrich) before drying the n-type silicon substrate on which silicon dioxide (SiO 2 ) was deposited into the deposition chamber was dried. An organic thin film transistor was manufactured in the same manner as in Example 1 except that the organic thin film transistor was manufactured.

비교예 1Comparative Example 1

진공챔버내의 진공도를 평균 2×10-6 Torr로 유지하며, 덮개를 구비하지 아니한 접시모양의 보트(boat) 상부에 펜타센을 배치하고 통산적인 진공증착법을 이용하여 기판온도 190℃, 상기 기판의 주변을 10atm의 고압으로 유지하며 펜타센박막을 형성시킨 점을 제외하고는 실시예 1과 동일하게 수행하여 유기박막 트랜지스터를 제조하였다.The degree of vacuum in the vacuum chamber is maintained at an average of 2 × 10 -6 Torr, the pentacene is placed on the top of a dish-shaped boat without a cover, and the substrate temperature is 190 ° C. using a conventional vacuum deposition method. An organic thin film transistor was manufactured in the same manner as in Example 1, except that the pentacene thin film was formed while maintaining the surrounding at a high pressure of 10 atm.

비교예 2Comparative Example 2

진공챔버 내부로 n형 실리콘기판의 이산화규소가 적층된 면의 HMDS(hexamethydisilazane)(Aldrich사 제조)을 스핀코팅하여 건조한 점을 제외하고는 비교예 1과 동일하게 실시하여 유기박막 트랜지스터르 제조하였다.An organic thin film transistor was manufactured in the same manner as in Comparative Example 1 except for spin-coating HMDS (hexamethydisilazane) (manufactured by Aldrich) on a surface where silicon dioxide of an n-type silicon substrate was stacked in a vacuum chamber and dried.

시험예 1      Test Example 1

원자힘현미경Atomic force microscope ( ( AtomicAtomic ForceForce MicroscopyMicroscopy , , AFMAFM ))

표면의 거칠기는 원자힘현미경(Atomic Force Microscopy)을 통해서 알 수 있다. 상기 원자힘현미경은 실리콘 탐침이 박막의 표면을 주사하면서 표면의 영상을 나타낼 수 있고 기준선으로부터 거친 정도를 수치로 나타내어 준다. 비교예 1에 의하여 제조된 유기박막 트랜지스터는 도 2를 통하여 볼 수 있는데, 결정화된 펜타센입자의 크기가 높은 압력과 고온으로 n형 실리콘기판을 처리하였음에도 불구하고 불균일하게 적층된 유기박막이 형성되어 있다.The roughness of the surface can be determined by atomic force microscopy. The atomic force microscope shows the image of the surface while the silicon probe scans the surface of the thin film and numerically represents the degree of roughness from the baseline. The organic thin film transistor manufactured by Comparative Example 1 can be seen through FIG. 2, wherein the n-type silicon substrate is treated at high pressure and high temperature with the size of the crystallized pentacene particles being non-uniformly stacked. have.

이에 반하여, 실시예 1, 2에 의해 제조된 유기박막 트랜지스터의 펜타센의 표면에 대하여 원자힘현미경을 측정하여 그 결과를 도 3에 나타내었다. 도 3을 참조하면, 균일한 크기의 펜타센 입자이 균일하게 적층되어 있음을 볼 수 있다. In contrast, an atomic force microscope was measured on the surface of pentacene of the organic thin film transistors prepared in Examples 1 and 2, and the results are shown in FIG. 3. Referring to Figure 3, it can be seen that the pentacene particles of uniform size are uniformly stacked.

시험예 2Test Example 2

X선회절분석(X-ray diffraction analysis XRDXRD ))

실시예 1, 2에 의해 제조된 유기박막 트랜지스터의 펜타센의 표면에 대하여 XRD를 측정하여 그 결과를 각각 도 4에 나타내었다. 도 4를 참조하면, 증착된 펜타센의 고유의 피크(peak)를 가지고 있고, 단결정상(single crystalline phase)으로 박막을 형성하고 있음을 알 수 있다. 또한, 실시예 2에 의하여 제조된 유기박막 트랜지스터의 펜타센의 경우에는 신호대잡음비(signal-to-noise ratio)가 우수함을 알 수 있다. XRD was measured on the surface of pentacene of the organic thin film transistors prepared in Examples 1 and 2, and the results are shown in FIG. 4. Referring to FIG. 4, it can be seen that the inherent peak of the deposited pentacene is formed and a thin film is formed in a single crystalline phase. In addition, it can be seen that the pentacene of the organic thin film transistor manufactured by Example 2 has an excellent signal-to-noise ratio.

시험예 3Test Example 3

전기적 특성 측정Electrical property measurement

실시예 1 및 2와 비교예 1 및 2에 의하여 제조된 펜타센 박막 트랜지스터의 전류전달특성을 반도체특성분석기(Hewlett Packard사 제조, HP4155A)로 측정하여 각각 도 5 및 도 6에 그래프로 나타내었다. 도 5 및 도 6에 전기적 특성치들을 근거로 하기 식 (1)의 포화영역(saturation region)의 전류식을 이용하여 전하이동도를 계산하여 하기 표 1에 나타내었다.The current transfer characteristics of the pentacene thin film transistors prepared according to Examples 1 and 2 and Comparative Examples 1 and 2 were measured by a semiconductor characteristic analyzer (HP4155A, manufactured by Hewlett Packard), and are shown graphically in FIGS. 5 and 6, respectively. 5 and 6 show charge mobility using the current formula of the saturation region of Equation (1) based on the electrical characteristic values and are shown in Table 1 below.

Figure 112006032556225-PAT00001
(1)
Figure 112006032556225-PAT00001
(One)

상기 식 (1)에서 ISD는 소스-드레인 전류이고, μFET 또는 μ는 전하이동도이며 C0는 절연층의 정전용량이고, W는 채널의 폭이며, L은 채널의 길이이고, VG는 게이트 전압, VT는 문턱전압이다.In Equation (1), I SD is the source-drain current and μ FET Or μ is charge mobility, C 0 is the capacitance of the insulating layer, W is the width of the channel, L is the length of the channel, V G is the gate voltage, and V T is the threshold voltage.

또한, 하기 식 2를 이용하여 전류점멸비를 계산하여 하기 표 1에 나타내었다.In addition, it is shown in Table 1 to calculate the current flashing ratio using the following formula 2.

Figure 112006032556225-PAT00002
(2)
Figure 112006032556225-PAT00002
(2)

상기 식 (2)에서 Ion은 최대전류값이고, Ioff는 차단누설전류이며, μ는 전하이동도이고, σ는 유기박막의 전도도이며, q는 전하량이고, NA는 전하밀도, t는 반도체막의 두께이고, C0는 절연층의 정전용량이고, VD는 드레인전압이다. In Equation (2), I on is the maximum current value, I off is the blocking leakage current, μ is the charge mobility, σ is the conductivity of the organic thin film, q is the charge amount, N A is the charge density, t is The thickness of the semiconductor film, C 0 is the capacitance of the insulating layer, and V D is the drain voltage.

전하이동도(㎠/Vs)Charge mobility (㎠ / Vs) 전류점멸비(Ion / off)Current blink ratio (I on / off ) 실시예 1Example 1 0.190.19 1×105 1 × 10 5 실시예 2Example 2 0.310.31 1×105 1 × 10 5 비교예 1Comparative Example 1 0.000580.00058 5×103 5 × 10 3 비교예 2Comparative Example 2 0.040.04 1×105 1 × 10 5

상기 표 1을 참조하면, 실시예 1 및 2에 의하여 제조된 유기박막 트랜지스터가 비교예 1 및 2에 의하여 제조된 유기박막 트랜지스터 보다 그 전류점멸비가 크거나 유사하며, 특히 그 전하이동도가 최소 3배이상 향상되었음을 알 수 있다. 상기 전하이동도는 동일한 전압이 인가된 상태에서 전하가 얼마나 빠르게 이동하는지를 나타내는 지표로서 디스플레이장치에서 화상의 응답속도에 영향을 주는 중요한 인자이며, 유기입자의 결정성과 유기박막의 균일성에 의존한다. 따라서, 본 발명의 제조방법에 의하여 제조된 유기박막의 트랜지스터의 결정도가 향상되고 균일성이 우수함을 알 수 있다.Referring to Table 1, the organic thin film transistors manufactured according to Examples 1 and 2 have a larger or similar current flashing ratio than the organic thin film transistors prepared according to Comparative Examples 1 and 2, in particular, the charge mobility of at least 3 It can be seen that more than doubled. The charge mobility is an important indicator that affects the response speed of an image in a display device as an indicator of how fast charge moves when the same voltage is applied, and depends on the crystallinity of the organic particles and the uniformity of the organic thin film. Therefore, it can be seen that the crystallinity of the transistor of the organic thin film manufactured by the manufacturing method of the present invention is improved and excellent in uniformity.

본 발명에 따르면 클러스터빔 증착방법을 이용하여 피증착물을 가열하지 않고 또한, 별도의 추가적인 공정 없이 유기박막의 결정도를 높이는 한편, 계면활성제를 이용하여 유기박막이 성장될 게이트 유전층의 표면에 결정도가 높은 유기물이 균일하게 증착될 수 있는 유기박막 트랜지스터를 제조할 수 있다.According to the present invention, the crystallinity of the organic thin film is increased by heating the deposited material without using a cluster beam deposition method and without any additional process, and the crystallinity is high on the surface of the gate dielectric layer on which the organic thin film is grown using a surfactant. An organic thin film transistor capable of uniformly depositing an organic material may be manufactured.

Claims (6)

진공챔버의 내상측에 기판을 고정시키고, 진공챔버의 내하측에 배치된 크루서블의 내부에 있는 펜타센을 가열하는 단계(S1단계);Fixing the substrate on the inner upper side of the vacuum chamber and heating pentacene in the crucible disposed on the inner lower side of the vacuum chamber (step S1); 상기 가열된 펜타센이 승화되어 상기 크루서블의 상부에 구비된 노즐을 통과하며 클러스터를 형성하는 단계(S2단계); 및Subliming the heated pentacene to form a cluster while passing through a nozzle provided on the crucible (step S2); And 상기 기판은 상온으로 유지되는 동시에 그 하부에 상기 클러스터가 충돌하며 균일하게 증착되는 단계(S3단계);를 포함하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.The substrate is maintained at room temperature and at the same time the cluster is collided and uniformly deposited thereunder (S3 step); manufacturing method of an organic thin film transistor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 클러스터는 상기 기판을 향한 방향으로의 운동에너지가 최대인 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.The cluster is a method of manufacturing an organic thin film transistor, characterized in that the maximum kinetic energy in the direction toward the substrate. 제 1 항에 있어서,The method of claim 1, 상기 클러스터는 균일한 운동에너지를 가지고 상기 기판으로 향하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.Wherein the cluster has a uniform kinetic energy directed toward the substrate. 제 1 항에 있어서,The method of claim 1, 상기 기판을 가열하지 않는 것을 특징으로 하는 유기박막 트랜지스터의 제조 방법.The method of manufacturing an organic thin film transistor, characterized in that the substrate is not heated. 제 1 항에 있어서,The method of claim 1, 상기 기판의 표면에 계면활성제를 적층하는 단계를 더 포함하는 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.The method of manufacturing an organic thin film transistor comprising the step of laminating a surfactant on the surface of the substrate. 제 5 항에 있어서, The method of claim 5, 상기 계면활성제는 헥사메틸디실라제인(HMDS)인 것을 특징으로 하는 유기박막 트랜지스터의 제조방법.The surfactant is a method for manufacturing an organic thin film transistor, characterized in that hexamethyldisilazane (HMDS).
KR1020060041736A 2006-02-24 2006-05-10 Method of manufacturing pentacene organic thin film transistor KR100824045B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060018016 2006-02-24
KR1020060018016 2006-02-24

Publications (2)

Publication Number Publication Date
KR20070088226A true KR20070088226A (en) 2007-08-29
KR100824045B1 KR100824045B1 (en) 2008-04-22

Family

ID=38613938

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020060041736A KR100824045B1 (en) 2006-02-24 2006-05-10 Method of manufacturing pentacene organic thin film transistor
KR1020070017149A KR100858930B1 (en) 2006-02-24 2007-02-20 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070017149A KR100858930B1 (en) 2006-02-24 2007-02-20 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method

Country Status (1)

Country Link
KR (2) KR100824045B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858929B1 (en) * 2007-02-20 2008-09-17 고려대학교 산학협력단 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR100858930B1 (en) * 2006-02-24 2008-09-17 고려대학교 산학협력단 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR100858928B1 (en) * 2007-02-20 2008-09-17 고려대학교 산학협력단 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR20190000233A (en) * 2017-06-22 2019-01-02 청주대학교 산학협력단 Ambipolar transistor and sensor of contact signal transfer sensing using thereof
KR20190000220A (en) * 2017-06-22 2019-01-02 청주대학교 산학협력단 Ambipolar transistor and leakage current cutoff device using thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399283B1 (en) * 2001-05-02 2003-09-26 권영수 Device structure and fabrication process for high performance organic thin film transistor
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
KR100590235B1 (en) * 2002-09-17 2006-06-15 삼성에스디아이 주식회사 Evaporation source
KR100642738B1 (en) * 2002-11-27 2006-11-10 고려대학교 산학협력단 Methed for preparing polyaniline thin film using a cluster beam deposition apparatus
JP2005079560A (en) * 2003-09-04 2005-03-24 Hitachi Ltd Thin film transistor, display device, and method of fabricating same
KR100646502B1 (en) * 2004-12-13 2006-11-15 삼성에스디아이 주식회사 Organic matter plating device
KR100668615B1 (en) * 2005-02-24 2007-01-16 엘지전자 주식회사 Organic Thin Film Transistor having a surface modifying layer and manufacturing method thereof
KR100824045B1 (en) * 2006-02-24 2008-04-22 고려대학교 산학협력단 Method of manufacturing pentacene organic thin film transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858930B1 (en) * 2006-02-24 2008-09-17 고려대학교 산학협력단 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR100858929B1 (en) * 2007-02-20 2008-09-17 고려대학교 산학협력단 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR100858928B1 (en) * 2007-02-20 2008-09-17 고려대학교 산학협력단 Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR20190000233A (en) * 2017-06-22 2019-01-02 청주대학교 산학협력단 Ambipolar transistor and sensor of contact signal transfer sensing using thereof
KR20190000220A (en) * 2017-06-22 2019-01-02 청주대학교 산학협력단 Ambipolar transistor and leakage current cutoff device using thereof

Also Published As

Publication number Publication date
KR100858930B1 (en) 2008-09-17
KR100824045B1 (en) 2008-04-22
KR20070088355A (en) 2007-08-29

Similar Documents

Publication Publication Date Title
JP7016535B2 (en) How to pattern coatings on surfaces and devices, including patterned coatings
US7285795B2 (en) Vertical field-effect transistor, method of manufacturing the same, and display device having the same
US20030054586A1 (en) Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
KR100824045B1 (en) Method of manufacturing pentacene organic thin film transistor
CN109088006B (en) Flexible substrate and display panel
US8269211B2 (en) Organic electronic device with an organic semiconductor layer
Choi et al. Effects of thermal preparation on Copper Phthalocyanine organic light emitting diodes
Alam et al. Performance enhancement of top-contact pentacene-based organic thin-film transistors with bilayer WO3/Au electrodes
JP2012512327A (en) Method for forming an insulating layer with particles having low energy
KR101768155B1 (en) Organic Light-Emitting Field-effect Transistors and Manufacturing Method Thereof
KR20080002414A (en) Organic thin-film transistor comprising surface-stabilizing layer between gate dielectric and active layer and process for the same
KR101240245B1 (en) Manufacturing Method Of Organic Light-Emitting Field-effect Transistors
KR101061046B1 (en) Manufacturing method of organic light emitting transistor
KR100858928B1 (en) Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR100886723B1 (en) Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR100858929B1 (en) Method of manufacturing organic thin film transistor and the thin film transistor manufactured by the method
KR101081816B1 (en) Manufacturing method of n-type field-effect transistors
KR101971328B1 (en) Organic light emitting transistor and manufacturing method thereof
Li et al. Thin film encapsulation of OLED displays with organic-inorganic composite film
KR20110085833A (en) Manufacturing method of organic light-emitting field-effect transistors
KR101949574B1 (en) Organic light emitting transistor and manufacturing method thereof
KR20110085834A (en) Manufacturing method of organic inverter circuits
KR102151101B1 (en) Oxide semiconductor thin film transistor
KR20120100128A (en) Manufacturing method of organic inverter circuits having excellent swiching
KR101325452B1 (en) Organic Thin Film Transistor Having DLC Layer And Method For Manufacturing The Same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120319

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130405

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee