KR20070087301A

KR20070087301A - 액정 표시 장치

Info

Publication number: KR20070087301A
Application number: KR1020060017552A
Authority: KR
Inventors: 최길수
Original assignee: 삼성전자주식회사
Priority date: 2006-02-23
Filing date: 2006-02-23
Publication date: 2007-08-28

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명에 따른 액정 표시 장치는 제1 게이트선군 및 제1 데이터선군이 형성되어 있는 제1 표시판, 제2 게이트선군 및 제2 데이터선군이 형성되어 있는 제2 표시판, 상기 제1 및 제2 표시판 중 어느 하나에 장착되어 있는 구동 회로 칩, 상기 제1 게이트선군에 연결되어 있으며 제1 표시판에 집적되어 형성되어 있는 제1 게이트 구동부, 그리고 상기 제2 게이트선군에 연결되어 있으며 상기 구동 회로 칩에 형성되어 있는 제2 게이트 구동부를 포함하고, 상기 제1 및 제2 게이트 구동부는 서로 독립적으로 동작한다.

게이트 구동부, 듀얼액정표시장치, 핸드폰, 메모리, 백포치, 프론트포치

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.

도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 평면도.

도 4는 본 발명의 한 실시예에 따른 액정 표시 장치의 메모리를 도시하는 개략도.

도 5는 본 발명의 한 실시예에 따른 액정 표시 장치의 제1 게이트 구동부를 도시하는 블록도.

도 6은 도 5에 도시한 제1 게이트 구동부의 신호 파형도.

도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 제1 및 제2 게이트 구동부의 출력 신호를 도시하는 파형도.

<도면 부호의 설명>

3: 액정층 110, 210: 기판

100: 하부 표시판 191: 화소 전극

200: 상부 표시판 220: 차광 부재

270: 공통 전극 300: 액정 표시판 조립체

400: 게이트 구동부 500: 데이터 구동부

본 발명은 표시 장치에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.

액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다. 게이트선은 게이트 구동 회로가 생성한 게이트 신호를 생성하며, 데이터선은 데이터 구동 회로가 생성한 데이터 전압을 전달하며, 스위칭 소자는 게이트 신호에 따라 데이터 전압을 화소 전극에 전달한다.

액정 표시 장치 중에서, 특히 핸드폰 등에 사용되는 중소형 표시 장치로서 외부와 내부에 각각 표시판를 구비하는 이른바 듀얼 표시 장치가 활발히 개발 중이다. 이와 같이 두 개의 표시판를 구비하는 경우 액정 표시 장치의 모듈 구성 방법에 따라 두 개의 표시판을 동일한 면에 배치하는 경우가 발생하는데, 표시되는 영상의 방향이 제대로 표현되지 않는 경우가 발생한다.

본 발명이 이루고자 하는 기술적 과제는 두 표시판에서 각각의 게이트선 동작 방향을 자유롭게 제어하고, 동시에 메모리의 용량을 축소된 액정 표시 장치를 제공하는 것이다.

이러한 기술적 과제를 이루기 위한 본 발명의 한 실시예에 따른 액정 표시 장치는 제1 게이트선군 및 제1 데이터선군이 형성되어 있는 제1 표시판, 제2 게이트선군 및 제2 데이터선군이 형성되어 있는 제2 표시판, 상기 제1 및 제2 표시판 중 어느 하나에 장착되어 있는 구동 회로 칩, 상기 제1 게이트선군에 연결되어 있으며 제1 표시판에 집적되어 형성되어 있는 제1 게이트 구동부, 그리고 상기 제2 게이트선군에 연결되어 있으며 상기 구동 회로 칩에 형성되어 있는 제2 게이트 구동부를 포함하고, 상기 제1 및 제2 게이트 구동부는 서로 독립적으로 동작한다.

상기 제1 또는 제2 표시판의 영상 데이터를 기억하며, 제1 기억 영역 및 제2 기억 영역을 포함하는 메모리를 더 포함할 수 있다.

상기 제1 기억 영역은 상기 제1 또는 제2 표시판의 영상 데이터를 선택적으로 기억할 수 있다.

상기 제2 기억 영역은 상기 제1 표시판의 영상 데이터를 기억할 수 있다.

상기 구동 회로 칩은 상기 제1 및 제2 데이터선군에 연결되어 있는 데이터 구동부를 포함할 수 있다.

상기 구동 회로 칩은, 상기 제1 게이트 구동부와 연결되어 있는 제1 출력 단 자, 상기 제2 게이트 구동부와 연결되어 있는 제2 출력 단자, 그리고 상기 데이터 구동부와 연결되어 있는 제3 출력 단자를 포함할 수 있다.

본 발명의 다른 측면에 따른 액정 표시 장치는 제1 게이트선군 및 제1 데이터선군이 형성되어 있는 제1 표시판, 제2 게이트선군 및 제2 데이터선군이 형성되어 있는 제2 표시판, 상기 제1 게이트선군에 연결되어 있는 제1 게이트 구동부, 상기 제2 게이트선군에 연결되어 있으며 상기 제1 게이트 구동부와 독립적으로 작동하는 제2 게이트 구동부를 포함하고, 상기 제1 및 제2 게이트 구동부는 클록 신호에 따라 복수의 게이트 신호를 순차적으로 출력하며, 상기 클록 신호는, 상기 제1 게이트선군에 상기 게이트 신호를 출력하는 제1 출력 구간, 상기 제2 게이트선군에 상기 게이트 신호를 출력하는 제2 출력 구간, 상기 제1 출력 구간 이전에 로우 레벨을 유지하는 제1 휴지 구간, 상기 제2 출력 구간 이후에 로우 레벨을 유지하는 제2 휴지 구간, 그리고 상기 제1 출력 구간 및 상기 제2 출력 구간 사이에 로우 레벨을 유지하는 제3 휴지 구간을 포함한다.

그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이며, 도 3은 본 발명의 한 실시예에 따른 액정 표시 장치를 도시하는 평면도이다.

도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍의 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.

액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 신호선(G₁-G_n,D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(pixel)(PX)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 그 사이에 들어 있는 액정층(3)을 포함한다.

신호선은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 복수의 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D₁-D_m)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.

각 화소(PX)는 신호선에 연결된 스위칭 소자(Q)와 이에 연결된 액정 축전기(liquid crystal capacitor)(Clc) 및 유지 축전기(storage capacitor)(Cst)를 포함한다. 유지 축전기(Cst)는 필요에 따라 생략할 수 있다.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기(Cst)와 연결되어 있다.

액정 축전기(Clc)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.

액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(Cst)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다.

액정 표시판 조립체(300)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(도시하지 않음)가 부착되어 있다.

게이트 구동부(400)는 액정 표시판 조립체(300)의 게이트선(G₁-G_n)과 연결되어 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G₁-G_n)에 인가한다.

데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D₁-D_m)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.

계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.

도 3을 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 제1 표시판(300M), 제2 표시판(300S), 제1 표시판(300M)에 부착된 제1 가요성 인쇄 회로 필름(flexible printed circuit film:FPC)(650), 제1 표시판(300M)와 제2 표시판(300S) 사이에 부착되어 있는 제2 가요성 인쇄 회로 필름(680), 그리고 제1 표시판(300M) 위에 장착된 통합 칩(700)을 포함한다.

제1 가요성 인쇄 회로 필름(650)는 주 표시판부(300M)의 한 변 부근에 부착되어 있다. 또한, 조립 상태에서 제1 가요성 인쇄 회로 필름(650)를 접었을 때 부 표시판부(300S)를 드러내는 개구부(690)를 가지고 있다. 개구부(690)의 아래쪽에는 외부로부터의 신호가 입력되는 입력부(660)가 구비되어 있다. 제1 가요성 인쇄 회로 필름(650)은 입력부(660)와 통합 칩(700), 통합 칩(700)과 주 표시판부(300M)의 전기적 연결을 위한 다수의 신호선(도시하지 않음)을 갖추고 있는데, 이들 신호선은 통합 칩(700)과 연결되는 지점 및 주 표시판부(300M)와 부착되는 지점에서 대체적으로 폭이 넓어져 패드(도시하지 않음)를 이룬다.

제2 가요성 인쇄 회로 필름(680)는 주 표시판부(300M)의 다른 변과 부 표시판부(300S)의 한 변 사이에 부착되어 있으며, 통합 칩(700)과 부 표시판부(300S)의 전기적 연결을 위한 신호선(SL2, DL)을 구비한다.

각 표시판부(300M, 300S)는 화면을 이루는 표시 영역(310M, 310S)과 주변 영역(320M, 320S)을 포함하고, 주변 영역(320M, 320S)에는 빛을 차단하기 위한 차광층(도시하지 않음)이 구비될 수 있다. 제1 및 제2 가요성 인쇄 회로 필름(650, 680)은 이 주변 영역(320M, 320S)에 부착되어 있다.

각 표시판(300M, 300S)는 도 2에 도시한 액정 표시판 조립체(300)이며, 복수의 게이트선(G₁-G_n)과 복수의 데이터선(D₁-D_m)을 포함하는 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소를 포함한다. 화소(PX)와 표시 신호선(G₁-G_n, D₁-D_m)의 대부분은 표시 영역(310M, 310S) 내에 위치한다.

또한, 도 3에 도시한 것처럼 제1 표시판(300M)의 데이터선(D₁-D_m) 중 일부는 제2 가요성 인쇄 회로 필름(680)를 통하여 제2 표시판(300S)에 연결되어 있다. 즉, 두 표시판(300M, 300S)은 데이터선(D₁-D_m) 중 일부를 공유하는 형태이며, 도면에는 그 중 하나(DL)를 나타내었다.

제1 표시판(300M) 위에는 제1 표시판(300M)의 게이트선(G₁-G_n)에 스위칭 소자(Q)를 턴온시킬 수 있는 게이트 온 전압(V_on)과 스위칭 소자(Q)를 턴오프시킬 수 있는 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 전달하는 제1 게이트 구동부(400M)가 형성되어 있다. 제1 게이트 구동부(400M)는 실질적으로 시프트 레지스터로서 일렬로 배열된 복수의 스테이지(stage)를 포함하며, 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 동일한 공정으로 액정 표시판 조립체(300) 위에 형성되어 집적되어 있을 수 있으며, 신호선(SL1)을 통하여 통합 칩(700)과 연결되어 있다. 제1 게이트 구동부(400M)는 제1 표시판(300M)의 주변 영역(320M)에 위치한다

통합 칩(700)은 연결부(660)와 제1 가요성 인쇄 회로 필름(650)에 구비된 신호선을 통하여 외부의 신호를 입력받고 처리한 신호를 주 표시판부(300M)의 주변 영역(320M)과 제2 가요성 인쇄 회로 필름(680)에 구비된 배선을 통하여 주 표시판부(300M) 및 부 표시판부(300S)에 공급함으로써 이들을 제어하는데, 도 1에 도시한 계조 전압 생성부(800), 데이터 구동부(500), 신호 제어부(600) 및 영상 데이터를 기억하는 메모리(750) 등을 포함한다.

또한 통합 칩(700)은 제2 표시판(300S)의 게이트선(G₁-G_n)에 스위칭 소자(Q)를 턴온시킬 수 있는 게이트 온 전압(V_on)과 스위칭 소자(Q)를 턴오프시킬 수 있는 게이트 오프 전압(V_off)의 조합으로 이루어진 게이트 신호를 공급하는 제2 게이트 구동부(도시하지 않음)을 포함한다. 제2 게이트 구동부는 신호선(SL2)를 통하여 제2 표시판(300S)의 게이트선(G₁-G_n)과 연결되어 있다.

이와 같이 제1 및 제2 표시판(300M, 300S) 각각의 게이트선에 게이트 신호를 전달하는 제1 게이트 구동부(400M) 및 제2 게이트 구동부는 서로 독립적으로 형성되어 있으며, 이에 따라 그 구동도 독립적으로 수행된다. 즉 게이트 신호가 제1 표시판(300M)의 게이트선과 제2 표시판(300S)의 게이트선에 순차적으로 연결되어 인가되는 것이 아니라, 각각 독립적으로 인가된다. 따라서, 제1 표시판(300M)의 게이트선에 게이트 신호가 인가되는 방향과 제2 표시판(300S)의 게이트선에 게이트 신호가 인가되는 방향은 서로 다를 수 있다.

이와 같이 게이트 구동부(400)를 제1 및 제2 표시판 각각에 독립적으로 장착하고 독립적으로 구동하면, 메모리(750)를 제1 표시판(300M)에 인가되는 영상 데이터의 기억 또는 제2 표시판(300S)에 인가되는 영상 데이터의 기억에 각각 독립적으로 사용할 수 있다. 즉, 도 4와 같이 메모리(750) 전체를 제1 표시판(300M)에 인가되는 영상 데이터를 기억하는 기억 영역(750m)으로 사용할 수 있고, 다시 메모리(750) 중 일부를 제2 표시판(300S)에 인가되는 영상 데이터를 기억하는 기억 영역(750s)으로 사용할 수 있다. 따라서, 상대적으로 작은 용량의 메모리(750) 만으로도 제1 및 제2 표시판(300M, 300S)을 모두 구동할 수 있다.

통합 칩(700)은 제1 출력 단자(710), 제2 출력 단자(720) 및 제3 출력 단자(730)을 포함한다. 제1 출력 단자(710)는 통합 칩(700) 내의 신호 제어부(600)로부터 제1 게이트 구동부(400M)로 출력 신호를 내보낸다. 제2 출력 단자(720)는 통합 칩(700) 내의 제2 게이트 구동부로부터 제2 표시판(300S)의 게이트선(G₁-G_n)으로 게이트 신호를 출력한다. 제3 출력 단자(730)는 통합 칩(700) 내의 데이터 구동부(500)로부터 제1 및 제2 표시판(300M, 300S)의 데이터선(D₁-D_m)에 데이터 신호를 전달한다.

그러면 이러한 액정 표시 장치의 표시 동작에 대하여 좀더 상세하게 설명한다.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후, 게이트 제어 신호(CONT1)를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT2)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.

게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 게이트 클록 신호(CK) 및 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.

데이터 제어 신호(CONT2)는 한 행[묶음]의 화소(PX)에 대한 영상 데이터의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반 전시키는 반전 신호(RVS)를 더 포함할 수 있다.

신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동부(500)는 한 행[묶음]의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.

게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.

화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타난다.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하여 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.

한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).

그러면 본 발명의 한 실시예에 따른 제1 게이트 구동부(400M)에 대하여 도 4를 참고하여 간략하게 설명한다.

도 4는 본 발명의 한 실시예에 따른 게이트 구동부의 블록도이며, 도 5는 도 4에 도시한 게이트 구동부의 신호 파형도이다.

도 3에 도시한 제1 게이트 구동부(400M)는 일렬로 배열되어 있으며 게이트선(G₁-G_n)에 각각 연결되어 있는 복수의 스테이지(410)를 포함하는 시프트 레지스터로서, 주사 시작 신호(STV), 복수의 클록 신호(CLK1, CLK2) 및 게이트 오프 전압(V_off)이 입력된다.

각 스테이지(410)는 세트 단자(S), 게이트 전압 단자(GV), 한 쌍의 클록 단자(CK1, CK2), 리세트 단자(R), 그리고 게이트 출력 단자(OUT1) 및 캐리 출력 단자(OUT2)를 가지고 있다.

각 스테이지, 예를 들면 j 번째 스테이지(ST_j)의 세트 단자(S)에는 전단 스테이지(ST_j-1)의 캐리 출력, 즉 전단 캐리 출력[Cout(j-1)]이, 리세트 단자(R)에는 후단 스테이지(ST_j+1)의 게이트 출력, 즉 후단 게이트 출력[Gout(j+1)]이 입력되고, 클록 단자(CK1, CK2)에는 클록 신호(CLK1, CLK2)가 입력되며, 게이트 전압 단자(GV)에는 게이트 오프 전압(V_off)이 입력된다. 게이트 출력 단자(OUT1)는 게이트 출력[Gout(j)]을 내보내고 캐리 출력 단자(OUT2)는 캐리 출력[Cout(j)]을 내보낸다.

단, 시프트 레지스터(400)의 첫 번째 스테이지에는 전단 캐리 출력 대신 주사 시작 신호(STV)가 입력된다. 또한, j 번째 스테이지(ST_j)의 클록 단자(CK1)에 클록 신호(CLK1)가, 클록 단자(CK2)에 클록 신호(CLK2)가 입력되는 경우, 이에 인접한 (j-1)번째 및 (j+1)번째 스테이지(ST_j-1, ST_j+1)의 클록 단자(CK1)에는 클록 신호(CLK2)가, 클록 단자(CK2)에는 클록 신호(CLK1)가 입력된다.

각 클록 신호(CLK1, CLK2)는 화소의 스위칭 소자(Q)를 구동할 수 있도록 전압 레벨이 하이인 경우는 게이트 온 전압(V_on)과 같고 로우인 경우는 게이트 오프 전압(V_off)과 같은 것이 바람직하다. 도 5에 도시한 바와 같이 각 클록 신호(CLK1, CLK2)는 듀티비가 50%이고 두 클록 신호(CLK1, CLK2)의 위상차는 180°일 수 있다.

이러한 방식으로, 스테이지(410)는 전단 캐리 신호[Cout(j-1)] 및 후단 게이트 신호[Gout(j+1)]에 기초하고 클록 신호(CLK1, CLK2)에 동기하여 캐리 신호[Cout(j)] 및 게이트 신호[Gout(j)]를 생성하여 순차적으로 게이트 신호를 게이트선(G₁-G_n)인가한다.

이제 도 7을 참고하여 본 발명에 따른 액정 표시 장치의 구동 신호에 대하여 설명한다.

도 7은 본 발명의 한 실시예에 따른 액정 표시 장치의 구동 신호를 도시하는 파형도이다.

도 7을 참고하면, 게이트 구동부(400)의 클록 신호(CLK)에 따라 게이트 온 전압 및 게이트 오프 전압으로 이루어진 게이트 출력 신호(G_j, G_j+1, G_j+2…, G_k, G_k+1…)를 출력한다. 클록 신호(CK)는 제1 게이트 구동부(400M)의 클록 신호(CLK1, CLK2)일 수도 있고, 제2 게이트 구동부의 클록 신호일 수도 있다.

클록 신호(CLK)는 제1 표시판(300M)의 게이트선(G₁-G_n)에 인가되는 게이트 출력 신호(G_j, G_j+1, G_j+2…)를 생성하는 제1 출력 구간(Main) 및 제2 표시판(300S)의 게이트선(G₁-G_n)에 인가되는 게이트 출력 신호(G_k, G_k+1…)를 생성하는 제2 출력 구간(Sub)를 포함한다.

제1 출력 구간(Main) 이전에는 클록 신호(CLK)가 로우 레벨로 유지되는 제1 휴지 구간(BP:back porch)이 존재하며, 제2 출력 구간(Sub) 이후에는 클록 신호(CLK)가 로우 레벨로 유지되는 제2 휴지 구간(FP:front porch)이 존재한다. 제1 휴지 구간(BP) 및 제2 휴지 구간(FP)으로 인하여 각 프레임 사이에 클록 신호(CLK)가 혼선되는 것을 방지할 수 있다.

제1 출력 구간(Main) 및 제2 출력 구간(Sub) 사이에는 클록 신호(CLK)가 로우 레벨로 유지되는 제3 휴지 구간(MP:middle porch)가 존재한다. 제3 휴지 구간 (MP)은 서로 독립적으로 동작하는 제1 게이트 구동부(400M)과 제2 게이트 구동부의 클록 신호(CLK)의 간섭이 발생하여 게이트 신호의 중첩이 발생하는 것을 방지할 수 있다. 이로써, 제1 및 제2 표시판(300M, 300S) 각각의 화질이 저하되는 것을 막는다.

본 발명에 따르면, 두 개의 표시판을 구비하는 액정 표시 장치에서 각각의 표시판을 독립적으로 구동하여 두 표시판의 화상 표현을 온전하게 구현할 수 있다. 또한 액정 표시 장치의 화질 열화를 방지하고 표시판 구동에 필요한 메모리의 용량을 감소시킬 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

제1 게이트선군 및 제1 데이터선군이 형성되어 있는 제1 표시판,

제2 게이트선군 및 제2 데이터선군이 형성되어 있는 제2 표시판,

상기 제1 및 제2 표시판 중 어느 하나에 장착되어 있는 구동 회로 칩,

상기 제1 게이트선군에 연결되어 있으며 제1 표시판에 집적되어 형성되어 있는 제1 게이트 구동부, 그리고

상기 제2 게이트선군에 연결되어 있으며 상기 구동 회로 칩에 형성되어 있는 제2 게이트 구동부

를 포함하고,

상기 제1 및 제2 게이트 구동부는 서로 독립적으로 동작하는 액정 표시 장치.
제1항에서,

상기 제1 또는 제2 표시판의 영상 데이터를 기억하며, 제1 기억 영역 및 제2 기억 영역을 포함하는 메모리를 더 포함하는 액정 표시 장치.
제2항에서,

상기 제1 기억 영역은 상기 제1 또는 제2 표시판의 영상 데이터를 선택적으로 기억하는 액정 표시 장치.
제3항에서,

상기 제2 기억 영역은 상기 제1 표시판의 영상 데이터를 기억하는 액정 표시 장치.
제1항에서,

상기 구동 회로 칩은 상기 제1 및 제2 데이터선군에 연결되어 있는 데이터 구동부를 포함하는 액정 표시 장치.
제5항에서,

상기 구동 회로 칩은,

상기 제1 게이트 구동부와 연결되어 있는 제1 출력 단자, 상기 제2 게이트 구동부와 연결되어 있는 제2 출력 단자, 그리고 상기 데이터 구동부와 연결되어 있는 제3 출력 단자를 포함하는 액정 표시 장치.
제1 게이트선군 및 제1 데이터선군이 형성되어 있는 제1 표시판,

제2 게이트선군 및 제2 데이터선군이 형성되어 있는 제2 표시판,

상기 제1 게이트선군에 연결되어 있는 제1 게이트 구동부,

상기 제2 게이트선군에 연결되어 있으며 상기 제1 게이트 구동부와 독립적으로 작동하는 제2 게이트 구동부

를 포함하고,

상기 제1 및 제2 게이트 구동부는 클록 신호에 따라 복수의 게이트 신호를 순차적으로 출력하며, 상기 클록 신호는,

상기 제1 게이트선군에 상기 게이트 신호를 출력하는 제1 출력 구간,

상기 제2 게이트선군에 상기 게이트 신호를 출력하는 제2 출력 구간,

상기 제1 출력 구간 이전에 로우 레벨을 유지하는 제1 휴지 구간,

상기 제2 출력 구간 이후에 로우 레벨을 유지하는 제2 휴지 구간, 그리고

상기 제1 출력 구간 및 상기 제2 출력 구간 사이에 로우 레벨을 유지하는 제3 휴지 구간

을 포함하는 액정 표시 장치.