KR20070078901A - Manufacturing method of electron emission device - Google Patents

Manufacturing method of electron emission device Download PDF

Info

Publication number
KR20070078901A
KR20070078901A KR1020060009330A KR20060009330A KR20070078901A KR 20070078901 A KR20070078901 A KR 20070078901A KR 1020060009330 A KR1020060009330 A KR 1020060009330A KR 20060009330 A KR20060009330 A KR 20060009330A KR 20070078901 A KR20070078901 A KR 20070078901A
Authority
KR
South Korea
Prior art keywords
mask layer
forming
electron emission
substrate
layer
Prior art date
Application number
KR1020060009330A
Other languages
Korean (ko)
Inventor
전필구
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060009330A priority Critical patent/KR20070078901A/en
Publication of KR20070078901A publication Critical patent/KR20070078901A/en

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F27/00Mixers with rotary stirring devices in fixed receptacles; Kneaders
    • B01F27/60Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a horizontal or inclined axis
    • B01F27/72Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a horizontal or inclined axis with helices or sections of helices
    • B01F27/721Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a horizontal or inclined axis with helices or sections of helices with two or more helices in the same receptacle
    • B01F27/722Mixers with rotary stirring devices in fixed receptacles; Kneaders with stirrers rotating about a horizontal or inclined axis with helices or sections of helices with two or more helices in the same receptacle the helices closely surrounded by a casing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/50Mixing liquids with solids
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F23/00Mixing according to the phases to be mixed, e.g. dispersing or emulsifying
    • B01F23/50Mixing liquids with solids
    • B01F23/56Mixing liquids with solids by introducing solids in liquids, e.g. dispersing or dissolving
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B01PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01FMIXING, e.g. DISSOLVING, EMULSIFYING OR DISPERSING
    • B01F2101/00Mixing characterised by the nature of the mixed materials or by the application field
    • B01F2101/30Mixing paints or paint ingredients, e.g. pigments, dyes, colours, lacquers or enamel

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dispersion Chemistry (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

A manufacturing method of an electron emission device is provided to secure a vertical property of an electron emission unit by forming additionally a second mask layer having a low reaction property with an electron emission unit. A plurality of cathode electrodes(4), an insulating layer(6), and a plurality of gate electrodes(8) are formed on a substrate(2). A plurality of apertures are formed in the gate electrodes and the insulating layer. A mask layer is formed on an entire surface of the substrate. An aperture(201) is formed at a part for forming an electron emission unit by patterning the mask layer. The electron emission unit is formed by screen-printing a mixture containing an electron emission material on an aperture(161) of the mask layer. A method for forming the mask includes a process for forming a first mask layer; a process for forming an aperture on the part for forming the electron emission unit; and a process for forming an aperture having a vertical sidewall at the part for forming the electron emission unit by patterning the second mask layer.

Description

전자 방출 디바이스의 제조 방법 {MANUFACTURING METHOD OF ELECTRON EMISSION DEVICE}Manufacturing Method of Electron Emission Device {MANUFACTURING METHOD OF ELECTRON EMISSION DEVICE}

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 제조 단계에서의 개략도이다.1A-1F are schematic diagrams at each manufacturing step shown to illustrate a method of manufacturing an electron emitting device according to an embodiment of the present invention.

도 2는 본 발명의 일 실시예에 따라 제작된 전자 방출 디바이스를 적용한 전자 방출 표시 디바이스의 부분 분해 사시도이다.2 is a partially exploded perspective view of an electron emission display device to which an electron emission device manufactured according to an exemplary embodiment of the present invention is applied.

본 발명은 전자 방출 디바이스에 관한 것으로서, 보다 상세하게는 전자 방출부의 형상 균일도를 높일 수 있는 전자 방출 디바이스의 제조 방법에 관한 것이다.TECHNICAL FIELD The present invention relates to an electron emitting device, and more particularly, to a method of manufacturing an electron emitting device capable of increasing the shape uniformity of an electron emitting portion.

일반적으로 전자 방출 소자(electron emission element)는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.In general, an electron emission element may be classified into a method using a hot cathode and a method using a cold cathode according to the type of electron source.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(Field Emitter Array; FEA)형, 표면 전도 에미션(Surface-Conduction Emission; SCE)형, 금속-절연층-금속(Metal-Insulator-Metal; MIM)형 및 금속-절연층-반도체(Metal-Insulator-Semiconductor; MIS)형 등이 알려져 있다.Here, the electron-emitting device using the cold cathode is a field emitter array (FEA) type, a surface conduction emission type (SCE) type, a metal-insulation layer-metal Metal (MIM) type and Metal-Insulator-Semiconductor (MIS) type are known.

이 중 전계 방출 어레이(FEA)형 전자 방출 소자는 전자 방출부와 이 전자 방출부의 전자 방출을 제어하는 구동 전극으로서 하나의 캐소드 전극과 하나의 게이트 전극을 구비하며, 전자 방출부의 구성 물질로 일 함수가 낮거나 종횡비가 큰 물질, 일례로 탄소 나노튜브와 흑연 및 다이아몬드상 탄소과 같은 탄소계 물질을 사용하여 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한다.The field emission array (FEA) type electron emission device includes an electron emission unit and a driving electrode for controlling electron emission of the electron emission unit, including one cathode electrode and one gate electrode, and a work function as a constituent material of the electron emission unit. Materials with low or high aspect ratios, such as carbon nanotubes and carbon-based materials such as graphite and diamond-like carbon, utilize the principle that electrons are easily released by an electric field in vacuum.

전자 방출 소자는 일 기판에 어레이를 이루며 배치되어 전자 방출 디바이스(electron emission device)를 구성하고, 전자 방출 디바이스는 형광층과 애노드 전극 등으로 이루어진 발광 유닛이 구비된 다른 기판과 결합하여 전자 방출 표시 디바이스(electron emission display device)를 구성한다.The electron emission elements are arranged in an array on one substrate to form an electron emission device, and the electron emission device is combined with another substrate provided with a light emitting unit composed of a fluorescent layer and an anode electrode, and the electron emission display device. (electron emission display device) is configured.

전자 방출 디바이스는 구동 전극들과 절연층 및 전자 방출부가 적층된 형태로 이루어질 수 있다. 가령 공지의 전계 방출 어레이(FEA)형 전자 방출 디바이스는 기판 위에 캐소드 전극들과 절연층 및 게이트 전극들이 순차적으로 형성되고, 게이트 전극들과 절연층에 개구부가 형성되어 캐소드 전극의 표면 일부를 노출시키며, 개구부 내측으로 캐소드 전극들 위에 전자 방출부가 배치된 형태로 이루어진다.The electron emission device may be formed by stacking driving electrodes, an insulating layer, and an electron emission portion. For example, a known field emission array (FEA) type electron emission device has cathode and insulating layers and gate electrodes sequentially formed on a substrate, and openings are formed in the gate and insulating layers to expose a portion of the surface of the cathode electrode. The electron emission portion is disposed on the cathode electrodes inside the opening.

전술한 구조에서 전자 방출부를 형성하는 공정으로 전자 방출 물질을 캐소드 전극 위에 직접 성장시키는 방법과, 전자 방출 물질을 함유하는 페이스트상 혼합물을 캐소드 전극 위에 스크린 인쇄하는 방법 등이 알려져 있다.As a process of forming an electron emitting portion in the above-described structure, a method of growing an electron emitting material directly on a cathode electrode, a method of screen printing a paste-like mixture containing an electron emitting material on a cathode electrode, and the like are known.

이 중, 스크린 인쇄법은 기판에 제공된 구조물 표면 전체에 마스크층을 형성하고 이를 패터닝하여 전자 방출부 형성 위치에 개구부를 형성하고, 기판 위 전체 에 상기 혼합물을 스크린 인쇄하고, 개구부에 채워진 혼합물을 선택적으로 경화시킨 다음 경화되지 않은 혼합물을 제거하고, 마스크층을 박리하는 과정들로 이루어진다. 이때 마스크층은 통상 포토레지스트층으로 이루어지며, 노광과 현상에 의해 패터닝되어 개구부를 형성한다.Among them, the screen printing method forms a mask layer over the entire surface of the structure provided on the substrate and pattern it to form an opening at the electron emission region formation position, screen-print the mixture over the substrate, and selectively select the mixture filled in the opening. And then the uncured mixture is removed and the mask layer is peeled off. In this case, the mask layer is usually made of a photoresist layer, and is patterned by exposure and development to form an opening.

그런데 상기 마스크층은 절연층의 개구부 측벽에 걸쳐 형성되고, 노광시 빛의 산란 또는 간섭에 의해 의도하지 않은 부위가 함께 노광되므로 마스크층의 개구부는 기판으로부터 수직한 측벽을 형성하지 못하고 소정의 경사면, 특히 기판으로부터 멀어질수록 폭이 점진적으로 커지는 측벽을 형성하게 된다.However, since the mask layer is formed over the opening sidewall of the insulating layer, and unintentional portions are exposed together by light scattering or interference during exposure, the opening of the mask layer does not form a sidewall perpendicular to the substrate, and has a predetermined slope, In particular, the side wall is formed to gradually increase in width away from the substrate.

그 결과, 전자 방출부 또한 기판으로부터 멀어질수록 폭이 확대되는 단면 형상을 가지게 되며, 전자 방출부의 윗부분을 제거하는 별도의 표면 활성화 공정을 거치지 않으면 전자 방출부의 상부 가장자리가 게이트 전극에 걸쳐 형성될 수 있어 캐소드 전극과 게이트 전극의 단락을 유발할 수 있다.As a result, the electron emission portion also has a cross-sectional shape that increases in width away from the substrate, and the upper edge of the electron emission portion may be formed over the gate electrode without a separate surface activation process of removing the upper portion of the electron emission portion. This may cause a short circuit between the cathode electrode and the gate electrode.

한편, 전술한 스크린 인쇄법으로 전자 방출부를 형성할 때, 상기 혼합물에 감광성 물질을 더욱 포함시키고, 마스크층을 노광 마스크로 사용하여 기판의 후면으로부터 조사된 자외선으로 마스크층의 개구부에 채워진 혼합물을 선택적으로 경화시키는 방법이 적용될 수 있다.On the other hand, when forming the electron emission portion by the screen printing method described above, further comprising a photosensitive material in the mixture, and using the mask layer as an exposure mask, the mixture filled in the opening of the mask layer with ultraviolet rays irradiated from the back surface of the substrate to selectively The curing method may be applied.

이 경우 마스크층은 일반적으로 자외선에 대해 비투과성을 가지는 포토레지스트층으로 이루어진다. 그런데 이러한 특성을 가지는 포토레지스트층은 전자 방출 물질을 포함하는 상기 혼합물과 반응성이 높기 때문에 전자 방출부 측면을 불규칙하게 만들며, 전자 방출부의 패턴성을 저하시킨다.In this case, the mask layer generally consists of a photoresist layer which is non-transparent to ultraviolet rays. However, since the photoresist layer having such characteristics is highly reactive with the mixture including the electron emission material, the side of the electron emission portion is irregular, and the pattern of the electron emission portion is lowered.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자 방출부의 형상 균일도를 높이고, 제조 과정에서 전자 방출부에 의한 캐소드 전극과 게이트 전극의 단락을 억제할 수 있는 전자 방출 디바이스의 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to improve the uniformity of the shape of the electron emission unit and to suppress the short circuit between the cathode electrode and the gate electrode by the electron emission unit in the manufacturing process. It is to provide a manufacturing method.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 차례로 형성하고, 게이트 전극들과 절연층에 각자의 개구부를 형성하고, 기판 위 전체에 마스크층을 형성한 다음 이를 패터닝하여 전자 방출부 형성 부위에 개구부를 형성하고, 마스크층의 개구부에 전자 방출 물질을 함유한 혼합물을 스크린 인쇄하여 전자 방출부를 형성하는 단계를 포함하며, 마스크층을 형성하는 단계가 자외선에 대해 비투과성을 가지는 제1 마스크층을 형성한 후 이를 패터닝하여 전자 방출부 형성 부위에 개구부를 형성하고, 제1 마스크층 위에 상기 혼합물과의 반응성이 적은 물질로 이루어진 제2 마스크층을 형성한 후 이를 패터닝하여 전자 방출부 형성 부위에 제1 마스크층 개구부보다 수직한 측벽을 갖는 개구부를 형성하는 과정들로 이루어지는 전자 방출 디바이스의 제조 방법을 제공한다.Cathode electrodes, an insulating layer, and gate electrodes are sequentially formed on the substrate, and respective openings are formed in the gate electrodes and the insulating layer, a mask layer is formed over the substrate, and then patterned to form an opening in the electron emission region formation region. Forming an electron emission portion by screen printing a mixture containing an electron emission material in the opening of the mask layer, and forming the mask layer to form a first mask layer that is impermeable to ultraviolet rays. After that, the patterning is performed to form an opening in the electron emission region forming region, and a second mask layer formed of a material having a low reactivity with the mixture is formed on the first mask layer and then patterned to form a first mask at the electron emission region forming region. Process of forming an opening having a sidewall perpendicular to the mask layer opening. To provide a crude method.

상기 전자 방출 디바이스의 제조 방법에서 기판을 투명 기판으로 형성하고, 캐소드 전극들을 투명 도전막으로 형성할 수 있다.In the method of manufacturing the electron emission device, the substrate may be formed of a transparent substrate, and the cathode electrodes may be formed of a transparent conductive film.

또한, 제1 마스크층을 포토레지스트층으로 형성하고, 기판의 후면으로부터 제1 마스크층을 노광 후 현상하여 제1 마스크층 개구부를 형성할 수 있다.In addition, the first mask layer may be formed of a photoresist layer, and the first mask layer may be developed after exposure to form a first mask layer opening from a rear surface of the substrate.

또한, 제2 마스크층을 광 투과성 포토레지스트층과 금속 중 어느 하나로 형성할 수 있으며, 제2 마스크층을 광 투과성 포토레지스트층으로 형성할 경우 기판의 후면으로부터 제2 마스크층을 노광 후 현상하여 제2 마스크층 개구부를 형성할 수 있다.In addition, the second mask layer may be formed of any one of a light transmissive photoresist layer and a metal, and when the second mask layer is formed of a light transmissive photoresist layer, the second mask layer may be developed after exposure to the second mask layer. 2 mask layer openings can be formed.

이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 전자 방출 디바이스의 제조 방법을 설명하기 위해 도시한 각 제조 단계에서의 개략도이다.1A-1F are schematic diagrams at each manufacturing step shown to illustrate a method of manufacturing an electron emitting device according to an embodiment of the present invention.

먼저 도 1a를 참고하면, 기판(2) 위에 도전막을 형성하고 이를 패터닝하여 스트라이프 형상의 캐소드 전극들(4)을 형성하고, 캐소드 전극들(4) 위로 기판(2) 전체에 절연 물질을 증착 혹은 스크린 인쇄하여 제1 절연층(6)을 형성한다. 그리고 제1 절연층(6) 위로 도전막을 형성하고 이를 패터닝하여 캐소드 전극(4)과 직교하는 스트라이프 형상의 게이트 전극들(8)을 형성한다. 이때 캐소드 전극(4)과 게이트 전극(8)의 교차 영역이 단위 화소를 이룬다.Referring first to FIG. 1A, a conductive film is formed on a substrate 2 and patterned to form stripe cathode electrodes 4, and an insulating material is deposited on the entire substrate 2 over the cathode electrodes 4. Screen printing is performed to form the first insulating layer 6. A conductive film is formed on the first insulating layer 6 and patterned to form gate electrodes 8 having a stripe shape orthogonal to the cathode electrode 4. At this time, the intersection area between the cathode electrode 4 and the gate electrode 8 forms a unit pixel.

상기 기판(2)과 캐소드 전극(4)은 다음에 설명하는 후면 노광 공정을 위해 투명한 물질로 형성한다. 즉, 기판(2)은 투명 기판으로 준비하고, 캐소드 전극(4)은 ITO(Indume Tin Oxide)와 같은 투명 도전막으로 형성한다.The substrate 2 and the cathode electrode 4 are formed of a transparent material for the back exposure process described below. That is, the substrate 2 is prepared as a transparent substrate, and the cathode electrode 4 is formed of a transparent conductive film such as indium tin oxide (ITO).

이어서 게이트 전극들(8) 위로 기판(2) 전체에 절연 물질을 증착 혹은 스크린 인쇄하여 제2 절연층(10)을 형성하고, 제2 절연층(10) 위에 도전 물질을 코팅하여 집속 전극(12)을 형성한다. 그리고 집속 전극(12)과 제2 절연층(10), 게이트 전 극(8)과 제1 절연층(6)을 순차적으로 부분 식각하여 개구부(14)를 형성함으로써 전자 방출부가 위치할 캐소드 전극(4)의 일부 표면을 노출시킨다.Subsequently, an insulating material is deposited or screen printed on the entire substrate 2 over the gate electrodes 8 to form a second insulating layer 10, and a conductive material is coated on the second insulating layer 10 to form the focusing electrode 12. ). In addition, the focus electrode 12, the second insulating layer 10, the gate electrode 8, and the first insulating layer 6 are sequentially etched to form the openings 14, thereby forming the cathode electrode in which the electron emission part is located. Expose some surface of 4).

이때, 제2 절연층(10)과 집속 전극(12)은 선택적인 추가 사항이므로 제1 기판(2) 위에 캐소드 전극(4), 제1 절연층(6) 및 게이트 전극(8)만 형성하여도 무방하다.In this case, since the second insulating layer 10 and the focusing electrode 12 are optional additions, only the cathode electrode 4, the first insulating layer 6, and the gate electrode 8 are formed on the first substrate 2. It is okay.

다음으로 도 1b에 도시한 바와 같이, 기판(2) 위 전체에 제1 마스크층(16)을 형성한 다음 이를 패터닝하여 전자 방출부 형성 부위에 캐소드 전극(4)의 표면 일부를 노출시키는 개구부(161)를 형성한다. 제1 마스크층(16)은 포토레지스트층으로 이루어지며, 일례로 노광 부위가 용해되어 제거되는 포지티브(positive) 타입의 포토레지스트층으로 이루어질 수 있다.Next, as shown in FIG. 1B, the first mask layer 16 is formed on the entire substrate 2 and then patterned to expose a portion of the surface of the cathode electrode 4 at the electron emission region forming region ( 161 is formed. The first mask layer 16 may be formed of a photoresist layer. For example, the first mask layer 16 may be formed of a positive photoresist layer in which an exposed portion is dissolved and removed.

상기 제1 마스크층(16)에 개구부(161)를 형성하는 단계는, 상기 기판(2)의 후면에 전자 방출부 형성 부위에 개구부(181)를 갖는 노광 마스크(18)를 배치하고 기판(2)의 후면으로부터 자외선을 조사하여 제1 마스크층(16)을 부분 노광하고, 현상을 통해 노광 부위를 제거하는 과정을 통해 이루어질 수 있다. 이때 제1 마스크층 개구부(161)는 자외선의 산란과 간섭에 의해 의도하지 않은 부위가 함께 노광되어 기판(2)으로부터 멀어질수록 큰 폭을 갖는 경사진 측벽을 형성하게 된다.In the forming of the opening 161 in the first mask layer 16, the exposure mask 18 having the opening 181 is disposed on the back surface of the substrate 2 and the electron emission part forming portion is disposed on the substrate 2. The first mask layer 16 may be partially exposed by irradiating ultraviolet rays from the rear surface of the back panel), and the exposed portion may be removed by developing. At this time, the first mask layer opening 161 is exposed together with the unintentional portion by the scattering and interference of ultraviolet rays to form an inclined sidewall having a larger width as it moves away from the substrate 2.

상기 과정을 통해 완성된 제1 마스크층(16)은 추후 전자 방출부의 형성 단계에서 노광 마스크로 사용될 수 있도록 자외선을 투과하지 않는 특징을 가진다.The first mask layer 16 completed through the above process has a feature that does not transmit ultraviolet rays so that it can be used as an exposure mask in a later step of forming an electron emission unit.

이어서 도 1c에 도시한 바와 같이, 상기 기판(2) 위 전체에 제2 마스크층(20)을 형성하고, 이를 패터닝하여 전자 방출부 형성 부위에 개구부(201)를 형성한 다.Subsequently, as shown in FIG. 1C, the second mask layer 20 is formed over the substrate 2 and patterned to form the opening 201 at the electron emission region formation site.

본 실시예에서 제2 마스크층(20)은 추후 전자 방출부 형성 단계에서 전자 방출 물질을 포함하는 혼합물과 반응성이 적은 물질로 이루어지는데, 이러한 물질에는 자외선을 투과하는 광 투과성 포토레지스트층이나 금속 등이 포함된다.In the present exemplary embodiment, the second mask layer 20 is formed of a material having a low reactivity with a mixture including an electron emission material in an electron emission portion forming step, and includes a light transmissive photoresist layer or a metal that transmits ultraviolet light. This includes.

제2 마스크층(20)이 포토레지스트층으로 이루어지는 경우 제2 마스크층(20)에 개구부(201)를 형성하는 단계는, 별도의 노광 마스크 없이 제1 마스크층(16)을 노광 마스크로 사용하여 기판(2)의 후면으로부터 자외선을 조사함으로써 제2 마스크층(20)을 부분 노광하고, 현상을 통해 노광 부위를 제거하는 과정을 통해 이루어질 수 있다.When the second mask layer 20 is formed of a photoresist layer, forming the opening 201 in the second mask layer 20 may be performed by using the first mask layer 16 as an exposure mask without a separate exposure mask. The second mask layer 20 may be partially exposed by irradiating ultraviolet rays from the rear surface of the substrate 2 and may be formed by removing an exposed portion through development.

이와 같이 마스크층을 2차에 걸쳐 형성하면, 먼저 형성된 제1 마스크층(16)이 제2 마스크층(20) 노광시 자외선의 산란이나 간섭을 억제하므로 제2 마스크층(20)은 제1 마스크층(16) 위에서 제1 마스크층(16)의 개구부(161)보다 수직한 측벽의 개구부(201)를 형성하게 된다. 즉 제2 마스크층(20)은 제1 마스크층(16)의 개구부(161) 측벽에서 기판(2)으로부터 멀어질수록 점차적으로 큰 두께로 형성되어 제1 마스크층(16)의 개구부(161)보다 수직한 측벽의 개구부(201)를 형성한다.When the mask layer is formed in the second manner as described above, since the first mask layer 16 formed first suppresses scattering or interference of ultraviolet rays when the second mask layer 20 is exposed, the second mask layer 20 is formed of the first mask. An opening 201 of a sidewall perpendicular to the opening 161 of the first mask layer 16 is formed on the layer 16. That is, the second mask layer 20 is formed to have a larger thickness gradually away from the substrate 2 at the sidewall of the opening 161 of the first mask layer 16, so that the opening 161 of the first mask layer 16 is formed. The opening 201 of the more vertical sidewall is formed.

도 1c에서 부호 22은 제1 마스크층(16)과 제2 마스크층(20)을 포함하는 마스크층을 나타내고, 221은 마스크층(22)의 개구부를 나타낸다. 상기 과정을 마친 마스크층(22)은 기판(2)으로부터 멀어질수록 폭이 확대되는 개구부(221)를 형성하지만, 제1 마스크층(16)과 제2 마스크층(20)에 의해 개구부(221) 측벽의 수직성을 높였기 때문에 추후 전자 방출부가 형성될 개구부(221) 아래 부분은 실질적으로 수직 한 측벽을 형성하게 된다.In FIG. 1C, reference numeral 22 denotes a mask layer including the first mask layer 16 and the second mask layer 20, and 221 denotes an opening of the mask layer 22. After the process, the mask layer 22 forms an opening 221 which is wider as it moves away from the substrate 2. However, the opening 221 is formed by the first mask layer 16 and the second mask layer 20. Since the verticality of the sidewalls is increased, a portion under the opening 221 where the electron emission portion will be formed later forms a substantially vertical sidewall.

다음으로, 마스크층 개구부(221)에 전자 방출 물질을 포함하는 혼합물을 주입하여 전자 방출부를 형성한다.Next, a mixture including an electron emission material is injected into the mask layer opening 221 to form an electron emission portion.

전자 방출부 형성에는 ①분말 상의 전자 방출 물질과 비히클, 바인더 등의 유기물을 혼합하여 인쇄에 적합한 점도를 갖는 혼합물을 제작하고, ②상기 혼합물을 마스크층(22)의 개구부(221)에 선택적으로 인쇄하고, ③인쇄된 혼합물을 건조 및 소성하는 과정을 통해 형성될 수 있다.In forming the electron emission unit, ① a mixture of an electron emission material on a powder and an organic material such as a vehicle and a binder is prepared to produce a mixture having a viscosity suitable for printing, and ② the mixture is selectively printed on the opening 221 of the mask layer 22. And, ③ can be formed through the process of drying and baking the printed mixture.

다른 한편으로 도 1d를 참고하면, ①분말 상의 전자 방출 물질과 비히클, 바인더 등의 유기물 및 감광성 물질을 혼합하여 인쇄에 적합한 점도를 갖는 혼합물을 제작하고, ②마스크층(22) 위에 상기 혼합물(점선 표시 참고)을 스크린 인쇄하고, ③기판(2)의 후면을 통해 자외선을 조사하여 마스크층(22)의 개구부(221)에 채워진 혼합물을 선택적으로 경화시키고, ④경화되지 않은 혼합물을 제거한 다음 건조 및 소성하는 과정을 통해 전자 방출부(24)를 형성할 수 있다.On the other hand, referring to Figure 1d, ① the mixture of the electron-emitting material on the powder and organic materials such as vehicle, binder and photosensitive material to produce a mixture having a viscosity suitable for printing, ② the mixture (dotted line) on the mask layer 22 Screen printing), (3) irradiate ultraviolet rays through the back of the substrate (2) to selectively cure the mixture filled in the opening (221) of the mask layer (22), (4) remove the uncured mixture, and then dry and The electron emission part 24 may be formed through the baking process.

상기 전자 방출 물질로는 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소(DLC), 훌러렌(C60), 실리콘 나노와이어 또는 이들의 조합 물질이 적용될 수 있다.As the electron emission material, carbon nanotubes (CNT), graphite, graphite nanofibers, diamonds, diamond-like carbons (DLC), fullerenes (C 60 ), silicon nanowires, or a combination thereof may be applied.

이어서 마스크층(22)을 제거하고, 도 1e에 도시한 바와 같이 기판(2)에 제공된 구조물 위 전체에 점착성 테이프(26)를 부착하고, 점착성 테이프(26)를 구조물로부터 떼어내는 표면 활성화 단계를 진행한다. 이 단계를 통해 전자 방출부(24)는 상부 표면층이 제거되어 전자 방출 물질들이 표면으로 노출됨과 아울러, 각각의 전자 방출 물질이 기판(2) 면에 대해 수직한 방향으로 정렬되어 그 뾰족한 끝단을 노출시킴에 따라 전자 방출 효율을 배가시킬 수 있다.Subsequently, the mask layer 22 is removed, and the surface activation step of attaching the adhesive tape 26 to the entire structure provided on the substrate 2 as shown in FIG. 1E and removing the adhesive tape 26 from the structure is performed. Proceed. Through this step, the electron emitting portion 24 removes the upper surface layer to expose the electron emitting materials to the surface, and each electron emitting material is aligned in a direction perpendicular to the surface of the substrate 2 to expose its sharp ends. As a result, the electron emission efficiency can be doubled.

상기한 과정을 통해 도 1f에 도시한 전자 방출 디바이스를 완성한다.Through the above process, the electron emission device shown in FIG. 1F is completed.

이와 같이 본 실시예의 제조 방법에 따르면, 전자 방출부들(24)은 마스크층(22)의 개구부(221) 형상을 따라 기판(2)에 대해 수직한 측면을 가지며, 형상 균일도가 높은 전자 방출부들(24)을 용이하게 형성할 수 있다. 따라서 화소별 에미션 특성을 균일하게 할 수 있고, 전자 방출부(24)와 게이트 전극(8) 간 거리를 균일하게 유지할 수 있어 캐소드 전극(4)과 게이트 전극(8)의 단락을 방지할 수 있다.As described above, according to the manufacturing method of the present exemplary embodiment, the electron emission parts 24 may have vertical sides with respect to the substrate 2 along the shape of the opening 221 of the mask layer 22, and the electron emission parts having high shape uniformity ( 24) can be easily formed. Therefore, the emission characteristic of each pixel can be made uniform, and the distance between the electron emission section 24 and the gate electrode 8 can be maintained uniformly, and short-circuit of the cathode electrode 4 and the gate electrode 8 can be prevented. have.

또한 본 실시예의 제조 방법에 따르면, 전자 방출부(24) 형성 단계에서 전자 방출부(24)의 측면 대부분이 전자 방출 물질을 포함한 상기 혼합물과의 반응성이 낮은 제2 마스크층(20)과 접촉하므로 전자 방출부(24)의 변형을 억제하고 패턴성을 높이는 효과가 있다.In addition, according to the manufacturing method of the present embodiment, since most of the sides of the electron emitting portion 24 are in contact with the second mask layer 20 having low reactivity with the mixture including the electron emitting material in the electron emitting portion 24 forming step. There is an effect of suppressing the deformation of the electron emitting portion 24 and increasing the pattern.

이하, 도 2를 참고하여 전술한 방법을 통해 제작된 전자 방출 디바이스(100)를 이용한 전자 방출 표시 디바이스의 구성에 대해 설명한다.Hereinafter, a configuration of an electron emission display device using the electron emission device 100 manufactured by the above-described method will be described with reference to FIG. 2.

도면을 참고하면, 전자 방출 표시 디바이스는 소정의 간격을 두고 평행하게 대향 배치되는 제1 기판(28)과 제2 기판(30)을 포함한다. 제1 기판(28)과 제2 기판(30)의 가장자리에는 밀봉 부재(도시하지 않음)가 배치되어 두 기판을 접합시키며, 내부 공간이 대략 10-6 torr의 진공도로 배기되어 제1 기판(28)과 제2 기판(30) 및 밀봉 부재가 진공 용기를 구성한다.Referring to the drawings, the electron emission display device includes a first substrate 28 and a second substrate 30 which are arranged in parallel to each other at predetermined intervals. Sealing members (not shown) are disposed at the edges of the first substrate 28 and the second substrate 30 to bond the two substrates, and the internal space is evacuated with a vacuum of approximately 10 −6 torr to allow the first substrate 28 to be bonded. ), The second substrate 30 and the sealing member constitute a vacuum container.

상기 제1 기판(28) 중 제2 기판(30)과의 대향면에는 전자 방출 소자들이 어레이를 이루며 배치되어 제1 기판(28)과 함께 전자 방출 디바이스(100)를 구성하고, 전자 방출 디바이스(100)가 제2 기판(30) 및 제2 기판(30)에 제공된 발광 유닛(110)과 결합하여 전자 방출 표시 디바이스를 구성한다.On the opposite surface of the first substrate 28 to the second substrate 30, electron emission elements are arranged in an array to form the electron emission device 100 together with the first substrate 28, and the electron emission device ( 100 is combined with the second substrate 30 and the light emitting unit 110 provided on the second substrate 30 to form an electron emission display device.

먼저, 제1 기판(28) 위에는 제1 전극인 캐소드 전극들(4)이 제1 기판(28)의 일 방향을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(4)을 덮으면서 제1 기판(28) 전체에 제1 절연층(6)이 형성된다. 제1 절연층(6) 위에는 제2 전극인 게이트 전극들(8)이 캐소드 전극(4)과 직교하는 방향을 따라 스트라이프 패턴으로 형성된다.First, cathode electrodes 4, which are first electrodes, are formed on the first substrate 28 in a stripe pattern along one direction of the first substrate 28, and cover the cathode electrodes 4. 28, the first insulating layer 6 is formed in its entirety. Gate electrodes 8, which are second electrodes, are formed on the first insulating layer 6 in a stripe pattern along a direction orthogonal to the cathode electrodes 4.

상기 캐소드 전극들(4)과 게이트 전극들(8)의 교차 영역이 하나의 단위 화소를 구성하며, 캐소드 전극(4) 위로 각 단위 화소마다 전자 방출부들(24)이 형성된다. 그리고 제1 절연층(6)과 게이트 전극들(8)에는 각 전자 방출부(24)에 대응하는 개구부(61,81)가 형성되어 제1 기판(26) 위에 전자 방출부(24)가 노출되도록 한다.An intersection area between the cathode electrodes 4 and the gate electrodes 8 constitutes one unit pixel, and electron emission parts 24 are formed in each unit pixel above the cathode electrode 4. In addition, openings 61 and 81 corresponding to the electron emission parts 24 are formed in the first insulating layer 6 and the gate electrodes 8 to expose the electron emission parts 24 on the first substrate 26. Be sure to

전자 방출부(24)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 탄소계 물질 또는 나노미터(nm) 사이즈 물질로 이루어질 수 있다. 전자 방출부(24)는 일례로 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소(DLC), 훌러렌(C60), 실리콘 나노와이어 또는 이들의 조합 물질을 포함할 수 있다.The electron emission unit 24 may be formed of materials emitting electrons when a electric field is applied in a vacuum, such as a carbon-based material or a nanometer (nm) size material. The electron emission unit 24 may include, for example, carbon nanotubes (CNT), graphite, graphite nanofibers, diamonds, diamond-like carbons (DLC), fullerenes (C 60 ), silicon nanowires, or a combination thereof. have.

도면에서는 원형의 전자 방출부들(24)이 캐소드 전극(4)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였으나, 전자 방출부(24)의 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.In the drawing, the circular electron emitters 24 are arranged in a line along the longitudinal direction of the cathode electrode 4, but the shape of the electron emitters 24, the number and arrangement form per pixel area, etc. are illustrated. It is not limited to the example and can be variously modified.

그리고 게이트 전극들(8)과 제1 절연층(6) 위로 제3 전극인 집속 전극(12)이 형성된다. 집속 전극(12) 하부에는 제2 절연층(10)이 위치하여 게이트 전극들(8)과 집속 전극(12)을 절연시키며, 제2 절연층(10)과 집속 전극(12)에도 전자빔 통과를 위한 개구부(101,121)가 마련된다. 이 개구부(101,121)는 각 전자 방출부(24)마다 하나씩 형성되거나 단위 화소마다 하나씩 형성될 수 있으며, 도면에서는 두 번째 경우를 도시하였다.The focusing electrode 12, which is a third electrode, is formed on the gate electrodes 8 and the first insulating layer 6. A second insulating layer 10 is positioned below the focusing electrode 12 to insulate the gate electrodes 8 and the focusing electrode 12, and also passes the electron beam through the second insulating layer 10 and the focusing electrode 12. Openings 101 and 121 are provided. The openings 101 and 121 may be formed one for each electron emission part 24 or one for each unit pixel, and the second case is illustrated in the drawing.

다음으로, 제1 기판(28)에 대향하는 제2 기판(30)의 일면에는 형광층(32), 일례로 적색과 녹색 및 청색의 형광층들(32R,32G,32B)이 서로간 임의의 간격을 두고 형성되고, 각 형광층(32) 사이로 화면의 콘트라스트 향상을 위한 흑색층(34)이 형성된다. 형광층(32)은 제1 기판(28)에 설정되는 단위 화소에 한가지 색의 형광층(32R,32G,32B)이 대응하도록 배치된다.Next, on one surface of the second substrate 30 opposite to the first substrate 28, the fluorescent layer 32, for example, the red, green, and blue fluorescent layers 32R, 32G, and 32B may be randomly selected from each other. It is formed at intervals, and a black layer 34 is formed between the fluorescent layers 32 to improve the contrast of the screen. The fluorescent layer 32 is disposed so that the fluorescent layers 32R, 32G, and 32B of one color correspond to the unit pixels set on the first substrate 28.

그리고 형광층(32)과 흑색층(34) 위로 알루미늄(Al)과 같은 금속막으로 이루어진 애노드 전극(36)이 형성된다. 애노드 전극(36)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받아 형광층(32)을 고전위 상태로 유지시키며, 형광층(32)에서 방사된 가시광 중 제1 기판(28)을 향해 방사된 가시광을 제2 기판(30) 측으로 반사시켜 화면의 휘도를 높인다.An anode electrode 36 made of a metal film such as aluminum (Al) is formed on the fluorescent layer 32 and the black layer 34. The anode 36 receives the high voltage necessary for accelerating the electron beam from the outside to maintain the fluorescent layer 32 in a high potential state, and the visible light emitted toward the first substrate 28 of the visible light emitted from the fluorescent layer 32. Is reflected toward the second substrate 30 to increase the brightness of the screen.

한편 애노드 전극은 ITO와 같은 투명 도전막으로 이루어질 수 있으며, 이 경 우 애노드 전극은 제2 기판(30)을 향한 형광층(32)과 흑색층(34)의 일면에 위치한다. 또한 애노드 전극으로서 전술한 투명 도전막과 금속막을 동시에 형성하는 구조도 가능하다.The anode electrode may be formed of a transparent conductive film such as ITO, in which case the anode electrode is positioned on one surface of the fluorescent layer 32 and the black layer 34 facing the second substrate 30. Moreover, the structure which forms simultaneously the above-mentioned transparent conductive film and a metal film as an anode electrode is also possible.

그리고 제1 기판(28)과 제2 기판(30) 사이에는 진공 용기에 가해지는 압축력을 지지하고 두 기판의 간격을 일정하게 유지시키는 스페이서들(38)이 배치된다. 스페이서들(38)은 형광층(32)을 침범하지 않도록 흑색층(34)에 대응하여 위치한다.In addition, spacers 38 are disposed between the first substrate 28 and the second substrate 30 to support the compressive force applied to the vacuum container and to keep the distance between the two substrates constant. The spacers 38 are positioned corresponding to the black layer 34 so as not to invade the fluorescent layer 32.

전술한 구성의 전자 방출 표시 디바이스는 외부로부터 캐소드 전극들(4), 게이트 전극들(8), 집속 전극(12) 및 애노드 전극(36)에 소정의 전압을 공급하여 구동한다.The electron emission display device having the above-described configuration is driven by supplying a predetermined voltage to the cathode electrodes 4, the gate electrodes 8, the focusing electrode 12, and the anode electrode 36 from the outside.

일례로 캐소드 전극들(4)과 게이트 전극들(8) 중 어느 한 전극들이 주사 구동 전압을 인가받아 주사 전극들로 기능하고, 다른 한 전극들이 데이터 구동 전압을 인가받아 데이터 전극들로 기능한다. 그리고 집속 전극(12)은 전자빔 집속에 필요한 전압, 일례로 0V 또는 수 내지 수십 볼트의 음의 직류 전압을 인가받으며, 애노드 전극(36)은 전자빔 가속에 필요한 전압, 일례로 수백 내지 수천 볼트의 양의 직류 전압을 인가받는다.For example, any one of the cathode electrodes 4 and the gate electrodes 8 receives a scan driving voltage to serve as scan electrodes, and the other electrodes receive a data driving voltage to serve as data electrodes. In addition, the focusing electrode 12 receives a voltage required for electron beam focusing, for example, 0 V or a negative DC voltage of several to several tens of volts, and the anode electrode 36 requires a voltage for accelerating the electron beam, for example, several hundred to several thousand volts. DC voltage of is applied.

그러면 캐소드 전극(4)과 게이트 전극(8)의 전압 차가 임계치 이상인 단위 화소들에서 전자 방출부(24) 주위에 전계가 형성되어 이로부터 전자들이 방출된다. 방출된 전자들은 집속 전극(12)의 개구부(121)를 통과하면서 전자빔 다발의 중심부로 집속되고, 애노드 전극(36)에 인가된 고전압에 이끌려 대응하는 단위 화소의 형광층(32)에 충돌함으로써 이를 발광시킨다.Then, an electric field is formed around the electron emission unit 24 in the unit pixels in which the voltage difference between the cathode electrode 4 and the gate electrode 8 is greater than or equal to the threshold, and electrons are emitted therefrom. The emitted electrons are focused to the center of the electron beam bundle while passing through the opening 121 of the focusing electrode 12, and attracted by the high voltage applied to the anode electrode 36 to impinge on the fluorescent layer 32 of the corresponding unit pixel. It emits light.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

이와 같이 본 발명에 의한 전자 방출 디바이스의 제조 방법은 전자 방출부와의 반응성이 낮은 제2 마스크층을 추가로 형성함으로써, 전자 방출부의 수직성을 확보하고, 전자 방출부의 패턴성을 높여 전자 방출부의 형상 균일도와 그에 따른 전자 방출 균일도를 향상시킨다. 또한, 본 발명에 의한 전자 방출 디바이스는 전자 방출부의 형상이 개선되어 전자 방출부와 게이트 전극이 충분한 거리를 확보할 수 있으며, 이에 따라 캐소드 전극과 게이트 전극 간 단락을 방지하는 효과가 있다.As described above, the method for manufacturing an electron emitting device according to the present invention further forms a second mask layer having a low reactivity with the electron emitting portion, thereby ensuring verticality of the electron emitting portion and increasing the pattern of the electron emitting portion to increase the pattern of the electron emitting portion. Improve shape uniformity and thus electron emission uniformity. In addition, the electron emission device according to the present invention can improve the shape of the electron emission portion to ensure a sufficient distance between the electron emission portion and the gate electrode, thereby preventing the short circuit between the cathode electrode and the gate electrode.

Claims (9)

기판 위에 캐소드 전극들과 절연층 및 게이트 전극들을 차례로 형성하고;Forming cathode electrodes, an insulating layer and a gate electrodes on the substrate in turn; 상기 게이트 전극들과 절연층에 각자의 개구부를 형성하고;Forming respective openings in the gate electrodes and the insulating layer; 상기 기판 위 전체에 마스크층을 형성한 다음 이를 패터닝하여 전자 방출부 형성 부위에 개구부를 형성하고;Forming a mask layer over the substrate and then patterning the mask layer to form an opening in an electron emission region forming portion; 상기 마스크층의 개구부에 전자 방출 물질을 함유한 혼합물을 스크린 인쇄하여 전자 방출부를 형성하는 단계를 포함하며,Screen printing a mixture containing an electron emitting material in the opening of the mask layer to form an electron emitting portion, 상기 마스크층을 형성하는 단계가,Forming the mask layer, 자외선에 대해 비투과성을 가지는 제1 마스크층을 형성한 후 이를 패터닝하여 전자 방출부 형성 부위에 개구부를 형성하고;Forming a first mask layer that is impermeable to ultraviolet rays and patterning the first mask layer to form an opening in an electron emission region formation site; 상기 제1 마스크층 위에 상기 혼합물과의 반응성이 적은 물질로 이루어진 제2 마스크층을 형성한 후 이를 패터닝하여 전자 방출부 형성 부위에 제1 마스크층 개구부보다 수직한 측벽을 갖는 개구부를 형성하는 과정들로 이루어지는 전자 방출 디바이스의 제조 방법.Forming a second mask layer formed of a material having less reactivity with the mixture on the first mask layer and then patterning the second mask layer to form an opening having a sidewall perpendicular to the opening of the first mask layer at an electron emission region forming region The manufacturing method of the electron emission device which consists of. 제1항에 있어서,The method of claim 1, 상기 기판을 투명 기판으로 형성하고, 상기 캐소드 전극들을 투명 도전막으로 형성하는 전자 방출 디바이스의 제조 방법.And forming the substrate into a transparent substrate and forming the cathode electrodes into a transparent conductive film. 제1항에 있어서,The method of claim 1, 상기 제1 마스크층을 포토레지스트층으로 형성하고,Forming the first mask layer as a photoresist layer, 상기 기판의 후면으로부터 상기 제1 마스크층을 노광 후 현상하여 제1 마스크층 개구부를 형성하는 전자 방출 디바이스의 제조 방법.And developing the first mask layer after exposure from the backside of the substrate to form a first mask layer opening. 제1항에 있어서,The method of claim 1, 상기 제2 마스크층을 광 투과성 포토레지스트층과 금속 중 어느 하나로 형성하는 전자 방출 디바이스의 제조 방법.A method of manufacturing an electron emitting device, wherein the second mask layer is formed of any one of a light transmissive photoresist layer and a metal. 제1항에 있어서,The method of claim 1, 상기 제2 마스크층을 광 투과성 포토레지스트층으로 형성하고,The second mask layer is formed of a light transmissive photoresist layer, 상기 기판의 후면으로부터 상기 제2 마스크층을 노광 후 현상하여 제2 마스크층 개구부를 형성하는 전자 방출 디바이스의 제조 방법.And developing the second mask layer after exposure from the back surface of the substrate to form a second mask layer opening. 제1항에 있어서,The method of claim 1, 상기 전자 방출 물질이 탄소 나노튜브(CNT), 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 탄소(DLC), 훌러렌(C60), 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 디바이스의 제조 방법.The electron emitting material includes at least one material selected from the group consisting of carbon nanotubes (CNT), graphite, graphite nanofibers, diamonds, diamond-like carbons (DLC), fullerenes (C 60 ), and silicon nanowires. Method of Making a Release Device. 제1항에 있어서,The method of claim 1, 상기 전자 방출부를 형성하는 단계가,Forming the electron emission portion, 전자 방출 물질과 유기물 및 감광성 물질을 혼합하여 상기 혼합물을 제작하고, 상기 마스크층 위에 이 혼합물을 스크린 인쇄하고, 상기 기판의 후면으로부터 자외선을 조사하여 마스크층의 개구부에 채워진 혼합물을 선택적으로 경화시키고, 경화되지 않은 혼합물을 제거하는 과정들을 포함하는 전자 방출 디바이스의 제조 방법.Preparing the mixture by mixing an electron emitting material with an organic and photosensitive material, screen printing the mixture on the mask layer, selectively curing the mixture filled in the openings of the mask layer by irradiating ultraviolet rays from the rear surface of the substrate, A method of making an electron emitting device comprising the steps of removing the uncured mixture. 제1항에 있어서,The method of claim 1, 상기 전자 방출부를 형성한 다음,After forming the electron emitting portion, 상기 기판에 제공된 구조물 위에 점착성 테이프를 부착하고, 점착성 테이프를 구조물로부터 떼어내어 전자 방출부의 표면을 활성화하는 과정들을 더욱 포함하는 전자 방출 디바이스의 제조 방법.Attaching an adhesive tape over the structure provided on the substrate, and removing the adhesive tape from the structure to activate the surface of the electron emitting portion. 제1항에 있어서,The method of claim 1, 상기 마스크층을 형성하기 전,Before forming the mask layer, 상기 게이트 전극들 상부에 추가 절연층과 집속 전극을 형성하고, 집속 전극과 추가 절연층에 각자의 개구부를 형성하는 과정들을 더욱 포함하는 전자 방출 디바이스의 제조 방법.Forming an additional insulating layer and a focusing electrode on the gate electrodes, and forming respective openings in the focusing electrode and the additional insulating layer.
KR1020060009330A 2006-01-31 2006-01-31 Manufacturing method of electron emission device KR20070078901A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009330A KR20070078901A (en) 2006-01-31 2006-01-31 Manufacturing method of electron emission device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009330A KR20070078901A (en) 2006-01-31 2006-01-31 Manufacturing method of electron emission device

Publications (1)

Publication Number Publication Date
KR20070078901A true KR20070078901A (en) 2007-08-03

Family

ID=38599713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009330A KR20070078901A (en) 2006-01-31 2006-01-31 Manufacturing method of electron emission device

Country Status (1)

Country Link
KR (1) KR20070078901A (en)

Similar Documents

Publication Publication Date Title
KR101018344B1 (en) Field emission type backlight unit, driving method thereof and manufacturing method of lower panel
JP2006049287A (en) Electron emission device and its manufacturing method
JP2006049290A (en) Electron emitter and manufacturing method of same
JP2005340220A (en) Field emission display and manufacturing method thereof
JP2006286611A (en) Electron emission device and method for manufacturing the same
KR20070078901A (en) Manufacturing method of electron emission device
KR20050078327A (en) Field emission display device and manufacturing method of the same
KR20060124209A (en) Electron emission device and method for manufacturing the same
KR20060011665A (en) Electron emission device and method for manufacturing the same
KR20050104643A (en) Cathode substrate for electron emission display device, electron emission display devce, and manufacturing method of the display device
KR101065371B1 (en) Electron emission device
KR20070039257A (en) Electron emission device and method for manufacturing the same
KR20070040940A (en) Electron emission device and manufacturing method of the device
KR20070056614A (en) Method for manufacturing electron emission device
JP4649739B2 (en) Method for manufacturing cold cathode field emission device
KR20070043391A (en) Electron emission device and electron emission display device using the same and manufacturing method thereof
JP2007188874A (en) Manufacturing method of electron emission element, electron emission element manufactured by same, backlight device, and electron emission display device provided with element
KR20080016141A (en) Manufacturing method of electron emission device
KR20070043392A (en) Electron emission device, electron emission display device using the same and manufacturing method thereof
JP2006244980A (en) Electron emission element and manufacturing method therefor
KR20070078903A (en) Method for manufacturing electron emission device
KR20070120318A (en) Electron emission device, manufacturing method of the device, and electron emission display using the same
KR20070064773A (en) Manufacturing method for electron emission device
KR20070056603A (en) Manufacturing method of electron emission device
KR20070036911A (en) Electron emission display device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid