KR20070078869A - Data output device and method of controlling a data output strength - Google Patents

Data output device and method of controlling a data output strength Download PDF

Info

Publication number
KR20070078869A
KR20070078869A KR1020060009243A KR20060009243A KR20070078869A KR 20070078869 A KR20070078869 A KR 20070078869A KR 1020060009243 A KR1020060009243 A KR 1020060009243A KR 20060009243 A KR20060009243 A KR 20060009243A KR 20070078869 A KR20070078869 A KR 20070078869A
Authority
KR
South Korea
Prior art keywords
output
voltage
operating
node
operating voltage
Prior art date
Application number
KR1020060009243A
Other languages
Korean (ko)
Inventor
김수영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060009243A priority Critical patent/KR20070078869A/en
Publication of KR20070078869A publication Critical patent/KR20070078869A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Abstract

A data output device and a method for controlling data output strength are provided to control the data output strength actively in correspondence to an operation voltage, in order to maintain a constant data sensing speed of an external device receiving data. In a data output device(400) for controlling output strength of an output node by basic output and additional output, a basic output controller(410) controls the basic output of the output node in response to an output data signal. An operation voltage detector(420) generates an operation voltage detection signal corresponding to the range of the operation voltage, by dividing and comparing at least one of an operation voltage of the data output device and a reference voltage. An additional output controller controls the additional output of the output node in response to the operation voltage detection signal and the output data signal.

Description

데이터 출력 장치 및 데이터 출력 강도 제어 방법{DATA OUTPUT DEVICE AND METHOD OF CONTROLLING A DATA OUTPUT STRENGTH}DATA OUTPUT DEVICE AND METHOD OF CONTROLLING A DATA OUTPUT STRENGTH}

도 1은 종래의 데이터 출력 장치를 나타내는 블록도이다.1 is a block diagram showing a conventional data output apparatus.

도 2는 도 1의 데이터 출력 장치에 포함된 출력 제어 신호 발생부를 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating an output control signal generator included in the data output device of FIG. 1.

도 3은 도 2의 출력 제어 신호 발생부에서 출력되는 출력 제어 신호들의 전압 레벨 상태를 나타내는 도표이다.3 is a diagram illustrating a voltage level state of output control signals output from the output control signal generator of FIG. 2.

도 4는 본 발명의 일 실시예에 따른 1개의 동작 전압 검출기를 구비한 데이터 출력 장치를 나타내는 회로도이다.4 is a circuit diagram illustrating a data output device including one operating voltage detector according to an exemplary embodiment of the present invention.

도 5는 도 4의 동작 전압 검출기를 나타내는 회로도이다.5 is a circuit diagram illustrating an operating voltage detector of FIG. 4.

도 6은 본 발명의 일 실시예에 따른 복수의 검출기를 구비한 데이터 출력 장치를 나타내는 회로도이다.6 is a circuit diagram illustrating a data output device including a plurality of detectors according to an embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 데이터 출력 강도 제어 방법을 나타내는 흐름도이다.7 is a flowchart illustrating a data output strength control method according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

412: 기본 드라이버 420: 동작 전압 검출기412: basic driver 420: operating voltage detector

440: 구동 제어 신호 발생기 460: 부가 드라이버440: drive control signal generator 460: additional driver

510: 비교기 520: 동작 전압 분배기510: comparator 520: operating voltage divider

530: 기준 전압 분배기530: reference voltage divider

본 발명은 데이터 출력 장치 및 데이터 출력 방법에 관한 것으로서, 더욱 상세하게는, 동작 전압 변화에 따라 능동적으로 데이터의 출력 강도를 제어하는 데이터 출력 장치 및 데이터 출력 강도의 제어 방법에 관한 것이다.The present invention relates to a data output device and a data output method, and more particularly, to a data output device and a method for controlling the data output strength to actively control the output strength of the data according to the change in the operating voltage.

반도체 시스템은 다양한 메모리 장치, 중앙처리장치(CPU) 등과 같이 상이한 동작 전압들에 기초하여 동작하는 복수의 반도체 장치들의 조합으로 구성된다. 반도체 출력 장치가 상이한 동작 전압의 반도체 시스템에 장착될 필요가 있는 경우, 동작 전압의 차이에 따라 데이터 출력 강도가 달라진다. 한편 동일한 반도체 장치에서 사용되는 경우에도, 데이터 출력 장치와 인터페이스하고 있는 외부 장치의 동작 전압에 따라 상기 데이터 출력 장치의 출력 강도를 제어할 필요가 있다. 데이터 출력 장치의 동작 전압이 작을수록 인터페이스하고 있는 외부 장치의 수신 데이터가 로우 레벨에서 하이 레벨로 또는 하이 레벨에서 로우 레벨로 반전하는 시간이 증가한다. 이는 외부 장치의 수신 데이터가 로우 레벨에서 하이 레벨로 또는 하이 레벨에서 로우 레벨로 반전하기 위해 충전 또는 방전되어야 하는 전하의 양과 관계된다.The semiconductor system is composed of a combination of a plurality of semiconductor devices that operate based on different operating voltages, such as various memory devices, CPUs, and the like. When the semiconductor output device needs to be mounted in a semiconductor system of different operating voltages, the data output intensity varies according to the difference in the operating voltages. On the other hand, even when used in the same semiconductor device, it is necessary to control the output intensity of the data output device in accordance with the operating voltage of the external device interfaced with the data output device. The smaller the operating voltage of the data output device is, the longer the inversion time of the received data of the interfacing external device is from low level to high level or from high level to low level. This relates to the amount of charge that must be charged or discharged in order for the received data of the external device to invert from low level to high level or from high level to low level.

외부 장치가 수신하는 데이터의 반전 시간이 증가함에 따라 외부 장치의 데 이터 센싱 속도가 감소하고, 외부 장치의 동작 오류가 발생하거나 시스템 전체의 동작 속도가 저하될 수 있다. 따라서, 데이터를 출력하는 장치에서 동작 전압에 따른 데이터 출력 강도를 제어할 필요가 있다.As the inversion time of the data received by the external device increases, the data sensing speed of the external device may decrease, an operation error of the external device may occur, or the operation speed of the entire system may decrease. Therefore, it is necessary to control the data output strength according to the operating voltage in the device for outputting data.

도 1 은 데이터 출력 강도를 제어하기 위한 종래의 데이터 출력 장치를 나타내는 블록도이다.1 is a block diagram showing a conventional data output apparatus for controlling data output strength.

도 1 을 참조하면, 종래의 데이터 출력 장치(100)는 출력 제어 신호 발생부(120), 구동 제어 신호 발생부(140) 및 출력 구동부(160)를 포함한다.Referring to FIG. 1, the conventional data output apparatus 100 includes an output control signal generator 120, a drive control signal generator 140, and an output driver 160.

상기 출력 제어 신호 발생부(120)는 모드 설정 레지스터(MRS)의 저장값에 기초한 모드 신호들(MRS0,MRS1)을 수신한다. 예를 들어, 상기 모드 신호들(MRS0,MRS1)은 MRS에 저장된 2개의 비트값들을 나타내는 하이 또는 로우 레벨의 신호들일 수 있다. 상기 출력 제어 신호 발생부(120)는 상기 모드 신호들(MRS0,MRS1)에 기초하여 출력 제어 신호들(CDS1,CDS2,CDS3)을 발생한다. 상기 구동 제어 신호 발생부(140)는 상기 데이터 출력 제어 신호들(CDS1, CDS2, CDS3) 및 출력 데이터 신호(DIO)에 응답하여 구동 제어 신호들(CDR1, CDR2, CDR3, CDRB1, CDRB2, CDRB3)을 발생한다. 상기 출력 구동부(160)는 상기 구동 제어 신호들(CDR1, CDR2, CDR3, CDRB1, CDRB2, CDRB3)에 응답하여 상기 모드 설정 레지스터에 저장된 값에 상응하여 제어된 강도의 출력 데이터 신호(DOUT)를 출력한다.The output control signal generator 120 receives the mode signals MRS0 and MRS1 based on the stored value of the mode setting register MRS. For example, the mode signals MRS0 and MRS1 may be high or low level signals indicating two bit values stored in the MRS. The output control signal generator 120 generates output control signals CDS1, CDS2, and CDS3 based on the mode signals MRS0 and MRS1. The driving control signal generator 140 may drive driving signals CDR1, CDR2, CDR3, CDRB1, CDRB2, and CDRB3 in response to the data output control signals CDS1, CDS2, and CDS3 and the output data signal DIO. Occurs. The output driver 160 outputs an output data signal DOUT having a control intensity corresponding to a value stored in the mode setting register in response to the driving control signals CDR1, CDR2, CDR3, CDRB1, CDRB2, and CDRB3. do.

도 2 는 도 1 의 출력 제어 신호 발생부(120)를 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating the output control signal generator 120 of FIG. 1.

도 2 를 참조하면, 상기 출력 제어 신호 발생부(120)는 NAND 게이트(NAND 11), NOR 게이트(NOR11) 및 복수의 인버터들(INV11, INV21, INV31, INV41)로 구성 된다.2, the output control signal generator 120 includes a NAND gate NAND 11, a NOR gate NOR11, and a plurality of inverters INV11, INV21, INV31, and INV41.

상기 출력 제어 신호 발생부(120)는 모드 설정 레지스터(MRS)의 저장 값에 기초한 하이 또는 로우 레벨의 모드 신호들(MRS0,MRS1)을 수신하여 다양한 조합의 제 1 내지 제 3 출력 제어 신호들(CDS1,CDS2,CDS3)을 발생한다.The output control signal generator 120 receives the high or low level mode signals MRS0 and MRS1 based on the stored value of the mode setting register MRS, and thus, the first to third output control signals in various combinations ( CDS1, CDS2, CDS3).

도 2 에 나타낸 바와 같이, 상기 제 1 출력 제어 신호(CDS1)는 두 개의 모드 신호들(MRS0,MRS1)을 NOR 연산한 결과를 반전하여 발생할 수 있다. 상기 제 2 출력 제어 신호(CDS2)는 2개의 모드 신호들(MRS0,MRS1)을 두 번 반전하여 발생하고, 상기 제 3 출력 제어 신호(CDS3)는 두 개의 모드 신호들(MRS0,MRS1)을 NAND 연산한 결과를 반전하여 발생할 수 있다.As illustrated in FIG. 2, the first output control signal CDS1 may be generated by inverting a result of NOR operation of the two mode signals MRS0 and MRS1. The second output control signal CDS2 is generated by inverting the two mode signals MRS0 and MRS1 twice, and the third output control signal CDS3 is NAND to the two mode signals MRS0 and MRS1. It can happen by inverting the result of the calculation.

도 3은 도 2의 출력 제어 신호 발생부에서 발생하는 출력 제어 신호들의 전압 레벨 상태를 나타내는 도표이다.3 is a diagram illustrating a voltage level state of output control signals generated by the output control signal generator of FIG. 2.

도 3에서 알 수 있는 바와 같이, 도 2의 출력 제어 신호 발생부(120)에 의해 발생된 출력 제어 신호들(CDS1,CDS2,CDS3)은 서로 다른 4가지의 조합이 가능하다. 이러한 서로 다른 4가지 조합의 출력 제어 신호들(CDS1,CDS2,CDS3)은 도 1 의 구동 제어 신호 발생부(140) 및 출력 구동부(160)에 의해 제어된 강도의 출력 데이터 신호(DOUT)를 출력하는 데 이용될 수 있다. 여기서 데이터 출력 강도 DS, 1/2 DS, 1/4 DS, 1/8 DS는 예시적인 것으로서, 출력 구동부(160)에 포함된 트랜지스터들의 사이즈를 조절하여 결정될 수 있다.As can be seen in FIG. 3, the output control signals CDS1, CDS2, and CDS3 generated by the output control signal generator 120 of FIG. 2 may be combined in four different types. The four different combinations of the output control signals CDS1, CDS2, and CDS3 output the output data signal DOUT having the intensity controlled by the driving control signal generator 140 and the output driver 160 of FIG. 1. It can be used to. Herein, the data output strengths DS, 1/2 DS, 1/4 DS, and 1/8 DS are exemplary, and may be determined by adjusting the sizes of the transistors included in the output driver 160.

상기 설명한 데이터 출력 장치의 동작을 위해서는, MRS 테스트를 거친 후, 그 테스트 결과에 상응하는 값들을 모드 설정 레지스터에 저장하는 작업이 선행되 어야 한다. 또한 데이터 출력 강도를 더욱 정밀하게 제어하기 위해서는 모드 설정 레지스터의 더 많은 수의 비트값들이 필요하고 출력 제어 신호들의 수가 증가하므로 이에 구현하기 위한 제어 신호 발생 회로의 구성이 용이하지 않다.For the operation of the data output device described above, after the MRS test, the operation of storing the values corresponding to the test result in the mode setting register should be preceded. In addition, in order to more precisely control the data output strength, a larger number of bit values of the mode setting register are required and the number of output control signals is increased, which makes it difficult to construct a control signal generating circuit for implementing the data output strength.

본 발명의 일 목적은, 데이터를 수신할 외부 장치의 데이터 센싱 속도가 일정하게 유지될 수 있도록, 동작 전압에 상응하여 능동적으로 데이터 출력 강도를 제어할 수 있는 데이터 출력 장치를 제공하는 것이다.An object of the present invention is to provide a data output device capable of actively controlling the data output strength corresponding to an operating voltage so that the data sensing speed of an external device to receive data can be kept constant.

본 발명의 일 목적은, 데이터를 수신할 외부 장치의 데이터 센싱 속도가 일정하게 유지될 수 있도록, 동작 전압에 상응하여 정밀하고도 능동적으로 데이터 출력 강도를 제어할 수 있는 데이터 출력 장치를 제공하는 것이다.An object of the present invention is to provide a data output device capable of precisely and actively controlling data output strength corresponding to an operating voltage so that the data sensing speed of an external device to receive data can be kept constant. .

본 발명의 일 목적은 데이터를 수신할 외부 장치의 데이터 센싱 속도가 일정하게 유지될 수 있도록, 동작 전압에 상응하여 정밀하고도 능동적으로 데이터 출력 강도를 제어할 수 있는 데이터 출력 강도 제어 방법을 제공하는 것이다.An object of the present invention is to provide a data output strength control method capable of precisely and actively controlling data output strength in accordance with an operating voltage so that the data sensing speed of an external device to receive data can be kept constant. will be.

상기와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른, 기본 출력 및 부가 출력에 의해 출력 노드의 출력 강도를 제어하는 데이터 출력 장치는 기본 출력 제어기, 동작 전압 검출기 및 부가 출력 제어기를 포함한다. 상기 기본 출력 제어기는 출력 데이터 신호에 응답하여 상기 출력 노드의 기본 출력을 제어한다. 상기 동작 전압 검출기는 상기 데이터 출력 장치의 동작 전압 및 기준 전압 중 적어도 하나를 분압하여 비교함으로써 상기 동작 전압의 범위에 상응하는 동작 전압 검출 신호를 발생한다. 상기 부가 출력 제어기는 상기 동작 전압 검출 신호 및 상기 출력 데이터 신호에 응답하여 상기 출력 노드의 부가 출력을 제어한다.In order to achieve the above object, according to an embodiment of the present invention, the data output device for controlling the output strength of the output node by the basic output and the additional output includes a basic output controller, an operating voltage detector and an additional output controller do. The basic output controller controls the basic output of the output node in response to an output data signal. The operating voltage detector generates an operating voltage detection signal corresponding to a range of the operating voltage by dividing and comparing at least one of an operating voltage and a reference voltage of the data output device. The additional output controller controls the additional output of the output node in response to the operating voltage detection signal and the output data signal.

상기 동작 전압 검출기는, 상기 동작 전압을 동작 비율로 분압하여 동작 분압을 출력하는 동작 전압 분배기, 상기 기준 전압을 기준 비율로 분압하여 기준 분압을 출력하는 기준 전압 분배기, 및 상기 동작 분압 및 상기 기준 분압을 비교하여 상기 동작 전압 검출 신호를 발생하는 비교기를 포함할 수 있다. 상기 동작 전압 분배기 및 상기 기준 전압 분배기 중 적어도 하나는 상기 동작 비율 및 상기 기준 비율을 조절하기 위한 복수의 저항들을 포함할 수 있다.The operating voltage detector includes an operating voltage divider for dividing the operating voltage at an operating ratio to output an operating partial voltage, a reference voltage divider for dividing the reference voltage at a reference ratio to output a reference divided voltage, and the operating voltage divider and the reference divided voltage. And a comparator configured to generate the operating voltage detection signal by comparing the two. At least one of the operating voltage divider and the reference voltage divider may include a plurality of resistors for adjusting the operating ratio and the reference ratio.

상기 기본 출력 제어기는, 상기 출력 데이터 신호를 반전시키는 제 2 인버터, 및 상기 제 2 인버터의 출력에 응답하여 상기 기본 출력을 발생하는 기본 드라이버를 포함할 수 있다. 상기 부가 출력 제어기는 상기 동작 전압 검출 신호 및 상기 출력 데이터 신호에 응답하여 풀업 제어 신호 및 풀다운 제어 신호를 발생하는 구동 제어 신호 발생기, 및 상기 풀업 제어 신호 및 상기 풀다운 제어 신호에 응답하여 부가 출력을 발생하는 부가 드라이버를 포함할 수 있다.The basic output controller may include a second inverter for inverting the output data signal, and a basic driver for generating the basic output in response to the output of the second inverter. The auxiliary output controller generates a drive control signal generator for generating a pull-up control signal and a pull-down control signal in response to the operating voltage detection signal and the output data signal, and generates an additional output in response to the pull-up control signal and the pull-down control signal. It may include an additional driver.

본 발명의 일 실시예에 따른, 출력 노드의 기본 출력 및 부가 출력에 의해 출력 강도를 제어하는 데이터 출력 장치는, 기본 출력 제어부, 동작 전압 검출부, 및 부가 출력 제어부를 포함한다. 상기 기본 출력 제어부는 출력 데이터 신호에 응답하여 상기 출력 노드의 기본 출력을 발생한다. 상기 동작 전압 검출부는 상기 데이터 출력 장치의 동작 전압 및 기준 전압 중 적어도 하나를 상이한 N개(N은 2 이상의 자연수)의 비율들에 의해 분압하여 비교함으로써 상기 동작 전압의 범위를 나타내는 N개의 동작 전압 검출 신호들을 발생한다. 상기 부가 출력 제어부는 상기 N개의 동작 전압 검출 신호들 및 상기 출력 데이터 신호에 응답하여 상기 출력 노드의 부가출력을 발생한다.According to an embodiment of the present invention, a data output device for controlling output intensity by a basic output and an additional output of an output node includes a basic output controller, an operating voltage detector, and an additional output controller. The basic output controller generates a basic output of the output node in response to an output data signal. The operating voltage detection unit detects N operating voltages representing a range of the operating voltages by dividing at least one of the operating voltages and the reference voltages of the data output device by different N ratios (N is a natural number of two or more). Generate signals. The additional output controller generates an additional output of the output node in response to the N operating voltage detection signals and the output data signal.

본 발명의 일 실시예에 따른 데이터 출력 강도 제어 방법은, 데이터 출력 장치의 동작 전압 및 기준 전압 중 적어도 하나를 상이한 N개(N은 자연수)의 비율들에 의해 분압하여 N개의 동작 분압들 및 N개의 기준 분압들을 제공하는 단계; 상기 N개의 동작 분압들 및 상기 N개의 기준 분압들을 각각 비교하여 N개의 동작 전압 검출 신호들을 발생하는 단계; 및 상기 N개의 동작 전압 검출 신호들 및 출력 데이터 신호에 응답하여 상기 동작 전압의 범위에 상응하는 강도의 출력을 발생하는 단계를 포함한다.In the data output intensity control method according to an embodiment of the present invention, at least one of an operating voltage and a reference voltage of the data output device is divided by N different ratios (N is a natural number), so that N operating voltages and N are divided. Providing two reference partial pressures; Generating N operating voltage detection signals by comparing the N operating partial pressures and the N reference partial voltages, respectively; And generating an output of intensity corresponding to the range of the operating voltage in response to the N operating voltage detection signals and the output data signal.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention. The same reference numerals are used for the same elements in the drawings, and duplicate descriptions of the same elements are omitted.

도 4는 본 발명의 일 실시예에 따른 1개의 동작 전압 검출기를 구비한 데이터 출력 장치를 나타내는 회로도이다.4 is a circuit diagram illustrating a data output device including one operating voltage detector according to an exemplary embodiment of the present invention.

도 4를 참조하면, 데이터 출력 장치(400)는 기본 출력 제어기(410), 동작 전압 검출기(420), 부가 출력 제어기를 포함한다. 상기 부가 출력 제어기는 구동 제어 신호 발생기(440) 및 부가 드라이버(460)를 포함한다. 데이터 출력 장치(400)는 기본 출력과 부가 출력에 의해 출력 노드(N5)를 통하여 출력되는 출력 데이터 신호 (VOUT)의 출력 강도를 제어한다.Referring to FIG. 4, the data output device 400 includes a basic output controller 410, an operating voltage detector 420, and an additional output controller. The additional output controller includes a drive control signal generator 440 and an additional driver 460. The data output device 400 controls the output strength of the output data signal VOUT output through the output node N5 by the basic output and the additional output.

기본 출력 제어기(410)는 출력 데이터 신호(DOI)를 반전하여 풀업 제어 신호(PUP0) 및 풀다운 제어 신호(PDN0)를 출력하는 인버터(INV0) 및 풀업 제어 신호(PUP0) 및 풀다운 제어 신호(PDN0)에 응답하여, 기본 출력을 발생하는 기본 드라이버(412)를 포함한다.The basic output controller 410 inverts the output data signal DOI to output the pull-up control signal PUP0 and the pull-down control signal PDN0, and the inverter INV0 and the pull-up control signal PUP0 and the pull-down control signal PDN0. In response, it includes a base driver 412 that generates a base output.

기본 드라이버(412)는 제 1 전원 전압(VDD)과 제 2 전원 전압 사이에 직렬로 연결된 PMOS 트랜지스터(PM0) 및 NMOS 트랜지스터(NM0)를 포함한다. PMOS 트랜지스터(PM0)의 게이트에는 상기 풀업 제어 신호(PUP0)가 인가되고, NMOS 트랜지스터(NM0)에는 풀다운 제어 신호(PDN0)가 인가된다. 여기서, 상기 제 2 전원 전압은 접지 전압일 수 있다.The basic driver 412 includes a PMOS transistor PM0 and an NMOS transistor NM0 connected in series between the first power supply voltage VDD and the second power supply voltage. The pull-up control signal PUP0 is applied to the gate of the PMOS transistor PM0, and the pull-down control signal PDN0 is applied to the NMOS transistor NM0. Here, the second power supply voltage may be a ground voltage.

출력 데이터 신호(DOI)의 논리적 전압 레벨이 하이 레벨인 경우 상기 인버터(INV0)의 출력인 풀업 제어 신호(PUP0) 및 풀다운 제어 신호(PDN0)는 모두 로우 레벨이 된다. 이 경우, 기본 드라이버(412)에 포함된 PMOS 트랜지스터(PM0)는 턴온되고, NMOS 트랜지스터(NM)는 턴오프되므로 출력 노드(N5)의 출력 데이터 신호(VOUT)는 제 1 전원 전압(VDD)에 따른 하이 레벨을 유지한다. 출력 데이터 신호(DOI)가 로우 레벨에서 하이 레벨로 반전되는 경우를 고려하면, 데이터를 수신하는 외부 장치에서 데이터가 로우 레벨에서 하이 레벨로 반전하기 위한 전하의 충전이 필요하고, 이 충전 전하는 PMOS 트랜지스터(PM0)를 통과하는 전류에 의해 공급된다. 외부 장치에서 데이터가 하이 레벨로 반전되어 안정화된 후에는 전류가 흐르지 않는다.When the logical voltage level of the output data signal DOI is at the high level, both the pull-up control signal PUP0 and the pull-down control signal PDN0, which are outputs of the inverter INV0, are at the low level. In this case, since the PMOS transistor PM0 included in the basic driver 412 is turned on and the NMOS transistor NM is turned off, the output data signal VOUT of the output node N5 is applied to the first power voltage VDD. Maintain high level accordingly. Considering the case where the output data signal DOI is inverted from the low level to the high level, the external device receiving the data needs to charge the charge to invert the data from the low level to the high level, and this charge charge is a PMOS transistor. Supplied by the current passing through (PM0). No current flows after the data is inverted to a high level and stabilized in the external device.

반면에, 출력 데이터 신호(DOI)가 로우 레벨인 경우 상기 인버터(INV0)의 출력인 풀업 제어 신호(PUP0) 및 풀다운 제어 신호(PDN0)는 모두 하이 레벨이 된다. 이 경우, 기본 드라이버(412)에 포함된 PMOS 트랜지스터(PM0)는 턴다운되고, NMOS 트랜지스터(NM0)는 턴온되므로 출력 노드(N5)의 출력 데이터 신호(VOUT)는 제 2 전원 전압(VDD)에 따른 로우 레벨을 유지한다. 출력 데이터 신호(DOI)가 하이 레벨에서 로우 레벨로 반전되는 경우를 고려하면, 수신 장치의 데이터가 하이 레벨에서 로우 레벨로 반전시키기 위한 전하의 방전이 필요하고, 이 방전 전하는 NMOS 트랜지스터(NM0)를 통과하는 전류에 의해 방전된다.On the other hand, when the output data signal DOI is at the low level, both the pull-up control signal PUP0 and the pull-down control signal PDN0, which are outputs of the inverter INV0, are at the high level. In this case, since the PMOS transistor PM0 included in the basic driver 412 is turned down and the NMOS transistor NM0 is turned on, the output data signal VOUT of the output node N5 is applied to the second power supply voltage VDD. Maintain the low level accordingly. Considering the case where the output data signal DOI is inverted from the high level to the low level, a discharge of charge is required to invert the data of the receiving device from the high level to the low level, and this discharge charge causes the NMOS transistor NM0 to be discharged. It is discharged by the current passing through it.

동작 전압 검출기(420)는 동작 전압(VEX), 기준 전압(VIN) 및 바이어스 전압(VBS)에 응답하여 동작 전압 검출 신호(DET)를 발생한다. 상기 동작 전압 검출기(420)는 모드 설정 레지스터의 저장값에 의존하는 도 1의 종래의 출력 제어 신호 발생부(120)와는 달리, 상기 동작 전압(VEX) 및 기준 전압(VIN)에 능동적으로 응답하여 데이터 출력 강도를 결정한다. 기준 전압(VIN)은 데이터 출력 장치(400)로 부터 데이터를 수신하는 외부 장치의 동작 전압과 관련하여 적합한 값으로 미리 설정되거나, 외부 장치의 동작 전압을 입력으로 하여 능동적으로 결정될 수 있다. 동작 전압 검출기(420)의 예시적인 구성 및 동작은 도 5를 참조하여 후술한다.The operating voltage detector 420 generates an operating voltage detection signal DET in response to the operating voltage VEX, the reference voltage VIN, and the bias voltage VBS. The operating voltage detector 420 actively responds to the operating voltage VEX and the reference voltage VIN, unlike the conventional output control signal generator 120 of FIG. 1, which depends on a stored value of a mode setting register. Determine the data output strength. The reference voltage VIN may be previously set to a suitable value with respect to an operating voltage of an external device receiving data from the data output device 400 or actively determined by using an operating voltage of the external device as an input. An exemplary configuration and operation of the operating voltage detector 420 will be described later with reference to FIG. 5.

구동 제어 신호 발생기(440)는 동작 전압 검출 신호(DET)를 반전하여 출력하는 인버터(INV), 출력 데이터 신호(DOI) 및 인버터(INV)의 출력 신호를 NAND 연산하여 풀업 제어 신호(PUP)를 발생하는 NAND 게이트(NAND), 및 출력 데이터 신호(DOI)와 동작 전압 검출 신호(DET)를 NOR 연산하여 풀다운 제어 신호(PDN)를 발생 하는 NOR 게이트(NOR)를 포함한다.The driving control signal generator 440 performs NAND operation on the inverter INV, the output data signal DOI, and the output signal of the inverter INV, which inverts and outputs the operation voltage detection signal DET, and generates a pull-up control signal PUP. The NAND gate NAND is generated, and the NOR gate NOR generates a pull-down control signal PDN by performing an NOR operation on the output data signal DOI and the operation voltage detection signal DET.

부가 드라이버(460)는 제 1 전원 전압(VDD)과 제 2 전원 전압 사이에 직렬로 연결된 PMOS 트랜지스터(PM) 및 NMOS 트랜지스터(NM)를 포함하고, 상기 기본 드라이버(412)와 구성 및 동작이 유사하다. 다만, 트랜지스터들의 사이즈와 같은 특성 및 트랜지스터들의 턴온, 턴 오프를 제어하기 위한 신호는 상기 기본 드라이버(412)와 구별된다.The additional driver 460 includes a PMOS transistor PM and an NMOS transistor NM connected in series between the first power supply voltage VDD and the second power supply voltage, and is similar in configuration and operation to the basic driver 412. Do. However, characteristics such as the size of the transistors and signals for controlling turn-on and turn-off of the transistors are distinguished from the basic driver 412.

상기 출력 데이터 신호(DOI)가 로우 레벨인 경우에, 동작 전압 검출 신호(DET)의 전압 레벨 상태에 관계없이 풀업 제어 신호(PUP)는 하이 레벨이 되어 PMOS 트랜지스터(PM)를 턴오프시킨다. 따라서, PMOS 트랜지스터(PM)가 기본 드라이버(412)의 NMOS 트랜지스터(NM0)와 동시에 턴온되지 않게 함으로써 쇼트 전류가 발생하는 것을 방지한다. 한편, 상기 출력 데이터 신호(DOI)가 로우 레벨인 경우에, 풀다운 제어 신호(PUP)의 전압 레벨 상태는 동작 전압 검출 신호(DET)의 레벨 상태에 따라 결정된다. 더욱 상세하게는, 출력 데이터 신호(DOI)가 로우 레벨이고 동작 전압 검출 신호(DET)가 하이 레벨이면, NOR 게이트(NOR)의 출력 신호인 풀다운 제어 신호(PDN)는 로우 레벨이 되고 NMOS 트랜지스터(NM)는 턴오프된다. 반대로, 출력 데이터 신호(DOI)가 로우 레벨이고 동작 전압 검출 신호(DET)가 로우 레벨이면 NMOS 트랜지스터(NM)가 턴온된다. When the output data signal DOI is at the low level, the pull-up control signal PUP is at the high level regardless of the voltage level of the operation voltage detection signal DET to turn off the PMOS transistor PM. Accordingly, the PMOS transistor PM is not turned on at the same time as the NMOS transistor NM0 of the basic driver 412 to prevent the short current from occurring. On the other hand, when the output data signal DOI is at the low level, the voltage level state of the pull-down control signal PUP is determined according to the level state of the operation voltage detection signal DET. More specifically, when the output data signal DOI is at a low level and the operating voltage detection signal DET is at a high level, the pull-down control signal PDN, which is an output signal of the NOR gate NOR, is at a low level and the NMOS transistor ( NM) is turned off. In contrast, when the output data signal DOI is at a low level and the operating voltage detection signal DET is at a low level, the NMOS transistor NM is turned on.

출력 데이터 신호(DOI)가 하이 레벨인 경우에는, 동작 전압 검출 신호(DET)의 전압 레벨 상태에 관계없이 풀다운 제어 신호(PDN)는 로우 레벨이 되고, NMOS 트랜지스터(NM)가 항상 턴오프되어 쇼트 전류가 방지된다. 또한, 출력 데이터 신호 (DOI)가 하이 레벨인 경우에, PMOS 트랜지스터(PM)는 동작 전압 검출 신호(DET)에 따라 선택적으로 턴온 또는 턴오프된다.When the output data signal DOI is at a high level, the pull-down control signal PDN is at a low level regardless of the voltage level state of the operation voltage detection signal DET, and the NMOS transistor NM is always turned off and shorted. Current is prevented. In addition, when the output data signal DOI is at a high level, the PMOS transistor PM is selectively turned on or turned off in accordance with the operating voltage detection signal DET.

상기 동작 전압 검출 신호(DET)에 따라, 데이터 신호의 반전시 부가 드라이버(460)에서 선택적으로 발생하는 전류는 기본 드라이버(412)의 전류와 합하여 데이터의 반전에 필요한 출력 전류(출력 강도)를 형성한다. 즉 출력 노드(N5)의 출력 강도는 기본 드라이버(412)의 기본 출력 및 부가 드라이버(460)의 부가 출력의 합에 의해 정해지므로, 데이터 출력 장치(400)의 동작 전압(VEX)에 응답하여 능동적으로 상기 부가 출력을 조절하여 출력 노드(N5)의 출력 데이터 신호(VOUT)의 출력 강도를 제어한다. 따라서, 외부 장치의 수신 데이터 센싱 시간, 즉 하이 레벨과 로우 레벨 간의 반전 시간을 제어할 수 있다.According to the operating voltage detection signal DET, the current selectively generated by the additional driver 460 upon inversion of the data signal is added with the current of the basic driver 412 to form an output current (output strength) necessary for inversion of data. do. That is, since the output strength of the output node N5 is determined by the sum of the basic output of the basic driver 412 and the additional output of the additional driver 460, the output node N5 is active in response to the operating voltage VEX of the data output device 400. The additional output is adjusted to control the output strength of the output data signal VOUT of the output node N5. Therefore, it is possible to control the reception data sensing time of the external device, that is, the inversion time between the high level and the low level.

도 5는 도 4의 동작 전압 검출기(420)를 나타내는 회로도이다.FIG. 5 is a circuit diagram illustrating the operating voltage detector 420 of FIG. 4.

도 5를 참조하면, 상기 동작 전압 검출기(500)는 비교기(510), 동작 전압 분배기(520) 및 기준 전압 분배기(530)를 포함한다.Referring to FIG. 5, the operating voltage detector 500 includes a comparator 510, an operating voltage divider 520, and a reference voltage divider 530.

상기 비교기(500)는 전류 미러를 형성하는 제 1 및 제 2 PMOS 트랜지스터들(PM51, PM52), 비교 대상 전압들이 게이트에 인가되는 제 1 및 제 2 NMOS 트랜지스터들(NM53, NM54) 및 전류원(515)을 포함한다.The comparator 500 includes first and second PMOS transistors PM51 and PM52 forming a current mirror, first and second NMOS transistors NM53 and NM54 and voltage sources 515 to which voltages to be compared are applied to a gate. ).

상기 동작 전압 분배기(520) 및 상기 기준 전압 분배기(530)는 동작 전압 및 기준 전압을 각각 동작 비율 및 기준 비율로 분배하여 동작 분압 및 기준 분압을 비교기(510)로 제공한다.The operating voltage divider 520 and the reference voltage divider 530 divide the operating voltage and the reference voltage into an operating ratio and a reference ratio, respectively, and provide the operating divided voltage and the reference divided voltage to the comparator 510.

예를 들어, 동작 비율 및 기준 비율은 복수의 저항들(R11, R21, R31, R41)에 의해 결정될 수 있으며, 도 5에 도시한 분배기들(520,530)의 경우, 동작 비율은 R21/(R11+R21)이고 기준 비율은 R41/(R31+R41)이다. 동작 분압은 R21/(R11+R21)의 동작 비율을 동작 전압(VEX)에 곱한 값에 해당하고, 기준 분압은 R41/(R31+R41)의 기준 비율을 기준 전압(VIN)에 곱한 값에 해당한다. 따라서, 동일한 동작 전압 및 기준 전압에 대하여 분배기의 저항값들을 조절하여 비교기(510)로 제공되는 동작 분압 및 기준 전압을 제어할 수 있다. 즉, 상기 동작 비율 및 기준 비율 중 적어도 하나를 변화시켜 비교기(510)가 발생하는 동작 전압 검출 신호의 전압 레벨을 제어할 수 있다.For example, the operating ratio and the reference ratio may be determined by the plurality of resistors R11, R21, R31, and R41. In the case of the dividers 520 and 530 shown in FIG. 5, the operating ratio is R21 / (R11 +). R21) and the reference ratio is R41 / (R31 + R41). The operating partial pressure corresponds to the operating ratio of R21 / (R11 + R21) times the operating voltage (VEX), and the reference partial voltage corresponds to the reference ratio of R41 / (R31 + R41) times the reference voltage (VIN). do. Thus, the divided voltage and the reference voltage provided to the comparator 510 may be controlled by adjusting the resistance values of the divider with respect to the same operating voltage and the reference voltage. That is, the voltage level of the operation voltage detection signal generated by the comparator 510 may be controlled by changing at least one of the operation ratio and the reference ratio.

상기 비교기(510)에서, 제 1 PMOS 트랜지스터(PM51)는 소스가 제 1 전원 전압(VDD)에 연결되고, 드레인이 제 1 노드(N1)에 연결되며, 드레인과 게이트가 연결된다. 제 2 PMOS 트랜지스터(PM52)는 소스가 상기 제 1 전원 전압(VDD)에 연결되고, 드레인이 제 2 노드(N2)에 연결되며, 상기 제 1 PMOS 트랜지스터(PM51)의 게이트와 연결된 게이트를 갖는다. 제 1 NMOS 트랜지스터(NM53)는 드레인이 상기 제 1 노드에 연결되고, 소스가 제 3 노드(N3)에 연결되며, 상기 동작 전압 분배기(520)의 동작 분압이 게이트에 인가된다. 제 2 NMOS 트랜지스터(NM54)는 드레인이 상기 제 2 노드에 연결되고, 소스가 상기 제 3 노드(N3)에 연결되며, 기준 전압 분배기(530)의 기준 분압이 게이트로 인가된다. 전류원(515)은 제 3 노드(N3) 및 제 2 전원 전압 사이에 연결되며, 바이어스 전압(VBS)이 인가되는 게이트를 갖는 NMOS 트랜지스터(NM55)로 구현될 수 있다.In the comparator 510, the source of the first PMOS transistor PM51 is connected to the first power supply voltage VDD, the drain is connected to the first node N1, and the drain and the gate are connected to each other. The second PMOS transistor PM52 has a source connected to the first power voltage VDD, a drain connected to the second node N2, and a gate connected to the gate of the first PMOS transistor PM51. A first NMOS transistor NM53 has a drain connected to the first node, a source connected to a third node N3, and an operating voltage divider of the operating voltage divider 520 applied to the gate. The second NMOS transistor NM54 has a drain connected to the second node, a source connected to the third node N3, and a reference voltage divider of the reference voltage divider 530 is applied to the gate. The current source 515 is connected between the third node N3 and the second power supply voltage, and may be implemented as an NMOS transistor NM55 having a gate to which the bias voltage VBS is applied.

상기 비교기(500)는 상기 NMOS 트랜지스터들(NM53, NM54)에 인가되는 동작 분압 및 기준 분압의 대소에 따라 로우 또는 하이 레벨의 신호를 출력한다. 도 5의 구성을 참조하면, 동작 분압이 기준 분압보다 작으면 노드(N2)의 전압은 로우 레벨이 되고 동작 분압이 기준 분압보다 크면 노드(N2)의 전압은 하이 레벨이 된다. 따라서, 상기 비교기(510)는 동작 분압이 기준 분압보다 작은 경우, 로우 레벨의 동작 전압 검출 신호를 발생하고, 동작 분압이 기준 분압보다 큰 경우, 하이 레벨의 동작 전압 검출 신호(DET)를 발생한다.The comparator 500 outputs a low or high level signal according to the magnitude of the operating voltage and the reference voltage applied to the NMOS transistors NM53 and NM54. Referring to the configuration of FIG. 5, when the operating partial pressure is less than the reference partial voltage, the voltage of the node N2 is at a low level, and when the operating partial pressure is greater than the reference partial voltage, the voltage at the node N2 is at a high level. Accordingly, the comparator 510 generates a low level operating voltage detection signal when the operating partial pressure is less than the reference partial voltage, and generates a high level operating voltage detection signal DET when the operating partial pressure is greater than the reference partial voltage. .

도 4 및 도 5를 참조하여, 기준 전압을 1.8 V으로 설정하고, 동작 비율을 1/2, 기준 비율을 2/3로 설정한 경우를 예로 들어, 데이터 출력 장치(400)의 전체 동작을 설명한다.Referring to FIGS. 4 and 5, the overall operation of the data output apparatus 400 will be described using an example in which the reference voltage is set to 1.8 V, the operation ratio is set to 1/2, and the reference ratio is set to 2/3. do.

이 경우, 동작 전압(VEX)이 1.8 V이면, 동작 분압은 0.9 V가 되고 기준 분압은 1.2 V가 된다. 따라서, 동작 분압이 기준 분압보다 작으므로 노드(N2)의 전압은 로우 레벨이 되고, 동작 전압 검출 신호(DET)는 로우 레벨이 된다. 한편, 동작 전압(VEX)이 3.0 V로 증가한 경우에는 동작 분압은 1.5 V가 되고 기준 분압이 1.2 V로 유지된다. 따라서, 동작 전압 검출 신호(DET)는 하이 레벨이 된다.In this case, when the operating voltage VEX is 1.8 V, the operating partial pressure is 0.9 V and the reference partial pressure is 1.2 V. Therefore, since the operating partial pressure is smaller than the reference partial voltage, the voltage at the node N2 is at the low level, and the operating voltage detection signal DET is at the low level. On the other hand, when the operating voltage VEX is increased to 3.0V, the operating partial pressure is 1.5V and the reference partial pressure is maintained at 1.2V. Therefore, the operating voltage detection signal DET is at a high level.

상기의 예에서, 동작 전압이 3.0 V 인 경우 동작 전압 검출 신호(DET)가 하이 레벨이 되므로, 출력 데이터 신호(DOI)의 전압 레벨 상태에 관계없이 풀업 제어 신호(PUP)는 하이 레벨이 되고 풀다운 제어 신호(PDN)는 로우 레벨이 된다. 따라서, 부가 드라이버(460)의 PMOS 트랜지스터(PM) 및 NMOS 트랜지스터(NM)는 모두 턴오프되어, 트랜지스터 사이의 출력 노드는 플로팅 상태가 된다. 따라서 부가 드라이버(460)에 의한 출력 노드(N5)의 부가 출력은 0이 되고 기본 출력에 의해서만 출 력 강도가 결정된다. In the above example, since the operating voltage detection signal DET becomes high level when the operating voltage is 3.0 V, the pull-up control signal PUP becomes high level and pulls down regardless of the voltage level state of the output data signal DOI. The control signal PDN goes low. Therefore, both the PMOS transistor PM and the NMOS transistor NM of the additional driver 460 are turned off, and the output nodes between the transistors are in a floating state. Therefore, the additional output of the output node N5 by the additional driver 460 becomes 0, and the output intensity is determined only by the basic output.

반면에, 상기의 예에서 동작 전압이 1.8 V이면, 동작 전압 검출 신호(DET)가 로우 레벨이 된다. 이 때, 출력 데이터 신호(DOI)가 하이 레벨이면 풀업 제어 신호(PUP) 및 풀다운 제어 신호(PDN)는 모두 로우 레벨이 된다. 따라서, 부가 드라이버(460)의 PMOS 트랜지스터(PM)는 턴온되고 NMOS 트랜지스터(NM)는 턴오프되어 트랜지스터들 사이의 출력 노드(N5)의 전압은 제 1 전원 전압(VDD)가 된다. 출력 데이터 신호(DOI)가 로우 레벨에서 하이 레벨로 반전되는 경우에는 상기 설명한 바와 같이 외부 장치의 수신 데이터를 하이 레벨로 충전시키기 위한 부가 적인 전류가 발생한다. 출력 데이터 신호(DOI)가 로우 레벨이면, PMOS 트랜지스터(PM)이 턴오프되고 NMOS 트랜지스터(NM)이 턴온되므로 상기 출력 노드의 전압은 상기 제 2 전원 전압이 된다. 통상 상기 제 2 전원 전압은 접지 전압으로 할 수 있고, 외부 장치의 수신 데이터를 로우 레벨로 방전시키기 위한 부가 전류가 상기 충전을 위한 경우와 반대 방향으로 발생한다.On the other hand, in the above example, when the operating voltage is 1.8 V, the operating voltage detection signal DET becomes low level. At this time, when the output data signal DOI is at the high level, both the pull-up control signal PUP and the pull-down control signal PDN become low level. Accordingly, the PMOS transistor PM of the additional driver 460 is turned on and the NMOS transistor NM is turned off so that the voltage of the output node N5 between the transistors becomes the first power supply voltage VDD. When the output data signal DOI is inverted from the low level to the high level, as described above, additional current is generated to charge the received data of the external device to the high level. When the output data signal DOI is at the low level, the PMOS transistor PM is turned off and the NMOS transistor NM is turned on so that the voltage of the output node becomes the second power supply voltage. In general, the second power supply voltage may be a ground voltage, and an additional current for discharging the received data of the external device to a low level is generated in the opposite direction to that for the charging.

이상에서 설명한 바와 같이, 도 4에 도시된 본 발명의 일 실시예에 따른 테이터 출력 장치(400)는, 데이터 출력 장치(400)의 동작 전압이 두 종류인 경우에 부가 전류를 선택적으로 발생하도록 데이터의 출력 강도를 능동적으로 제어할 수 있다.As described above, the data output apparatus 400 according to an exemplary embodiment of the present invention illustrated in FIG. 4 may generate data to selectively generate additional current when two types of operating voltages of the data output apparatus 400 are used. It is possible to actively control the output strength of the.

도 6은 본 발명의 일 실시예에 따른 복수의 검출기를 구비한 데이터 출력 장치를 나타내는 회로도이다.6 is a circuit diagram illustrating a data output device including a plurality of detectors according to an embodiment of the present invention.

도 6을 참조하면, 데이터 출력 장치(600)는 기본 출력 제어부(610), 동작 전 압 검출부(620) 및 부가 출력 제어부를 포함한다. 부가 출력 제어부는 구동 제어 신호 발생부(640) 및 출력 구동부(660)를 포함한다. 출력 노드(N5)를 통하여 출력되는 출력 데이터 신호(VOUT)의 출력 강도는 출력 노드(N5)에 공통 연결된 기본 드라이버 및 복수의 부가 드라이버들의 출력의 합에 의해 결정된다.Referring to FIG. 6, the data output device 600 includes a basic output controller 610, an operation voltage detector 620, and an additional output controller. The additional output controller includes a driving control signal generator 640 and an output driver 660. The output strength of the output data signal VOUT output through the output node N5 is determined by the sum of the outputs of the basic driver and the plurality of additional drivers commonly connected to the output node N5.

기본 출력부(610)는 도 4의 데이터 출력 장치(400)에 포함된 기본 출력 제어기(410)와 구성 및 동작이 동일하다.The basic output unit 610 has the same configuration and operation as the basic output controller 410 included in the data output device 400 of FIG. 4.

동작 전압 검출부(620)는 복수의 검출기들(621, 622,633)을 포함하고, 기준 전압(VIN), 동작 전압(VEX) 및 바이어스 전압(VBS)에 응답하여 동작 전압 검출 신호들(DET1, DET2,...DETn)을 발생한다. 상기 각각의 검출기는 도 5의 동작 전압 검출기(420)를 이용하여 구현할 수 있다.The operating voltage detector 620 includes a plurality of detectors 621, 622, and 633, and operates the operating voltage detection signals DET1, DET2, in response to the reference voltage VIN, the operating voltage VEX, and the bias voltage VBS. ... produces DETn). Each detector may be implemented using the operating voltage detector 420 of FIG. 5.

상기 부가 출력 제어부는 출력 데이터 신호(VEX) 및 동작 전압 검출 신호들(DET1, DET2,...DETn)에 응답하여 구동 제어 신호들(PUP1, PUP2,... ,PUPn, PDN1, PDN2,...PDNn)를 발생하는 구동 제어 신호 발생부(640) 및 구동 제어 신호들(PUP1, PUP2,... ,PUPn, PDN1, PDN2,...PDNn)에 응답하여 출력 노드(N5)의 부가 출력을 발생하는 출력 구동부(660)을 포함한다.The additional output controller may include driving control signals PUP1, PUP2,..., PUPn, PDN1, PDN2, in response to an output data signal VEX and operating voltage detection signals DET1, DET2,... Addition of the output node N5 in response to the drive control signal generator 640 generating the PDNn and the drive control signals PUP1, PUP2, ..., PUPn, PDN1, PDN2, ... PDNn. And an output driver 660 for generating an output.

구동 제어 신호 발생부(640)는 동작 전압 검출 신호들(DET1,DET2,...DETn) 및 출력 데이터 신호(DOI)에 응답하여 발생된 구동 제어 신호들(PUP1, PUP2,... ,PUPn, PDN1, PDN2,...PDNn)을 이용하여, 출력 구동부(660)에서 출력되는 제어된 강도의 출력 데이터 신호(DOUT)를 출력한다. 구동 제어 신호 발생부(640)에 포함된 복수의 구동 제어 신호 발생기들(641,642,643) 및 출력 구동부(660)에 포함된 복수 의 부가 드라이버들(661,662,663)은 도 4의 데이터 출력 장치(400)에 포함된 구동 제어 신호 발생기(440) 및 부가 드라이버(460)와 구성 및 동작이 동일하다.The driving control signal generator 640 generates driving control signals PUP1, PUP2,..., PUPn in response to the operating voltage detection signals DET1, DET2,... DETn and the output data signal DOI. , PDN1, PDN2, ... PDNn, to output the output data signal DOUT of the controlled strength output from the output driver 660. The plurality of driving control signal generators 641, 642, and 643 included in the driving control signal generator 640 and the additional drivers 661, 662, and 663 included in the output driver 660 are included in the data output device 400 of FIG. 4. The configuration and operation of the driving control signal generator 440 and the additional driver 460 are the same.

이하, 도 5 및 도 6을 참조하여, 도 4의 데이터 출력 장치(400)와 구별되는 상기 데이터 출력 장치(600)의 구성 및 동작을 설명한다.5 and 6, the configuration and operation of the data output device 600 distinguished from the data output device 400 of FIG. 4 will be described.

동작 전압 검출부(620)는 동작 전압(VEX) 및 기준 전압(VIN) 중 적어도 하나를 상이한 비율들에 의해 분압한 후 비교하여 상기 동작 전압의 범위를 나타내는 N개의 동작 전압 검출 신호들을 발생한다. 복수의 검출기들(621,622,623)에 각각 포함된 동작 전압 분배기들과 기준 전압 분배기들은, 도 5에서 알 수 있는 바와 같이, 복수의 저항값들을 조절하여 동작 비율들 및 기준 비율들을 변경시킬 수 있다. 동작 비율 및 기준 비율은 도 5와 관련된 설명에서 정의된 것과 같다.The operating voltage detector 620 divides at least one of the operating voltage VEX and the reference voltage VIN by different ratios, compares the divided voltages, and generates N operating voltage detection signals representing the range of the operating voltage. The operating voltage dividers and the reference voltage dividers included in the plurality of detectors 621, 622, and 623, respectively, may adjust the plurality of resistance values to change the operating ratios and the reference ratios, as shown in FIG. 5. The operation ratio and the reference ratio are as defined in the description associated with FIG. 5.

예를 들어, 상기 동작 전압 검출부(620)가 4개의 검출기들, 즉 제 1 내지 제 4 검출기들을 포함하며, 동작 비율들은 1/3로 동일하고, 기준 비율들은 각각 4/5, 3/5, 2/5 및 1/5인 경우를 고려한다. 기준 전압(VIN)을 1.8 V로 설정하면, 제 1 내지 제 4 기준 분압들은 각각 1.44, 1.08, 0.72 및 0.36 V이다.For example, the operating voltage detector 620 includes four detectors, that is, first to fourth detectors, operating ratios are equal to 1/3, and reference ratios are 4/5, 3/5, Consider the case of 2/5 and 1/5. When the reference voltage VIN is set to 1.8 V, the first to fourth reference partial pressures are 1.44, 1.08, 0.72 and 0.36 V, respectively.

먼저, 제 1 경우로서 동작 전압(VEX)이 2.7 V인 경우를 살펴본다. 동작 분압들은 모두 0.9 V이므로 상기 동작 분압은 제 1 및 제 2 기준 분압보다는 작고, 제 3 및 제 4 동작 분압보다는 크다. 상기 설명한 바와 같이, 제 1 내지 제 4 동작 전압 검출 신호의 조합은 (L, L, H, H)가 된다, 따라서, 제 1 및 제 2 부가 드라이버들만 구동되어 부가 출력을 발생하며, 제 3 및 제 4 부가 드라이버들의 트랜지스터들은 항상 턴오프되어 구동되지 않는다.First, a case in which the operating voltage VEX is 2.7 V will be described. Since the operating partial pressures are all 0.9 V, the operating partial pressure is smaller than the first and second reference partial pressures and larger than the third and fourth operating partial pressures. As described above, the combination of the first to fourth operating voltage detection signals becomes (L, L, H, H), so that only the first and second additional drivers are driven to generate additional output, and the third and The transistors of the fourth additional drivers are always turned off and are not driven.

제 2 경우로서 기준 전압(VIN)은 1.8 V로 동일하고 동작 전압(VEX)이 3.6 V인 경우를 살펴본다. 동작 분압들은 모두 1.2 V이므로, 제 1 내지 제 4 동작 전압 검출 신호의 조합은 (L, H, H, H)가 된다, 이 경우 제 1 부가 드라이버만 구동되며, 제 2 내지 제 4 부가 드라이버들의 트랜지스터들은 항상 턴오프되어 구동되지 않는다. As a second case, a case in which the reference voltage VIN is equal to 1.8 V and the operating voltage VEX is 3.6 V will be described. Since the operating partial pressures are all 1.2 V, the combination of the first to fourth operating voltage detection signals becomes (L, H, H, H), in which case only the first additional driver is driven, and the second to fourth additional drivers Transistors are always turned off and not driven.

상기 제 1 경우와 제 2 경우를 비교해 보면, 동작 전압이 낮은 제 1 경우가 동작 전압이 높은 제 2 경우보다 많은 수의 부가 드라이버가 구동되어 데이터 출력 장치의 출력 강도가 증가하는 것을 알 수 있다.Comparing the first case with the second case, it can be seen that the first case with the low operating voltage is driven by a larger number of additional drivers than the second case with the high operating voltage, thereby increasing the output intensity of the data output device.

한 편, 제 3 경우로서 기준 전압(VIN)은 1.8 V로 동일하고 동작 전압(VEX)이 3.0 V인 경우를 살펴본다. 동작 분압들은 모두 1.0 V이므로 동작 분압과 제 1 내지 제 4 동작 전압 검출 신호의 조합은 (L, L, H, H)가 되어, 제 1 경우와 제 3 경우를 구별할 수 없게 된다. 이와 같이 4개의 검출기들을 포함하는 데이터 출력 장치(600)에서는 동작 전압(VEX)이 2.7 V인 경우와 3.6 V인 경우는 서로 다른 조합의 동작 전압 검출 신호의 조합에 의해 상이한 부가 출력을 발생하지만, 동작 전압(VEX)이 1.8 V인 경우와 3.0 V인 경우는 구별되지 않는다. 따라서, 출력 강도를 더욱 정밀하게 제어하기 위해서는 분압 비율들의 간격을 더욱 좁게 하여야 한다. 즉, 데이터 출력 장치(600)에 포함된 검출기들의 수를 증가시킴으로써 검출되는 동작 전압의 범위를 더욱 세분화할 수 있다.Meanwhile, as a third case, the case where the reference voltage VIN is equal to 1.8 V and the operating voltage VEX is 3.0 V will be described. Since the operating partial pressures are all 1.0 V, the combination of the operating partial pressure and the first to fourth operating voltage detection signals becomes (L, L, H, H), so that the first case and the third case cannot be distinguished. In the data output apparatus 600 including four detectors as described above, when the operating voltage VEX is 2.7 V and 3.6 V, different additional outputs are generated by a combination of different operating voltage detection signals. The case where the operating voltage VEX is 1.8V and 3.0V is not distinguished. Therefore, in order to more precisely control the output intensity, the interval between the partial pressure ratios must be further narrowed. That is, by increasing the number of detectors included in the data output device 600, the range of the detected operating voltage can be further subdivided.

도 4 및 도 6의 데이터 출력 장치들(400,600)을 비교해 보면, 도 4의 데이터 출력 장치(400)는 2개의 상이한 동작 전압에 따라 능동적으로 출력 강도를 택일적 으로 발생시킬 필요가 있는 경우에 적합하며, 도 6의 데이터 출력 장치(600)는 반도체 시스템 내에서 인터페이스하고 있는 외부 장치의 다양한 동작 전압을 기준 전압으로 입력받아 능동적으로 정밀하게 출력 강도를 제어할 필요가 있는 경우에 적합하다.Comparing the data output devices 400, 600 of FIG. 4 and FIG. 6, the data output device 400 of FIG. 4 is suitable when it is necessary to actively generate output intensity according to two different operating voltages. In addition, the data output device 600 of FIG. 6 is suitable for a case in which it is necessary to actively control output strength by receiving various operating voltages of an external device interfaced in a semiconductor system as a reference voltage.

도 7은 본 발명의 일 실시예에 따른 데이터 출력 제어 방법을 나타내는 흐름도이다.7 is a flowchart illustrating a data output control method according to an embodiment of the present invention.

도 7을 참조하면, 상기 데이터 출력 제어 방법은, 동작 분압 및 기준 전압을 제공하는 단계(S10), 동작 전압 검출 신호를 발생하는 단계(S20) 및 동작 전압의 범위에 상응하는 강도의 출력 데이터 신호를 발생하는 단계(S30)를 포함한다.Referring to FIG. 7, in the data output control method, an operation divided voltage and a reference voltage are provided (S10), an operation voltage detection signal is generated (S20), and an output data signal having an intensity corresponding to a range of an operating voltage. Generating step (S30).

동작 분압 및 기준 전압을 제공하는 단계(S10)에서, 동작 전압 및 기준 전압 중 적어도 하나를 상이한 N개(N은 자연수)의 비율들에 의해 분압하여 N개의 동작 분압들 및 N개의 기준 분압들을 제공한다. 동작 전압 검출 신호를 발생하는 단계(S20)에서, 상기 N개의 동작 분압들 및 상기 N개의 기준 분압들을 각각 비교하여 N개의 동작 전압 검출 신호들을 발생하고, 동작 전압이 속하는 범위에 따른 출력 전류를 발생하는 단계(S30)는 상기 N개의 동작 전압 검출 신호들 및 출력 데이터 신호에 응답하여 상기 동작 전압의 범위에 상응하는 강도의 출력 데이터 신호를 발생한다.In the step S10 of providing an operating divided voltage and a reference voltage, at least one of the operating voltage and the reference voltage is divided by different ratios of N (N is a natural number) to provide N operating voltages and N reference voltages. do. In operation S20, an operation voltage detection signal may be compared to generate the N operation voltage detection signals by comparing the N operation partial pressures and the N reference partial voltages, respectively, and generate an output current corresponding to a range in which the operation voltage belongs. In operation S30, an output data signal having a strength corresponding to a range of the operating voltage is generated in response to the N operating voltage detection signals and the output data signal.

상기 동작 분압들 및 기준 분압들을 제공하는 단계는, 상기 동작 전압을 각각의 동작 비율로 분압하여 N개의 동작 분압들을 제공하는 단계, 및 상기 기준 전압을 각각의 기준 비율로 분압하여 N개의 기준 분압들을 제공하는 단계를 포함할 수 있다. 상기 N개의 동작 분압들 및 상기 N개의 기준 분압들은 모두 상이할 수도 있으며, 동작 분압들 및 기준 분압들 중 하나만을 상이하게 할 수도 있다.Providing the operating partial pressures and the reference partial pressures includes: dividing the operating voltage at each operating ratio to provide N operating partial pressures, and dividing the reference voltage at each reference ratio to obtain N reference partial pressures. Providing a step may include. The N operating partial pressures and the N reference partial pressures may all be different, and only one of the operating partial pressures and the reference partial pressures may be different.

동작 분압 및 기준 전압을 제공하는 단계(S10)는 복수의 저항들의 비율들을 상이하게 하여 상기 N개의 동작 비율들 및 상기 N개의 기준 비율들 중 적어도 하나를 조절할 수 있다.In operation S10 of providing the divided voltage and the reference voltage, different ratios of the plurality of resistors may be adjusted to adjust at least one of the N operating ratios and the N reference ratios.

상기 설명한 바와 같이, 본 발명에 따른 데이터 출력 장치 및 데이터 출력 강도 제어 방법은, MRS 테스트 등의 선행 작업을 거치지 않고 능동적으로 정밀하게 데이터의 출력을 제어할 수 있다.As described above, the data output device and the data output strength control method according to the present invention can actively and precisely control the output of the data without undergoing the preceding work such as the MRS test.

또한, 본 발명에 따른 데이터 출력 장치 및 데이터 출력 강도 제어 방법은, 데이터 출력 장치의 가변적인 동작 전압에 상응하여 능동적으로 정밀하게 데이터 출력을 제어함으로써, 데이터를 수신하는 외부 장치의 데이터 센싱 속도를 일정하게 유지할 수 있다.In addition, the data output device and the data output strength control method according to the present invention, by controlling the data output actively and precisely in response to the variable operating voltage of the data output device, thereby maintaining a constant data sensing speed of the external device receiving the data I can keep it.

따라서, 전체 시스템의 성능을 향상하고, 오동작을 감소할 수 있다.Therefore, it is possible to improve the performance of the entire system and to reduce malfunctions.

상기한 본 발명의 실시예들은 예시의 목적을 위해 개시된 것이므로, 본 발명에 대한 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양하게 수정, 변경, 부가한 실시가 가능할 것이다. 이러한 수정, 변경, 부가는 하기의 특허청구범위에 속하는 것으로 보아야 한다.Since the embodiments of the present invention are disclosed for purposes of illustration, those skilled in the art will be able to variously modify, change, and add within the spirit and scope of the present invention. Such modifications, changes and additions should be considered to be within the scope of the following claims.

Claims (29)

기본 출력 및 부가 출력에 의해 출력 노드의 출력 강도를 제어하는 데이터 출력 장치에 있어서,A data output device for controlling the output intensity of an output node by a basic output and an additional output, 출력 데이터 신호에 응답하여 상기 출력 노드의 기본 출력을 제어하는 기본 출력 제어기;A basic output controller controlling a basic output of the output node in response to an output data signal; 상기 데이터 출력 장치의 동작 전압 및 기준 전압 중 적어도 하나를 분압하여 비교함으로써 상기 동작 전압의 범위에 상응하는 동작 전압 검출 신호를 발생하는 동작 전압 검출기; 및An operating voltage detector for generating an operating voltage detection signal corresponding to a range of the operating voltage by dividing and comparing at least one of an operating voltage and a reference voltage of the data output device; And 상기 동작 전압 검출 신호 및 상기 출력 데이터 신호에 응답하여 상기 출력 노드의 부가 출력을 제어하는 부가 출력 제어기를 포함하는 것을 특징으로 하는 데이터 출력 장치.And an additional output controller configured to control an additional output of the output node in response to the operating voltage detection signal and the output data signal. 제 1 항에 있어서, 상기 동작 전압 검출기는,The method of claim 1, wherein the operating voltage detector, 상기 동작 전압을 동작 비율로 분압하여 동작 분압을 출력하는 동작 전압 분배기;An operating voltage divider for dividing the operating voltage at an operating ratio to output an operating divided voltage; 상기 기준 전압을 기준 비율로 분압하여 기준 분압을 출력하는 기준 전압 분배기; 및A reference voltage divider for dividing the reference voltage at a reference ratio to output a reference divided voltage; And 상기 동작 분압 및 상기 기준 분압을 비교하여 상기 동작 전압 검출 신호를 발생하는 비교기를 포함하는 것을 특징으로 하는 데이터 출력 장치.And a comparator for generating the operation voltage detection signal by comparing the operation partial voltage with the reference partial voltage. 제 2 항에 있어서,The method of claim 2, 상기 동작 전압 분배기 및 상기 기준 전압 분배기 중 적어도 하나는 상기 동작 비율 및 상기 기준 비율을 조절하기 위한 복수의 저항들을 포함하는 것을 특징으로 하는 데이터 출력 장치.At least one of the operating voltage divider and the reference voltage divider comprises a plurality of resistors for adjusting the operating ratio and the reference ratio. 제 2 항에 있어서, 상기 비교기는,The method of claim 2, wherein the comparator, 제 1 전원 전압에 연결된 소스, 제 1 노드에 연결된 드레인 및 상기 드레인과 연결된 게이트를 갖는 제 1 PMOS 트랜지스터;A first PMOS transistor having a source connected to a first power supply voltage, a drain connected to the first node, and a gate connected to the drain; 상기 제 1 전원 전압에 연결된 소스, 제 2 노드에 연결된 드레인 및 상기 제 1 PMOS 트랜지스터의 게이트와 연결된 게이트를 갖는 제 2 PMOS 트랜지스터;A second PMOS transistor having a source connected to the first power supply voltage, a drain connected to a second node, and a gate connected to the gate of the first PMOS transistor; 상기 제 1 노드에 연결된 드레인, 제 3 노드에 연결된 소스 및 상기 동작 분압이 인가되는 게이트를 갖는 제 1 NMOS 트랜지스터;A first NMOS transistor having a drain connected to the first node, a source connected to a third node, and a gate to which the operating partial voltage is applied; 상기 제 2 노드에 연결된 드레인, 상기 제 3 노드에 연결된 소스 및 상기 기준 분압이 인가되는 게이트를 갖는 제 2 NMOS 트랜지스터; 및A second NMOS transistor having a drain connected to the second node, a source connected to the third node, and a gate to which the reference partial voltage is applied; And 상기 제 3 노드와 제 2 전원 전압 사이에 연결된 전류원을 포함하는 것을 특징으로 하는 데이터 출력 장치.And a current source coupled between the third node and a second power supply voltage. 제 4 항에 있어서, The method of claim 4, wherein 상기 전류원은 바이어스 전압이 인가되는 게이트를 갖는 제 3 NMOS 트랜지스 터를 포함하는 것을 특징으로 하는 데이터 출력 장치.And the current source comprises a third NMOS transistor having a gate to which a bias voltage is applied. 제 1 항에 있어서, 상기 기본 출력 제어기는,The method of claim 1, wherein the basic output controller, 상기 출력 데이터 신호를 반전시키는 제 1 인버터; 및A first inverter for inverting the output data signal; And 상기 제 1 인버터의 출력에 응답하여 상기 기본 출력을 발생하는 기본 드라이버를 포함하는 것을 특징으로 하는 데이터 출력 장치.And a basic driver for generating the basic output in response to the output of the first inverter. 제 6 항에 있어서, 상기 기본 드라이버는,The method of claim 6, wherein the basic driver, 제 1 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 제 1 인버터의 출력이 인가되는 게이트를 갖는 제 3 PMOS 트랜지스터; 및A third PMOS transistor connected between a first power supply voltage and the output node and having a gate to which an output of the first inverter is applied; And 제 2 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 제 1 인버터의 출력이 인가되는 게이트를 갖는 제 4 NMOS 트랜지스터를 포함하고,A fourth NMOS transistor connected between a second power supply voltage and the output node and having a gate to which the output of the first inverter is applied; 상기 출력 노드를 통하여 상기 기본 출력을 발생하는 것을 특징으로 하는 데이터 출력 장치. And generate the basic output through the output node. 제 1 항에 있어서, 상기 부가 출력 제어기는The method of claim 1, wherein the additional output controller 상기 동작 전압 검출 신호 및 상기 출력 데이터 신호에 응답하여 풀업 제어 신호 및 풀다운 제어 신호를 발생하는 구동 제어 신호 발생기; 및A driving control signal generator configured to generate a pull-up control signal and a pull-down control signal in response to the operation voltage detection signal and the output data signal; And 상기 풀업 제어 신호 및 상기 풀다운 제어 신호에 응답하여 상기 부가 출력을 발생하는 부가 드라이버를 포함하는 것을 특징으로 하는 데이터 출력 장치.And an additional driver for generating the additional output in response to the pull-up control signal and the pull-down control signal. 제 8 항에 있어서, 상기 구동 제어 신호 발생기는,The method of claim 8, wherein the drive control signal generator, 상기 동작 전압 검출 신호를 반전하여 출력하는 제 2 인버터;A second inverter for inverting and outputting the operating voltage detection signal; 상기 출력 데이터 신호 및 상기 제 2 인버터의 출력 신호를 NAND 연산하여 상기 풀업 제어 신호를 발생하는 NAND 게이트; 및A NAND gate performing NAND operation on the output data signal and the output signal of the second inverter to generate the pull-up control signal; And 상기 출력 데이터 신호 및 상기 동작 전압 검출 신호를 NOR 연산하여 상기 풀다운 제어 신호를 발생하는 NOR 게이트를 포함하는 것을 특징으로 하는 데이터 출력 장치.And a NOR gate configured to NOR the output data signal and the operation voltage detection signal to generate the pull-down control signal. 제 8 항에 있어서, 상기 부가 드라이버는,The method of claim 8, wherein the additional driver, 제 1 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 풀업 제어 신호가 인가되는 게이트를 갖는 제 4 PMOS 트랜지스터; 및A fourth PMOS transistor connected between a first power supply voltage and the output node and having a gate to which the pull-up control signal is applied; And 제 2 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 풀다운 제어 신호가 인가되는 게이트를 갖는 제 5 NMOS 트랜지스터를 포함하고,A fifth NMOS transistor connected between a second power supply voltage and the output node and having a gate to which the pull-down control signal is applied; 상기 출력 노드를 통하여 상기 부가 출력을 발생하는 것을 특징으로 하는 데이터 출력 장치.And generating the additional output via the output node. 제 8 항에 있어서, The method of claim 8, 상기 제 4 PMOS 트랜지스터는 상기 출력 데이터 신호가 로우 레벨인 경우에 상기 동작 전압의 범위에 관계없이 턴오프되고, The fourth PMOS transistor is turned off regardless of the range of the operating voltage when the output data signal is at a low level, 상기 제 5 NMOS 트랜지스터는 상기 출력 데이터 신호가 하이 레벨인 경우에 상기 동작 전압의 범위에 관계없이 턴오프되는 것을 특징으로 하는 데이터 출력 장치.And the fifth NMOS transistor is turned off regardless of the range of the operating voltage when the output data signal is at a high level. 제 11 항에 있어서, The method of claim 11, 상기 제 4 PMOS 트랜지스터는 상기 출력 데이터 신호가 하이 레벨인 경우에 상기 동작 전압의 범위에 따라 선택적으로 턴온되고,The fourth PMOS transistor is selectively turned on according to the range of the operating voltage when the output data signal is at a high level, 상기 제 5 NMOS 트랜지스터는 상기 출력 데이터 신호가 로우 레벨인 경우에 상기 동작 전압의 범위에 따라 선택적으로 턴온되는 것을 특징으로 하는 데이터 출력 장치.And the fifth NMOS transistor is selectively turned on according to the range of the operating voltage when the output data signal is at a low level. 출력 노드의 기본 출력 및 부가 출력에 의해 출력 강도를 제어하는 데이터 출력 장치에 있어서,In the data output device for controlling the output intensity by the basic output and the additional output of the output node, 출력 데이터 신호에 응답하여 상기 출력 노드의 기본 출력을 발생하는 기본 출력 제어부;A basic output controller for generating a basic output of the output node in response to an output data signal; 상기 데이터 출력 장치의 동작 전압 및 기준 전압 중 적어도 하나를 상이한 N개(N은 2 이상의 자연수)의 비율들에 의해 분압하여 비교함으로써 상기 동작 전압의 범위를 나타내는 N개의 동작 전압 검출 신호들을 발생하는 동작 전압 검출부; 및Generating N operating voltage detection signals indicative of the range of the operating voltage by dividing at least one of the operating voltage and the reference voltage of the data output device by different N ratios (N is a natural number of two or more) A voltage detector; And 상기 N개의 동작 전압 검출 신호들 및 상기 출력 데이터 신호에 응답하여 상 기 출력 노드의 부가출력을 발생하는 부가 출력 제어부를 포함하는 것을 특징으로 하는 데이터 출력 장치.And an additional output controller configured to generate an additional output of the output node in response to the N operating voltage detection signals and the output data signal. 제 14 항에 있어서, 상기 동작 전압 검출부는 N개의 검출기를 포함하고, 상기 각각의 검출기는,15. The apparatus of claim 14, wherein the operating voltage detector comprises N detectors, each detector comprising: 상기 동작 전압을 각각의 동작 비율로 분압하여 각각의 동작 분압을 출력하는 동작 전압 분배기;An operating voltage divider for dividing the operating voltage at respective operating ratios and outputting respective operating partial voltages; 상기 기준 전압을 각각의 기준 비율로 분압하여 각각의 기준 분압을 출력하는 기준 전압 분배기; 및A reference voltage divider for dividing the reference voltage at each reference ratio to output each reference partial voltage; And 상기 각각의 동작 분압 및 상기 각각의 기준 분압을 비교하여 상기 각각의 동작 전압 검출 신호를 발생하는 비교기를 포함하는 것을 특징으로 하는 데이터 출력 장치.And a comparator for generating the respective operating voltage detection signals by comparing the respective divided voltages with the respective divided voltages. 제 14 항에 있어서,The method of claim 14, 상기 N개의 동작 분압들은 모두 동일하며, 상기 N개의 기준 분압들은 모두 상이한 것을 특징으로 하는 데이터 출력 장치.And the N operating partial pressures are all the same, and the N reference partial pressures are all different. 제 14 항에 있어서, The method of claim 14, 상기 N개의 동작 전압 분배기들 및 상기 N개의 기준 전압 분배기들 중 적어도 하나는 상기 N개의 동작 비율들 및 상기 N개의 기준 비율들을 조절하기 위한 복 수의 저항들을 포함하는 것을 특징으로 하는 데이터 출력 장치.At least one of said N operating voltage dividers and said N reference voltage dividers comprises a plurality of resistors for adjusting said N operating rates and said N reference ratios. 제 14 항에 있어서, 상기 각각의 비교기는,The method of claim 14, wherein each of the comparators, 제 1 전원 전압에 연결된 소스, 제 1 노드에 연결된 드레인 및 상기 드레인과 연결된 게이트를 갖는 제 1 PMOS 트랜지스터;A first PMOS transistor having a source connected to a first power supply voltage, a drain connected to the first node, and a gate connected to the drain; 상기 제 1 전원 전압에 연결된 소스, 제 2 노드에 연결된 드레인 및 상기 제 1 PMOS 트랜지스터의 게이트와 연결된 게이트를 갖는 제 2 PMOS 트랜지스터;A second PMOS transistor having a source connected to the first power supply voltage, a drain connected to a second node, and a gate connected to the gate of the first PMOS transistor; 상기 제 1 노드에 연결된 드레인, 제 3 노드에 연결된 소스 및 상기 동작 분압이 인가되는 게이트를 갖는 제 1 NMOS 트랜지스터;A first NMOS transistor having a drain connected to the first node, a source connected to a third node, and a gate to which the operating partial voltage is applied; 상기 제 2 노드에 연결된 드레인, 상기 제 3 노드에 연결된 소스 및 상기 기준 분압이 인가되는 게이트를 갖는 제 2 NMOS 트랜지스터; 및A second NMOS transistor having a drain connected to the second node, a source connected to the third node, and a gate to which the reference partial voltage is applied; And 상기 제 3 노드와 제 2 전원 전압 사이에 연결된 전류원을 포함하는 것을 특징으로 하는 데이터 출력 장치.And a current source coupled between the third node and a second power supply voltage. 제 17 항에 있어서,The method of claim 17, 상기 전류원은 바이어스 전압이 인가되는 게이트를 갖는 제 3 NMOS 트랜지스터인 것을 특징으로 하는 데이터 출력 장치.And the current source is a third NMOS transistor having a gate to which a bias voltage is applied. 제 13 항에 있어서, 상기 기본 출력 제어부는,The method of claim 13, wherein the basic output control unit, 상기 출력 데이터 신호를 반전시키는 제 1 인버터; 및A first inverter for inverting the output data signal; And 상기 제 1 인버터의 출력에 응답하여 상기 기본 출력을 발생하는 기본 드라이버를 포함하는 것을 특징으로 하는 데이터 출력 장치.And a basic driver for generating the basic output in response to the output of the first inverter. 제 19 항에 있어서, 상기 기본 드라이버는,The method of claim 19, wherein the basic driver, 제 1 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 제 1 인버터의 출력이 인가되는 게이트를 갖는 제 3 PMOS 트랜지스터; 및A third PMOS transistor connected between a first power supply voltage and the output node and having a gate to which an output of the first inverter is applied; And 제 2 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 제 1 인버터의 출력이 인가되는 게이트를 갖는 제 4 NMOS 트랜지스터를 포함하고,A fourth NMOS transistor connected between a second power supply voltage and the output node and having a gate to which the output of the first inverter is applied; 상기 출력 노드를 통하여 상기 기본 출력을 발생하는 것을 특징으로 하는 데이터 출력 장치.And generate the basic output through the output node. 제 13 항에 있어서, 상기 부가 출력 제어부는The method of claim 13, wherein the additional output control unit 상기 N개의 동작 전압 검출 신호들 및 상기 출력 데이터 신호에 응답하여 상기 동작 전압 검출 신호들에 각각 대응하는 N개의 풀업 제어 신호들 및 N개의 풀다운 제어 신호들을 발생하는 구동 제어 신호 발생부; 및A driving control signal generator for generating N pull-up control signals and N pull-down control signals corresponding to the operating voltage detection signals, respectively, in response to the N operating voltage detection signals and the output data signal; And 상기 N개의 풀업 제어 신호들 및 상기 N개의 풀다운 제어 신호들에 응답하여 상기 부가 출력을 발생하는 부가 출력부를 포함하는 것을 특징으로 하는 데이터 출력 장치.And an additional output unit configured to generate the additional output in response to the N pull-up control signals and the N pull-down control signals. 제 21 항에 있어서, 상기 구동 제어 신호 발생부는 N개의 구동 제어 신호 발 생기를 포함하고, 상기 각각의 구동 제어 신호 발생기는,22. The apparatus of claim 21, wherein the drive control signal generator comprises N drive control signal generators, wherein each of the drive control signal generators comprises: 상기 각각의 동작 전압 검출 신호를 반전하여 출력하는 제 2 인버터; 및A second inverter for inverting and outputting the respective operation voltage detection signals; And 상기 출력 데이터 신호 및 상기 제 2 인버터의 출력 신호를 NAND 연산하여 상기 각각의 풀업 제어 신호를 발생하는 NAND 게이트; 및A NAND gate configured to NAND the output data signal and the output signal of the second inverter to generate the respective pull-up control signals; And 상기 출력 데이터 신호 및 상기 각각의 동작 전압 검출 신호를 NOR 연산하여 상기 각각의 풀다운 제어 신호를 발생하는 NOR 게이트를 포함하는 것을 특징으로 하는 데이터 출력 장치.And a NOR gate configured to NOR the output data signal and the respective operating voltage detection signal to generate the respective pull-down control signals. 제 22 항에 있어서, 상기 부가 출력부는 N개의 부가 드라이버들을 포함하고, 상기 각각의 부가 드라이버는,The method of claim 22, wherein the additional output unit includes N additional drivers, wherein each additional driver includes: 제 1 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 각각의 풀업 제어 신호가 인가되는 게이트를 갖는 제 4 PMOS 트랜지스터; 및A fourth PMOS transistor connected between a first power supply voltage and the output node and having a gate to which the respective pull-up control signal is applied; And 제 2 전원 전압과 상기 출력 노드 사이에 연결되고, 상기 각각의 풀다운 제어 신호가 인가되는 게이트를 갖는 제 5 NMOS 트랜지스터를 포함하고,A fifth NMOS transistor connected between a second power supply voltage and said output node and having a gate to which said respective pull-down control signal is applied, 상기 N개의 부가 드라이버들에 공통 연결된 상기 출력 노드를 통하여 상기 부가 출력을 발생하는 것을 특징으로 하는 데이터 출력 장치.And generate the additional output via the output node commonly connected to the N additional drivers. 제 23 항에 있어서,The method of claim 23, 상기 N개의 제 4 PMOS 트랜지스터들은 상기 출력 데이터 신호가 로우 레벨인 경우에 상기 동작 전압의 범위에 관계없이 모두 턴오프되고,The N fourth PMOS transistors are all turned off regardless of the range of the operating voltage when the output data signal is at a low level, 상기 N개의 제 5 NMOS 트랜지스터들은 상기 출력 데이터 신호가 하이 레벨인 경우에 상기 동작 전압의 범위에 관계없이 모두 턴오프되는 것을 특징으로 하는 데이터 출력 장치.And the N fifth NMOS transistors are all turned off regardless of the range of the operating voltage when the output data signal is at a high level. 제 24 항에 있어서,The method of claim 24, 상기 각각의 제 4 PMOS 트랜지스터들은 상기 출력 데이터 신호가 하이 레벨인 경우에 상기 동작 전압의 범위에 따라 각각 선택적으로 턴온되고,Each of the fourth PMOS transistors is selectively turned on according to the range of the operating voltage when the output data signal is at a high level, 상기 각각의 제 5 NMOS 트랜지스터들은 상기 출력 데이터 신호가 로우 레벨인 경우에 상기 동작 전압의 범위에 따라 각각 선택적으로 턴온되는 것을 특징으로 하는 데이터 출력 장치.And each of the fifth NMOS transistors is selectively turned on according to the range of the operating voltage when the output data signal is at a low level. 데이터 출력 장치의 동작 전압 및 기준 전압 중 적어도 하나를 상이한 N개(N은 자연수)의 비율들에 의해 분압하여 N개의 동작 분압들 및 N개의 기준 분압들을 제공하는 단계;Dividing at least one of an operating voltage and a reference voltage of the data output device by different N ratios (N is a natural number) to provide N operating partial pressures and N reference partial voltages; 상기 N개의 동작 분압들 및 상기 N개의 기준 분압들을 각각 비교하여 N개의 동작 전압 검출 신호들을 발생하는 단계; 및Generating N operating voltage detection signals by comparing the N operating partial pressures and the N reference partial voltages, respectively; And 상기 N개의 동작 전압 검출 신호들 및 출력 데이터 신호에 응답하여 상기 동작 전압의 범위에 상응하는 강도의 출력을 발생하는 단계를 포함하는 것을 특징으로 하는 데이터 출력 강도 제어 방법.And generating an output having an intensity corresponding to the range of the operating voltage in response to the N operating voltage detection signals and the output data signal. 제 26 항에 있어서, 상기 N개의 동작 분압들 및 N개의 기준 분압들을 제공하는 단계는,27. The method of claim 26, wherein providing the N operating partial pressures and the N reference partial pressures are: 상기 동작 전압을 각각의 동작 비율로 분압하여 N개의 동작 분압들을 제공하는 단계; 및Dividing the operating voltage at each operating ratio to provide N operating partial pressures; And 상기 기준 전압을 각각의 기준 비율로 분압하여 N개의 기준 분압들을 제공하는 단계를 포함하는 것을 특징으로 하는 데이터 출력 강도 제어 방법.And dividing the reference voltage at each reference ratio to provide N reference voltages. 제 27 항에 있어서, 상기 N개의 동작 분압들은 모두 동일하며, 상기 N개의 기준 분압들은 모두 상이한 것을 특징으로 하는 데이터 출력 강도 제어 방법.28. The method of claim 27, wherein the N operating partial pressures are all the same and the N reference partial pressures are all different. 제 27 항에 있어서, 상기 N개의 동작 분압을 제공하는 단계 및 N개의 동작 분압을 제공하는 단계 중 적어도 하나는, 복수의 저항들의 비율들을 상이하게 하여 상기 N개의 동작 비율들 및 상기 N개의 기준 비율들 중 적어도 하나를 조절하는 단계를 포함하는 것을 특징으로 하는 데이터 출력 강도 제어 방법.28. The method of claim 27, wherein at least one of providing the N operating partial pressures and providing the N operating partial pressures differs from the ratio of a plurality of resistors such that the N operating ratios and the N reference ratios. Adjusting at least one of the data output strength.
KR1020060009243A 2006-01-31 2006-01-31 Data output device and method of controlling a data output strength KR20070078869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060009243A KR20070078869A (en) 2006-01-31 2006-01-31 Data output device and method of controlling a data output strength

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060009243A KR20070078869A (en) 2006-01-31 2006-01-31 Data output device and method of controlling a data output strength

Publications (1)

Publication Number Publication Date
KR20070078869A true KR20070078869A (en) 2007-08-03

Family

ID=38599683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060009243A KR20070078869A (en) 2006-01-31 2006-01-31 Data output device and method of controlling a data output strength

Country Status (1)

Country Link
KR (1) KR20070078869A (en)

Similar Documents

Publication Publication Date Title
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
US7579821B2 (en) Voltage generator
US20090058483A1 (en) Duty cycle correcting circuit and method
US8299831B2 (en) Semiconductor device
US7750703B2 (en) Duty cycle correcting circuit
US6791894B2 (en) DRAM power-source controller that reduces current consumption during standby
US5760614A (en) Potential detecting circuit and semiconductor integrated circuit
JP2008283850A (en) Power supply circuit and power supply control method
US10018680B2 (en) Semiconductor device, battery monitoring system, and method for activating semiconductor device
KR102571572B1 (en) Semiconductor device and semiconductor system for detecting voltage-drop level
WO2018055666A1 (en) Interface circuit
KR20040084473A (en) Apparatus for detecting power up
KR100950579B1 (en) Power-up generator in semiconductor integrated circuit
US8836370B2 (en) Semiconductor apparatus
US7881128B2 (en) Negative word line voltage generator for semiconductor memory device
JP2006146868A (en) Internal voltage generator for semiconductor device
KR100904426B1 (en) Circuit of internal voltage generation
KR100847765B1 (en) Delay circuit
US6650152B2 (en) Intermediate voltage control circuit having reduced power consumption
KR20070078869A (en) Data output device and method of controlling a data output strength
KR20140002915A (en) Power supply circuit
JP6530226B2 (en) Voltage regulator, semiconductor device, and voltage generation method of voltage regulator
KR100464435B1 (en) Half Voltage generator of low power consumption
JP7395390B2 (en) semiconductor equipment
JP4724486B2 (en) Driving power circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination