KR20070076954A

KR20070076954A - 디지털 방송 시스템 및 처리 방법

Info

Publication number: KR20070076954A
Application number: KR1020060006517A
Authority: KR
Inventors: 이형곤; 최인환; 강경원
Original assignee: 엘지전자 주식회사
Priority date: 2006-01-20
Filing date: 2006-01-20
Publication date: 2007-07-25
Also published as: USRE47611E1; US20070171941A1; US20110170618A1; KR101208509B1; US20120027102A1; USRE46194E1; US8014459B2; US7936837B2; USRE45736E1; US8149941B2

Abstract

본 발명은 디지털 방송 시스템과 관련된 것으로서, 특히 본 발명은 인핸스드 데이터가 전송되는 데이터 영역의 특정 위치에 송/수신측에서 알고 있는 기 정의된 기지 데이터를 삽입하여 전송하고, 수신측에서는 상기 기지 데이터를 복조나 등화 과정에 이용함으로써, 채널 변화가 심하거나 노이즈에 약한 환경에서 수신 성능을 향상시킬 수 있다. 또한 본 발명은 기지 데이터 열의 시작 부분에서 트렐리스 부호기의 메모리를 초기화시키고, 이러한 특성을 이용하여 송신측에서 인핸스드 데이터에 대해 블록 코딩 방식을 적용하여 추가의 부호화를 수행함으로써, 부호화 성능을 높일 수 있다.

기지 데이터, 인핸스드 데이터, 추가의 부호화

Description

디지털 방송 시스템 및 처리 방법{Digital broadcasting system and processing method}

도 1은 본 발명의 일 실시예에 따른 디지털 방송 송신 시스템의 구성 블록도

도 2는 도 1의 트렐리스 부호화부의 일 실시예를 보인 구성 블록도

도 3은 도 1의 데이터 인터리버의 구조의 일 실시예를 보인 구성 블록도

도 4는 VSB 프레임에서 데이터 인터리버의 출력 순서의 예를 보인 도면

도 5의 (a),(b)는 본 발명의 기지 데이터 삽입에 따른 데이터 인터리버 전후단의 데이터 구성 예를 보인 도면

도 6a, 도 6b는 본 발명의 E-VSB 인핸스드 부호기의 실시예들을 보인 구성 블록도

도 7a, 도 7b는 본 발명의 E-VSB 인핸스드 부호기의 다른 실시예들을 보인 구성 블록도

도 8은 본 발명에 따른 디지털 방송 수신 시스템의 일 실시예를 보인 전체 구성 블록도

도면의 주요부분에 대한 부호의 설명

101 : E-VSB 전처리부 102 : E-VSB 패킷 포맷터

103 : 패킷 다중화기 104 : 데이터 랜더마이저

105 : 스케쥴러 110 : E-VSB 후처리부

111,121 : RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부

112,122 : 데이터 인터리버 113 : E-VSB 인핸스드 부호기

114 : 데이터 디인터리버 115 : RS 바이트 제거기

123 : 트렐리스 부호화부 130 : 호환성 처리부

140 : 프레임 다중화기 150 : 송신부

본 발명은 디지털 통신 시스템에 관한 것으로, 특히 VSB(Vestigial Side Band) 방식으로 변조하여 이를 송신하고 수신하는 디지털 방송 시스템, 및 처리 방법에 관한 것이다.

북미 및 국내에서 디지털 방송 표준으로 채택된 8T-VSB 전송방식은 MPEG 영상/음향 데이터의 전송을 위해 개발된 시스템이다. 그러나 요즈음 디지털 신호처리 기술이 급속도로 발전하고, 인터넷이 널리 사용됨에 따라서 디지털 가전과 컴퓨터 및 인터넷 등이 하나의 큰 틀에 통합되어 가는 추세이다. 따라서 사용자의 다양한 요구를 충족시키기 위해서는 디지털 방송 채널을 통하여 영상/음향 데이터에 더하여 각종 부가 데이터를 전송할 수 있는 시스템의 개발이 필요하다.

부가 데이터 방송의 일부 이용자는 간단한 형태의 실내 안테나가 부착된 PC 카드 혹은 포터블 기기를 이용하여 부가데이터방송을 사용할 것으로 예측되는데, 실내에서는 벽에 의한 차단과 근접 이동체의 영향으로 신호 세기가 크게 감소하고 반사파로 인한 고스트와 잡음의 영향으로 방송 수신 성능이 떨어지는 경우가 발생할 수 있다. 그런데 일반적인 영상/음향데이터와는 달리 부가 데이터 전송의 경우에는 보다 낮은 오류율을 가져야 한다. 영상/음향 데이터의 경우에는 사람의 눈과 귀가 감지하지 못하는 정도의 오류는 문제가 되지 않는 반면에, 부가데이터(예: 프로그램 실행 파일, 주식 정보 등)의 경우에는 한 비트의 오류가 발생해도 심각한 문제를 일으킬 수 있다. 따라서 채널에서 발생하는 고스트와 잡음에 더 강한 시스템의 개발이 필요하다.

부가 데이터의 전송은 통상 MPEG 영상/음향과 동일한 채널을 통해 시분할 방식으로 이루어 질 것이다. 그런데 디지털 방송이 시작된 이후로 시장에는 이미 MPEG 영상/음향만 수신하는 ATSC VSB 디지털 방송 수신기가 널리 보급되어 있는 상황이다. 따라서 MPEG 영상/음향과 동일한 채널로 전송되는 부가 데이터가 기존에 시장에 보급된 기존 ATSC VSB 전용 수신기에 아무런 영향을 주지 않아야 한다. 이와 같은 상황을 ATSC VSB 호환으로 정의하며, 부가데이터 방송 시스템은 ATSC VSB 시스템과 호환 가능한 시스템이어야 할 것이다. 상기 부가 데이터를 인핸스드 데이터 또는 E-VSB 데이터라 하기도 한다.

또한 열악한 채널환경에서는 기존의 ATSC VSB 수신 시스템의 수신성능이 떨어질 수 있다. 특히 휴대용 및 이동수신기의 경우에는 채널변화 및 노이즈에 대한 강건성이 더욱 요구된다.

따라서 본 발명의 목적은 부가 데이터 전송에 적합하고 노이즈에 강한 새로운 디지털 방송 시스템을 제공하는데 있다.

본 발명의 다른 목적은 송/수신측에서 알고 있는 기지 데이터(Known data)를 데이터 구간의 소정 영역에 삽입하여 전송함으로써, 수신 성능을 향상시키는 디지털 방송 시스템 및 처리 방법을 제공하는데 있다.

본 발명의 또 다른 목적은 인핸스드 데이터에 대해 추가의 블록 부호화/복호화를 수행함으로써, 송/수신 성능을 향상시키는 디지털 방송 시스템 및 처리 방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 디지털 방송 처리 방법은,

(a) 인핸스드 데이터와 기지 데이터 중 적어도 하나를 포함하여 인핸스드 데이터 패킷을 구성하고 메인 데이터 패킷과 다중화하는 단계;

(b) 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 인핸스드 데이터 패킷 내 기지 데이터 열의 시작 부분에 후단의 트렐리스 부호기의 메모리 초기화를 위한 기지 데이터 위치를 결정하는 단계;

(c) 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 초기화를 위한 기지 데이터보다 나중에 출력되도록 다수개의 RS 패리티 위치 홀더를 상기 인핸스드 데이터 패킷에 삽입하여 데이터 인터리빙을 수행하는 단계;

(d) 상기 데이터 인터리빙되어 출력되는 인핸스드 데이터 패킷 내 인핸스드 데이터에 대해서만 블록 코딩 방식으로 추가의 부호화를 수행하고, 나머지 데이터 에 대해서는 추가의 부호화를 수행하지 않고 출력하는 단계; 및

(e) 상기 (d) 단계에서 출력되는 데이터에 트렐리스 부호화하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

상기 (e) 단계는 입력되는 인핸스드 데이터 패킷에 대해서 다수개의 비체계적 RS 패리티 또는 RS 패리티 위치 홀더를 삽입한 후 데이터 인터리빙을 수행하는 단계; 상기 데이터 인터리빙되어 출력되는 데이터가 기지 데이터이고, 연속되는 기지 데이터열의 처음이면 메모리 초기화를 수행한 후 트렐리스 부호화하여 출력하는 단계; 및 상기 데이터 인터리빙 전의 인핸스드 데이터 패킷 내 데이터와 트렐리스 부호기의 메모리 초기화를 위한 데이터를 이용하여 비체계적 RS 패리티를 계산한 후 상기 비체계적 RS 패리티 또는 RS 패리티 위치 홀더를 치환하여 트렐리스 부호화를 수행하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

본 발명에 따른 디지털 방송 송신 시스템은, 인핸스드 데이터와 기지 데이터 중 적어도 하나를 포함하여 인핸스드 데이터 패킷을 구성하고, 상기 인핸스드 데이터 패킷을 메인 데이터 패킷과 다중화하여 출력하는 E-VSB 패킷 포맷터 및 다중화기; 상기 E-VSB 패킷 포맷터 및 다중화기에서 출력되는 인핸스드 데이터 패킷에 다수개의 RS 패리티 위치 홀더를 삽입하여 데이터 인터리빙을 수행하는 RS 패리티 위치 홀더 삽입 및 인터리빙부; 및 상기 데이터 인터리빙된 데이터가 인핸스드 데이터인 경우에만 블록 코딩 방식으로 추가의 부호화를 수행한 후, 데이터 디인터리빙과 RS 패리티 위치 홀더 제거를 수행하는 E-VSB 인핸스드 부호화부를 포함하여 구성되는 것을 특징으로 한다.

상기 디지털 방송 송신 시스템은, 상기 E-VSB 인핸스드 부호화부의 출력에 대해 다수개의 비체계적 RS 패리티 또는 RS 패리티 위치 홀더를 삽입하여 데이터 인터리빙을 수행한 후 트렐리스 부호화를 위해 출력하는 비체계적 RS 패리티 위치 홀더 삽입부 및 데이터 인터리버; 상기 데이터 인터리버의 출력 데이터가 기지 데이터이고, 연속되는 기지 데이터열의 처음이면 메모리 초기화를 수행한 후 트렐리스 부호화하여 출력하는 초기화가 가능한 트렐리스 부호화부; 상기 비체계적 RS 패리티 위치 홀더 삽입부의 출력과 상기 트렐리스 부호화부의 출력으로부터 비체계적 RS 패리티를 다시 계산하여 상기 트렐리스 부호화부로 입력되는 비체계적 RS 패리티 또는 RS 패리티 위치 홀더와 치환되도록 출력하는 호환성 처리부; 및 상기 트렐리스 부호화부의 출력에 동기 심볼을 삽입한 후 변조 과정을 거쳐 전송하는 송신부를 더 포함하여 구성되는 것을 특징으로 한다.

상기 E-VSB 패킷 포맷터 및 다중화기는 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 인핸스드 데이터 패킷 내 기지 데이터 열의 시작 부분에 후단의 트렐리스 부호기의 메모리 초기화를 위한 기지 데이터 위치를 결정하고, 상기 RS 패리티 위치 홀더 삽입 및 인터리빙부는 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 초기화를 위한 기지 데이터보다 나중에 출력되도록 상기 인핸스드 데이터 패킷에 다수개의 RS 패리티 위치 홀더를 삽입하여 데이터 인터리빙을 수행하는 것을 특징으로 한다.

상기 E-VSB 인핸스드 부호화부는 입력되는 인핸스드 데이터 바이트를 비트로 변환한 후 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대 해서만 미리 결정된 블록 크기로 U/C 부호화하여 바이트 단위로 출력하는 U/C 부호화부; 입력되는 메인 데이터를 일정 시간 지연시켜 출력하는 버퍼; 상기 U/C 부호화부의 출력 데이터와 버퍼의 출력 데이터 중 하나를 선택 출력하는 다중화기를 포함하여 구성되는 것을 특징으로 한다.

상기 E-VSB 인핸스드 부호화부는 입력되는 인핸스드 데이터를 N개의 단위로 구분하여 기 정해진 순서로 분배하는 N-way 인터리버; 상기 N-way 인터리버에서 분배된 심볼을 입력받아 비트로 변환한 후, 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대해서만 미리 결정된

로 U/C 부호화하여 심볼 단위로 출력하는 인핸스드 부호화부를 N개 병렬로 구비하고; 상기 N개의 인핸스드 부호화부에서 출력되는 심볼들을 상기 N-way 인터리버의 역 과정으로 디인터리빙하여 출력하는 N-way 디인터리버; 입력되는 메인 데이터를 일정 시간 지연시켜 출력하는 버퍼; 및 상기 N-way 디인터리버의 출력 데이터와 버퍼의 출력 데이터 중 하나를 선택 출력하는 다중화기를 포함하여 구성되는 것을 특징으로 한다.

본 발명에 따른 디지털 방송 수신 시스템은, 디지털 방송 송신 시스템에서 전송되는 신호를 튜닝을 통해 수신하고, 수신된 신호에 기지 데이터 정보를 적용하여 복조 및 채널 등화를 수행하는 복조 및 등화부; 상기 채널 등화된 인핸스드 데이터에 기지 데이터 정보를 사용하여 소프트 판정 복호 및 블록 코딩 방식의 복호화를 수행하는 인핸스드 복호기; 및 상기 복조 전 또는 복조된 신호로부터 송신측에서 삽입한 기지 데이터 정보를 검출하여 복조 및 등화부와 인핸스드 복호기로 출 력하는 기지 데이터 검출 및 발생부를 포함하여 구성되는 것을 특징으로 한다.

본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.

이하 상기의 목적을 구체적으로 실현할 수 있는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이때 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.

본 발명은 정보를 갖고 있는 인핸스드 데이터와 송/수신측에서 알고 있는 기지(known) 데이터를 다중화하여 전송함으로써, 수신기의 수신 성능을 향상시키기 위한 것이다.

특히 본 발명은 기지 데이터 열의 시작 부분에서 트렐리스 부호기의 메모리를 초기화시키고, 이러한 특성을 이용하여 송/수신측에서 인핸스드 데이터에 대해 블록 코딩 방식을 적용하여 추가의 부호화/복호화를 수행하기 위한 것이다.

도 1은 이러한 본 발명의 일 실시예에 따른 디지털 방송 송신 시스템의 구성 블록도로서, E-VSB 전처리부(101), E-VSB 패킷 포맷터(102), 패킷 다중화기(103), 데이터 랜더마이저(104), 스케쥴러(105), E-VSB 후처리부(110), RS 부호기/비체계적 RS 패리티 위치 홀더 삽입(RS encoder/Non-systematic RS Parity Holder Insertion)부(121), 데이터 인터리버(122), 트렐리스 부호화부(123), 호환성 처리부(130), 프레임 다중화기(140), 및 송신부(150)로 구성된다.

이와 같이 구성된 본 발명에서 메인 데이터는 트랜스포트 패킷 단위로 패킷 다중화기(103)로 출력되고, 인핸스드 데이터는 E-VSB 전처리부(101)로 출력된다. 상기 E-VSB 전처리부(101)는 인핸스드 데이터에 대해 추가의 에러 정정 부호화, 인터리빙, 널 데이터 삽입 등과 같은 전처리를 수행한 후 E-VSB 패킷 포맷터(102)로 출력한다.

상기 E-VSB 패킷 포맷터(102)는 상기 스케쥴러(105)의 제어에 의해 상기 전처리된 인핸스드 데이터와 기 정의된 기지 데이터(또는 기지 데이터 위치 홀더) 중 적어도 하나를 포함하고 4바이트의 MPEG 헤더를 부가하여 188 바이트 단위의 MPEG 패킷을 구성한 후 패킷 다중화기(103)로 출력한다.

상기 패킷 다중화기(103)는 상기 스케쥴러(105)의 제어에 의해 188바이트 단위의 메인 데이터 패킷과 인핸스드 데이터 패킷을 기 정의된 다중화 방법에 따라 트랜스포트 스트림(Transport Stream ; TS) 패킷 단위로 시분할 다중화하여 출력한다.

즉, 상기 스케줄러(105)는 패킷 다중화기(103)가 메인 데이터 패킷과 인핸스드 데이터 패킷을 다중화할 수 있도록 제어 신호를 발생하여 상기 패킷 다중화기(103)로 출력한다. 그러면 상기 패킷 다중화기(103)는 상기 제어신호를 입력받아 TS 패킷 단위로 메인 데이터 패킷과 인핸스드 데이터 패킷을 다중화하여 출력한다.

상기 패킷 다중화기(103)의 출력은 데이터 랜더마이저(104)로 입력되고, 상기 데이터 랜더마이저(104)는 입력 패킷으로부터 MPEG 동기 바이트를 버리고 나머지 187 바이트를 내부에서 발생시킨 의사랜덤(pseudo random) 바이트를 사용하여 랜덤하게 만든 후 E-VSB 후처리부(110)로 출력한다.

상기 E-VSB 후처리부(110)는 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111), 데이터 인터리버(112), E-VSB 인핸스드 부호기(113), 데이터 디인터리버(114), RS 바이트 제거기(115)를 포함하여 구성된다.

상기 E-VSB 후처리부(110)의 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)는 랜더마이즈된 데이터에 대해 체계적(systematic) RS 부호화 또는, 비체계적 패리티 위치 홀더 삽입(Non-systematic RS parity Holder insertion)을 수행한다.

즉, 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)는 상기 데이터 랜더마이저(104)에서 출력되는 187바이트의 패킷이 메인 데이터 패킷인 경우 기존 ATSC VSB 시스템과 동일하게 체계적 RS 부호화를 수행하여 20바이트의 패리티 바이트를 187바이트의 데이터 뒤에 부가한 후 데이터 인터리버(112)로 출력한다.

한편 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)는 상기 데이터 랜더마이저(104)에서 출력되는 187바이트의 패킷이 인핸스드 데이터 패킷인 경우 후단의 호환성 처리부(130)에서 수행할 비체계적인 RS 부호화를 위해서 패킷 내에 20바이트의 널 데이터로 구성된 RS 패리티 위치 홀더를 삽입하고, 나머지 187개의 바이트 위치에는 상기 인핸스드 데이터 패킷 내 바이트들을 삽입하여 데이터 인터리버(112)로 출력한다.

상기 데이터 인터리버(112)는 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)의 출력에 대해 데이터 인터리빙을 수행하여 E-VSB 인핸스드 부호기 (113)로 출력한다.

상기 E-VSB 인핸스드 부호기(113)는 상기 데이터 인터리버(112)에서 출력되는 인핸스드 데이터에 대해서만 추가의 1/2 부호화를 수행한 후 데이터 디인터리버(114)로 출력하고, 상기 데이터 디인터리버(114)는 상기 데이터 인터리버(112)의 역과정으로 입력 데이터에 대해 데이터 디인터리빙을 수행한 후 RS 바이트 제거기(115)로 출력한다.

상기 데이터 인터리버(112)의 데이터 인터리빙 및 E-VSB 인핸스드 부호기(113)의 부호화 과정에 대해서는 뒤에서 상세히 설명한다.

상기 RS 바이트 제거기(115)는 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)에서 부가된 20 바이트의 패리티를 제거한다. 이때 입력된 데이터가 메인 데이터 패킷인 경우 207 바이트 중 마지막 20바이트를 제거하고, 인핸스드 데이터 패킷인 경우 207 바이트 중 비체계적인 RS 부호화를 수행하기 위해 삽입된 20바이트의 패리티 위치 홀더들을 제거한다. 이것은 인핸스드 데이터의 경우 E-VSB 인핸스드 부호기(113)에 의해 원래의 데이터가 변경되었으므로 다시 패리티를 계산하기 위해서이다.

상기 RS 바이트 제거기(115)의 출력은 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)로 입력된다. 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)는 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)에서와 마찬가지로, RS 바이트 제거기(115)에서 출력되는 187바이트의 패킷이 메인 데이터 패킷인 경우 기존 ATSC VSB 시스템과 동일하게 체계적 RS 부호화를 수행하여 20바이 트의 패리티 바이트를 187바이트의 데이터 뒤에 부가한다.

또한 인핸스드 데이터 패킷인 경우 후단의 호환성 처리부(130)에서 수행할 비체계적인 RS 부호화를 위해서 패킷 내에 20개의 패리티 바이트 위치를 정한 후 정해진 패리티 바이트 위치에는 비체계적 RS 부호화를 수행하여 얻은 패리티를 삽입할 수도 있고, 널 바이트를 패리티 대신 삽입할 수도 있다. 그리고 나머지 187개의 바이트 위치에는 상기 인핸스드 데이터 패킷 내 바이트들을 순차적으로 삽입한다. 상기 널 바이트는 임의의 값으로 할 수 있으며, 상기 널 바이트는 호환성 처리부(130)의 비체계적 RS 부호기(133)에서 계산한 패리티 값으로 치환된다.

따라서 상기 널 바이트의 역할은 비체계적 RS 부호의 패리티 바이트의 위치를 확보하는 것이다. 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)의 출력은 데이터 인터리버(122)로 출력된다. 또한 인핸스드 데이터 패킷의 경우 패리티를 다시 계산하기 위해 호환성 처리부(130)로도 입력된다.

상기 데이터 인터리버(122)는 입력 데이터에 대해 인터리빙을 수행하는데, 상기 데이터 인터리버(112)와 같은 인터리빙 규칙이 적용된다.

도 3은 상기 데이터 인터리버(122 또는 112)의 일 실시예를 보인 도면으로서, 브랜치 갯수가 52이고, 단위 메모리 바이트 수 M=4인 길쌈 인터리버의 예를 보이고 있다.

상기 데이터 인터리버는 일 예로 먼저, 첫번째 바이트가 입력되면 제1 브랜치를 통하여 바로 출력이 되고, 두번째 바이트는 제2 브랜치를 통하여 입력되고, 이것에 의해 52*4 바이트 이전의 값이 출력된다.

도 4는 도 3의 데이터 인터리버의 입력과 출력 순서의 예를 프레임 상에서 보인 것이다. 데이터 입력은 세그먼트 단위로 위에서 아래로 순차적으로 입력되며, 세그먼트 내의 바이트는 왼쪽에서 오른쪽으로 순차적으로 입력된다. 도면 위의 숫자는 데이터 인터리버의 출력 순서를 나타낸 것이다. 상기 데이터 인터리버는 52 세그먼트 단위로 동작하고 있다.

상기 데이터 인터리버(122)의 출력은 트렐리스 부호화부(123)로 입력되고, 상기 트렐리스 부호화부(123)는 입력 2비트를 3비트로 부호화하여 출력한다. 상기 트렐리스 부호화부(123)의 출력은 프레임 다중화기(140)로 입력되고, 상기 프레임 다중화기(140)는 트렐리스 부호화부(123)의 출력에 필드 동기와 세그먼트 동기를 삽입하여 송신부(150)로 출력한다. 상기 송신부(150)는 파일롯 삽입부(151), VSB 변조기(152), 및 RF 컨버터(153)를 포함하여 구성되며, 기존의 VSB 송신기에서의 역할과 동일하므로 상세 설명을 생략한다.

이때 상기 트렐리스 부호화부(123)의 출력 데이터를 송/수신측에서 정의한 기지 데이터로 하기 위해 인핸스드 데이터 패킷에 삽입된 기지 데이터에 대해서 먼저 트렐리스 부호화부(123) 내의 메모리의 초기화가 필요하다. 상기 초기화를 위해서 트렐리스 부호화부(123)의 입력을 치환하는 것이 필요하고 이에 맞게 바뀐 데이터에 의해 영향을 받는 RS 패리티를 다시 계산하여 원래의 패리티 데이터와 치환하는 것이 필요하다. 이 과정을 호환성 처리부(130)에서 수행한다.

도 2는 초기화 가능한 트렐리스 부호화부(123)의 상세 블록도의 일 실시예를 보이고 있다.

상기 초기화 가능한 트렐리스 부호화부(123)는 바이트-심볼 변환기(201), 트렐리스 부호기(202)의 입력을 선택하는 다중화기(202), 트렐리스 부호기(203), 및 트렐리스 부호기를 초기화하기 위한 초기화 제어부(204)로 구성된다.

이와 같이 구성된 도 2에서, 상기 초기화가 가능한 트렐리스 부호화부의 바이트-심볼 변환기(201)는 데이터 인터리빙된 데이터를 바이트 단위로 입력받아 심볼 단위로 변환하고 12-way 인터리빙을 수행하여 다중화기(202)로 출력한다.

일반적인 경우에 상기 바이트-심볼 변환기(201)의 출력은 다중화기(202)에서 선택되어 그대로 트렐리스 부호기(203)로 출력된다. 그러나 인터리빙된 데이터가 기지 데이터이고, 상기 기지 데이터가 연속적으로 입력되는 기지 데이터열의 처음이면 트렐리스 부호기(203)의 초기화가 필요하다. 이것은 트렐리스 부호기(203)는 메모리가 있고 현재 출력이 현재 뿐 아니라 과거의 입력에도 영향을 받기 때문에 어느 시점에서 정해진 신호를 출력하기 위해서는 현재 트렐리스 부호기(203) 내의 메모리를 일정한 값으로 초기화하는 과정이 필요하기 때문이다.

상기 트렐리스 부호기(203)의 메모리 초기화가 필요한 경우 상기 기지 데이터의 일부가 초기화 데이터로 치환되어 상기 트렐리스 부호기(203)로 출력되어야 한다. 그러면 상기 트렐리스 부호기(203) 내의 메모리가 상기 초기화 데이터에 의해 정해진 값으로 초기화되고, 그 시점 이후의 상기 트렐리스 부호기(203)의 출력은 송/수신측에서 원하는 형태의 부호화된 기지 데이터가 될 수 있다.

상기 트렐리스 부호기(203)를 초기화하기 위한 초기화 제어부(204)는 상기 트렐리스 부호기(203) 내의 메모리의 값을 입력받아 트렐리스 부호기(203)로 입력 할 초기화 데이터를 생성하여 다중화기(202)와 호환성 처리부(130)로 출력한다.

즉, 상기 트렐리스 부호기(203)는 한 심볼을 구성하는 2비트 중 상위 비트는 하나의 메모리를 이용하여 1개의 비트로 코딩하여 출력하고, 하위 비트는 두 개의 메모리를 이용하여 2개의 비트로 코딩하여 출력한다. 이때 입력 데이터가 기지 데이터이고, 상기 기지 데이터가 연속적으로 입력되는 기지 데이터열의 처음이면, 트렐리스 부호화 후 원하는 기지 데이터로 출력하기 위해서 상기 메모리들을 초기화시켜야 한다. 따라서 상기 초기화 제어부(204)는 트렐리스 부호기(203) 내의 메모리 초기화가 필요한 경우 상기 메모리의 현재 상태 및 원하는 초기화 상태에 따라 초기화 데이터를 생성하여 상기 다중화기(202)로 출력하는 것이다.

상기 초기화 데이터는 4비트 즉, 두 심볼로 이루어진다. 이때 상기 트렐리스 부호기(203)는 12개로 구성되며, 다중화기(202)에서 출력되는 12개의 바이트는 순차적으로 각 트렐리스 부호기(203)로 입력된다. 여기서 각 바이트의 초기 4비트 즉, 2 심볼이 초기화 데이터가 될 수 있다. 즉, 상기 초기화 제어부(204)는 기지 데이터 심볼의 열이 시작되는 처음 두 심볼 구간에 트렐리스 부호기(203)의 메모리를 초기화하는 초기화 데이터를 생성하여 다중화기(202)와 호환성 처리부(130)로 출력한다.

상기 호환성 처리부(130)는 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)의 출력과 트렐리스 부호화부(123)의 초기화 제어부(204)의 출력을 입력받아 비체계적인 20바이트의 패리티를 생성한 후 상기 트렐리스 부호화부(123)의 다중화기(202)로 출력한다.

즉, 상기 데이터 인터리버(122)에서 인터리빙된 데이터가 아닌 새로운 데이터에 의해 상기 트렐리스 부호화부(123)의 메모리에 대한 초기화가 이루어지므로, RS 패리티를 다시 생성하여 원래의 패리티 데이터와 치환하여야 하는데, 이를 상기 호환성 처리부(130)에서 수행한다.

상기 호환성 처리부(130)는 패킷 버퍼(131), 심볼-바이트 변환기(132), 비체계적 RS 부호기(133), 및 바이트-심볼 변환기(134)를 포함하여 구성된다.

즉, 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)의 출력은 데이터 인터리버(122)와 호환성 처리부(130)의 패킷 버퍼(131)로 입력되고, 상기 트렐리스 부호화부(123)의 초기화 제어부(204)의 초기화 데이터는 상기 트렐리스 부호화부(123)의 다중화기(202)와 상기 호환성 처리부(130)의 심볼-바이트 변환기(132)로 입력된다.

이때 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)의 입력과 출력이 바이트 단위이므로, 상기 심볼-바이트 변환기(132)는 심볼 단위의 초기화 데이터를 바이트 단위로 변환하여 패킷 버퍼(131)로 출력한다.

상기 패킷 버퍼(131)는 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)의 바이트 출력과 심볼-바이트 변환기(132)의 바이트 출력을 입력받아 일시 저장한 후 비체계적 RS 부호기(133)로 출력한다. 상기 비체계적 RS 부호기(133)는 상기 패킷 버퍼(131)의 바이트 출력을 입력받아 비체계적인 20바이트의 패리티를 생성한 후 바이트-심볼 변환기(134)를 통해 심볼 단위로 트렐리스 부호화부(123)의 다중화기(202)로 출력한다.

상기 다중화기(202)는 인터리빙된 후 심볼로 변환되어 입력되는 데이터가 기지 데이터열의 처음인 경우 입력 심볼 대신 상기 초기화 제어부(204)의 초기화 심볼을 선택하여 출력하고, RS 패리티 또는 패리티 위치 홀더인 경우 입력 심볼 대신 호환성 처리부(130)의 심볼-바이트 변환기(134)의 출력 심볼을 선택하며, 그 이외의 경우 인터리빙된 후 심볼로 변환되어 입력되는 데이터를 선택하여 트렐리스 부호기(203)로 출력한다. 즉, 기지 데이터열의 처음 두 심볼 위치에서는 초기화 심볼로 치환되어 트렐리스 부호기(203)로 입력되고, 각 패킷 내 패리티 위치에서는 상기 호환성 처리부(130)에서 재계산된 패리티 심볼로 치환되어 트렐리스 부호기(203)로 입력된다. 특히 본 발명은 상기 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(121)에서 인핸스드 데이터 패킷에 대해서 비체계적 RS 패리티를 삽입하지 않고 널 바이트를 삽입한 경우에는 트렐리스 부호기의 초기화와 상관없이 상기 호환성 처리부(130)에서 인핸스트 데이터 패킷의 비체계적 RS 패리티를 계산하여 치환한다.

상기 트렐리스 부호기(203)는 상기 다중화기(202)에서 출력되는 데이터에 대해 심볼 단위로 트렐리스 부호화하여 프레임 다중화기(140)로 출력하고, 또한 트렐리스 부호기 내의 메모리의 상태를 초기화 제어부(204)로 출력한다.

기지 데이터 삽입과 비체계적인 RS 패리티 위치

다음은 본 발명에 따른 기지 데이터 삽입과 비체계적 RS 패리티 위치의 설정에 대하여 상세히 설명한다.

도 5는 기지 데이터 삽입에 따른 상기 데이터 인터리버의 입출력단에서 데이터 구성의 한 예를 보인다. 도 5의 (a)에서는 데이터 인터리버의 입력단에서 데이터 구성의 예를 보이고, 도 5의 (a)와 같이 데이터 인터리버에 입력될 때 그 출력의 구성을 도 5의 (b)에서 보인다.

즉, 수신기에서 데이터는 데이터 인터리버 출력단의 순서대로 수신되고, 시간적으로 연속적인 기지 데이터를 수신하기 위해서는 도 4의 번호 매김 순서에 상응하여 연속적으로 기지 데이터를 삽입하여야 한다. 도 5의 (b)의 예와 같이 수신기에서 수신하는 하나의 데이터 세그먼트가 모두 기지 데이터가 되기 위해서는 도 5의 (a)에서 같이 하나의 데이터 세그먼트를 52 바이트로 나누어 매 52 바이트 단위에서 같은 위치에 기지 데이터를 삽입하면 되고, 이때 기지 데이터 열의 시작 부분에서 초기화 바이트가 필요하다. 따라서 데이터 세그먼트 내 기지 데이터의 위치가 결정되면 데이터 인터리버 출력단에서 볼 때 일반 데이터가 끝나고 기지 데이터가 시작하는 위치가 초기화 바이트의 위치로 정해진다. 상기 기지 데이터와 초기화 바이트의 위치가 결정되면 비체계적 RS 패리티 바이트의 위치를 정할 수 있는데, 이는 데이터 인터리버 출력에서 볼 때 패리티 바이트들이 초기화 바이트들보다 뒤에 출력되도록 위치시키면 된다. 즉, 하나의 세그먼트에서 볼 때 도 4에서 표기한 번호가 작은 순서가 먼저 데이터 인터리버에서 출력되므로 초기화 바이트들의 순서 번호보다 나중 번호에 RS 패리티를 위치시키도록 하면 된다.

상기 기지 데이터를 넣는 방법의 한 예로, 도 5의 (b)의 데이터 인터리버 후단에서 볼 때 첫번째 세그먼트에서 MPEG 헤더 이후에 기지 데이터를 삽입하고 세그 먼트 끝까지 기지 데이터가 오도록 한다면 두번째 세그먼트의 MPEG 헤더 바이트들은 인핸스드 데이터 패킷을 위한 정해진 값을 가지므로 상기 MPEG 헤더 바이트 역시 기지 데이터의 연속으로 사용할 수 있다.

이와 같이 본 발명에서는 기지 데이터 열이 시작될 때 트렐리스 부호기의 메모리를 정해진 상태로 초기화하기 위해 데이터를 치환하는 것이 특징이다. 그리고 치환된 데이터에 의해 기존 수신기와 호환성을 유지하기 위해 또한, 기존의 체계적 RS 패리티 영역에 기지 데이터를 삽입하기 위해 인핸스드 데이터 패킷에 대해 비체계적 RS 부호화를 수행하도록 하는 것이 특징이다.

E-VSB 인핸스드 부호화기

한편 상기 E-VSB 인핸스드 부호기(113)는 인핸스드 데이터에 대해서만 추가적인 부호화를 수행하여 출력한다. 즉 상기 E-VSB 인핸스드 부호기(113)는 상기 데이터 인터리버(112)의 출력이 메인 데이터인 경우와 E-VSB 패킷 포맷터(102)에서 부가된 MPEG 헤더 바이트나 RS 부호기/비체계적 RS 패리티 위치 홀더 삽입부(111)에서 인핸스드 데이터 패킷에 부가된 RS 패리티 또는 RS 패리티 위치 바이트에 대해서도 데이터의 변경 없이 그대로 출력되도록 한다.

또한 기지 데이터도 추가의 부호화 과정없이 출력되는 것은 메인 데이터나 마찬가지인데, 처리 방법이 다를 수가 있다.

일 예로, E-VSB 패킷 포맷터(102)에서 기지 데이터 위치 홀더를 삽입하고, 상기 E-VSB 인핸스드 부호기(113)에서 상기 기지 데이터 위치 홀더 대신 심볼 영역 에서 생성한 기지 데이터를 출력하는 방법과, 상기 E-VSB 패킷 포맷터(102)에서 기지 데이터를 삽입한 후 상기 E-VSB 인핸스드 부호기(113)에서 데이터 변경없이 그대로 출력하는 방법이 있다.

전자의 방법이 도 6a와 도 7a에 도시되어 있고, 후자의 방법의 도 6b와 도 7b에 도시되어 있다.

먼저 도 6a를 보면, E-VSB 인핸스드 부호기(113)는 역다중화기(610), 버퍼(620), U/C 부호화부(630), 및 다중화기(640)로 구성된다.

상기 U/C 부호화부(630)는 인핸스드 데이터 U비트를 C비트로 부호화하여 출력하는 부호기로서, 일 예로 인핸스드 데이터 1비트를 2비트로 부호화하여 출력한다면 U는 1, C는 2가 된다.

상기 U/C 부호화부(630)는 바이트-비트 변환기(631), U/C 부호기(632), 블록 인터리버(633), 및 비트-바이트 변환기(634)를 포함하여 구성되며, U/C 부호기(632)는 1/2 부호기인 것을 일 실시예로 한다. 본 발명에서는 상기 U/C 부호기(632)와 블록 인터리버(633)(선택적)를 인핸스드 부호기 코아라 한다.

도 7a에서 상기 역다중화기(610)는 입력되는 데이터가 메인 데이터인 경우 버퍼(620)로 출력하고, 인핸스드 데이터인 경우 U/C 부호화부(630)로 출력한다.

상기 버퍼(620)는 일정 시간 동안 메인 데이터를 지연시켜 다중화기(640)로 출력한다. 즉, 상기 역다중화기(610)에 입력된 데이터가 메인 데이터인 경우, 인핸스드 데이터가 추가적인 부호화를 거치는 과정에서 생기는 시점의 차이만큼을 지연시켜서 보상해주기 위해 버퍼(620)가 이용된다. 상기 버퍼(620)에 의해서 시점 차 이가 조절된 메인 데이터는 다중화기(640)를 통해서 데이터 디인터리버(114)로 전달되게 된다.

그리고 기지 데이터의 경우에는 상기 E-VSB 패킷 포맷터(102)에서 기지 데이터 위치 홀더를 삽입하고, 상기 E-VSB 인핸스드 부호화기(113)의 다중화기(640)에서 상기 기지 데이터 위치 홀더 대신에 기지 데이터(training sequence, T)를 선택 출력함으로써, 추가적인 부호화 없이 출력하게 된다.

한편 상기 U/C 부호화부(630)의 바이트-비트 변환기(631)는 인핸스드 데이터 바이트를 비트로 변환하여 1/2 부호기(632)로 출력한다. 상기 1/2 부호기(632)는 입력되는 하나의 비트를 부호화하여 두 개의 비트로 출력한다.

상기 1/2 부호기(632)는 길쌈 부호기나 저밀도 패리티 체크(Low Density Parity Check ; LDPC) 부호기 등의 블록 코드를 사용할 수가 있으며, 구현의 목적에 따라서 블록 인터리버(633)의 사용 유무를 선택적으로 사용할 수가 있다.

일 예로, 상기 E-VSB 전처리부(101)에서 비트 사이에 널 비트를 삽입함에 의해 한 바이트의 인핸스드 데이터를 두 바이트로 확장하였다고 가정하자. 그러면 상기 바이트-비트 변환기(631)는 입력되는 바이트 중에서 E-VSB 전처리부(101)에서 확장해놓은 널 비트는 제거하고 실제 유효한 데이터 비트만 1/2 부호기(632)로 출력한다.

상기 1/2 부호기(632)는 한 비트의 입력을 블록 코딩 방식으로 부호화하여 두 비트로 출력하고, 블록 인터리버(633)는 1/2 부호기(632)의 출력을 받아서 블록 인터리빙을 수행하게 된다.

상기 블록 인터리빙의 적용 방법은 전체적인 시스템 성능과 관련이 되며 랜덤 인터리빙 등의 어떠한 방법이라도 사용이 가능하다.

이때 상기 1/2 부호기(632)에서 블록 단위로 부호화를 수행하고, 블록 인터리버(633)에서 블록 인터리빙을 수행하기 위해서는 블록의 크기를 결정하여야 한다.

본 발명에서는 도 5의 (b)에서와 같은 E-VSB 인핸스드 부호기(113)의 입력 형태에 의해서 블록 크기를 결정할 수가 있다.

도 5의 (b)의 입력 형태를 예를 들어서 블록의 크기를 결정하는 방법을 설명하면 다음과 같다.

도 5의 (b)에는 인터리빙 단위인 52 세그먼트 단위로 보았을 때, 트렐리스 부호기의 메모리를 초기화 해주는 부분이 5개가 있으며, 이 경우 하나의 블록에서 네 개의 블록까지 나눌 수가 있다.

즉, 일 예로 도 5의 (b)에서 블록 코드의 성능에 가장 유리한 블록 크기는 첫번째 트렐리스 초기화부터 다섯번째의 트렐리스 초기화 부분 사이에 있는 인핸스드 데이터의 비트 개수로 정할 수가 있다.

다른 예로, 블록 크기는 첫번째 트렐리스 초기화와 세번째 트렐리스 초기화 사이에 있는 인핸스드 데이터의 비트 개수로 정할 수 있으며, 이 경우 E-VSB 인핸스드 부호기(113)에 의해서 부호화되어야 하는 한 데이터 인터리빙 단위 내 인핸스드 데이터는 두개의 블록으로 나뉘어 부호화된다. 즉, 첫번째 트렐리스 초기화와 세번째 트렐리스 초기화 부분 사이에 있는 인핸스드 데이터는 하나의 블록 크기에 서 부호화되고, 세 번째 트렐리스 초기화와 다섯 번째 초기화 부분 사이에 있는 인핸스드 데이터는 다른 하나의 블록 크기에서 부호화된다.

또 다른 예로, 블록 크기는 첫번째 트렐리스 초기화와 두번째 트렐리스 초기화 부분 사이에 있는 인핸스드 데이터 비트의 개수로 결정할 수 있으며, 이 경우 E-VSB 인핸스드 부호기(113)에 의해서 부호화되어야 하는 한 데이터 인터리빙 단위 내 인핸스드 데이터는 네 개의 블록으로 나뉘어 부호화된다.

상기 블록의 크기 결정에 사용되는 인핸스드 데이터는 E-VSB 인핸스드 부호화기(113)에 의해서 추가로 부호화되어야 할 데이터이며, 기지 데이터와 비체계적 RS 패리티는 제외된다.

이와 같이 블록의 크기는 트렐리스 초기화 부분을 기준으로 설정할 수 있는데, 이렇게 하는 이유는 트렐리스 초기화 이후의 데이터는 초기화 이전의 입력에 영향을 받지 않는 데이터이기 때문이다. 즉, 상기 트렐리스 초기화 부분의 데이터를 기준으로 인핸스드 데이터들이 유한 길이를 가지므로, 구분된 블록의 시작과 끝이 정해지기 때문이다. 따라서 상기 블록 코딩 방식으로 수행되는 인핸스드 데이터의 부호화 성능을 더욱 높일 수 있다.

그리고 상기 비트-바이트 변환기(634)는 상기 블록 인터리버(633)의 출력 비트들을 바이트로 변환하여 다중화기(640)로 출력한다.

상기 다중화기(640)는 입력 데이터가 메인 데이터이면 버퍼(620)에서 출력되는 메인 데이터를 선택하고, 인핸스드 데이터이면 U/C 부호화부(630)에서 부호화되어 출력되는 인핸스드 데이터를 선택하며, 기지 데이터 위치 홀더이면 기지 데이터 (training sequence)를 선택하여 데이터 디인터리버(114)로 출력한다.

도 6b는 도 6a와 거의 유사하며, 차이점은 기지 데이터 처리 부분이다. 즉, 도 6b의 경우, 역다중화기(660)는 입력 데이터가 기지 데이터이면 버퍼(670)로 출력하여 일정 시간 지연시킨 후 다중화기(680)를 통해 데이터 디인터리버(114)로 출력하는 것을 제외하고는 상기된 도 6a와 동일하므로 상세 설명을 생략한다.

이 경우 상기 기지 데이터는 E-VSB 패킷 포맷터(102)에서 인핸스드 데이터 패킷에 이미 삽입되어 입력되었다고 가정한다.

이와 같이 본 발명은 기지 데이터 열의 시작 부분에서 트렐리스 부호기의 메모리를 초기화하고, 이러한 특성을 이용하여 인핸스드 데이터의 추가 부호화를 블록 코딩 방식으로 수행하도록 함으로써, 인핸스드 데이터의 추가 부호화 성능을 높일 수 있다.

도 7a, 도 7b는 E-VSB 인핸스드 부호기(113)의 또 다른 실시예이다.

먼저 도 7a를 보면, E-VSB 인핸스드 부호기(113)는 역다중화기(710), 버퍼(720), N-way 부호화부(730), 및 다중화기(740)로 구성된다.

상기 N-way 부호화부(730)는 N-way 인터리버(731)와 N-way 디인터리버(733) 사이에 N개의 인핸스드 부호화부(7321~732N)가 병렬로 연결된다.

각 인핸스드 부호화부는 심볼-비트 변환기, 인핸스드 부호기 코아(Enhanced Encoder Core), 및 비트-심볼 변환기로 구성된다. 상기 인핸스드 부호기 코아는 U/C 부호기와 블록 인터리버로 구성될 수 있다. 상기 U/C 부호기는 1/2 부호기인 것을 일 실시예로 한다. 상기 1/2 부호기는 길쌈 부호기나 저밀도 패리티 체크(Low Density Parity Check ; LDPC) 부호기 등의 블록 코드를 사용할 수가 있으며, 구현의 목적에 따라서 블록 인터리버의 사용 유무를 선택적으로 사용할 수가 있다.

도 7a를 보면, 상기 역다중화기(710)는 입력되는 데이터가 메인 데이터인 경우 버퍼(720)로 출력하고, 인핸스드 데이터인 경우 N-way 부호화부(730)의 N-way 인터리버(731)로 출력한다.

상기 버퍼(720)는 일정 시간 동안 메인 데이터를 지연시켜 다중화기(740)로 출력한다. 즉, 상기 역다중화기(710)에 입력된 데이터가 메인 데이터인 경우, 인핸스드 데이터가 추가적인 부호화를 거치는 과정에서 생기는 시점의 차이만큼을 지연시켜서 보상해주기 위해 버퍼(720)가 이용된다. 상기 버퍼(720)에 의해서 시점 차이가 조절된 메인 데이터는 다중화기(740)를 통해서 데이터 디인터리버(114)로 전달되게 된다.

그리고 기지 데이터의 경우에는 상기 E-VSB 패킷 포맷터(102)에서 기지 데이터 위치 홀더를 삽입하고, 상기 E-VSB 인핸스드 부호화기(113)의 다중화기(740)에서 상기 기지 데이터 위치 홀더 대신에 기지 데이터(training sequence, T)를 선택 출력함으로써, 추가적인 부호화 없이 출력하게 된다.

한편 N-way 부호화부(730)의 N-way 인터리버(731)는 인핸스드 데이터 바이트를 심볼로 변환하고, 각 심볼을 해당 인핸스드 부호화부에 분배한다. 즉, 상기 역다중화기(710)를 통과한 인핸스드 데이터는 N-way 부호화부(730)의 N-way 인터리버(731)에 의해서 N개의 구분된 심볼 출력을 형성하게 된다.

이때 N개로 구분된 각 심볼의 분배는 상기 N개의 인핸스드 부호화부에 순차 적으로 이루어질 수도 있고, 기 설정된 인터리빙 순서에 의해 비순차적으로 이루어질 수도 있다.

예를 들어, 상기 N이 4라고 가정하자. 그러면 한 바이트는 4개의 심볼로 변환되므로, 4개의 심볼은 순차적으로 4개의 인핸스드 부호화부에 분배될 수도 있고, 기 정해진 인터리빙 순서대로 4개의 인핸스드 부호화부에 분배될 수도 있다. 또는 4개의 바이트 내 같은 위치의 심볼들이 정해진 순서대로 4개의 인핸스드 부호화부에 분배될 수 있다.

상기 각 인핸스드 부호화부는 동일한 구조로 이루어지며, 동일한 동작을 수행한다.

따라서 하나의 인핸스드 부호화부에 대해서 상세히 설명한다. 즉, 상기 인핸스드 부호화부 내 심볼-비트 변환기는 N-way 인터리버(731)에서 분배하는 심볼을 입력받아 비트로 변환하고, 이 중 E-VSB 전처리부(101)에서 널 확장을 통해 삽입하였던 널 비트는 버리고, 유효 데이터 비트만을 인핸스드 부호기 코아로 출력한다.

일 예로, 상기 E-VSB 전처리부(101)에서 비트 사이에 널 비트를 삽입함에 의해 한 바이트의 인핸스드 데이터를 두 바이트로 확장하였다고 가정하자. 그러면 상기 심볼-비트 변환기는 널 비트는 제거하고 실제 유효한 데이터 비트만 출력한다.

상기 인핸스드 부호기 코아 내 1/2 부호기는 한 비트의 입력을 블록 코딩 방식으로 부호화하여 두 비트로 출력하고, 블록 인터리버는 1/2 부호기의 출력을 받아서 블록 인터리빙을 수행하게 된다.

이때 블록 코딩이나 블록 인터리빙을 위한 블록의 크기는 전술한 도 6a, 도 6b에서 정의한 크기를 N-way 인터리빙의 가짓수인 N으로 나누어서 적용을 해야한다. 예를 들어 가장 큰 블록의 크기를 선택하기 위해서는 도 5의 (b)에서 기지 데이터를 만들기 위한 트렐리스 초기화를 해주는 부분 중 첫번째의 초기화부터 마지막 다섯번째의 초기화 부분 사이에 있는 유효한 인핸스드 데이터의 비트 개수를 N으로 나눈 개수로 정할 수가 있다. 전술한 바와 마찬가지로, 이러한 블록의 크기를 갖는 블록 인터리빙은 랜덤 인터리빙 등의 전체적인 시스템 성능과 관련이 되어서 어떠한 방법이라도 사용이 가능하다.

상기 인핸스드 부호기 코아의 출력은 비트-심볼 변환기에서 심볼로 변환이 된 후, N-way 디인터리버(733)로 출력된다. 상기 N-way 디인터리버(733)는 N-way 인터리버(731)의 역과정으로 각 인핸스드 부호화부에서 출력되는 심볼들을 디인터리빙하여 다중화기(740)로 출력한다.

상기 다중화기(740)는 입력 데이터가 메인 데이터이면 버퍼(720)에서 출력되는 메인 데이터를 선택하고, 인핸스드 데이터이면 N-way 부호화부(730)에서 출력되는 인핸스드 데이터를 선택하며, 기지 데이터 위치 홀더이면 기지 데이터(training sequence)를 선택하여 데이터 디인터리버(114)로 출력한다.

도 7b는 도 7a와 거의 유사하며, 차이점은 기지 데이터 처리 부분이다. 즉, 도 7b의 경우, 역다중화기(760)는 입력 데이터가 기지 데이터이면 버퍼(770)로 출력하여 일정 시간 지연시킨 후 다중화기(780)를 통해 데이터 디인터리버(114)로 출력하는 것을 제외하고는 상기된 도 7a와 동일하므로 상세 설명을 생략한다.

도 8은 상기된 도 1과 같은 디지털 방송 송신 시스템에서 전송되는 데이터를 수신하여 복조 및 등화하여 원래 데이터로 복원하는 디지털 방송 수신 시스템의 일 실시예를 보인 구성 블록도이다.

도 8은 튜너(801), 복조부(802), 등화기(803), 기지 데이터 검출 및 발생부(804), 인핸스드 복호기(805), 데이터 디인터리버(806), RS 복호기/비체계적 RS 패리티 제거부(807), 디랜더마이저(808)를 포함하여 구성된다.

또한 상기 디지털 방송 수신 시스템은 메인 데이터 패킷 제거부(809), E-VSB 패킷 디포맷터(810), 및 인핸스드 데이터 처리부(811)를 포함하여 구성된다.

즉, 상기 튜너(801)는 특정 채널의 주파수를 튜닝하여 다운 컨버팅한 후 복조부(802)와 기지 데이터 검출 및 발생부(804)로 출력한다.

상기 복조부(802)는 튜닝된 채널 주파수에 대해 반송파 복구 및 타이밍 복구 등을 수행하여 기저대역 신호로 만든 후 등화기(803)와 기지 데이터 검출 및 발생부(804)로 출력한다.

상기 등화기(803)는 상기 복조된 신호에 포함된 채널 상의 왜곡을 보상한 후 인핸스드 복호기(Enhanced decoder)(805)로 출력한다.

이때 상기 기지 데이터 검출 및 발생부(804)는 상기 복조부(802)의 입/출력 데이터 즉, 복조가 이루어지기 전의 데이터 또는 복조가 이루어진 후의 데이터로부터 송신측에서 삽입한 기지 데이터 위치를 검출하고 그 위치에서 발생시킨 기지 데이터의 심볼열을 복조부(802)와 등화기(803), 그리고 인핸스드 복호기(805)로 출력 한다. 또한 상기 기지 데이터 검출 및 발생부(804)는 상기 인핸스드 복호기(805)에 의해서 추가적인 부호화를 거친 인핸스드 데이터와 추가적인 부호화를 거치지 않은 메인 데이터를 구분할 수 있도록 하기 위한 목적과 더불어서 도 5의 (b)의 트렐리스 초기화 부분으로 구분이 되는 인핸스드 부호기 코아의 블록의 시작점을 알기 위한 정보를 상기 인핸스드 복호기(805)로 출력한다.

상기 복조부(802)는 타이밍 복원이나 반송파 복구시에 상기 기지 데이터 심볼열을 이용함으로써, 복조 성능을 향상시킬 수 있고, 등화기(803)에서도 마찬가지로 상기 기지 데이터를 사용하여 등화 성능을 향상시킬 수 있다. 상기 인핸스드 복호기(805)에서는 블록의 시작과 끝을 파악하여 데이터를 복호하는데 사용할 수가 있다.

즉, 상기 인핸스드 복호기(805)는 상기 등화기(803)에서 출력되는 메인 데이터 심볼과 인핸스드 데이터 심볼에 대하여 복호를 수행하여 바이트로 변환한 후 이를 디인터리버(806)로 출력한다. 이에 대한 자세한 설명은 후술한다.

상기 디인터리버(806)는 송신측의 데이터 인터리버의 역과정을 수행하여 RS 복호기/비체계적 RS 패리티 제거기(RS encoder/Non-systematic RS parity remover)(807)로 출력한다. 상기 RS 복호기/비체계적 RS 패리티 제거기(807)에서는 입력받은 패킷이 메인 데이터 패킷인 경우 체계적 RS 복호를 수행하고, 인핸스드 데이터 패킷인 경우에는 패킷에 삽입되어 있는 비체계적 RS 패리티 바이트를 제거하여 디랜더마이저(808)로 출력한다.

상기 디랜더마이저(808)는 RS 복호기/비체계적 RS 패리티 제거기(807)의 출 력에 대하여 랜더마이저의 역과정을 수행하고 MPEG 동기 바이트를 매 패킷의 앞에 삽입하여 188 바이트 패킷 단위로 출력한다.

상기 디랜더마이저(808)의 출력은 메인 MPEG 디코더(도시되지 않음)로 출력됨과 동시에 메인 데이터 패킷 제거부(809)로 출력된다. 상기 메인 MPEG 디코더는 메인 MPEG에 해당하는 패킷에 대해서만 디코딩을 수행한다. 이는 인핸스드 데이터 패킷이 기존 VSB 수신기에서 사용하지 않는 또는, 널 또는 예약된 PID를 가지기 때문에 메인 MPEG 디코더에서 디코딩에 사용되지 않고 무시되기 때문이다.

상기 메인 데이터 패킷 제거부(809)는 디랜더마이저(808)의 출력으로부터 188바이트 단위의 메인 데이터 패킷을 제거하여 E-VSB 패킷 디포맷터(810)로 출력한다. 상기 E-VSB 패킷 디포맷터(810)는 상기 메인 데이터 패킷 제거부(809)에서 출력되는 인핸스드 데이터 패킷에서 송신측의 E-VSB 포맷터에서 인핸스드 데이터 패킷에 삽입했던 4바이트의 MPEG 헤더를 제거하고, 송신측에서 인핸스드 데이터가 아닌 위치 홀더가 삽입되었던 바이트들, 예를 들어 기지 데이터를 위한 위치 홀더들을 제거한 후 이를 인핸스드 데이터 처리부(811)로 출력한다. 상기 인핸스드 데이터 처리부(811)는 상기 E-VSB 패킷 디포맷터(810)의 출력에 대해 송신측의 E-VSB 전처리부(101)의 역과정을 수행하여 최종으로 인핸스드 데이터를 출력한다.

한편 상기 인핸스드 복호기(805)로 입력되는 데이터는 송신측에서 추가적인 부호화는 수행되지 않고 트렐리스 부호화만 수행된 메인 데이터이거나 기지 데이터이거나, 또는 추가적인 부호화와 트렐리스 부호화가 모두 수행된 인핸스드 데이터이다.

만일 입력된 데이터가 메인 데이터이거나 기지 데이터(또는 기지 데이터 위치 홀더)이면 상기 인핸스드 복호기(805)는 입력 데이터에 대해 비터비 복호를 수행하거나 또는 소프트 판정값을 하드 판정하고 그 결과를 출력할 수도 있다. 또한 송신측에서 인핸스드 데이터 패킷에 부가되었던 RS 패리티 바이트 및 MPEG 헤더 바이트도 송신측에서 메인 데이터로 간주되어 추가의 부호화가 수행되지 않았으므로 마찬가지로, 비터비 복호를 수행하거나 또는 소프트 판정값을 하드 판정하고 그 결과를 출력할 수도 있다.

한편 입력 데이터가 인핸스드 데이터이면 상기 인핸스드 복호기(805)는 소프트 판정 복호화를 수행하여 소프트 판정값을 얻고, 이 소프트 판정값에 대해 송신측의 인핸스드 부호기 코아의 역과정으로 복호함으로써, 인핸스드 데이터에 대한 복호화 과정을 완료할 수가 있다.

이때 상기 인핸스드 부호기 코아의 역과정을 수행함에 있어서 인핸스드 부호기 코아가 1/2 부호기와 블록 인터리버로 구성되어 있는 경우라면, 수신측에서도 블록 디인터리버와 1/2 복호기를 순차적으로 구성하고, 블록 인터리버의 역과정을 수행하는 블록 디인터리버를 통해서 디인터리빙을 수행한 후 1/2 복호기에서 1/2 복호를 수행한다. 또한 송신측에서 선택적으로 블록 인터리버가 사용되지 않았다면 수신측에서의 블록 디인터리버도 역시 사용되지 않는다.

즉, 인핸스드 복호기(805)에서 인핸스드 데이터를 복호하기 위한 복호기 구조는 트렐리스 복호기, 블록 디인터리버(선택적), 및 1/2 복호기가 연접된 구조로 간주하여 복호를 수행하게 된다.

이 중에서 상기 트렐리스 복호기와 1/2 복호기가 소프트 판정값을 출력할 수 있는 인핸스드 복호기로 구성이 될 경우에 트렐리스 복호기의 소프트 판정값은 1/2 복호기의 판정에 도움을 줄 수가 있고, 이렇게 도움을 받은 1/2 복호기의 소프트 판정값을 다시 트렐리스 복호기에 되돌려 주어서 트렐리스 복호기의 판정에 도움을 줄 수 있다. 이러한 복호 방법을 터보 디코딩 방법이라 하며, 상기 터보 디코딩 방법을 사용하면 전체적인 디코딩 성능을 향상시킬 수가 있다.

상기 소프트 판정값을 출력해 줄 수 있는 알고리즘으로는 SOVA(Soft Output Viterbi Algorithm), SSA(Suboptimum Soft output Algorithm), MAP(Maximum A Posteriori) 등이 있다. 이때 심볼 오류의 관점에서는 MAP 알고리즘이 SOVA 알고리즘보다 더 우수한 성능을 가지며, 성능 저하가 크지 않으면서 확률을 로그 도메인에서 계산하고, 잡음 분산의 추정이 필요없는 MAP 알고리즘이 SSA(Suboptimum Soft output Algorithm)이다.

본 발명에서 제안한 송신 방법과 같이 트렐리스 부호화부의 메모리가 정해진 상태값에서 다시 정해진 상태값으로 되돌아오도록 트렐리스의 메모리 상태 초기화 사이를 블록으로 사용할 경우, 수신측에서도 MAP 알고리즘이나 SOVA 등의 알고리즘을 적용하여 소프트 판정값을 내어줌에 있어서 최적의 성능을 낼 수가 있게 된다.

한편, 본 발명에서 사용되는 용어(terminology)들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로써 이는 당분야에 종사하는 기술자의 의도 또는 관례 등에 따라 달라질 수 있으므로 그 정의는 본 발명의 전반에 걸친 내용을 토대로 내려져야 할 것이다.

본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가지 자에 의해 변형이 가능하고 이러한 변형은 본 발명의 범위에 속한다.

이상에서 설명한 바와 같은 본 발명에 따른 디지털 방송 시스템, 및 처리 방법은 채널을 통하여 부가 데이터를 송신할 때 오류에 강하고 또한 기존의 VSB 수신기와도 호환성이 가능한 이점이 있다. 더불어 기존의 VSB 시스템보다 고스트와 잡음이 심한 채널에서도 부가 데이터를 오류없이 수신할 수 있는 이점이 있다.

또한 본 발명은 데이터 영역의 특정 위치에 기지 데이터를 삽입하여 전송함으로써, 채널 변화가 심한 수신 시스템의 수신 성능을 향상시킬 수 있다.

특히 본 발명은 기지 데이터 열의 시작 부분에서 트렐리스 부호기의 메모리를 초기화시키고, 이러한 특성을 이용하여 송신측에서 인핸스드 데이터에 대해 블록 코딩 방식을 적용하여 추가의 부호화를 수행함으로써, 부호화 성능을 높일 수 있다. 또한 수신측에서도 블록 코딩 방식으로 부호화된 인핸스드 데이터에 대해 소프트 판정 복호화를 수행함으로써, 복호화 성능을 높일 수 있다.

이러한 본 발명은 채널 변화가 심하고 노이즈에 대한 강건성이 요구되는 휴대용 및 이동 수신기에 적용하면 더욱 효과적이다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.

따라서 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims

(a) 정보를 갖고 있는 인핸스드 데이터와 송/수신측에서 기 정의된 기지 데이터 중 적어도 하나를 포함하여 인핸스드 데이터 패킷을 구성하고 메인 데이터 패킷과 다중화하는 단계;

(b) 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 인핸스드 데이터 패킷 내 기지 데이터 열의 시작 부분에 후단의 트렐리스 부호기의 메모리 초기화를 위한 기지 데이터 위치를 결정하는 단계;

(c) 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 초기화를 위한 기지 데이터보다 나중에 출력되도록 다수개의 RS 패리티 위치 홀더를 상기 인핸스드 데이터 패킷에 삽입하여 데이터 인터리빙을 수행하는 단계;

(d) 상기 데이터 인터리빙되어 출력되는 인핸스드 데이터 패킷 내 인핸스드 데이터에 대해서만 블록 코딩 방식으로 추가의 부호화를 수행하고, 나머지 데이터에 대해서는 추가의 부호화를 수행하지 않고 출력하는 단계; 및

(e) 상기 (d) 단계에서 출력되는 데이터에 트렐리스 부호화하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 처리 방법.
제 1 항에 있어서, 상기 (e) 단계는

입력되는 인핸스드 데이터 패킷에 대해서 다수개의 비체계적 RS 패리티 또는 RS 패리티 위치 홀더를 삽입한 후 데이터 인터리빙을 수행하는 단계;

상기 데이터 인터리빙되어 출력되는 데이터가 기지 데이터이고, 연속되는 기지 데이터열의 처음이면 메모리 초기화를 수행한 후 트렐리스 부호화하여 출력하는 단계; 및

상기 데이터 인터리빙 전의 인핸스드 데이터 패킷 내 데이터와 트렐리스 부호기의 메모리 초기화를 위한 데이터를 이용하여 비체계적 RS 패리티를 계산한 후 상기 비체계적 RS 패리티 또는 RS 패리티 위치 홀더를 치환하여 트렐리스 부호화를 수행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 처리 방법.
제 1 항에 있어서, 상기 (d) 단계는

상기 인핸스드 데이터 패킷 내 기지 데이터는 그대로 출력하거나, 심볼 영역에서 생성한 기지 데이터로 치환하여 출력하는 것을 특징으로 하는 디지털 방송 처리 방법.
제 1 항에 있어서, 상기 (d) 단계는

상기 초기화를 위한 기지 데이터 영역을 기준으로 블록 크기를 결정하는 단계;

입력되는 인핸스드 데이터 바이트를 비트로 변환한 후 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대해서만 상기 결정된 블록 크기로 U/C 부호화하여 출력하는 단계; 및

상기 U/C 부호화된 데이터를 바이트로 변환하여 출력하는 단계를 포함하여 이루어지는 것을 특징으로 하는 디지털 방송 처리 방법.
제 4 항에 있어서,

상기 U는 1, C는 2이고, 상기 1/2 부호화된 데이터에 대한 블록 인터리빙 과정은 선택적인 것을 특징으로 하는 디지털 방송 처리 방법.
정보를 갖고 있는 인핸스드 데이터와 송/수신측에서 기 정의된 기지 데이터 중 적어도 하나를 포함하여 인핸스드 데이터 패킷을 구성하고, 상기 인핸스드 데이터 패킷을 메인 데이터 패킷과 다중화하여 출력하는 E-VSB 패킷 포맷터 및 다중화기;

상기 E-VSB 패킷 포맷터 및 다중화기에서 출력되는 인핸스드 데이터 패킷에 다수개의 RS 패리티 위치 홀더를 삽입하여 데이터 인터리빙을 수행하는 RS 패리티 위치 홀더 삽입 및 인터리빙부; 및

상기 데이터 인터리빙된 데이터가 인핸스드 데이터인 경우에만 블록 코딩 방식으로 추가의 부호화를 수행한 후, 데이터 디인터리빙과 RS 패리티 위치 홀더 제거를 수행하는 E-VSB 인핸스드 부호화부를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 6 항에 있어서,

상기 E-VSB 인핸스드 부호화부의 출력에 대해 다수개의 비체계적 RS 패리티 또는 RS 패리티 위치 홀더를 삽입하여 데이터 인터리빙을 수행한 후 트렐리스 부호화를 위해 출력하는 비체계적 RS 패리티 위치 홀더 삽입부 및 데이터 인터리버;

상기 데이터 인터리버의 출력 데이터가 기지 데이터이고, 연속되는 기지 데이터열의 처음이면 메모리 초기화를 수행한 후 트렐리스 부호화하여 출력하는 초기화가 가능한 트렐리스 부호화부;

상기 비체계적 RS 패리티 위치 홀더 삽입부의 출력과 상기 트렐리스 부호화부의 출력으로부터 비체계적 RS 패리티를 다시 계산하여 상기 트렐리스 부호화부로 입력되는 비체계적 RS 패리티 또는 RS 패리티 위치 홀더와 치환되도록 출력하는 호환성 처리부; 및

상기 트렐리스 부호화부의 출력에 동기 심볼을 삽입한 후 변조 과정을 거쳐 전송하는 송신부를 더 포함하여 구성되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 6 항에 있어서,

상기 E-VSB 패킷 포맷터 및 다중화기는 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 인핸스드 데이터 패킷 내 기지 데이터 열의 시작 부분에 후단의 트렐리스 부호기의 메모리 초기화를 위한 기지 데이터 위치를 결정하고,

상기 RS 패리티 위치 홀더 삽입 및 인터리빙부는 데이터 인터리빙 후의 데이터 출력 순서를 기준으로 상기 초기화를 위한 기지 데이터보다 나중에 출력되도록 상기 인핸스드 데이터 패킷에 다수개의 RS 패리티 위치 홀더를 삽입하여 데이터 인 터리빙을 수행하는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 8 항에 있어서, 상기 E-VSB 인핸스드 부호화부는

입력되는 인핸스드 데이터 바이트를 비트로 변환한 후 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대해서만 미리 결정된 블록 크기로 U/C 부호화하여 바이트 단위로 출력하는 U/C 부호화부;

입력되는 메인 데이터를 일정 시간 지연시켜 출력하는 버퍼;

상기 U/C 부호화부의 출력 데이터와 버퍼의 출력 데이터 중 하나를 선택 출력하는 다중화기를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 9 항에 있어서,

상기 블록 크기는 상기 초기화를 위한 기지 데이터 영역을 기준으로 결정되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 10 항에 있어서,

상기 블록 크기는 초기화를 위한 기지 데이터 영역과 초기화를 위한 다른 기지 데이터 영역 사이의 인핸스드 데이터의 비트 개수로 결정되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 9 항에 있어서,

상기 U는 1, C는 2이고, 상기 1/2 부호화된 데이터에 대해 블록 인터리빙을 수행하는 블록 인터리버의 사용은 선택적인 것을 특징으로 하는 디지털 방송 송신 시스템.
제 9 항에 있어서,

입력되는 기지 데이터는 상기 버퍼에서 일정 시간 지연된 후 다중화기를 통해 출력되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 9 항에 있어서,

상기 다중화기는 상기 RS 패리티 위치 홀더 삽입 및 인터리빙부에서 출력되는 기지 데이터 대신 심볼 영역에서 생성된 기지 데이터를 선택 출력하는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 8 항에 있어서, 상기 E-VSB 인핸스드 부호화부는

입력되는 인핸스드 데이터를 N개의 단위로 구분하여 기 정해진 순서로 분배하는 N-way 인터리버;

상기 N-way 인터리버에서 분배된 심볼을 입력받아 비트로 변환한 후, 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대해서만 미리 결정 된
로 U/C 부호화하여 심볼 단위로 출력하는 인핸스드 부호화부를 N개 병렬로 구비하고;

상기 N개의 인핸스드 부호화부에서 출력되는 심볼들을 상기 N-way 인터리버의 역 과정으로 디인터리빙하여 출력하는 N-way 디인터리버;

입력되는 메인 데이터를 일정 시간 지연시켜 출력하는 버퍼; 및

상기 N-way 디인터리버의 출력 데이터와 상기 버퍼의 출력 데이터 중 하나를 선택 출력하는 다중화기를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 15 항에 있어서,

상기 블록 크기는 상기 초기화를 위한 기지 데이터 영역을 기준으로 결정되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 16 항에 있어서,

상기 블록 크기는 초기화를 위한 기지 데이터 영역과 초기화를 위한 다른 기지 데이터 영역 사이의 인핸스드 데이터의 비트 개수로 결정되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 15 항에 있어서,

입력되는 기지 데이터는 상기 버퍼에서 일정 시간 지연된 후 다중화기를 통해 출력되는 것을 특징으로 하는 디지털 방송 송신 시스템.
제 15 항에 있어서,

상기 다중화기는 상기 RS 패리티 위치 홀더 삽입 및 인터리빙부에서 출력되는 기지 데이터 대신 심볼 영역에서 생성된 기지 데이터를 선택 출력하는 것을 특징으로 하는 디지털 방송 송신 시스템.
입력되는 인핸스드 데이터 바이트를 비트로 변환한 후 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대해서만 미리 결정된 블록 크기로 U/C 부호화하여 바이트 단위로 출력하는 U/C 부호화부;

상기 인핸스드 데이터를 제외한 나머지 데이터를 일정 시간 지연시켜 출력하는 버퍼;

상기 U/C 부호화부의 출력 데이터와 상기 버퍼의 출력 데이터 중 하나를 선택 출력하는 다중화기를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
제 20 항에 있어서,

상기 블록 크기는 초기화를 위한 기지 데이터 영역과 초기화를 위한 다른 기지 데이터 영역 사이의 인핸스드 데이터의 비트 개수로 결정되는 것을 특징으로 하 는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
제 20 항에 있어서,

상기 U는 1, C는 2이고, 1/2 부호화된 데이터에 대해 블록 인터리빙을 수행하는 블록 인터리버의 사용은 선택적인 것을 특징으로 하는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
제 20 항에 있어서,

상기 다중화기는 상기 버퍼에서 출력되는 기지 데이터 대신 심볼 영역에서 생성된 기지 데이터를 선택 출력하는 것을 특징으로 하는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
입력되는 인핸스드 데이터를 N개의 단위로 구분하여 기 정해진 순서로 분배하는 N-way 인터리버;

상기 N-way 인터리버에서 분배된 심볼을 입력받아 비트로 변환한 후, 바이트 확장을 위해 삽입된 널 비트를 제거하고, 유효 데이터 비트에 대해서만 미리 결정된
로 U/C 부호화하여 심볼 단위로 출력하는 인핸스드 부호화부를 N개 병렬로 구비하고;

상기 N개의 인핸스드 부호화부에서 출력되는 심볼들을 상기 N-way 인터리버 의 역 과정으로 디인터리빙하여 출력하는 N-way 디인터리버;

상기 인핸스드 데이터를 제외한 나머지 데이터를 일정 시간 지연시켜 출력하는 버퍼; 및

상기 N-way 디인터리버의 출력 데이터와 상기 버퍼의 출력 데이터 중 하나를 선택 출력하는 다중화기를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
제 24 항에 있어서,

상기 블록 크기는 초기화를 위한 기지 데이터 영역과 초기화를 위한 다른 기지 데이터 영역 사이의 인핸스드 데이터의 비트 개수로 결정되는 것을 특징으로 하는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
제 24 항에 있어서,

상기 다중화기는 상기 버퍼에서 출력되는 기지 데이터 대신 심볼 영역에서 생성된 기지 데이터를 선택 출력하는 것을 특징으로 하는 디지털 방송 송신 시스템의 E-VSB 인핸스드 부호화 장치.
제 6 항의 디지털 방송 송신 시스템에서 전송되는 신호를 튜닝을 통해 수신하고, 수신된 신호에 기지 데이터 정보를 적용하여 복조 및 채널 등화를 수행하는 복조 및 등화부;

상기 채널 등화된 인핸스드 데이터에 기지 데이터 정보를 적용하여 소프트 판정 복호 및 블록 코딩 방식의 복호화를 수행하는 인핸스드 복호기; 및

상기 복조 전 또는 복조된 신호로부터 송신측에서 삽입한 기지 데이터 정보를 검출하여 복조 및 등화부와 인핸스드 복호기로 출력하는 기지 데이터 검출 및 발생부를 포함하여 구성되는 것을 특징으로 하는 디지털 방송 수신 시스템.
제 27 항에 있어서, 상기 인핸스드 복호기는

수신된 데이터가 메인 데이터이거나 기지 데이터이면 하드 판정값을 출력하는 것을 특징으로 하는 디지털 방송 수신 시스템.
제 27 항에 있어서, 상기 인핸스드 복호기는

입력되는 인핸스드 데이터에 대해 소프트 판정을 수행하는 트렐리스 복호기; 및

상기 기지 데이터 정보로부터 블록 크기의 시작과 끝을 판별하고, 상기 판별된 정보를 이용하여 상기 트렐리스 복호기의 소프트 판정값에 대해 송신측의 블록 코딩 방식의 부호화 과정의 역과정으로 복호를 수행하는 U/C 복호기를 포함하여 구성된 것을 특징으로 하는 디지털 방송 수신 시스템.