KR20070071103A

KR20070071103A - Photo mask for lithography

Info

Publication number: KR20070071103A
Application number: KR20050134286A
Authority: KR
Inventors: 남병섭
Original assignee: 주식회사 하이닉스반도체
Priority date: 2005-12-29
Filing date: 2005-12-29
Publication date: 2007-07-04

Abstract

Provided is a photomask for lithography, which reduces generation of side robes during a photolithographic process using Hyper NA, prevents defects in the subsequent processing steps, and thus ensures a sufficient processing margin. The photomask for lithography comprises: a semiconductor wafer(101); a circuit pattern(102) including pads(103) with various shapes formed on the semiconductor wafer; and a scattering space(105) formed on large patterns among the pads of the circuit pattern. The scattering space is formed preferably in the vicinity of the edges of the large patterns, and more preferably is spaced apart from the edges of the large patterns by a distance of 80nm-190nm.

Description

Photo mask for lithography

도 1은 종래의 포토 마스크를 설명하기 위해서 개략적으로 도시한 도면이다.1 is a diagram schematically illustrating a conventional photo mask.

도 2는 도 1의 포토 마스크를 통해 형성된 반도체 소자의 패턴을 도시한 도면이다. FIG. 2 is a diagram illustrating a pattern of a semiconductor device formed through the photomask of FIG. 1.

도 3은 본 발명의 실시예에 따른 포토 마스크를 설명하기 위해서 개략적으로 도시한 도면이다. 3 is a view schematically illustrating a photo mask according to an embodiment of the present invention.

도 4는 도3의 포토 마스크를 통해 형성된 반도체 소자의 패턴을 도시한 도면이다. 4 is a diagram illustrating a pattern of a semiconductor device formed through the photomask of FIG. 3.

도 5는 종래 포토 마스크의 인텐시티 프로파일(intensity profile)을 도시한 그래프이다. 5 is a graph illustrating the intensity profile of a conventional photo mask.

도 6은 본 발명에 의한 포토 마스크의 인텐시티 프로파일을 도시한 그래프이다. 6 is a graph showing the intensity profile of the photomask according to the present invention.

본 발명은 반도체 제조용 소자에 관한 것으로, 특히, 리소그래피용 포토 마스크에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to devices for semiconductor manufacturing, and more particularly to photomasks for lithography.

반도체 집적 회로의 제조 공정 중에서 사용되는 각종 패턴들은 포토리소그래피 공정에 의해 형성된다. 이러한 포토리소그래피 공정에서는 포토 마스크를 사용해 감광막에 대한 노광 및 현상 공정 등을 진행하며, 이를 통해 형성된 감광막 패턴을 마스크로 패터닝될 하부막을 식각하여 상기 반도체 집적 회로의 제조 공정 중에 사용되는 각종 패턴들을 형성하게 된다. Various patterns used in the manufacturing process of the semiconductor integrated circuit are formed by the photolithography process. In the photolithography process, a photo mask is used to expose and develop a photoresist film, and the lower film to be patterned using the photoresist pattern formed as a mask is etched to form various patterns used during the manufacturing process of the semiconductor integrated circuit. do.

따라서 반도체 집적 회로의 각종 패턴을 보다 양호하게 형성하기 위한 포토 마스크를 제공하는 것이 반도체 제조에서 매우 중요하다. Therefore, it is very important in semiconductor manufacturing to provide a photo mask for better forming various patterns of a semiconductor integrated circuit.

한편, 포토 마스크로 패턴을 형성했을 때 패턴에서 회절되는 2차항에 의해서 만들어지는 패턴인 사이드로브(sidelobe)는 일반적으로 홀 패턴(hole pattern)에서 주로 발생하는 것으로 알려져 있다. 그런데 이 사이드로브는 주변환경에 민감하게 영향을 받는다. 따라서, 리소그래피 공정에 사용되는 렌즈의 NA(Numerical Aperture)가 0.93 이상인 높은 NA를 갖는 렌즈를 사용하게 되는 Hyper NA 공정의 경우에도 사이드로브가 발생할 수 있다. On the other hand, when the pattern is formed with a photo mask, the sidelobe, which is a pattern made by the second term diffracted in the pattern, is generally known to occur mainly in a hole pattern. This side lobe is sensitive to the environment. Accordingly, sidelobe may also occur in a Hyper NA process in which a lens having a high NA having a NA (Numerical Aperture) of the lens used in the lithography process is 0.93 or more.

즉 반도체 소자의 집적도가 증가하고 소자를 위한 패턴의 임계 선폭(CD)이 감소됨에 따라, 특히 패드와 패드 스페이스의 폭이 감소되어 사이드로브가 발생할 수 있다. 반면 패드 스페이스의 폭이 증가하면 사이드로브는 발생하지 않을 수 있다. That is, as the degree of integration of the semiconductor device is increased and the critical line width CD of the pattern for the device is reduced, in particular, the width of the pad and the pad space may be reduced, thereby causing side lobes. On the other hand, if the width of the pad space is increased, side lobes may not occur.

도 1은 종래의 포토 마스크를 설명하기 위해서 개략적으로 도시한 도면이다. 1 is a diagram schematically illustrating a conventional photo mask.

도 1을 참조하면, 포토마스크의 기판(1)에 상에 회로패턴(2)들이 다양한 형태의 패드(3)들로 이루어져 있다. 패턴의 임계 선폭(CD)이 감소됨에 따라, 특히 패 드(3)와 패드 스페이스(4)가 감소되어 간격이 매우 좁게 형성될 수 있다. 도 1의 포토 마스크를 높은 NA를 갖는 렌즈를 사용하여 리소그래피 공정을 수행하게 될 경우 도 1의 포토 마스크를 통해 형성된 반도체 소자의 패턴을 도시한 도면인 도 2와 같은 반도체 소자 패턴이 얻어진다. Referring to FIG. 1, circuit patterns 2 are formed on pads 3 having various shapes on a substrate 1 of a photomask. As the critical line width CD of the pattern is reduced, in particular, the pad 3 and the pad space 4 can be reduced to form a very narrow gap. When the lithography process is performed using a lens having a high NA in the photomask of FIG. 1, a semiconductor device pattern as shown in FIG. 2, which is a diagram illustrating a pattern of a semiconductor device formed through the photomask of FIG. 1, is obtained.

도 2를 참조하면, 패터닝된 반도체 소자(11)의 회로 패턴(12)을 이루는 패드(13) 들 중 패턴 사이의 간격이 작은, 라지 패드(13) 사이의 패드 스페이스(14)가 좁은 영역에서 사이드로브(15)가 상당히 발생한 것을 알 수 있다. 이 사이드로브(15)는 라지 패드에 의한 2차 회절 광에 의해 만들어지는 것으로 도면에서 타원으로 표시한 영역들이다. Referring to FIG. 2, the pad space 14 between the large pads 13 having a small spacing between the patterns among the pads 13 constituting the circuit pattern 12 of the patterned semiconductor device 11 is in a narrow region. It can be seen that the side lobe 15 has occurred considerably. These side lobes 15 are areas created by the second diffracted light by the large pads and are indicated by ellipses in the drawing.

이와 같은 사이드로브는 포토공정에서 찌꺼기(scum) 또는 포토레지스트 레지듀(photo resist residue)를 발생시킬 수 있어서 해결되어야 하는 문제이다. 이 사이드로브가 해결되지 않을 경우 후속 공정 불량의 원인이 될 수 있다. This side lobe is a problem to be solved because it may generate scum or photo resist residue in the photo process. If this side lobe is not resolved, it can cause subsequent process failure.

본 발명이 이루고자 하는 기술적 과제는, 반도체 소자의 포토 리소그래피 공정에서 Hyper NA를 사용할 때 발생될 수 있는 사이드로브 문제를 개선할 수 있는 포토 마스크를 제시하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a photomask capable of improving side lobe problems that may occur when using Hyper NA in a photolithography process of a semiconductor device.

상기의 기술적 과제를 달성하기 위한 본 발명은, 반도체 기판; 상기 기판 상에 다양한 형태의 패드들로 이루어진 회로 패턴; 및 회로 패턴의 패드들 중 라지 패턴에 형성하는 스캐터링 스페이스를 포함하는 것을 특징으로 하는 포토 마스크를 제시한다. The present invention for achieving the above technical problem, a semiconductor substrate; A circuit pattern composed of pads of various shapes on the substrate; And a scattering space formed in the large pattern among the pads of the circuit pattern.

상기 스캐터링 스페이스는 상기 라지 패턴의 에지(edge) 주변에 형성할 수 있고, 라지 패턴의 에지로부터 80nm 내지 190nm 이격된 위치에 형성하는 것이 바람직하다. The scattering space may be formed around an edge of the large pattern, and the scattering space may be formed at a position spaced from 80 nm to 190 nm from the edge of the large pattern.

본 발명에 따르면, 회로 패턴의 패드들 중 라지 패턴에 스캐터링 스페이스를 형성함으로써, 반도체 소자의 포토 리소그래피 공정에서 Hyper NA를 사용할 때 발생될 수 있는 사이드로브 문제를 극복할 수 있는 포토 마스크를 제공할 수 있다. According to the present invention, by forming a scattering space in the large pattern of the pads of the circuit pattern, it is possible to provide a photo mask that can overcome the side lobe problem that may occur when using Hyper NA in the photolithography process of the semiconductor device Can be.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것으로 해석되는 것이 바람직하다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, it should not be construed that the scope of the present invention is limited by the embodiments described below. Embodiments of the invention are preferably interpreted to be provided to more completely explain the present invention to those skilled in the art.

도 3은 본 발명의 실시예에 따른 포토 마스크를 설명하기 위해서 개략적으로 도시한 도면이고, 도 4는 도3의 포토 마스크를 통해 형성된 반도체 소자의 패턴을 도시한 도면이다. 3 is a diagram schematically illustrating a photo mask according to an exemplary embodiment of the present invention, and FIG. 4 is a diagram illustrating a pattern of a semiconductor device formed through the photo mask of FIG. 3.

도 3을 참조하면, 석영과 같은 투명 반도체 기판(101) 상에 다양한 형태의 패드(103)들로 이루어지는 회로패턴(102)을 형성한다. 이 패드(103) 들 사이의 영역이 패드 스페이스(104)로 정의될 수 있다. Referring to FIG. 3, a circuit pattern 102 including pads 103 having various shapes is formed on a transparent semiconductor substrate 101 such as quartz. The area between the pads 103 may be defined as a pad space 104.

반도체 소자의 집적도가 증가하여 반도체 소자를 위한 회로 패턴(101)의 임계 선폭(CD)이 감소됨에 따라, 패드(101)와 패드 스페이스(103) 사이의 간격이 좁 아질 수 있다. As the degree of integration of the semiconductor device is increased and the critical line width CD of the circuit pattern 101 for the semiconductor device is reduced, the distance between the pad 101 and the pad space 103 may be narrowed.

이때 특히 폭이 넓은 라지 패드(103) 내에 스캐터링 스페이스(scattering space)(105)를 형성할 수 있다. 이 스캐터링 스페이스(105)는 라지 패턴(103)의 에지 주변에 형성할 수 있다. 이때 스캐터링 스페이스(105)는 라지 패턴(103)의 에지로부터 대략 한 파장 거리 이내에 형성하는 것이 바람하고, 적어도 80nm 이상 이격되야 한다. 따라서 80nm 내지 190nm 이격된 위치에 형성하는 것이 바람직하다. In this case, a scattering space 105 may be formed in the large pad 103. This scattering space 105 can be formed around the edge of the large pattern 103. At this time, the scattering space 105 is preferably formed within approximately one wavelength distance from the edge of the large pattern 103, and should be spaced at least 80 nm or more. Therefore, it is preferable to form at a position spaced from 80nm to 190nm.

특히 리소그래피 공정에 사용되는 렌즈의 NA(Numerical Aperture)가 0.93 이상인 높은 NA를 갖는 Hyper NA 공정의 경우에 적용할 수 있다. In particular, it can be applied to the case of the Hyper NA process having a high NA, the NA (Numerical Aperture) of the lens used in the lithography process is 0.93 or more.

도 4를 참조하면, 패터닝된 반도체 소자(111)의 회로 패턴(112)을 이루는 패드(113)들 중 사이의 간격이 작은, 라지 패드(113) 사이의 패드 스페이스(114)가 좁은 영역에서도 사이드로브(115)가 현저히 감소하여 거의 발견되지 않는다. Referring to FIG. 4, the pad space 114 between the large pads 113 having a small spacing between the pads 113 constituting the circuit pattern 112 of the patterned semiconductor device 111 may be disposed in a narrow region. The lobe 115 is significantly reduced and rarely found.

이는 스캐터링 스페이스(105)에 의해 사이드로브가 현저히 감소한 것으로 이해될 수 있다. It can be understood that the sidelobe is significantly reduced by the scattering space 105.

도 5는 종래 포토 마스크의 인텐시티 프로파일(intensity profile)을 도시한 그래프이고, 도 6은 본 발명에 의한 포토 마스크의 인텐시티 프로파일을 도시한 그래프이다. 이 그래프들에서 Y축은 인텐시티(intensity)를 나타내는 것이고, X축은 패턴의 길이를 나타낸다. FIG. 5 is a graph showing an intensity profile of a conventional photo mask, and FIG. 6 is a graph showing an intensity profile of a photo mask according to the present invention. In these graphs, the Y axis represents intensity and the X axis represents the length of the pattern.

도 5를 참조하면, 이 그래프는 도 1에 도시된 종래 포토 마스크의 화살표 방향 단면에 대한 인텐시티 프로파일을 나타낸 것으로 그 라지 패드 사이에서 인텐시티가 낮게 나타나는 것으로 사이드로브가 발생한 프로파일임을 나타내고 있다. Referring to FIG. 5, this graph shows the intensity profile of the cross section in the direction of the arrow of the conventional photo mask shown in FIG. 1, and shows that the intensity of the side lobe is generated by the low intensity between the large pads.

도 6을 참조하면, 이 그래프는 도3에 도시된 본 발명에 따른 포토 마스크의 화살표 방향 단면 인텐시티 프로파일을 도시한 것으로 라지 패드 사이에서 인텐시티가 높게 검출되므로 사이드로브가 현저히 개선되어 거의 나타나지 않게 된 상태임을 나타내고 있다. Referring to FIG. 6, this graph shows the cross-sectional intensity profile in the direction of the arrow of the photomask according to the present invention shown in FIG. 3, with high intensity detected between the large pads, so that the side lobe is remarkably improved and almost disappeared. Indicates that

위의 그래프들에서 사이드로브가 패드와 주변의 패턴간의 스페이스에 의존적일 수 있다는 것을 알 수 있다. It can be seen from the graphs above that the sidelobe may depend on the space between the pad and the surrounding pattern.

본 발명은 패턴이 없는 Cr층 영역으로 일정량의 빛이 투과하도록 형성하므로 위상차가 180ㅀ 인 하프톤 마스크(Half tone Mask)에 적용할 수 있다. 또한, 마스크의 Cr층 영역이 라인(line) 패턴으로 이루어지는 클리어톤 마스크(clear tone mask)에도 적용하여 사이드로브를 현저히 감소시켜 Hyper NA를 사용하는 포토 리소그래피 공정에서 사이드로브 문제를 개선할 수 있다. Since the present invention is formed to transmit a certain amount of light to the Cr layer region without a pattern, the present invention can be applied to a half tone mask having a phase difference of 180 Hz. In addition, the side lobe may be significantly reduced by applying the clear tone mask in which the Cr layer region of the mask has a line pattern to improve the side lobe problem in the photolithography process using Hyper NA.

또한 이와 같은 포토 리소그래피공정은 소자분리막(ISO), 게이트, 비트라인(bit line) 및 메탈층 등을 위한 포토 리소그래피공정에 모두 사용할 수 있다. In addition, the photolithography process may be used in all photolithography processes for an isolation layer (ISO), a gate, a bit line, and a metal layer.

지금까지 설명한 바와 같이, 본 발명은 기판 상에 다양한 형태의 패드들로 이루어진 회로 패턴의 패드들 중 라지 패턴의 에지(edge) 주변에 스캐터링 스페이스를 바람직하게 형성하여, Hyper NA를 사용하는 포토 리소그래피 공정에서 사이드로브 문제를 개선할 수 있다. As described so far, the present invention preferably forms a scattering space around the edge of a large pattern among pads of a circuit pattern composed of various types of pads on a substrate, thereby using photolithography using Hyper NA. Side lobe problems can be improved in the process.

특히, 포토 리소그래피 공정의 사이드로브가 현저히 개선되므로 후속 공정에서 파티클(particle)에 의한 불량이 감소될 수 있어서 충분한 공정 마진을 확보할 수 있다. In particular, since the side lobe of the photolithography process is remarkably improved, defects caused by particles in the subsequent processes can be reduced, thereby ensuring sufficient process margin.

이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다. As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.

Claims

Semiconductor substrates;

A circuit pattern formed of pads of various shapes on the semiconductor substrate; And

Scattering spaces formed in the large pattern of the pads of the circuit pattern

A photo mask comprising a.

The method of claim 1,

The scattering space is formed around the edge (edge) of the large pattern.

The method of claim 2,

The scattering space is a photo mask, characterized in that formed in a position spaced 80nm to 190nm from the edge of the large pattern.