KR20070069605A - Method for inspecting defects on semiconductor wafer - Google Patents

Method for inspecting defects on semiconductor wafer Download PDF

Info

Publication number
KR20070069605A
KR20070069605A KR1020050131922A KR20050131922A KR20070069605A KR 20070069605 A KR20070069605 A KR 20070069605A KR 1020050131922 A KR1020050131922 A KR 1020050131922A KR 20050131922 A KR20050131922 A KR 20050131922A KR 20070069605 A KR20070069605 A KR 20070069605A
Authority
KR
South Korea
Prior art keywords
defect
wafer
size
type
defects
Prior art date
Application number
KR1020050131922A
Other languages
Korean (ko)
Inventor
박평선
김정수
김봉수
김영남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050131922A priority Critical patent/KR20070069605A/en
Publication of KR20070069605A publication Critical patent/KR20070069605A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G01N2021/8874—Taking dimensions of defect into account

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Signal Processing (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pathology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

A method for detecting defects on a semiconductor wafer is provided to accurately measure the size of a defect depending upon a type of the defect by classifying the defect into particle defect and pit defect. Defects existing on a surface of a wafer are classified, and then a curve representing a size of each defect is prepared. The size of each defect is measured by using the curve. The curve comprises a calibration curve prepared by using a laser scattering volume reflected from the defect. The defect comprises a falling defect dropped from the surface of the wafer and a defect dug on the surface.

Description

반도체 웨이퍼의 결함 검출 방법{METHOD FOR INSPECTING DEFECTS ON SEMICONDUCTOR WAFER}Fault detection method for semiconductor wafers {METHOD FOR INSPECTING DEFECTS ON SEMICONDUCTOR WAFER}

도 1은 종래 기술에 따른 반도체 웨이퍼의 결함 검출 방법을 나타내는 흐름도.1 is a flowchart illustrating a defect detection method of a semiconductor wafer according to the prior art.

도 2는 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법을 나타내는 흐름도.2 is a flowchart illustrating a defect detection method of a semiconductor wafer according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 파티클을 보여주는 현미경 사진.3 is a micrograph showing a particle in a defect detection method of a semiconductor wafer according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 피트성 결함을 보여주는 현미경 사진.4 is a micrograph showing a fit defect in a defect detection method of a semiconductor wafer according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 파티클에 대한 레이저 스캐터링 방향을 도시한 단면도.FIG. 5 is a cross-sectional view showing a laser scattering direction with respect to a particle in a method for detecting a defect of a semiconductor wafer according to an embodiment of the present invention. FIG.

도 6은 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 피트성 결함에 대한 레이저 스캐터링 방향을 도시한 단면도. FIG. 6 is a cross-sectional view showing a laser scattering direction with respect to a fit defect in a defect detection method of a semiconductor wafer according to an embodiment of the present invention. FIG.

도 7은 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 피트성 결함 구분 기준을 나타내는 그래프.Fig. 7 is a graph showing the fit defect classification criteria in the defect detection method of the semiconductor wafer according to the embodiment of the present invention.

본 발명은 반도체 웨이퍼의 결함 검출 방법에 관한 것으로, 보다 상세하게는 결함 유형에 따라 결함 종류 및 크기를 분류할 수 있는 반도체 웨이퍼의 결함 검출 방법에 관한 것이다.The present invention relates to a defect detection method of a semiconductor wafer, and more particularly, to a defect detection method of a semiconductor wafer capable of classifying defect types and sizes according to defect types.

반도체 제조 공정상 발생되는 결함(defect)의 검출 설비는 패턴 웨이퍼 검출 설비와 비패턴 웨이퍼 상의 결함을 검출하는 설비로 크게 두 가지로 구분된다. 이 중 후자의 비패턴 웨이퍼 상의 결함을 검출하는 설비는 웨이퍼 상의 결함의 크기를 구분하는 알고리즘이 내재되어 있다. 이 결함 크기 분류 알고리즘은 단순하게 결함 크기만을 분류하는 알고리즘이다.Defect detection equipment generated in the semiconductor manufacturing process is divided into two types, a pattern wafer detection equipment and a facility for detecting defects on an unpatterned wafer. Among the facilities for detecting defects on the latter non-pattern wafer, there is an inherent algorithm for classifying the size of defects on the wafer. This defect size classification algorithm is simply an algorithm for classifying only defect sizes.

그러나, 점차 반도체 제조 공정의 디자인 룰이 작아지면서 공정상의 발생 결함 보다는 웨이퍼 자체가 가지고 있는 결함에 대한 검출 요구가 증가되고 있다. 실제로 웨이퍼 자체가 가지고 있는 결함을 검출하기 위한 하드웨어 구성과 개선이 빠르게 전개되고 있다.However, as the design rules of the semiconductor manufacturing process become smaller, there is an increasing demand for detection of defects in the wafer itself rather than in process defects. Indeed, hardware configurations and improvements for detecting defects in the wafer itself are rapidly developing.

종래 레이저를 이용한 비패턴 결함 검출(Non-pattern defect inspection) 설비의 결함 크기(defect size) 구분 알고리즘은 도 1에 도시된 바와 같다. 도 1을 참조하면, 패턴이 없는 웨이퍼 표면에 기준 크기를 가진 원형의 PSL(Polystylene Sphere Latex)를 뿌려 기준 시료를 작성한 후(s10), 스캐닝시 발생하는 스캐터링 레이저 강도(scattering laser intensity)를 이용하여 캘리브레이션 커브(calibration curve)를 작성한다(S11). 이 커브를 이용하여 웨이퍼를 측정하여 (S12), 결함의 크기를 결정하고(S13) 파티클인지 피트성 결함인지 결함의 유형을 구분한다(S14). 그리고, 결함의 유형 및 크기를 표시한다(S15).A defect size classification algorithm of a non-pattern defect inspection facility using a conventional laser is shown in FIG. 1. Referring to FIG. 1, after a reference sample is prepared by spraying a circular PSL (Polystylene Sphere Latex) having a reference size on a surface without a pattern (s10), the scattering laser intensity generated during scanning is used. To create a calibration curve (S11). The wafer is measured using this curve (S12), the size of the defect is determined (S13), and the type of the defect is discriminated whether it is a particle or a fit defect (S14). Then, the type and size of the defect are displayed (S15).

그런데, 웨이퍼 표면 위의 파티클에서 발생되는 스캐터링 레이저 강도와 피트(pit)성 결함에서 발생되는 스캐터링 레이저 강도가 다르다. 따라서, 위의 방식으로 얻어진 캘리브레이션 커브를 이용하여 피트성 결함의 크기를 정의할 경우 오차가 발생하는 문제점이 있다. 이상과 같이, 하드웨어적인 개선으로 결함 검출력은 개선되고 있으나, 웨이퍼 자체가 가지고 있는 결함에 대한 크기 알고리즘은 거의 전무한 상태로 있다. 따라서, 결함 종류별로 그 크기를 오류없이 계측할 수 있는 결함 검출 방법의 필요성이 대두되는 것이다.However, the scattering laser intensity generated in the particles on the wafer surface and the scattering laser intensity generated in the pit defects are different. Therefore, there is a problem that an error occurs when defining the size of the fit defect using the calibration curve obtained in the above manner. As described above, the defect detection ability is improved due to the hardware improvement, but there are almost no size algorithms for the defects of the wafer itself. Therefore, there is a need for a defect detection method capable of measuring the size of each defect type without error.

본 발명은 상술한 종래 기술에서의 요구 내지 필요성에 부응하기 위하여 안출된 것으로, 본 발명의 목적은 결함 유형에 따라 결함 종류 및 크기를 오류없이 검출할 수 있는 반도체 웨이퍼의 결함 검출 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to meet the above-described requirements and necessities of the prior art, and an object of the present invention is to provide a defect detection method of a semiconductor wafer capable of detecting a defect type and size without errors according to a defect type. .

상기 목적을 달성하기 위한 본 발명에 따른 반도체 웨이퍼의 결함 검출 방법은 결함 유형에 따라 결함 종류별로 각 크기를 대변하는 캘리브레이션 커브를 작성하여 결함 종류에 따라 각각 다른 캘리브레이션 커브를 이용하여 결함의 크기를 표시하는 것을 특징으로 한다.In the defect detection method of the semiconductor wafer according to the present invention for achieving the above object, by creating a calibration curve representing each size for each defect type according to the defect type to display the size of the defect using a different calibration curve according to the defect type Characterized in that.

상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법은, 웨이퍼 표면에 존재하는 결함을 유형별로 구분하고, 각 유형별 결함 의 크기를 대변하는 커브를 작성하여, 상기 커브를 이용하여 상기 유형별 결함 각각의 크기를 검출하는 것을 특징으로 하는 한다.In the defect detection method of the semiconductor wafer according to the embodiment of the present invention capable of implementing the above characteristics, the defects present on the surface of the wafer are classified by type, and a curve representing the size of each type of defect is generated and the curve is used. By detecting the size of each type of defects.

본 실시예에 있어서, 상기 커브는 상기 결함에서 반사되는 레이저 스캐터링 강도를 이용하여 작성된 캘리브레이션 커브를 포함한다.In this embodiment, the curve includes a calibration curve created using laser scattering intensity reflected from the defect.

본 실시예에 있어서, 상기 결함은 상기 웨이퍼 표면에 떨어진 낙하성 결함과 상기 웨이퍼 표면에 파인 형태의 결함을 포함한다.In the present embodiment, the defect includes a dropable defect dropped on the wafer surface and a defect in the form of a hollow on the wafer surface.

상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 반도체 웨이퍼의 결함 검출 방법은, 웨이퍼 표면에 존재하는 결함 유형별로 기준 시료를 각각 작성하는 단계와, 상기 유형별로 구분된 결함 각각의 크기를 대변하는 캘리브레이션 커브를 각각 생성하는 단계와, 상기 각 캘리브레이션 커브를 이용하여 상기 각 결함의 크기를 결정하는 단계를 포함하는 것을 특징으로 한다.In the defect detection method of a semiconductor wafer according to a modified embodiment of the present invention capable of implementing the above characteristics, the method comprises: preparing a reference sample for each defect type present on the wafer surface, and representing the size of each of the defects classified by the types; Generating each calibration curve, and determining the size of each defect using each calibration curve.

본 변형 실시예에 있어서, 상기 웨이퍼 표면에 존재하는 결함 유형별로 기준 시료를 각각 작성하는 단계는, 어느 하나의 비패턴 웨이퍼의 표면에 폴리스티렌스피어라텍스(Polystylene Sphere Latex)를 뿌려 기준시료를 생성하는 단계와, 다른 하나의 비패턴 웨이퍼의 표면에 피트성 결함을 가진 기준시료를 생성하는 단계를 포함한다.In the present exemplary embodiment, the preparing of the reference sample for each defect type present on the wafer surface may include: generating a reference sample by spraying polystyrene sphere latex on the surface of any unpatterned wafer. And generating a reference sample having a fitting defect on the surface of the other non-pattern wafer.

본 변형 실시예에 있어서, 상기 유형별로 구분된 결함 각각의 크기를 대변하는 캘리브레이션 커브를 각각 생성하는 단계는, 상기 유형별로 구분된 결함 각각에서 반사되는 레이저 스캐터링 강도를 이용하여 상기 각 결함의 크기를 구분하는 커브형 표를 작성하는 단계를 포함한다.In the present exemplary embodiment, the step of generating a calibration curve representing the size of each type of defects classified by type may include the size of each defect using laser scattering intensity reflected from each type of the defects classified by type. The step of creating a curved table to distinguish the.

본 변형 실시예에 있어서, 상기 결함은 상기 웨이퍼의 표면에 떨어진 낙하성 결함과 상기 웨이퍼의 표면에 움푹 파인 형태의 피트성 결함을 포함한다.In this modified embodiment, the defect includes a dropable defect dropped on the surface of the wafer and a fit defect in the form of a depression in the surface of the wafer.

본 발명에 의하면, 파티클의 크기를 대변하는 캘리브레이션 커브를 작성하고 피트성 결함을 가진 표준 시료를 이용하여 캘리브레이션 커브를 작성하여, 결함을 종류별로 구분한 후 각 결함별로 해당 캘리브레이션 커브를 선택하여 크기를 표시할 수 있게 된다. According to the present invention, a calibration curve representing a particle size is created, a calibration curve is created using a standard sample having a fit defect, and the defects are classified by type, and then the corresponding calibration curve is selected for each defect. It becomes possible to display.

이하, 본 발명에 따른 반도체 웨이퍼의 결함 검출 방법을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, a defect detection method of a semiconductor wafer according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명에 따른 반도체 소자의 제조 장치는 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명에 따른 반도체 소자의 제조 장치는 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다.Advantages over the present invention and prior art will become apparent through the description and claims with reference to the accompanying drawings. In particular, a device for manufacturing a semiconductor device according to the present invention is well pointed out and claimed in the claims. However, the apparatus for manufacturing a semiconductor device according to the present invention can be best understood by referring to the following detailed description with reference to the accompanying drawings.

(실시예)(Example)

도 2는 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법을 나타내는 흐름도이다. 도 2를 참조하면, 패턴이 형성되지 않은 웨이퍼의 표면에 PSL(Polystylene Sphere Latex)을 뿌려 기준시료를 작성하고(S100a), 파티클의 크기를 대변하는 캘리브레이션 커브(calibration curve)를 작성한다(S110a). 이때, 패턴이 형성되지 않은 별도의 웨이퍼 표면에 피트(pit)성 형태의 결함을 가진 기준 시료를 작성하고(S100b), 피트성 결함의 크기를 대변하는 캘리브레이션 커브를 작성한다(S110b). 캘리브레이션 커브의 작성(S110a,S110b)은 레이저가 기준 시료 스캐닝시 발생하는 스캐터링 레이저 강도(scattering laser intensity)를 이용하여 각 유형별 결함의 크기를 구분하는 커브형 표를 작성하는 것이다.2 is a flowchart illustrating a defect detection method of a semiconductor wafer according to an embodiment of the present invention. Referring to FIG. 2, a reference sample is prepared by spraying a polystylene sphere latex (PSL) on a surface of a wafer on which a pattern is not formed (S100a), and a calibration curve representing a particle size is created (S110a). . At this time, a reference sample having a pit-like defect is created on a separate wafer surface on which no pattern is formed (S100b), and a calibration curve representing the size of the pit-like defect is created (S110b). Creation of calibration curves (S110a and S110b) is to create a curve table that distinguishes the size of each type of defect using scattering laser intensity generated when the laser scans a reference sample.

도 3은 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 파티클을 보여주는 현미경 사진이고, 도 4는 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 피트성 결함을 보여주는 현미경 사진이다. 파티클이란, 도 3에 도시된 바와 같이, 웨이퍼 표면에 떨어진 낙하성 결함을 의미한다. 피트성 결함이란, 도 4에 도시된 바와 같이, 웨이퍼 표면에 움푹 파인 형태의 결함을 의미한다. 결함의 유형에 따라 레이저 스캐터링 방향이 다르게 나타난다.3 is a micrograph showing a particle in a defect detection method of a semiconductor wafer according to an embodiment of the present invention, Figure 4 is a micrograph showing a fit defect in a defect detection method of a semiconductor wafer according to an embodiment of the present invention. to be. Particles, as shown in Figure 3, means a dropping defect dropped on the wafer surface. As shown in FIG. 4, a fit defect means a defect of a shape that is recessed in the wafer surface. The laser scattering direction is different depending on the type of defect.

도 5 및 도 6은 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 결함 유형에 따른 레이저 스캐터링 방향을 도시한 것이다. 파티클의 경우, 도 5에 도시된 바와 같이, 레이저 스캐터링 방향은 전체적으로 옆으로 퍼지는 형태를 보인다. 피트성 결함의 경우, 도 6에 도시된 바와 같이, 레이저 스캐터링 방향은 주로 위쪽으로 모이는 방향성을 보인다.5 and 6 illustrate a laser scattering direction according to a defect type in a defect detection method of a semiconductor wafer according to an embodiment of the present invention. In the case of particles, as shown in FIG. 5, the laser scattering direction is spread sideways as a whole. In the case of a fit defect, as shown in Fig. 6, the laser scattering direction mainly shows the direction of gathering upwards.

도 7은 본 발명의 실시예에 따른 반도체 웨이퍼의 결함 검출 방법에 있어서 피트성 결함 구분 기준을 나타내는 그래프이다. 도 7을 참조하면, 파티클에서 스캐터링되는 레이저 경우 광채널(wide channel, 파티클 주변의 원형 형태를 띤 검출방위) 디텍터에서 감지되는 신호가 크다. 이와 달리, 피트성 결함의 경우는 협채널(narrow channel, 빛의 입사방향에 직각방향 방위) 디텍터에서 감지되는 신호가 크 다. 이를 이용하여 DN/DW(협채널 검출신호의 강도/광채널 검출신호의 강도)의 비가 대략 1.25 이상일 경우가 피트성 결함으로 인식한다.7 is a graph showing the fit defect classification criteria in the defect detection method of the semiconductor wafer according to the embodiment of the present invention. Referring to FIG. 7, when a laser is scattered on a particle, a signal detected by a wide channel detector is detected. In contrast, in the case of a fit defect, a signal detected by a narrow channel detector is orthogonal to the direction of incidence of light. Using this, the case where the ratio of DN / DW (intensity of narrow channel detection signal / intensity of optical channel detection signal) is approximately 1.25 or more is recognized as a fit defect.

도 2를 다시 참조하면, 웨이퍼를 측정하여(S120), 비패턴 설비별로 내장된 알고리즘을 이용하여 파티클 및 피트성 결함을 구분한다(S130). 파티클인 경우에는 앞서의 S110a 단계에서 작성된 캘리브레이션 커브를 이용하여 파티클의 크기를 결정하고(S140a), 결함 유형(파티클) 및 크기를 표시한다(S150a). 피트성 결함인 경우에는 앞서의 S110b 단계에서 작성된 캘리브레이션 커브를 이용하여 피트성 결함의 크기를 결정하고(S140b), 결함 유형(피트성 결함) 및 크기를 표시한다(S150b).Referring to FIG. 2 again, the wafer is measured (S120), and particles and fitting defects are distinguished using an algorithm embedded for each non-pattern facility (S130). In the case of particles, the size of the particles is determined using the calibration curve created in step S110a (S140a), and defect types (particles) and sizes are displayed (S150a). In the case of a fit defect, the size of the fit defect is determined using the calibration curve created in step S110b (S140b), and the defect type (fit defect) and the size are displayed (S150b).

이상과 같은 일련의 과정을 통해 비패턴 웨이퍼 표면위에 존재하는 결함을 파티클 및 피트성 결함으로 구분하고, 결함의 크기를 구분하기 위해 만든 해당 캘리브레이션 커브를 이용하여 각각의 크기를 구분할 수 있다. 따라서, 결함의 유형에 따른 결함 크기를 오류없이 정확하게 검출할 수 있다.Through the above-described process, defects existing on the surface of the non-patterned wafer can be classified into particle and fit defects, and each size can be distinguished by using a corresponding calibration curve made to distinguish the size of the defects. Therefore, the defect size according to the type of defect can be detected accurately without errors.

이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 그리고, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description merely shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. And, it is possible to change or modify within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the written description, and / or the skill or knowledge in the art. The above-described embodiments are for explaining the best state in carrying out the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the present invention. Various changes are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.

이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 파티클의 크기를 대변하는 캘리브레이션 커브를 작성하고 피트성 결함을 가진 표준 시료를 이용하여 캘리브레이션 커브를 작성하여, 결함을 종류별로 구분한 후 각 결함별로 해당 캘리브레이션 커브를 선택하여 크기를 표시한다. 그러므로, 결함 종류별로 그 크기를 오류없이 검출할 수 있는 효과가 있다.As described in detail above, according to the present invention, a calibration curve representing the particle size is created, and a calibration curve is created using a standard sample having a fitting defect, and the defects are classified by type and then correspond to each defect. Select the calibration curve to display the size. Therefore, there is an effect that the size of each defect type can be detected without error.

Claims (7)

웨이퍼 표면에 존재하는 결함을 유형별로 구분하고, 각 유형별 결함의 크기를 대변하는 커브를 작성하여, 상기 커브를 이용하여 상기 유형별 결함 각각의 크기를 검출하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.The defect detection method of the semiconductor wafer characterized by classifying the defect which exists in the wafer surface by type, creating the curve which represents the magnitude | size of the defect of each type, and detecting the magnitude | size of each said defect of each type using the curve. 제1항에 있어서,The method of claim 1, 상기 커브는 상기 결함에서 반사되는 레이저 스캐터링 강도를 이용하여 작성된 캘리브레이션 커브를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.And the curve includes a calibration curve created using the laser scattering intensity reflected from the defect. 제1항에 있어서,The method of claim 1, 상기 결함은 상기 웨이퍼 표면에 떨어진 낙하성 결함과 상기 웨이퍼 표면에 파인 형태의 결함을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.And the defects include falling defects dropped on the wafer surface and defects in the form of fines on the wafer surface. 웨이퍼 표면에 존재하는 결함 유형별로 기준 시료를 각각 작성하는 단계와;Creating reference samples for each defect type present on the wafer surface; 상기 유형별로 구분된 결함 각각의 크기를 대변하는 캘리브레이션 커브를 각각 생성하는 단계와;Generating a calibration curve representing the size of each of the defects classified by types; 상기 각 캘리브레이션 커브를 이용하여 상기 각 결함의 크기를 결정하는 단 계;Determining the size of each defect using each calibration curve; 를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.Defect detection method of a semiconductor wafer comprising a. 제4항에 있어서,The method of claim 4, wherein 상기 웨이퍼 표면에 존재하는 결함 유형별로 기준 시료를 각각 작성하는 단계는, 어느 하나의 비패턴 웨이퍼의 표면에 폴리스티렌스피어라텍스(Polystylene Sphere Latex)를 뿌려 기준시료를 생성하는 단계와, 다른 하나의 비패턴 웨이퍼의 표면에 피트성 결함을 가진 기준시료를 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.The preparing of the reference sample for each defect type present on the wafer surface may include generating a reference sample by spraying polystyrene sphere latex on the surface of one non-pattern wafer, and another non-pattern. A method for detecting defects in a semiconductor wafer, comprising generating a reference sample having a fit defect on a surface of the wafer. 제4항에 있어서,The method of claim 4, wherein 상기 유형별로 구분된 결함 각각의 크기를 대변하는 캘리브레이션 커브를 각각 생성하는 단계는, 상기 유형별로 구분된 결함 각각에서 반사되는 레이저 스캐터링 강도를 이용하여 상기 각 결함의 크기를 구분하는 커브형 표를 작성하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.The step of generating a calibration curve representing the size of each type of defects classified by type may include generating a curve table for classifying the size of each defect using laser scattering intensity reflected from each type of defects classified by type. A method of detecting a defect of a semiconductor wafer, comprising the step of creating. 제4항 내지 제6항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 6, 상기 결함은 상기 웨이퍼의 표면에 떨어진 낙하성 결함과 상기 웨이퍼의 표면에 움푹 파인 형태의 피트성 결함을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 결함 검출 방법.And the defect includes a dropable defect dropped on the surface of the wafer and a fit defect in the form of a depression in the surface of the wafer.
KR1020050131922A 2005-12-28 2005-12-28 Method for inspecting defects on semiconductor wafer KR20070069605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131922A KR20070069605A (en) 2005-12-28 2005-12-28 Method for inspecting defects on semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131922A KR20070069605A (en) 2005-12-28 2005-12-28 Method for inspecting defects on semiconductor wafer

Publications (1)

Publication Number Publication Date
KR20070069605A true KR20070069605A (en) 2007-07-03

Family

ID=38505205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131922A KR20070069605A (en) 2005-12-28 2005-12-28 Method for inspecting defects on semiconductor wafer

Country Status (1)

Country Link
KR (1) KR20070069605A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8898028B2 (en) 2009-12-28 2014-11-25 Samsung Electronics Co., Ltd. Non-pattern wafer inspection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8898028B2 (en) 2009-12-28 2014-11-25 Samsung Electronics Co., Ltd. Non-pattern wafer inspection device

Similar Documents

Publication Publication Date Title
US7483560B2 (en) Method for measuring three dimensional shape of a fine pattern
US7187438B2 (en) Apparatus and method for inspecting defects
JP4343911B2 (en) Defect inspection equipment
CN107615469B (en) Evaluation method of semiconductor wafer
KR20120093820A (en) Monitoring of time-varying defect classification performance
TW200534423A (en) Semiconductor wafer inspection device and method
JP6261601B2 (en) Determining film thickness, refractive index, and extinction coefficient for real-time film strain determination and defect dimension measurement
TWI807171B (en) Reference image generation for semiconductor applications
Stokowski et al. Inspecting EUV mask blanks with a 193nm system
JP5784796B2 (en) Surface inspection apparatus and method
JP3793668B2 (en) Foreign object defect inspection method and apparatus
JP5506243B2 (en) Defect inspection equipment
JP2009156573A (en) Inspection apparatus and inspection method
KR20070069605A (en) Method for inspecting defects on semiconductor wafer
JP4594833B2 (en) Defect inspection equipment
Glasser et al. Inspecting EUV mask blanks with a 193-nm system
JP5040315B2 (en) Inspection method, inspection system, and inspection apparatus
JP2005347448A (en) Semiconductor wafer testing apparatus and method
JP2000510290A (en) Standard for calibration and checking of surface inspection equipment and method for the production of this standard
Stover et al. Use of light scatter signals to identify particle material
Patel et al. Defect metrology challenges at 45-nm technology node and beyond
Engbrecht et al. An approach for improving yield with intentional defects
JP5576526B2 (en) Surface inspection apparatus and method
Huang et al. Unpatterned wafer defect detection
JP2010135416A (en) Pattern inspection device and method for semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination