KR20070069246A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20070069246A KR20070069246A KR1020050131124A KR20050131124A KR20070069246A KR 20070069246 A KR20070069246 A KR 20070069246A KR 1020050131124 A KR1020050131124 A KR 1020050131124A KR 20050131124 A KR20050131124 A KR 20050131124A KR 20070069246 A KR20070069246 A KR 20070069246A
- Authority
- KR
- South Korea
- Prior art keywords
- particles
- process chamber
- semiconductor device
- chamber
- ashing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
- H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
Abstract
Description
도 1은 본 발명의 바람직한 일 실시예에 따른 애싱 공정을 수행하는 애싱 장치를 개략적으로 나타낸 구성도.1 is a schematic view showing an ashing apparatus for performing an ashing process according to an embodiment of the present invention.
도 2는 본 발명의 바람직한 일 실시예에 따른 애싱 장치에서 파티클을 감소시키는 방법을 나타낸 흐름도.2 is a flow chart illustrating a method of reducing particles in an ashing apparatus according to a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 다른 실시예에 따른 애싱 장치에서 파티클을 감소시키는 방법을 나타낸 흐름도.3 is a flow chart illustrating a method of reducing particles in an ashing apparatus according to another preferred embodiment of the present invention.
도 4 내지 도 5는 본 발명의 바람직한 일 실시예에 따른 애싱 장치에서 확인된 파티클을 소프트웨어를 통해 나타낸 화면 예시도.4 to 5 are screen diagrams showing particles identified in the ashing apparatus according to an embodiment of the present invention through software.
<도면의 주요 부분에 대한 부호의 설명> <Explanation of symbols for the main parts of the drawings>
100…애싱 장치 110…로드락 챔버100...
120…공정 챔버 130…이송 챔버120...
본 발명은 반도체 소장 제조 방법에 관한 장치이다.The present invention relates to a device for manufacturing a semiconductor small intestine.
통상적으로 반도체 소자는 증착 공정, 사진 공정, 식각 공정 및 이온 주입 공정 등의 공정들을 수행하여 이루어진다. 다시 말해, 반도체 소자는 반도체 기판으로 사용되는 웨이퍼(Wafer)상에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막이 증착된 후, 사진 공정, 식각 공정 및 이온 주입 공정을 통해 일정한 패턴을 형성시켜 완성되는 것이다. In general, a semiconductor device is formed by performing processes such as a deposition process, a photographic process, an etching process, and an ion implantation process. In other words, a semiconductor device is formed by depositing several layers of thin films such as a polycrystalline film, an oxide film, a nitride film, and a metal film on a wafer used as a semiconductor substrate, and then, using a photographic process, an etching process, and an ion implantation process. It is completed by forming.
이러한 각 공정이 수행되는 반도체 소자는 상기 사진 공정 및 식각 공정에서 일반적으로 감광막(Photo resist) 패턴을 형성시키고, 이를 마스크로 하여 하층에 형성된 산화막 등을 식각하여 원하는 패턴을 형성시킨다. A semiconductor device in which each of these processes is performed generally forms a photoresist pattern in the photolithography process and an etching process, and forms a desired pattern by etching an oxide film formed under the mask as a mask.
최근 들어 이러한 반도체 소자가 고집적화 되어감에 따라 상기 공정들에서 수 μm 단위의 파티클(Particle)에도 공정 불량이 유발되기 때문에, 상기 식각 공정 및 상기 이온 주입 공정을 실시하는 공정 챔버(Process Chamber)는 진공 상태에서 공정이 수행되고 있다.In recent years, as the semiconductor devices have been highly integrated, process defects are caused even in particles having a number of μm in the above processes, so that the process chamber for performing the etching process and the ion implantation process is vacuumed. The process is being carried out in a state.
여기서 상기 공정 챔버는 공정이 진행될 웨이퍼가 대기하는 로드락 챔버(Loadlock Chamber)와 연결되어 있다. 상기 로드락 챔버는 저진공 상태를 유지하여 고진공 상태의 상기 공정 챔버에서 공정을 수행한 웨이퍼가 언로딩(Unloading)되어, 후속 웨이퍼를 대기시키는 역할을 한다.Here, the process chamber is connected to a loadlock chamber in which a wafer to be processed is waiting. The load lock chamber maintains a low vacuum state and unloads a wafer that has been processed in the process chamber in a high vacuum state, thereby serving to wait for a subsequent wafer.
이러한 상기 공정 챔버와 상기 로드락 챔버는 펌핑(Pumping) 작업에 의해 형성되는 챔버 내부의 진공 상태가 다르다. 즉, 공정 챔버가 조금 더 진공 상태가 높 게 형성된다. 그러므로 상기 로드락 챔버에서 대기하던 웨이퍼가 상기 고정 챔버로 이동하기 위해 상기 공정 챔버에는 게이트가 오픈(open)되는 순간, 상기 공정 챔버와 상기 로드락 챔버 사이의 압력차에 의해 기류가 형성되고, 상기 로드락 챔버에서 생성된 파티클들이 상기 공정 챔버로 빨려 들어갈 수 있다. 여기서 상기 공정 챔버로 빨려 들어간 파티클은 반도체 제조 공정상에서 웨이퍼상의 불량을 유발하는 결정적인 요인이 된다.The process chamber and the load lock chamber have different vacuums inside the chamber formed by a pumping operation. That is, the process chamber is formed a little higher vacuum. Therefore, at the moment when the gate is opened in the process chamber to move the wafer waiting in the load lock chamber to the fixed chamber, an air flow is formed by the pressure difference between the process chamber and the load lock chamber. Particles generated in the load lock chamber may be sucked into the process chamber. Particles sucked into the process chamber are a decisive factor causing wafer defects in the semiconductor manufacturing process.
한편, 상기 반도체 소자를 만드는 반도체 공정은 라인 및 홀(Hole)을 형성하기 위해 감광막 코팅, 사진 및 식각 공정을 거치된 후, 사진 및 식각 공정에 사용된 감광막을 제거하는 공정을 수행하는데, 상기 공정을 애싱(Ashing) 공정이라 한다.On the other hand, the semiconductor process for making the semiconductor device is subjected to a photoresist coating, a photo and an etching process to form a line and a hole (Hole), and then performing a process of removing the photoresist used in the photo and etching process, the process This is called ashing process.
상기 애싱 공정의 경우, 고온에서 진행되고, 후속 공정에서 습식(Wet) 공정을 거치게 되어 애싱 공정에서 발생하는 파티클의 영향은 미미할 수 있다. 그러나 상기 반도체 소자를 만드는 반도체 공정에서 저유전율(Low-k) 물질이 사용되면서 저온 애싱 및 습식 공정 적용에 제한이 있기 때문에, 애싱 공정에서 발생할 수 있는 파티클을 최소화시켜야 한다. 특히 비아(VIA) 애싱 혹은 레세스(Recess) 애싱에서 발생되는 파티클은 트랜치 형성을 위한 반응성 이온 식각(Reactive Ion Etching: RIE) 시 패턴 오픈(Pattern Open)을 유발시킬 수 있다.The ashing process may be performed at a high temperature and undergo a wet process in a subsequent process, thereby minimizing the effects of particles generated in the ashing process. However, as low-k materials are used in the semiconductor process of manufacturing the semiconductor device, there is a limitation in applying the low-temperature ashing and the wet process, and thus, particles that may occur in the ashing process should be minimized. Particularly, particles generated in VIA ashing or recess ashing may cause pattern opening during reactive ion etching (RIE) for trench formation.
따라서 제조 공정 중 반도체 소자는 공정 장비의 안정화를 추구함과 함께 반도체 공정의 안정화가 요구되고 있다. 특히, 웨이퍼상의 불량을 유발하는 파티클에 의한 문제는 매우 심각하여 이를 개선하기 위한 방법이 계속적으로 모색되고 있다.Therefore, the semiconductor device during the manufacturing process is required to stabilize the semiconductor process while pursuing the stabilization of the process equipment. In particular, the problems caused by particles causing defects on the wafer are very serious, and methods for improving them are continuously being sought.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 본 발명의 목적은 반도체 제조 공정 중 발생 가능한 파티클을 최소화시킬 수 있는 반도체 소자 제조 방법을 제공하는 것이다.The present invention is to solve the above problems, an object of the present invention is to provide a semiconductor device manufacturing method that can minimize the particles that can occur during the semiconductor manufacturing process.
상술한 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 반도체 소자 제조 방법에 있어서, 공정 챔버에서 상기 반도체 소자의 제조를 위해 사용된 감광막을 제거하는 애싱(ashing) 공정, 상기 공정 챔버에 설치되어 압력을 조절하는 게이트 밸브를 개방하여 상기 애싱 공정으로부터 생성된 파티클을 배기시키는 펌핑(pumping) 공정 및 상기 게이트 밸브를 닫고 상기 파티클을 이동시키기 위한 캐리어 가스를 공급하여 상기 파티클을 배기시키는 배출(venting) 공정을 포함하는 반도체 소자 제조 방법을 제공할 수 있다.In order to achieve the above objects, according to an aspect of the present invention, in the semiconductor device manufacturing method, an ashing process for removing the photosensitive film used for manufacturing the semiconductor device in the process chamber, installed in the process chamber And a pumping step of opening the gate valve for regulating the pressure to exhaust the particles generated from the ashing process, and venting the particles by closing the gate valve and supplying a carrier gas for moving the particles. It is possible to provide a method for manufacturing a semiconductor device including a step).
바람직한 실시예에서, 상기 캐리어 가스는 질소인 것을 특징으로 할 수 있다. 또한, 상기 반도체 소자 제조 방법은 상기 파티클을 이동시키기 위한 캐리어 가스를 상기 공정 챔버로 공급하여 상기 파티클의 배기를 유도시키는 퍼징(purging) 공정을 더 포함하는 것을 특징으로 할 수 있다. 또한, 상기 퍼징 공정은 500~3000sccm의 캐리어 가스를 공급하는 것을 특징으로 할 수 있다.In a preferred embodiment, the carrier gas may be characterized in that the nitrogen. The semiconductor device manufacturing method may further include a purging process of supplying a carrier gas for moving the particles to the process chamber to induce exhaust of the particles. In addition, the purging process may be characterized in that for supplying a carrier gas of 500 ~ 3000sccm.
이어서, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. Next, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 바람직한 일 실시예에 따른 애싱 공정을 수행하는 애싱 장치를 개략적으로 나타낸 구성도이다.1 is a schematic view showing an ashing apparatus for performing an ashing process according to an embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 애싱 장치(100)는 로드락 챔버(loadlock chamber)(110), 공정 챔버(Process chamber)(120) 및 이송 챔버(Transfer chamber)(130)를 포함하여 구성된다.Referring to FIG. 1, the
로드락 챔버(110)는 상기 공정 챔버(120)로 웨이퍼를 로딩(Loading) 및 언로딩(Unloading)시키도록 구성된다. 또한, 상기 로드락 챔버(110)는 상기 공정 챔버(120)의 압력 상태가 변화되는 것을 방지시키기 위해 그 자체적으로 진공 상태와 대기 상태를 교차시키면서 압력을 그대로 유지시키는 기능을 수행한다. 즉, 상기 로드락 챔버(110)는 대기압 상태인 외부로부터 고진공 상태인 상기 공정 챔버(120)로 웨이퍼를 직접 유입시키는 경우에 외부의 파티클이 상기 공정 챔버(120)로 유입되는 것을 방지할 수 있다.The
이때 상기 로드락 챔버(110)에서의 진공 형성은 통상 별도의 펌핑(Pumping) 수단에 의해 이루어지게 된다. 또한, 상기 로드락 챔버(110)의 진공 상태 혹은 대기압 상태 여부는 상기 로드락 챔버(110)와 공정 챔버(120)가 연결되도록 형성된 게이트 밸브(미도시) 및 외부로 연결되도록 형성된 게이트 밸브(미도시)의 개폐를 기준으로 형성된다.At this time, the vacuum is formed in the
공정 챔버(120)는 반도체 소자로 사용되는 웨이퍼를 가공하기 위한 여러 가 지 공정이 수행되도록 구성된다. 또한, 상기 공정 챔버(120)는 반도체 소자 제조를 위해 사용된 감광막을 제거하는 애싱 공정을 진행시키고, 상기 웨이퍼가 압력 변동에 의해 대기압 상태로 바로 반송되는 기능을 수행한다. 여기서 상기 공정 챔버(120)는 일측은 상기 로드락 챔버(110)와 연결되고, 타측 혹은 바닥면은 내부에서 발생 가능한 파티클을 배기시키기 위한 배기 포트(미도시)가 형성된다.The
또한, 상기 공정 챔버(120)는 애싱 공정이 완료된 후, 파티클과 같은 부산물을 원활히 배기시키기 위한 펌핑(Pumping) 공정, 상기 파티클을 이동시키기 위한 캐리어 가스를 공급함으로써 원활할 배기를 돕기 위한 퍼징(Purging) 공정 및 상기 캐리어 가스를 공급하여 저압력 상태인 공정 챔버(120)에서 공정 챔버(120) 내의 웨이퍼를 대기압 상태로 반송시키기 위한 배출 공정이 실시된다. 상기 공정 챔버(120)는 상기와 같은 공정들을 통해 발생 가능한 부산물인 폴리머(Polymer)성 파티클(Particle)을 최대한 배출시킴으로써 애싱 장치(100)를 더욱 안정적으로 관리시킬 수 있다.In addition, after the ashing process is completed, the
이송 챔버(130)는 상기 공정 챔버(120)에서 반도체 소자로 사용되는 웨이퍼를 웨이퍼 카셋트(Cassette)에 적재하여 이송시키는 기능을 수행한다.The
이와 같이 본 발명에 따른 애싱 장치(100)는 상기 공정 챔버(120) 자체에서 상기와 같은 애싱 공정이 완료된 후, 펌핑 공정, 퍼징 공정 및 배출 공정을 수행시켜 상기 공정 챔버(120) 내에서 발생 가능한 부산물인 파티클을 감소시킬 수 있다. 또한, 상기 애싱 장치(100)는 후속 공정을 습식 공정 없이 바로 진행시킴으로써 공정을 단순화시킬 수 있다. 뿐만 아니라, 상기 애싱 장치(100)는 상기 공정들을 통 해 상기 공정 챔버(120)를 안정적으로 유지 및 관리할 수 있어 공정의 안정화 및 세정 주기를 향상시킬 수 있다.As described above, the
도 2는 본 발명의 바람직한 일 실시예에 따른 애싱 장치에서 파티클을 감소시키는 방법을 나타낸 흐름도이다.2 is a flowchart illustrating a method of reducing particles in an ashing apparatus according to a preferred embodiment of the present invention.
도 2를 참고하면, 먼저 본 발명에 따른 애싱 장치의 공정 챔버에서 반도체 소자의 제조를 위해 사용된 감광막을 제거하는 애싱 공정을 수행한다(S201). 이때 상기 공정 챔버에서 상기 애싱 공정은 20~50℃ 범위에서 0.5~2T, 1000~2000W_source, 100~500W_bias, 3000~5000 sccm의 산소(O2), 100~500sccm의 질소(N₂)에 범위로 진행시킬 수 있다.Referring to FIG. 2, first, an ashing process of removing a photoresist film used for manufacturing a semiconductor device is performed in a process chamber of an ashing apparatus according to the present invention (S201). At this time, the ashing process in the process chamber is to be carried out in a range of 0.5 ~ 2T, 1000 ~ 2000W_source, 100 ~ 500W_bias, 3000 ~ 5000 sccm oxygen (O2), 100 ~ 500sccm nitrogen (N₂) in the 20 ~ 50 ℃ range Can be.
상기 공정 챔버는 애싱 공정이 완료된 후, 상기 애싱 공정으로부터 생성된 파티클과 같은 부산물을 원활한 배기시키는 펌핑 공정을 수행한다(S203). 이때 상기 공정 챔버는 압력을 조절하는 게이트 밸브를 완전히 개방한 상태로 유지시켜 상기 애싱 공정이 종료되면 파티클을 원활히 배기시킬 수 있다. 더욱 바람직하게는 공정 챔버에서 애싱이 종료된 후, 상기 펌핑 공정을 10~50초간 진행시킨다.After the ashing process is completed, the process chamber performs a pumping process of smoothly evacuating by-products such as particles generated from the ashing process (S203). In this case, the process chamber may maintain the gate valve for regulating pressure in a fully open state to smoothly exhaust particles when the ashing process is completed. More preferably, after the ashing is completed in the process chamber, the pumping process is performed for 10 to 50 seconds.
이후, 상기 공정 챔버는 저압력 상태인 공정 챔버에서 상기 부산물과 같은 파티클을 이동시키기 위한 캐리어 가스를 공급하여 상기 공정 챔버 내의 웨이퍼를 대기압 상태로 반송시키는 배출(venting) 공정을 실시한다(S205). 이때 상기 공정 챔버는 게이트 밸브를 닫고 캐리어 가스인 질소를 공급시킴으로써 저압력 상태인 상기 공정 챔버 내의 웨이퍼를 대기압 상태로 반송시킬 수 있다. Thereafter, the process chamber performs a venting process of supplying a carrier gas for moving particles such as the by-product from the process chamber in a low pressure state to convey the wafer in the process chamber to an atmospheric pressure state (S205). In this case, the process chamber may transfer the wafer in the process chamber in a low pressure state to an atmospheric pressure state by closing the gate valve and supplying nitrogen, which is a carrier gas.
여기서 본 발명에 따른 애싱 장치의 공정 챔버에서는 애싱 공정이 종료된 후, 반도체 소자로 사용되는 웨이퍼가 상기와 같은 배출(venting) 공정을 통해 대기압 상태로 반송되기 때문에, 상기 공정 챔버를 반송에 적합한 상태로 유지시킬 수 있다.Here, in the process chamber of the ashing apparatus according to the present invention, after the ashing process is completed, the wafer used as the semiconductor element is conveyed to the atmospheric pressure state through the above-described venting process, so that the process chamber is suitable for conveying. Can be maintained.
도 3은 본 발명의 바람직한 다른 실시예에 따른 애싱 장치에서 파티클을 감소시키는 방법을 나타낸 흐름도이다. 도 2를 참조하여 설명한 것과 동일한 부분에 대한 구체적인 설명은 생략하기로 한다.3 is a flowchart illustrating a method of reducing particles in an ashing apparatus according to another exemplary embodiment of the present invention. Detailed descriptions of the same parts as those described with reference to FIG. 2 will be omitted.
도 3을 참고하면, 먼저 본 발명에 따른 애싱 장치의 공정 챔버에서 반도체 소자의 제조를 위해 사용된 감광막을 제거하는 애싱 공정을 수행한다(S301).Referring to FIG. 3, first, an ashing process of removing a photoresist film used for manufacturing a semiconductor device is performed in a process chamber of an ashing apparatus according to the present invention (S301).
상기 공정 챔버는 애싱 공정이 완료된 후, 상기 애싱 공정으로부터 생성된 파티클과 같은 부산물을 원활한 배기시키는 펌핑 공정을 수행한다(S303). 상술한 바와 같이, 이때 상기 공정 챔버는 압력을 조절하는 게이트 밸브를 완전히 개방한 상태로 유지시켜 상기 애싱 공정이 종료되면 파티클을 원활히 배기시킬 수 있다. 더욱 바람직하게는 공정 챔버에서 애싱이 종료된 후, 상기 펌핑 공정을 10~50초간 진행시킨다.After the ashing process is completed, the process chamber performs a pumping process of smoothly evacuating by-products such as particles generated from the ashing process (S303). As described above, in this case, the process chamber may maintain the gate valve for regulating pressure in a fully open state to smoothly exhaust particles when the ashing process is completed. More preferably, after the ashing is completed in the process chamber, the pumping process is performed for 10 to 50 seconds.
이후, 상기 공정 챔버는 상기 파티클을 이동시키기 위한 캐리어 가스(Carrier Gas)를 공급시킴으로써 상기 파티클의 원활할 배기를 유도하는 퍼징(Purging) 공정을 수행한다(S305). 이때 상기 공정 챔버는 상기 펌핑 공정에서 충분히 배기되지 못한 부산물을 이동시키기 위한 캐리어 가스인 질소(N₂)를 공급시 킴으로써 원활한 배기를 유도할 수 있다. 더욱 바람직하게는 상기 펌핑 공정을 수행시킨 후, 상기 퍼징 공정에서 상기 질소를 500~3000sccm로 10~50초간 공급시킬 수 있다.Thereafter, the process chamber performs a purging process of inducing smooth exhaust of the particles by supplying a carrier gas for moving the particles (S305). In this case, the process chamber may induce smooth exhaust by supplying nitrogen (N 2), which is a carrier gas for moving a by-product not sufficiently exhausted in the pumping process. More preferably, after performing the pumping process, the nitrogen may be supplied at 500 to 3000sccm for 10 to 50 seconds in the purging process.
이후, 상기 공정 챔버는 저압력 상태인 공정 챔버에서 캐리어 가스를 공급하여 상기 공정 챔버 내의 웨이퍼를 대기압 상태로 반송시키는 배출(venting) 공정을 실시한다(S207). 상술한 바와 같이, 이때 상기 공정 챔버는 게이트 밸브를 닫고 캐리어 가스인 질소를 공급시킴으로써 저압력 상태인 상기 공정 챔버 내의 웨이퍼를 대기압 상태로 반송시킬 수 있다. Thereafter, the process chamber performs a venting process of supplying a carrier gas from a process chamber in a low pressure state to convey the wafer in the process chamber to an atmospheric pressure state (S207). As described above, the process chamber can convey the wafer in the process chamber in a low pressure state to an atmospheric pressure state by closing the gate valve and supplying nitrogen, which is a carrier gas.
도 4 내지 도 5는 본 발명의 바람직한 일 실시예에 따른 애싱 장치에서 확인된 파티클을 소프트웨어를 통해 나타낸 화면 예시도이다.4 to 5 are screen views illustrating particles identified in the ashing apparatus according to an exemplary embodiment of the present invention through software.
도 4 내지 도 5는 참고하면, 도 4에 도시된 화면 예시도(400)는 애싱 장치의 공정 챔버에서 단순히 애싱(venting) 공정이 완료된 후, 별도의 추가 공정 없이 바로 배출(venting) 공정을 수행시킨 다음 소정의 소프트웨어를 통해 반도체 소자로 사용되는 웨이퍼 상의 파티클(401) 수를 확인한 화면이다.Referring to FIGS. 4 to 5, the screen example 400 shown in FIG. 4 is a simple venting process completed in the process chamber of the ashing apparatus, and then immediately performs a venting process without an additional process. Next, the screen confirms the number of
그에 반해, 도 5에 도시된 화면 예시도(500)는 애싱 공정의 공정 챔버에서 애싱이 완료된 후, 발생 가능한 파티클을 배기시키기 위한 펌핑(Pumping) 공정, 상기 파티클을 이동시키기 위한 캐리어 가스를 공급함으로써 원활할 배기를 유도시키기 위한 퍼징(Purging) 공정 및 상기 캐리어 가스를 공급하여 저압력 상태인 공정 챔버에서 상기 공정 챔버 내의 웨이퍼를 대기압 상태로 반송시키기 위한 배출 공정 을 수행시킨 다음 소정의 소프트웨어를 통해 웨이퍼상의 파티클(501) 수를 확인한 화면이다.In contrast, the screen example 500 illustrated in FIG. 5 is a pumping process for exhausting a particle that can be generated after supplying ashing to the process chamber of the ashing process, and supplying a carrier gas for moving the particles. A purging process for inducing smooth exhaust and a discharge process for conveying the wafer in the process chamber to atmospheric pressure in a low pressure process chamber by supplying the carrier gas, followed by a predetermined software This is a screen for checking the number of
상술한 바와 같이, 바람직하게는 상기 공정 챔버에서 애싱 공정이 종료된 후, 상기 펌핑 공정을 10~50초간 진행시킬 수 있다. 또한, 상기 공정 챔버에서 상기 펌핑 공정이 수행된 후, 상기 퍼징 공정에서 질소를 500~3000sccm로 10~50초간 공급시킬 수 있다.As described above, preferably, after the ashing process is completed in the process chamber, the pumping process may be performed for 10 to 50 seconds. In addition, after the pumping process is performed in the process chamber, nitrogen may be supplied at 500 to 3000 sccm for 10 to 50 seconds in the purging process.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.
본 발명에 의하면 반도체 제조 공정 중 발생 가능한 파티클을 최소화시킬 수 있는 반도체 소자 제조 방법을 제공할 수 있다.According to the present invention, it is possible to provide a method of manufacturing a semiconductor device capable of minimizing particles that may occur during a semiconductor manufacturing process.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131124A KR100736126B1 (en) | 2005-12-28 | 2005-12-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050131124A KR100736126B1 (en) | 2005-12-28 | 2005-12-28 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070069246A true KR20070069246A (en) | 2007-07-03 |
KR100736126B1 KR100736126B1 (en) | 2007-07-06 |
Family
ID=38504888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050131124A KR100736126B1 (en) | 2005-12-28 | 2005-12-28 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100736126B1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3318241B2 (en) | 1997-09-19 | 2002-08-26 | 富士通株式会社 | Ashing method |
KR100283425B1 (en) | 1998-09-24 | 2001-04-02 | 윤종용 | Metal wiring formation process and system of semiconductor device |
KR100542031B1 (en) * | 2003-05-30 | 2006-01-11 | 피에스케이 주식회사 | Method for removing photo-resist in semiconductor manufacturing process |
-
2005
- 2005-12-28 KR KR1020050131124A patent/KR100736126B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100736126B1 (en) | 2007-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8043659B2 (en) | Substrate processing apparatus and substrate processing method | |
US9028648B1 (en) | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium | |
US9340879B2 (en) | Substrate processing apparatus, method for manufacturing semiconductor device and computer-readable recording medium | |
US20170271176A1 (en) | Substrate processing apparatus | |
US10546761B2 (en) | Substrate processing apparatus | |
US20210143001A1 (en) | Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium | |
US6299722B1 (en) | Etching equipment including a post processing apparatus for removing a resist film, polymer, and impurity layer from an object | |
US11024514B2 (en) | Etching method and etching apparatus | |
JPWO2012063901A1 (en) | Semiconductor device manufacturing method and manufacturing apparatus | |
JP7149144B2 (en) | VACUUM PROCESSING APPARATUS AND CONTROL METHOD OF VACUUM PROCESSING APPARATUS | |
US11557486B2 (en) | Etching method, damage layer removal method, and storage medium | |
US9698050B1 (en) | Method of manufacturing semiconductor device | |
KR100736126B1 (en) | Method for manufacturing semiconductor device | |
US20220122802A1 (en) | Etching method, plasma processing apparatus, and processing system | |
JP2006278619A (en) | Semiconductor-manufacturing apparatus | |
JP2000232071A (en) | Substrate-processing method and apparatus | |
US20070281447A1 (en) | Method of loading and/or unloading wafer in semiconductor manufacturing apparatus | |
US20240087885A1 (en) | Method of forming silicon nitride film and film forming apparatus | |
KR20070054765A (en) | Method of creating a vacuum in a load lock chamber and apparatus for performing the same | |
JP2008227506A (en) | Substrate treatment method | |
JP2002198411A (en) | Pressure control method, transfer apparatus, and cluster tool | |
KR20030001095A (en) | Pressure controlling apparatus of chamber | |
JP2005217063A (en) | Substrate processing method | |
JP2020025070A (en) | Etching method and etching device | |
KR100868795B1 (en) | A load-lock chamber for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100518 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |