KR20070066094A - 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템 - Google Patents

디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템 Download PDF

Info

Publication number
KR20070066094A
KR20070066094A KR1020050126856A KR20050126856A KR20070066094A KR 20070066094 A KR20070066094 A KR 20070066094A KR 1020050126856 A KR1020050126856 A KR 1020050126856A KR 20050126856 A KR20050126856 A KR 20050126856A KR 20070066094 A KR20070066094 A KR 20070066094A
Authority
KR
South Korea
Prior art keywords
input
parallel
demux
register
clock pulse
Prior art date
Application number
KR1020050126856A
Other languages
English (en)
Inventor
김영구
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR1020050126856A priority Critical patent/KR20070066094A/ko
Publication of KR20070066094A publication Critical patent/KR20070066094A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/42615—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific demultiplexing arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/916—Multiplexer/demultiplexer

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 디모듈레이션을 통해 8개의 입력단으로 구분되어 입력되는 데이터를 오디오/비디오 신호로 변환하여 출력하는 MPEG 디먹스를 구비하는 디지털 티브이의 디먹스 시스템에 관한 것으로서, 6개의 입력단에 연결되며 입력 데이터를 받아 MPEG 디먹스로 전달하는 6개의 제 1 레지스터와, 제 1 입력단에 연결되며 병렬 방식 또는 직렬 방식 선택을 위한 실렉트 신호를 인가하는 클록 비교기와, 제 2 입력단에 연결되며 클록 비교기의 실렉트 신호에 따라 상이한 클록 펄스 신호를 발생하는 먹스와, 먹스에 병렬로 연결되며 먹스의 제 1 클록 펄스 입력에 따라 입력 데이터를 MPEG 디먹스로 전달하는 제 2 레지스터와, 먹스에 병렬로 연결되며 먹스의 제 2 클록 펄스 입력에 따라 레지스터 정보를 한 비트씩 시프트(shift)하여 입력 데이터를 직렬 방식으로 MPEG 디먹스로 전달하는 제 3 레지스터를 포함한다. 본 발명에 의하면, 동일한 입력 핀 수를 유지한 상태에서 병렬 방식의 하나의 핀을 직렬 방식으로 공유시키고 미국 방식 또는 유럽 방식에 따라 먹스로 직렬 또는 병렬 방식을 실렉트 함으로써, 디지털 티브이의 HDTV 멀티미디어 칩의 디모듈레이션 설계 변경에 따라 각각 대응하지 않아도 되기 때문에 보다 범용적으로 멀티미디어 칩을 제작할 수 있다. 이로 인해 제품 가격을 절감할 수 있는 효과가 창출된다.
ATSC(Advanced Television System Committee), DVB(Digital Video Broadcasting), MUX(Multiplexer), DEMUX(De-multiplexer)

Description

디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템{UNIFIED DE-MULTIPLEXER SYSTEM OF DIGITAL TELEVISION}
도 1은 전형적인 디지털 티브이의 디모듈레이터와 MPEG 디먹스의 연결 구성도,
도 2는 종래의 MPEG 디먹스로의 입력 방식을 구분하는 도면,
도 3은 본 발명에 따른 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템에 대한 구성 블록도.
<도면의 주요 부분에 대한 부호의 설명>
101∼107 : 레지스터 200 : 시프트 레지스터
300 : 클록 비교기 400 : 먹스
500 : MPEG 디먹스
본 발명은 디지털 티브이의 디먹스(De-multiplexer) 회로에 관한 것으로, 특히 미국 방식 MPEG 디먹스 회로와 유럽 방식 MPEG 디먹스 회로를 공용화하는데 적합한 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템에 관한 것이다.
근래에 들어 인터넷과 정보통신기술의 비약적인 발전에 힘입어 사회 전반에 걸쳐 음성 및 영상의 다양한 시청각적 데이터를 디지털로 변환하는 멀티미디어 디지털화가 급속도로 진행되고 있다. 더욱이 이러한 멀티미디어 디지털 화는 대역 압축기술의 발전과 인터넷 등의 유무선 통신망 확충에 힘입어 많은 사람에게 다양한 멀티미디어 데이터를 향유할 수 있도록 하고 있다.
최근 이들 멀티미디어 콘텐츠 중 특히 오디오/비디오 콘텐츠(이하 A/V 콘텐츠라 함)가 기록된 저장매체의 일례로서 소위 DVD(Digital Versatile Disc)가 소개된 바 있는데, 이는 MPEG-2 표준 규격이 채용된다. MPEG-2는 2∼4.5 Mbps의 전송속도, 720ㅧ480의 해상도로 구현되어 MPEG-1의 화질을 개선한 고해상도 포맷으로 A/V 콘텐츠가 압축되어 있고 DVD 플레이어나 DVD-ROM이 구비된 컴퓨터를 통해 실행이 가능하다.
이러한 MPEG-2 방식은 자체 하드디스크 드라이브(HDD)가 내장된 멀티미디어 플레이어, 예컨대, PVR(Personal Video Recorder)과 PMP(Portable Multimedia Player)에도 적용되며, 여기서, 저장매체에 저장되는 방송 프로그램 데이터는, 저장 공간의 활용도를 높이기 위하여, MPEG-2 방식으로 인코딩(압축)되어 저장되며, 저장된 데이터를 재생할 때는 MPEG-2 방식으로 디코딩(복원) 되어 출력된다.
이외에도 MPEG-2 방식은 디지털 방송에 특히 적합한데, 최근 대중화되고 있는 디지털 티브이의 멀티미디어 칩으로 MPEG-2 디코더 및 ISO에서 제정하는 디먹스 시스템을 사용하여 전송 스트림을 디먹스하여 ES 스트림으로 바꾸어 A/V 신호로 변환하도록 구성된다. 도 1은 이러한 디지털 티브이에 채용되는 디모듈레이터(10)와 MPEG 디먹스(12)의 연결 구성도를 간략히 나타낸 것이다.
이때, 디모듈레이터(10)와 MPEG 디먹스(12)는 MPEG 디먹스(12) 단의 입력 방식에 따라 미국 방식과 유럽 방식으로 구분되어 출시된다. 즉, 미국식은 ATSC(Advanced Television System Committee), 유럽식은 DVB(Digital Video Broadcasting) 방식을 각각 채용하고 있다.
도 2는 도 1의 A 부분, 즉 MPEG 디먹스(12)의 입력단을 나타낸 것으로, 미국 방식(ATSC)은 8비트(bit) 병렬(parallel) 방식으로 입력이 이루어지기 때문에 입력단이 8개의 핀으로 구성되며, 유럽 방식(DVB)은 1비트 직렬(serial) 방식으로 입력이 이루어지기 때문에 입력단이 1개의 핀으로 구성된다.
이와 같이 종래에는, 디먹스의 입력단이 다르게 적용됨으로써, 디모듈레이터를 디자인하는 입장에서 스펙을 받아 후처리하는 과정을 디모듈레이터의 설계에 맞추어 따로 적용해야만 하는 불편함이 존재한다.
본 발명은 상술한 종래 기술의 불편함을 해소하기 위한 것으로, 동일한 입력 핀 수를 유지한 상태에서 병렬 방식의 하나의 핀을 직렬 방식으로 공유시키고 미국 방식 또는 유럽 방식에 따라 먹스(Multiplexer)로 직렬 또는 병렬 방식을 실렉트(select) 함으로써, 직렬 방식과 병렬 방식의 플랫폼을 공유할 수 있는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 디모듈레이션을 통해 n 개의 입력단으로 구분되어 입력되는 데이터를 오디오/비디오 신호 로 변환하여 출력하는 MPEG 디먹스를 구비하는 디지털 티브이의 디먹스 시스템으로서, (n-2) 개의 입력단에 연결되며, 상기 입력 데이터를 받아 상기 MPEG 디먹스로 전달하는 (n-2) 개의 제 1 레지스터와, 제 1 입력단에 연결되며, 병렬 방식 또는 직렬 방식 선택을 위한 실렉트 신호를 인가하는 클록 비교기와, 제 2 입력단에 연결되며, 상기 클록 비교기의 실렉트 신호에 따라 상이한 클록 펄스 신호를 발생하는 먹스와, 상기 먹스에 병렬로 연결되며, 상기 먹스의 제 1 클록 펄스 입력에 따라 상기 입력 데이터를 상기 MPEG 디먹스로 전달하는 제 2 레지스터와, 상기 먹스에 병렬로 연결되며, 상기 먹스의 제 2 클록 펄스 입력에 따라 레지스터 정보를 한 비트씩 시프트(shift)하여 상기 입력 데이터를 직렬 방식으로 상기 MPEG 디먹스로 전달하는 제 3 레지스터를 포함하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
설명에 앞서, 본 실시예에 적용되는 디먹스 시스템은 병렬 방식의 총 8개의 입력단에서 하나의 입력 핀을 직렬 방식으로 사용할 수 있도록 먹스로 실렉트 하여 병렬 방식(미국 방식)과 직렬 방식(유럽 방식)의 플랫폼을 공유한다는 것으로, 이러한 입력단의 개수는 미국 방식 디지털 티브이를 한정하기 위한 것일 뿐 본 발명을 특징짓는 것은 아니다. 예컨대, 동일한 병렬 방식이라 하더라도 입력단의 개수는 상이하게 적용(8개 이상 또는 이하)될 수 있으며, 이는 후술하는 특허청구범위 로부터 보다 명확해 질 것이다.
도 3은 본 발명의 바람직한 실시예에 따른 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템에 대한 구성 블록도로서, 제 1 및 제 2 레지스터(101∼107), 제 3 레지스터(200), 클록 비교기(300), 먹스(400), MPEG 디먹스(500)로 구성된다.
도 3에 도시한 바와 같이, 본 실시예에 따른 디먹스 시스템은, 6개의 입력단에 연결되며 입력 데이터를 받아 MPEG 디먹스(500)로 전달하는 6개의 제 1 레지스터(102∼107)와, 제 1 입력단(0번 입력 핀)에 연결되며 병렬 방식 또는 직렬 방식 선택을 위한 실렉트 신호를 인가하는 클록 비교기(300)와, 제 2 입력단(1번 입력 핀)에 연결되며 클록 비교기(300)의 실렉트 신호에 따라 상이한 클록 펄스 신호를 발생하는 먹스(400)와, 먹스(400)에 병렬로 연결되며 먹스(400)의 제 1 클록 펄스 입력에 따라 입력 데이터를 MPEG 디먹스(500)로 전달하는 제 2 레지스터(101)와, 먹스(400)에 병렬로 연결되며 먹스(400)의 제 2 클록 펄스 입력에 따라 레지스터 정보를 한 비트씩 시프트(shift)하여 입력 데이터를 직렬 방식으로 MPEG 디먹스(500)로 전달하는 제 3 레지스터(200)를 포함한다.
먼저, 제 1 및 제 2 레지스터(101∼107)는, 예를 들면 입력 데이터를 받아서 임시 저장하였다가 실제 프로세싱 장치로 전달하는 입력(input) 레지스터가 적용될 수 있으며, 본 실시예에서는 총 7개의 입력단을 통해 병렬 방식으로 연결되어 MPEG 디먹스(500)로 데이터를 전달하는 기능을 수행한다.
이때, 제 2 레지스터(101)는 입력단에 바로 연결되지 않고 후술하는 먹스(400)를 통해 병렬로 연결된 후 MPEG 디먹스(500)와 연결되는 것을 특징으로 한다. 즉, 제 2 레지스터(101)는 먹스(400)에 의해 선택적으로 실렉트 되어 MPEG 디먹스(500)로 입력 데이터를 전달하는 기능을 수행한다.
제 3 레지스터(200)는, 예를 들면 레지스터 정보를 한 비트씩 시프트하는 시프트 레지스터(shift register)로 구성될 수 있으며, 먹스(400)에 선택적으로 실렉트 되어 MPEG 디먹스(500)로 입력 데이터를 전달하는 기능을 수행한다.
클록 비교기(300)는 제 1 입력단(0번 입력 핀)에 연결되며 먹스(400)로 실렉트 신호를 인가하는 역할을 수행한다. 구체적으로 클록 비교기(300)는, 병렬 방식(미국 방식) 선택을 위한 실렉트 신호 또는 직렬 방식(유럽 방식) 선택을 위한 실렉트 신호를 선택적으로 인가한다.
먹스(400)는 이러한 클록 비교기(300)의 실렉트 신호에 따라 상이한 클록 펄스 신호를 발생한다. 구체적으로 먹스(400)는, 병렬 방식(미국 방식) 선택에 대응하여 제 1 클록 펄스 입력을 제 2 레지스터(101)로 인가하며, 직렬 방식(유럽 방식) 선택에 대응하여 제 2 클록 펄스 입력을 제 3 레지스터(200)로 인가한다.
먹스(400)의 제 1 클록 펄스 입력이 제 2 레지스터(101)로 인가되면, 제 1 레지스터(102∼107) 및 제 2 레지스터(101)가 활성화되어 입력 데이터를 MPEG 디먹스(500)로 제공하는 병렬 방식의 디먹스 시스템이 구현된다.
반면, 먹스(400)의 제 2 클록 펄스 입력이 제 3 레지스터(200)로 인가되면, 시프트 레지스터인 제 3 레지스터(200)가 활성화되어 먹스(400)를 통해 제공되는 입력 데이터를 제 3 레지스터(200)에서 직렬로 변환하여 MPEG 디먹스(500)로 제공하는 직렬 방식의 디먹스 시스템이 구현된다.
이상과 같이, 본 발명은 병렬 방식의 총 8개의 입력단에서 하나의 입력 핀을 직렬 방식으로 사용할 수 있도록 먹스로 실렉트 하여 병렬 방식(미국 방식)과 직렬 방식(유럽 방식)의 플랫폼을 공유할 수 있는 디지털 티브이의 디먹스 시스템을 구현한 것이다.
본 발명에 의하면, 동일한 입력 핀 수를 유지한 상태에서 병렬 방식의 하나의 핀을 직렬 방식으로 공유시키고 미국 방식 또는 유럽 방식에 따라 먹스로 직렬 또는 병렬 방식을 실렉트 함으로써, 디지털 티브이의 HDTV 멀티미디어 칩의 디모듈레이션 설계 변경에 따라 각각 대응하지 않아도 되기 때문에 보다 범용적으로 멀티미디어 칩을 제작할 수 있다. 이로 인해 제품 가격을 절감할 수 있는 효과가 창출된다.
이상, 본 발명을 실시예에 근거하여 구체적으로 설명하였지만, 본 발명은 이러한 실시예에 한정되는 것이 아니라, 후술하는 특허청구범위의 기술적 사상과 범주 내에서 여러 가지 변형이 가능한 것은 물론이다.

Claims (6)

  1. 디모듈레이션을 통해 n 개의 입력단으로 구분되어 입력되는 데이터를 오디오/비디오 신호로 변환하여 출력하는 MPEG 디먹스를 구비하는 디지털 티브이의 디먹스 시스템으로서,
    (n-2) 개의 입력단에 연결되며, 상기 입력 데이터를 받아 상기 MPEG 디먹스로 전달하는 (n-2) 개의 제 1 레지스터와,
    제 1 입력단에 연결되며, 병렬 방식 또는 직렬 방식 선택을 위한 실렉트 신호를 인가하는 클록 비교기와,
    제 2 입력단에 연결되며, 상기 클록 비교기의 실렉트 신호에 따라 상이한 클록 펄스 신호를 발생하는 먹스와,
    상기 먹스에 병렬로 연결되며, 상기 먹스의 제 1 클록 펄스 입력에 따라 상기 입력 데이터를 상기 MPEG 디먹스로 전달하는 제 2 레지스터와,
    상기 먹스에 병렬로 연결되며, 상기 먹스의 제 2 클록 펄스 입력에 따라 레지스터 정보를 한 비트씩 시프트하여 상기 입력 데이터를 직렬 방식으로 상기 MPEG 디먹스로 전달하는 제 3 레지스터
    를 포함하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 클록 펄스 입력에 따라 상기 제 1 및 제 2 레지스터가 활성화되 며, 상기 제 2 클록 펄스 입력에 따라 상기 제 3 레지스터가 활성화되는 것을 특징으로 하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템.
  3. 제 2 항에 있어서,
    상기 제 1 클록 펄스 입력은 병렬 방식 선택 신호이며, 상기 제 2 클록 펄스 입력은 직렬 방식 선택 신호인 것을 특징으로 하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템.
  4. 제 1 항에 있어서,
    상기 제 1 및 제 2 레지스터는 입력 레지스터인 것을 특징으로 하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템.
  5. 제 1 항에 있어서,
    상기 제 3 레지스터는 시프트 레지스터인 것을 특징으로 하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템.
  6. 제 1 항에 있어서,
    상기 n은 8인 것을 특징으로 하는 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템.
KR1020050126856A 2005-12-21 2005-12-21 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템 KR20070066094A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050126856A KR20070066094A (ko) 2005-12-21 2005-12-21 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050126856A KR20070066094A (ko) 2005-12-21 2005-12-21 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템

Publications (1)

Publication Number Publication Date
KR20070066094A true KR20070066094A (ko) 2007-06-27

Family

ID=38365177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050126856A KR20070066094A (ko) 2005-12-21 2005-12-21 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템

Country Status (1)

Country Link
KR (1) KR20070066094A (ko)

Similar Documents

Publication Publication Date Title
US6970482B2 (en) Apparatus and method for demultiplexing of transport stream
US7889864B2 (en) Data processing system and method
CN100452830C (zh) 数字视讯处理装置及方法
US20070162665A1 (en) Combination apparatus capable of data communication between host devices and method thereof
US20080240685A1 (en) Recording and reproducing apparatus
US20070008403A1 (en) Storage apparatus for digital/analog TV VIDEO/AUDIO media
JP4582688B2 (ja) オーディオ・ビデオ信号送受信処理装置
US20070024702A1 (en) Storage apparatus for digial/analog TV video/audio media
KR20070066094A (ko) 디지털 티브이의 병렬/직렬 방식 통합형 디먹스 시스템
US20070079344A1 (en) Personal video recorder and method of transmitting broadcast signal to external multimedia apparatus from the same
EP1575290A2 (en) A/V recording and reproducing system using an A/V CODEC having a video encoder therein
JP2008154132A (ja) 音声映像ストリーム圧縮装置及び音声映像記録装置
CN101069422B (zh) 用于将视频信号桥接到高速串行端口的装置、系统和方法
KR100601883B1 (ko) 광기록재생장치
JPWO2006075457A1 (ja) 記録装置
US20060078276A1 (en) Optical disk recording and reproducing apparatus
KR20050090581A (ko) 비디오 디코더가 내장된 오디오/비디오 코덱을 사용하는오디오/비디오 기록 재생 시스템
KR20020041997A (ko) 컴퓨터 시스템 기반의 홈 엔터테인먼트 환경 제어 장치
KR20010102899A (ko) Ｍｐｅｇ2파일 재생시스템에 있어서 ｍｐｅｇ2파일의 멀티디스플레이 구현장치 및 방법
JP2006121184A (ja) データ分離装置、ストリーム再生装置、およびデータ分離方法
JP3601771B2 (ja) ディジタル信号記録装置及びディジタル信号記録方法
CN100445931C (zh) 声像信号传接处理装置
KR20050091374A (ko) 전송 스트림 데이터의 제어 시스템
CN201117263Y (zh) 用于影音记录、再现的装置
CN101742204A (zh) 一种录制数字电视信号的装置、方法和电视机

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee