KR20070064161A - Method of fabricating overlay key pattern of semiconductor device - Google Patents
Method of fabricating overlay key pattern of semiconductor device Download PDFInfo
- Publication number
- KR20070064161A KR20070064161A KR1020050124779A KR20050124779A KR20070064161A KR 20070064161 A KR20070064161 A KR 20070064161A KR 1020050124779 A KR1020050124779 A KR 1020050124779A KR 20050124779 A KR20050124779 A KR 20050124779A KR 20070064161 A KR20070064161 A KR 20070064161A
- Authority
- KR
- South Korea
- Prior art keywords
- overlay key
- overlay
- pattern
- semiconductor device
- scribe line
- Prior art date
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
도 1은 종래기술에 따른 반도체 소자의 오버레이 키 패턴을 설명하기 위한 평면도;1 is a plan view for explaining an overlay key pattern of a semiconductor device according to the prior art;
도 2a 내지 도 2d는 종래기술에 따른 반도체 소자의 오버레이 키 패턴 형성방법을 설명하기 위해 도 1의 A-A 선을 따라 절단한 단면도들;2A to 2D are cross-sectional views taken along line A-A of FIG. 1 to illustrate a method for forming an overlay key pattern of a semiconductor device according to the prior art;
도 3은 본 발명의 실시예에 따른 반도체 소자의 오버레이 키 패턴을 설명하기 위한 평면도;3 is a plan view illustrating an overlay key pattern of a semiconductor device in accordance with an embodiment of the present invention;
도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 소자의 오버레이 키 패턴 형성 방법을 설명하기 위해 도 3의 B-B 선을 따라 절단한 단면도들;4A to 4C are cross-sectional views taken along line B-B of FIG. 3 to illustrate a method of forming an overlay key pattern of a semiconductor device according to an embodiment of the present invention;
도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 오버레이 키 패턴을 설명하기 위한 평면도;5 is a plan view illustrating an overlay key pattern of a semiconductor device in accordance with another embodiment of the present invention;
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 반도체 소자의 오버레이 키 패턴 형성 방법을 설명하기 위해 도 5의 C-C 선을 따라 절단한 단면도들.6A through 6C are cross-sectional views taken along the line C-C of FIG. 5 to illustrate a method of forming an overlay key pattern of a semiconductor device according to another exemplary embodiment of the present inventive concept.
본 발명은 반도체 소자에 관한 것으로, 더 구체적으로 반도체 소자의 오버레이 키 패턴 형성 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a method for forming an overlay key pattern of a semiconductor device.
반도체 장치가 고집적화되면서 반도체 기판 상에 형성되는 선폭 및 패턴(pattern) 사이의 간격이 급격히 좁아지고 있다. 이에 따라, 사진 식각 공정에서 패턴 형성에 허용된 마진 뿐만 아니라 반도체 기판의 정확한 위치에 패턴을 정확한 형태로 형성하기 위한 마스크 오버레이(mask overlay) 마진도 급격히 작아지고 있다.As semiconductor devices are highly integrated, the gap between line widths and patterns formed on a semiconductor substrate is rapidly narrowing. Accordingly, not only the margin allowed for pattern formation in the photolithography process but also the mask overlay margin for forming the pattern at the exact position of the semiconductor substrate in a precise form is rapidly decreasing.
마스크 오버레이 정도는 스캐너 정렬(scanner align)을 통해 마스크에 형성된 오버레이 키(overlay key) 패턴을 노광하고 현상하여 반도체 기판의 소자가 형성되지 않는 영역, 예컨대 스크라이브 라인(scribe line)에 형성된 오버레이 키 패턴을 오버레이 키 패턴 측정 장비를 이용하여 측정한다.The amount of mask overlay is determined by exposing and developing an overlay key pattern formed on the mask through scanner alignment to form an overlay key pattern formed on an area where a device of the semiconductor substrate is not formed, for example, a scribe line. Measure using overlay key pattern measurement equipment.
오버레이 키는 마스크가 적용되는 반도체 장치의 매 공정마다 형성되며, 앞선 공정에서 형성된 오버레이 키 패턴과 현재 공정에서 형성된 오버레이 키 패턴(일반적으로, 앞선 공정에서 형성된 오버레이 키의 안쪽에 형성된다.) 사이의 상대적 위치 관계로부터 오버레이 키 패턴의 오버레이 정도, 즉 정렬 정도가 측정된다.The overlay key is formed in every process of the semiconductor device to which the mask is applied, and is formed between the overlay key pattern formed in the previous process and the overlay key pattern formed in the current process (generally formed inside the overlay key formed in the previous process). From the relative positional relationship, the overlay degree of the overlay key pattern, that is, the degree of alignment is measured.
도 1은 종래기술에 따른 반도체 소자의 오버레이 키 패턴을 설명하기 위한 평면도이다.1 is a plan view illustrating an overlay key pattern of a semiconductor device according to the related art.
도 1을 참조하면, 반도체 가판(미도시) 상의 스크라이브 라인(12)에 형성된 제 1 오버레이 키(14), 제 1 오버레이 키(14)에 채워진 제 1 물질(16) 및 제 1 오버레이 키(14)의 안쪽에 형성된 제 2 오버레이 키(18a)가 구비된 반도체 소자의 오 버레이 키 패턴이다.Referring to FIG. 1, a
도 2a 내지 도 2d는 종래기술에 따른 반도체 소자의 오버레이 키 패턴 형성 방법을 설명하기 위해 도 1의 A-A 선을 따라 절단한 단면도들이다.2A to 2D are cross-sectional views taken along the line A-A of FIG. 1 to explain a method for forming an overlay key pattern of a semiconductor device according to the prior art.
도 2a를 참조하면, 반도체 기판(10) 상에 산화막이 형성된다. 산화막을 패터닝(patterning)하여 제 1 오버레이 키(14)를 포함하는 스크라이브 라인(12)이 형성된다.Referring to FIG. 2A, an oxide film is formed on the
도 2b를 참조하면, 제 1 오버레이 키(14)를 제 1 물질(16)로 채운 후, 제 1 오버레이 키(14)를 포함하는 스크라이브 라인(12) 상에 제 2 물질층(18)을 형성한다. 제 2 물질층(18)은 주로 포토레지스트를 사용하여 형성한다. 제 2 물질층(18)을 소정의 패턴(31 및 32)을 가지는 마스크(30)를 사용하여 식각한다.Referring to FIG. 2B, after filling the
도 2c를 참조하면, 소정의 패턴(31 및 32)을 가지는 마스크(30)를 사용한 식각으로 제 2 오버레이 키(18a)가 스크라이브 라인(12) 상의 제 1 오버레이 키(14)의 안쪽에 형성된다.Referring to FIG. 2C, a
도 2d를 참조하면, 제 2 오버레이 키(18a)를 형성하기 위해 사용되는 제 2 물질층(18)으로 포토레지스트를 사용하는 경우, 소정의 패턴(31 및 32)을 가지는 마스크(30)에 의해 노광된 부분으로 입사한 광의 난반사로 인하여 제 2 오버레이 키(18a)의 하부에 언더 컷(under cut)이 발생할 수 있다.Referring to FIG. 2D, when the photoresist is used as the
상기한 방법으로 형성된 반도체 소자의 오버레이 키 패턴은 제 2 오버레이 키의 형상이 메사 형태(mesa type)인 사각형의 박스(box) 모양을 가지게 형성된다. 이때, 제 2 오버레이 키의 물질로 포토레지스트를 사용하게 되면, 제 2 오버레이 키를 형성하기 위한 소정의 패턴을 가지는 마스크를 투과한 광이 하부의 스크라이브 라인의 표면에 의한 난반사로 인해 제 2 오버레이 키의 하부가 더 식각되는 언더 컷 현상이 발생할 수 있다. 이에 따라, 이러한 언더 컷 현상으로 인해 앞선 공정과 현재 공정에서의 마스크의 정렬 정도가 오측정되는 문제점이 있다.The overlay key pattern of the semiconductor device formed by the above method is formed to have a rectangular box shape in which the shape of the second overlay key is a mesa type. In this case, when the photoresist is used as the material of the second overlay key, the light transmitted through the mask having the predetermined pattern for forming the second overlay key is caused by the diffuse reflection by the surface of the lower scribe line. An undercut phenomenon may occur in which the lower portion of the etch is more etched. Accordingly, there is a problem that the degree of alignment of the mask in the previous process and the current process is erroneously measured due to this undercut phenomenon.
본 발명이 이루고자 하는 기술적 과제는 앞선 공정과 현재 공정에서의 마스크의 정렬 정도가 오측정되는 것을 방지할 수 있는 반도체 소자의 오버레이 키 패턴 형성 방법을 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide an overlay key pattern forming method of a semiconductor device capable of preventing the misalignment of mask alignment in the previous process and the current process.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자의 오버레이 키 패턴 형성 방법을 제공한다. 이 방법에 따르면, 먼저 반도체 기판 상의 스크라이브 라인에 제 1 오버레이 키를 형성한다. 제 1 오버레이 키를 포함하는 스크라이브 라인 상부에 제 2 오버레이 키를 형성하는 것을 포함하되, 제 2 오버레이 키는 음각 패턴인 것을 특징으로 한다.In order to achieve the above technical problem, the present invention provides a method for forming an overlay key pattern of a semiconductor device. According to this method, first a first overlay key is formed on a scribe line on a semiconductor substrate. And forming a second overlay key on the scribe line including the first overlay key, wherein the second overlay key is an intaglio pattern.
스크라이브 라인은 반사 방지 물질을 포함하는 산화막으로 형성될 수 있다. 제 1 오버레이 키는 질화 실리콘으로 채워질 수 있다.The scribe line may be formed of an oxide film containing an antireflective material. The first overlay key may be filled with silicon nitride.
또한, 본 발명은 다른 반도체 소자의 오버레이 키 패턴 형성 방법을 제공한다. 이 방법에 따르면, 먼저 반도체 기판 상의 스크라이브 라인에 제 1 오버레이 키를 형성한다. 제 1 오버레이 키를 포함하는 스크라이브 라인 상부에 반사 방지 코팅막을 형성한다. 반사 방지 코팅막 상에 제 2 오버레이 키를 형성하는 것을 포 함하되, 제 2 오버레이 키는 음각 패턴인 것을 특징으로 한다.The present invention also provides a method for forming an overlay key pattern of another semiconductor device. According to this method, first a first overlay key is formed on a scribe line on a semiconductor substrate. An anti-reflective coating film is formed on the scribe line including the first overlay key. Forming a second overlay key on the anti-reflective coating film, the second overlay key is characterized in that the intaglio pattern.
스크라이브 라인은 산화막으로 형성될 수 있다. 제 1 오버레이 키는 질화 실리콘으로 채워질 수 있다.The scribe line may be formed of an oxide film. The first overlay key may be filled with silicon nitride.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 막 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 막이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art. In the drawings, the thicknesses of films and regions are exaggerated for clarity. Also, if it is mentioned that the film is on another film or substrate, it may be formed directly on the other film or substrate or a third film may be interposed therebetween.
도 3은 본 발명의 실시예에 따른 반도체 소자의 오버레이 키 패턴을 설명하기 위한 평면도이다.3 is a plan view illustrating an overlay key pattern of a semiconductor device in accordance with an embodiment of the present invention.
도 3을 참조하면, 반도체 기판(미도시) 상의 스크라이브 라인(112)에 형성된 제 1 오버레이 키(114), 제 1 오버레이 키(114)에 채워진 제 1 물질(116) 및 제 1 오버레이 키(114)의 안쪽에 형성된 제 2 오버레이 키(120)를 포함하는 제 2 물질층 패턴(118a)이 구비된 반도체 소자의 오버레이 키 패턴이다.Referring to FIG. 3, a
도 4a 내지 도 4c는 본 발명의 실시예에 따른 반도체 소자의 오버레이 키 패턴 형성 방법을 설명하기 위해 도 3의 B-B 선을 따라 절단한 단면도들이다.4A to 4C are cross-sectional views taken along the line B-B of FIG. 3 to illustrate a method of forming an overlay key pattern of a semiconductor device according to an embodiment of the present invention.
도 4a를 참조하면, 반도체 기판(110) 상에 산화막이 형성된다. 산화막을 패 터닝하여 제 1 오버레이 키(114)를 포함하는 스크라이브 라인(112)이 형성된다. 산화막은 반사 방지 물질을 포함할 수 있다.Referring to FIG. 4A, an oxide film is formed on the
도 4b를 참조하면, 제 1 오버레이 키(114)를 제 1 물질(116)로 채운 후, 제 1 오버레이 키(114)를 포함하는 스크라이브 라인(112) 상에 제 2 물질층(118)을 형성한다. 제 1 물질(16)은 질화 실리콘(SiN)일 수 있다. 제 2 물질층(118)은 포토레지스트를 사용하여 형성할 수 있다.Referring to FIG. 4B, after filling the
제 2 물질층(118)을 소정의 패턴(131 및 132)을 가지는 마스크(130)를 사용하여 식각한다.The
도 4c를 참조하면, 소정의 패턴(131 및 132)을 가지는 마스크(130)를 사용한 식각으로 제 2 오버레이 키(120)가 스크라이브 라인(112) 상의 제 1 오버레이 키(114) 안쪽에 음각 패턴으로 형성될 수 있다.Referring to FIG. 4C, the
도 5는 본 발명의 다른 실시예에 따른 반도체 소자의 오버레이 키 패턴을 설명하기 위한 평면도이다.5 is a plan view illustrating an overlay key pattern of a semiconductor device according to another exemplary embodiment of the present invention.
도 5를 참조하면, 반도체 기판(미도시) 상의 스크라이브 라인(미도시)에 형성된 제 1 오버레이 키(214), 제 1 오버레이 키(214)에 채워진 제 1 물질(216)을 포함하는 스크라이브 라인 상에 형성된 반사 방지 코팅막(ARC : Anti-Reflective Coating, 217), 및 제 1 오버레이 키(214)에 채워진 제 1 물질(216) 및 제 1 오버레이 키(214)의 안쪽에 형성된 음각 패턴의 제 2 오버레이 키(220)를 포함하는 제 2 물질층 패턴(218a)이 구비된 반도체 소자의 오버레이 키 패턴이다.Referring to FIG. 5, on a scribe line including a
도 6a 내지 도 6c는 본 발명의 다른 실시예에 따른 반도체 소자의 오버레이 키 패턴 형성 방법을 설명하기 위해 도 5의 C-C 선을 따라 절단한 단면도들이다.6A through 6C are cross-sectional views taken along line C-C of FIG. 5 to illustrate a method of forming an overlay key pattern of a semiconductor device according to another exemplary embodiment of the present inventive concept.
도 6a를 참조하면, 반도체 기판(210) 상에 산화막이 형성된다. 산화막을 패터닝하여 제 1 오버레이 키(214)를 포함하는 스크라이브 라인(212)이 형성된다.Referring to FIG. 6A, an oxide film is formed on the
도 6b를 참조하면, 제 1 오버레이 키(214)를 제 1 물질(216)로 채운 후, 제 1 오버레이 키(214)를 포함하는 스크라이브 라인(212) 상에 제 2 물질층(218)을 형성한다. 제 1 물질(216)은 질화 실리콘일 수 있다. 제 2 물질층(218)은 포토레지스트를 사용하여 형성할 수 있다.Referring to FIG. 6B, after filling the
제 2 물질층(218)을 소정의 패턴(231 및 232)을 가지는 마스크(230)를 사용하여 식각한다.The
도 6c를 참조하면, 소정의 패턴(231 및 232)을 가지는 마스크(230)를 사용한 식각으로 제 2 오버레이 키(220)가 스크라이브 라인(212) 상의 제 1 오버레이 키(214) 안쪽에 음각 패턴으로 형성될 수 있다.Referring to FIG. 6C, the
상기한 본 발명의 실시예들에 따른 방법으로 반도체 소자의 오버레이 키 패턴을 형성할 경우, 제 2 오버레이 키가 양각 패턴인 종래기술과 달리 음각 패턴을 가질 수 있다. 이에 따라, 제 2 오버레이 키를 형성하기 위한 노광 공정에서 투과된 광의 난반사에 의해 제 2 오버레이 키의 하부에 발생하는 언더 컷 현상이 최소화될 수 있다.When the overlay key pattern of the semiconductor device is formed by the method according to the embodiments of the present invention described above, the second overlay key may have an intaglio pattern unlike the conventional art in which the second overlay key is an embossed pattern. Accordingly, the undercut phenomenon occurring under the second overlay key by the diffuse reflection of the transmitted light in the exposure process for forming the second overlay key can be minimized.
또한, 스크라이브 라인을 형성하는 산화막이 반사 방지 물질을 포함하기 때문에, 노광 공정에서 투과된 광이 하부의 스크라이브 라인의 표면에 의해 난반사를 일으키는 것을 최소화할 수 있다. 또는, 제 1 오버레이 키를 포함하는 스크라이브 라인 상에 반사 방지 코팅층이 형성되었기 때문에, 노광 공정에서 투과된 광이 반사 방지 코팅층에 의해 난반사가 일어나지 않을 수 있다. 이에 따라, 제 2 오버레이 키를 형성하기 위한 노광 공정에서 투과된 광의 난반사에 의해 제 2 오버레이 키의 하부에 발생하는 언더 컷 현상이 방지될 수 있다.In addition, since the oxide film forming the scribe line includes an antireflective material, it is possible to minimize the reflection caused by the light transmitted in the exposure process by the surface of the lower scribe line. Alternatively, since the antireflective coating layer is formed on the scribe line including the first overlay key, diffused light may not be diffused by the antireflective coating layer in the exposure process. Accordingly, undercut phenomenon occurring under the second overlay key may be prevented by the diffuse reflection of the transmitted light in the exposure process for forming the second overlay key.
이에 따라, 제 2 오버레이 키의 하부면에 발생하는 언더 컷 현상에 의한 앞선 공정과 현재 공정에서 마스크의 정렬 정도가 오측정되어 마스크가 오정렬되는 것을 방지함으로써, 불량 발생을 줄일 수 있는 반도체 소자의 오버레이 키 패턴 형성 방법을 제공할 수 있다.Accordingly, the semiconductor device overlay may reduce the occurrence of defects by preventing misalignment of the mask due to the misalignment of the mask in the previous process and the current process due to the undercut phenomenon occurring on the lower surface of the second overlay key. A method of forming a key pattern can be provided.
상술한 것과 같이, 본 발명에 따르면 오버레이 키의 언더 컷에 의한 정렬 정도가 오측정되는 것을 방지함으로써, 불량 발생을 줄일 수 있는 반도체 소자의 오버레이 키 패턴 형성 방법을 제공할 수 있다.As described above, according to the present invention, it is possible to provide a method for forming an overlay key pattern of a semiconductor device, which can reduce the occurrence of defects by preventing the misalignment caused by the undercut of the overlay key.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050124779A KR20070064161A (en) | 2005-12-16 | 2005-12-16 | Method of fabricating overlay key pattern of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050124779A KR20070064161A (en) | 2005-12-16 | 2005-12-16 | Method of fabricating overlay key pattern of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070064161A true KR20070064161A (en) | 2007-06-20 |
Family
ID=38363986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050124779A KR20070064161A (en) | 2005-12-16 | 2005-12-16 | Method of fabricating overlay key pattern of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070064161A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108198765A (en) * | 2017-12-28 | 2018-06-22 | 上海华力微电子有限公司 | Suitable for the appraisal procedure of ion implantation technology alignment precision |
-
2005
- 2005-12-16 KR KR1020050124779A patent/KR20070064161A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108198765A (en) * | 2017-12-28 | 2018-06-22 | 上海华力微电子有限公司 | Suitable for the appraisal procedure of ion implantation technology alignment precision |
CN108198765B (en) * | 2017-12-28 | 2020-04-10 | 上海华力微电子有限公司 | Method for evaluating alignment precision of ion implantation process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5302477A (en) | Inverted phase-shifted reticle | |
US5300379A (en) | Method of fabrication of inverted phase-shifted reticle | |
US5354632A (en) | Lithography using a phase-shifting reticle with reduced transmittance | |
KR20040107299A (en) | Integrated circuit semiconductor device having overlay key and align key, and fabrication method thereof | |
KR0127662B1 (en) | Method for fabricating phase shift mask of semiconductor device | |
KR20070064161A (en) | Method of fabricating overlay key pattern of semiconductor device | |
TW546698B (en) | Alignment method of photolithography process | |
JP4794377B2 (en) | Manufacturing method of semiconductor device | |
KR100390963B1 (en) | Method of forming a contact hole in a semiconductor device | |
KR20090069091A (en) | Method for forming overlay vernier | |
KR100447257B1 (en) | Method for fabricating measurement mark of box-in-box structure in lithography process | |
KR100232236B1 (en) | Method for making overlay pattern for measuring allignment | |
KR20090044409A (en) | Method of fabricating a pattern using spacer patterning | |
CN114200796B (en) | Alignment mark and forming method thereof | |
KR19980076177A (en) | Manufacturing method of overlay pattern for measuring alignment | |
KR100323722B1 (en) | align measurement using overlay pattern | |
KR100232216B1 (en) | Capacitor manufacturing method using thr over lay pattern for align measurement | |
KR100516746B1 (en) | Manufacturing method of exposure mask | |
KR20000045425A (en) | Method for fabricating fine pattern | |
KR20030092569A (en) | Method for manufacturing a semiconductor device | |
KR100310540B1 (en) | Method for manufacturing cell projection mask of semiconductor device | |
KR100685597B1 (en) | Measurement marks of semiconductor devices and method for forming the same | |
KR19990024655A (en) | How to make photosensitive mask | |
JPH0141247B2 (en) | ||
KR20020002652A (en) | Method for manufacturing mask in semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |