KR20070059248A - Apparatus for processing a semiconductor substrate - Google Patents

Apparatus for processing a semiconductor substrate Download PDF

Info

Publication number
KR20070059248A
KR20070059248A KR1020050117880A KR20050117880A KR20070059248A KR 20070059248 A KR20070059248 A KR 20070059248A KR 1020050117880 A KR1020050117880 A KR 1020050117880A KR 20050117880 A KR20050117880 A KR 20050117880A KR 20070059248 A KR20070059248 A KR 20070059248A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
gas
chamber
gas supply
reaction gas
Prior art date
Application number
KR1020050117880A
Other languages
Korean (ko)
Inventor
김명진
이광명
서정수
황완구
윤기영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050117880A priority Critical patent/KR20070059248A/en
Publication of KR20070059248A publication Critical patent/KR20070059248A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

An apparatus for processing a semiconductor substrate is provided to effectively control shortening of lifetime and contamination of a semiconductor substrate by using a diffuser whose wear-resistance is improved with respect to physical and chemical processed using plasma. A semiconductor substrate(W) is received in a chamber for performing a process on the semiconductor substrate. A first gas supply part(114) for supplying a first reaction gas for processing the semiconductor substrate is connected to the chamber, including a gas supply unit and a plasma generating part(116). The gas supply unit supplies the first reaction gas to the inside of the chamber. The plasma generating part excites the gas supplied through the gas supply unit to be a plasma state. A diffuser(118) distributes the first reaction gas to uniformly diffuses the first reaction gas to the inside of the chamber, made of a ceramic material and installed at the end of the first gas supply part.

Description

반도체 기판 가공 장치{Apparatus For Processing A Semiconductor Substrate}Apparatus For Processing A Semiconductor Substrate

도 1은 본 발명의 바람직한 일실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a semiconductor substrate processing apparatus according to an embodiment of the present invention.

도 2는 도 1에 도시된 디퓨저를 구체적으로 설명하기 위한 단면도이다.FIG. 2 is a cross-sectional view for describing in detail the diffuser illustrated in FIG. 1.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 가공 장치 102 : 프로세스 챔버100: semiconductor substrate processing apparatus 102: process chamber

108 : 보트 110 : 가열부108: boat 110: heating section

112 : 회전부 114 : 제1 가스 공급부112: rotating part 114: first gas supply part

116 : 플라즈마 발생부 118 : 디퓨저116: plasma generator 118: diffuser

120 : 제2 가스 공급부 122 : 진공 유닛120: second gas supply portion 122: vacuum unit

W: 반도체 기판W: semiconductor substrate

본 발명은 반도체 기판 가공 장치에 관한 것이다. 보다 상세하게는, 자연 산화막과 같은 물질이 형성된 반도체 기판을 가공하기 위한 장치에 관한 것이다.The present invention relates to a semiconductor substrate processing apparatus. More specifically, the present invention relates to an apparatus for processing a semiconductor substrate on which a material such as a natural oxide film is formed.

최근, 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여, 상기 반도체 장치는 집적도, 신뢰성 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다.In recent years, with the rapid spread of information media such as computers, semiconductor devices are also rapidly developing. In terms of its function, the semiconductor device is required to operate at a high speed and to have a large storage capacity. In response to these demands, manufacturing techniques have been developed in the direction of improving the degree of integration, reliability, response speed, and the like of the semiconductor device.

상기 반도체 장치 중에서 디램(DRAM) 소자의 경우, 상기 제조 기술의 발전은 256 메가 비트 디램(Mega bit DRAM)의 양산화 및 기가 비트 디램(Giga bit DRAM)의 양산화를 허락하였다. 상기 256 메가 비트 디램 및 기가 비트 디램은 다층 배선 구조로 이루어진다.In the case of DRAM devices, the development of the manufacturing technology has allowed mass production of 256 megabit DRAM and mass production of Giga bit DRAM. The 256 megabit DRAM and the gigabit DRAM have a multilayer wiring structure.

상기 다층 배선 구조에 대한 예들은 미합중국 특허 제6,255,151호(issued to Fukuda et al.) 및 미합중국 특허 제6,265,778호(issued to Tottori) 등에 개시되어 있다.Examples of such multilayer wiring structures are disclosed in US Pat. No. 6,255,151 (issued to Fukuda et al.) And US Pat. No. 6,265,778 (issued to Tottori).

상기 다층 배선 구조는 상기 다층 배선 구조를 형성하는 각 층들의 순차적 적층하여 형성된다. 이 때, 상기 각 층들의 적층 공정들의 수행에서는 반도체 기판이 대기 중에 노출되는 경우가 빈번하다. 반도체 기판이 대기 중에 노출되면, 상기 반도체 기판 상에 존재하는 실리콘이 대기 중의 산소와 반응하여 자연 산화막이 형성된다.The multilayer wiring structure is formed by sequentially stacking each of the layers forming the multilayer wiring structure. At this time, the semiconductor substrate is often exposed to the atmosphere in the lamination processes of the respective layers. When the semiconductor substrate is exposed to the atmosphere, silicon present on the semiconductor substrate reacts with oxygen in the atmosphere to form a natural oxide film.

상기 자연 산화막은 후속되는 적층 공정에 불량 요소로 작용할 뿐만 아니라, 반도체 장치의 동작 속도 및 신뢰성 등에 지장을 끼치는 콘택 저항 등을 높이는 원인으로 작용하기 때문에 상기 자연 산화막을 제거하여야 한다.Since the natural oxide film not only acts as a defective element in subsequent lamination processes but also acts as a cause of increasing contact resistance, etc., which affects the operation speed and reliability of the semiconductor device, the natural oxide film should be removed.

최근에는 보다 효과적인 자연 산화막 제거를 위하여 처리 가스를 플라스마 상태로 여기시켜 라디컬(radical)을 생성하고, 상기 라디컬을 자연 산화막과 반응시켜 상기 자연 산화막을 제거하는 피엔씨(Plasma native oxide cleaning) 기술이 많이 사용되고 있다.Recently, Plasma native oxide cleaning technology is used to excite the process gas into a plasma state to generate radicals, and to react the radicals with the native oxide film to remove the native oxide film. It is used a lot.

상기와 같은 피엔씨 공정을 수행하기 위한 장치는, 반도체 기판 가공 공정을 수행하기 위한 챔버와 상기 챔버 내부에는 반도체 기판을 지지하며 가열하기 위한 히팅 척이 구비되어 있다. 상기 챔버의 일측에는 상기 챔버 내부로 공정 가스를 제공하기 위한 가스 공급 유닛과 상기 반도체 기판을 가공하는 동안 발생되는 반응 부산물을 배출하기 위한 진공 유닛이 연결되어 있다.The apparatus for performing the above PNC process is provided with a chamber for performing a semiconductor substrate processing process and a heating chuck for supporting and heating the semiconductor substrate inside the chamber. One side of the chamber is connected to a gas supply unit for providing a process gas into the chamber and a vacuum unit for discharging reaction by-products generated during processing of the semiconductor substrate.

상기 가스 공급 유닛에는 상기 가스 공급 유닛을 통하여 제공되는 가스를 플라즈마 상태로 여기하기 위한 플라즈마 발생부가 포함되어 있으며, 상기 가스 공급 유닛과 상기 반도체 기판 사이에는 공정 가스를 균일하게 분사하기 위하여 알루미늄 재질로 형성된 디퓨저(diffuser)가 구비되어 있다.The gas supply unit includes a plasma generator for exciting gas provided through the gas supply unit into a plasma state, and is formed of aluminum to uniformly inject a process gas between the gas supply unit and the semiconductor substrate. A diffuser is provided.

상기 플라즈마 발생부에 의해 생성된 라디컬을 자연 산화막과 반응시키면, 반도체 기판 상에 반응 부산물이 생성된다. 반응 부산물이 생성된 반도체 기판을 고온으로 가열하면, 상기 반응 부산물은 승화하여 상기 반도체 기판으로부터 제거된다.When radicals generated by the plasma generator are reacted with the natural oxide film, reaction by-products are generated on the semiconductor substrate. When the semiconductor substrate on which the reaction byproduct is produced is heated to a high temperature, the reaction byproduct is sublimed and removed from the semiconductor substrate.

그러나, 상기와 같은 알루미늄 재질의 디퓨저는 상기 플라즈마의 영향으로 인하여, 상기 디퓨저의 표면이 침식 및 부식된다. 이에 수반되는 상기 디퓨저의 짧은 수명을 초래할 뿐만 아니라, 상기 디퓨저의 표면에서 박리된 오염 물질들이 상 기 반도체 기판 상으로 전이되어 반도체 장치의 불량을 유발할 수 있다.However, in the aluminum diffuser as described above, the surface of the diffuser is eroded and corroded due to the influence of the plasma. In addition to causing a short life of the diffuser, contaminants peeled off the surface of the diffuser may be transferred onto the semiconductor substrate to cause a defect of the semiconductor device.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 플라즈마에 의한 물리적 및 화학적 공정에 대한 내마모성을 가진 디퓨저를 가진 반도체 기판 가공 장치를 제공하는데 있다.An object of the present invention for solving the above problems is to provide a semiconductor substrate processing apparatus having a diffuser having a wear resistance to physical and chemical processes by plasma.

상술한 본 발명의 목적을 달성하기 위하여 본 발명의 바람직한 일 실시예에 따른 반도체 기판 가공 장치는, 반도체 기판을 수용하며, 상기 반도체 기판에 대한 가공 공정을 수행하기 위한 챔버와 상기 반도체 기판을 가공하기 위한 제1 반응 가스를 공급하기 위하여 상기 챔버와 연결된 제1 가스 공급부와 세라믹(Ceramic) 재질로 이루어지며, 상기 제1 가스 공급부의 단부에 구비되며, 상기 제1 반응 가스를 분산시켜, 상기 챔버 내로 상기 제1 반응 가스를 균일하게 분사하기 위한 디퓨저를 포함하고 있다.In order to achieve the above object of the present invention, a semiconductor substrate processing apparatus according to a preferred embodiment of the present invention, accommodates a semiconductor substrate, the chamber for processing the semiconductor substrate and processing the semiconductor substrate It is made of a first gas supply and ceramic material connected to the chamber for supplying a first reaction gas for being provided at the end of the first gas supply, dispersing the first reaction gas, into the chamber A diffuser for uniformly injecting the first reaction gas is included.

상기 제1 가스 공급부는, 상기 챔버 내부로 제1 반응 가스를 공급하기 위한 가스 공급 유닛와 상기 가스 공급 유닛을 통하여 제공되는 가스를 플라즈마 상태로 여기하기 위한 플라즈마 발생부를 포함한다.The first gas supply unit includes a gas supply unit for supplying a first reaction gas into the chamber and a plasma generation unit for exciting a gas provided through the gas supply unit into a plasma state.

또한, 상기 챔버와 연결되며, 상기 반도체 기판을 가공하는 동안 발생되는 반응 부산물을 배출하기 위한 진공 유닛과 상기 챔버로 제2 반응 가스를 공급하기 위한 제2 반응 가스 공급부를 더 포함하고 있다. 이때, 상기 제1 반응 가스는 수소 (H2) 또는 암모니아(NH3)를 포함하고 있으며, 상기 제2 반응 가스는 NF3를 포함하고 있다.The apparatus may further include a vacuum unit connected to the chamber and configured to discharge reaction by-products generated during processing of the semiconductor substrate, and a second reaction gas supply unit to supply a second reaction gas to the chamber. In this case, the first reaction gas contains hydrogen (H 2 ) or ammonia (NH 3 ), and the second reaction gas contains NF 3 .

상기 제2 반응 가스 공급부는 상기 챔버 내에 배치되어 상기 제2 반응 가스를 상기 반도체 기판 상으로 균일하게 공급하기 위한 샤워 헤드를 포함한다.The second reactive gas supply unit includes a shower head disposed in the chamber to uniformly supply the second reactive gas onto the semiconductor substrate.

본 발명에 의하면, 자연 산화막을 제거하는 공정을 수행하기 위한 반도체 기판 가공 장치에 세라믹 재질로 이루어진 디퓨저를 적용한다. 상기 세라믹 재질의 디퓨저는 상기 플라즈마에 대하여 내식성, 내열성 및 내마모성을 가지며, 이에 따라, 상기 반도체 기판 상에 오염물질이 생성되는 것을 방지할 수 있다. 또한. 상기 디퓨저의 수명을 연장시킬 수 있어서, 우수한 반도체 장치를 생산할 수 있을 뿐만 아니라 생산 수율을 극대화시킬 수 있다.According to the present invention, a diffuser made of a ceramic material is applied to a semiconductor substrate processing apparatus for performing a process of removing a natural oxide film. The ceramic diffuser may have corrosion resistance, heat resistance, and abrasion resistance with respect to the plasma, thereby preventing generation of contaminants on the semiconductor substrate. Also. Since the life of the diffuser can be extended, it is possible to not only produce excellent semiconductor devices but also maximize production yield.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 바람직한 일실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 구성도이다.1 is a schematic diagram illustrating a semiconductor substrate processing apparatus according to an embodiment of the present invention.

도 2는 도 1에 도시된 디퓨저를 구체적으로 설명하기 위한 단면도이다.FIG. 2 is a cross-sectional view for describing in detail the diffuser illustrated in FIG. 1.

도 1 및 도 2를 참조하면, 반도체 기판 가공 장치(100)는, 프로세스 챔버(102), 가열부(110), 제1 가스 공급부(114), 디퓨저(118), 제2 가스 공급부(120) 및 진공 유닛(122)을 포함한다.1 and 2, the semiconductor substrate processing apparatus 100 includes a process chamber 102, a heating unit 110, a first gas supply unit 114, a diffuser 118, and a second gas supply unit 120. And a vacuum unit 122.

상기 프로세스 챔버(102)는 제1 챔버(104) 및 제2 챔버(106)를 포함한다. 제 1 챔버(104)는 반도체 기판을 수용하기 위한 수용 공간을 갖는다. 상기 수용 공간은 다수매의 반도체 기판을 동시에 수용할 수 있는 정도의 크기를 갖는다. 구체적으로, 상기 공간은 25 내지 100매 정도의 반도체 기판을 적재하는 보트(108)가 수용되는 크기를 갖는다.The process chamber 102 includes a first chamber 104 and a second chamber 106. The first chamber 104 has an accommodation space for accommodating a semiconductor substrate. The accommodation space is large enough to accommodate a plurality of semiconductor substrates at the same time. Specifically, the space is sized to accommodate a boat 108 for loading a semiconductor substrate of about 25 to 100 sheets.

상기 프로세스 챔버(102)는 동일 공간 내에서 다수매의 반도체 기판(W)들을 인시튜로 처리할 수 있다. 따라서, 상기 반도체 기판 가공 장치를 사용하여 상기 반도체 기판들(W)에 대한 공정을 수행할 경우, 생산성은 극대화된다.The process chamber 102 may process a plurality of semiconductor substrates W in situ within the same space. Therefore, when the process for the semiconductor substrates W is performed using the semiconductor substrate processing apparatus, productivity is maximized.

제2 챔버(106)는 상기 제1 챔버(104)를 수용한다. 따라서, 상기 제2 챔버(106)의 내면과 상기 제1 챔버(104)의 외면이 서로 대향한다. 상기 제2 챔버(106)와 상기 제1 챔버(104) 사이에는 진공 단열 공간(104a)이 형성된다. 상기 진공 단열 공간(104a)은 반도체 기판(W)을 처리할 때 상기 제1 챔버(104)의 수용 공간 내에 열을 균일하게 분산시키고, 상기 제2 챔버(106)의 외부로 열이 방출되는 것을 억제한다.The second chamber 106 houses the first chamber 104. Thus, the inner surface of the second chamber 106 and the outer surface of the first chamber 104 face each other. A vacuum insulation space 104a is formed between the second chamber 106 and the first chamber 104. The vacuum insulation space 104a uniformly disperses heat in the accommodation space of the first chamber 104 when the semiconductor substrate W is processed, and heat is released to the outside of the second chamber 106. Suppress

그리고, 상기 제1 챔버(104)의 벽 두께는 상기 제2 챔버(106)의 벽 두께보다 얇게 형성하는 것이 바람직하다. 이는, 상기 제1 챔버(104)의 수용 공간 내에 인가되는 열의 전달 속도를 높이기 위함이다.In addition, the wall thickness of the first chamber 104 is preferably formed to be thinner than the wall thickness of the second chamber 106. This is to increase the transfer rate of heat applied in the accommodation space of the first chamber 104.

상기 반도체 기판 가공 장치(100)는 상기 제1 챔버(104) 내의 수용 공간 내에 열을 인가하기 위한 가열부(110)를 포함한다. 그리고, 상기 가열부(110)는 상기 제2 챔버(106)의 내주면에 배치되는데, 상기 제2 챔버(106)의 중심축과 평행하게 배치된다. 상기 가열부(110)에서 복사열을 발생시켜 상기 제1 챔버(104)를 가열한 다.The semiconductor substrate processing apparatus 100 includes a heating unit 110 for applying heat into a receiving space in the first chamber 104. The heating unit 110 is disposed on an inner circumferential surface of the second chamber 106, and is disposed in parallel with a central axis of the second chamber 106. Radiant heat is generated by the heating unit 110 to heat the first chamber 104.

이에 따라, 상기 제1 챔버(104)는 가열되어, 상기 수용 공간(106a) 내에 열을 인가함으로서 상기 수용 공간(106a) 내에 수용되는 반도체 기판(W)에 열을 인가할 수 있다. 상기 제1 챔버(104) 및 제2 챔버(106)는 예를 들면 열전도성이 우수한 알루미늄, 알루미늄 합금과 같은 금속으로 제조할 수 있다.Accordingly, the first chamber 104 may be heated to apply heat to the semiconductor substrate W accommodated in the accommodation space 106a by applying heat in the accommodation space 106a. The first chamber 104 and the second chamber 106 may be made of, for example, a metal such as aluminum or an aluminum alloy having excellent thermal conductivity.

상기 반도체 기판 가공 장치(100)는 상기 가열부(110)를 사용하여 반도체 기판(W)의 온도를 급속하게 상승시키고, 냉각부(미도시됨)를 사용하여 반도체 기판(W)의 온도를 급속하게 하강시킬 수 있다. 따라서, 상기 보트(108)에 적재되어 있는 다수매의 반도체 기판들을 용이하게 처리할 수 있다.The semiconductor substrate processing apparatus 100 rapidly increases the temperature of the semiconductor substrate W using the heating unit 110, and rapidly increases the temperature of the semiconductor substrate W using a cooling unit (not shown). Can be lowered. Therefore, the plurality of semiconductor substrates loaded on the boat 108 can be easily processed.

반도체 기판 가공 장치(100)는 제1 챔버(104)의 상부에 설치되는 회전부(112)를 더 포함할 수 있다. 상기 회전부(112)는 상기 제1 챔버(104) 내에 수용되는 보트(108)를 회전부(112)가 파지한 다음 회전시킨다. 따라서, 상기 회전부(112)를 사용하여 일정한 속도로 회전시킴으로서 상기 반도체 기판(W)에 인가되는 열을 균일하게 전달할 수 있고, 균일하게 냉각할 수 있다.The semiconductor substrate processing apparatus 100 may further include a rotating part 112 installed on the first chamber 104. The rotating part 112 rotates the boat 108 accommodated in the first chamber 104 after the rotating part 112 grips it. Therefore, by using the rotating part 112 to rotate at a constant speed it is possible to uniformly transfer the heat applied to the semiconductor substrate (W), it is possible to cool uniformly.

상기 프로세스 챔버(102)의 일측에는 상기 프로세스 챔버(102) 내부로 플라스마 상태의 제1 가스를 공급하기 위한 제1 가스 공급부(114)가 설치된다. 상기 제1 가스 공급부(114)는 플라스마를 생성하기 위한 플라스마 발생부(116)가 별도로 구비되어 있다.One side of the process chamber 102 is provided with a first gas supply unit 114 for supplying a plasma first gas into the process chamber 102. The first gas supply unit 114 is provided with a separate plasma generating unit 116 for generating a plasma.

상기 플라즈마 발생부(116)는 제1 챔버(104) 내에 도입되는 제1 반응가스를 여기시킨다. 여기된 제1 반응 가스는 플라즈마 상태로 상기 반도체 기판 상에 도입 되어 반도체 기판을 처리한다. 제1 가스로서는, 질소 가스(N2)와 암모니아 가스(NH3)가 플라스마 상태로 여기되어 수소 라디컬(H*)을 포함하는 가스가 사용될 수 있다.The plasma generator 116 excites the first reaction gas introduced into the first chamber 104. The excited first reaction gas is introduced onto the semiconductor substrate in a plasma state to process the semiconductor substrate. As the first gas, nitrogen gas (N 2 ) and ammonia gas (NH 3 ) are excited in a plasma state, and a gas containing hydrogen radicals (H * ) can be used.

상기 제1 가스 공급부(114)의 단부에는 세라믹 재질로 이루어진 디퓨저(118)가 구비되어 있다. 상기 디퓨저(118)는, 상기 제1 반응 가스를 분산시켜, 상기 프로세스 챔버(102) 내로 상기 제1 반응 가스를 균일하게 분사한다.An end of the first gas supply unit 114 is provided with a diffuser 118 made of a ceramic material. The diffuser 118 disperses the first reaction gas to uniformly inject the first reaction gas into the process chamber 102.

상기 디퓨저(118)는 원형의 플레이트 형상을 갖고, 일부 부위에 홀(118a)이 형성되어 있다. 상기 홀(118a)은 상기 제1 가스 공급부(114)의 분사노즐(미도시됨)과 마주하는 위치에 형성되어 있다. 따라서, 상기 디퓨저(118)에 의해 상기 프로세스 챔버(102) 내로 분사되는 상기 제1 반응 가스 중에서 일부는 상기 홀(118a)을 통과하여 상기 반도체 기판(W) 상으로 가스를 직접 분사시키고, 상기 일부를 제외한 제1 반응 가스는 상기 디퓨저(118)에 의해 블로킹(blocking)된다.The diffuser 118 has a circular plate shape, and a hole 118a is formed in a portion. The hole 118a is formed at a position facing the injection nozzle (not shown) of the first gas supply part 114. Accordingly, some of the first reaction gases injected into the process chamber 102 by the diffuser 118 pass through the holes 118a to directly inject the gas onto the semiconductor substrate W, and partially The first reaction gas except for blocking is blocked by the diffuser 118.

따라서, 상기 디퓨저(118)는 상기 제1 반응 가스를 균일한 분포로 분사 흐름을 분산시키며, 이와 동시에 분사 속도를 완화시킨다. 그러므로, 상기 프로세스 챔버(102) 내의 압력, 온도 등의 내부 환경이 급격하게 변화되지 않기 때문에, 상기 제1 가스가 안정한 상태로 상기 프로세스 챔버(102) 내에 놓여있는 반도체 기판(W)으로 분사된다.Thus, the diffuser 118 distributes the injection flow in a uniform distribution of the first reaction gas, and at the same time mitigates the injection speed. Therefore, since the internal environment such as pressure, temperature, etc. in the process chamber 102 does not change rapidly, the first gas is injected into the semiconductor substrate W lying in the process chamber 102 in a stable state.

상기 세라믹 재질로 이루어진 디퓨저118)는 상기 플라즈마에 대하여 물리적 및 화학적 공정에 대한 내마모성을 가진다. 즉, 상기 세라믹 재질의 디퓨저는, 상 기 반도체 기판 가공 공정 중에 상기 디퓨저(118)가 플라즈마에 노출되는 때에, 상기 플라즈마에 의한 침식 및 부식에 대한 향상된 저항성을 제공할 수 있다.The diffuser 118 made of the ceramic material has wear resistance to physical and chemical processes with respect to the plasma. That is, the ceramic diffuser may provide improved resistance to erosion and corrosion by the plasma when the diffuser 118 is exposed to the plasma during the semiconductor substrate processing process.

따라서, 상기 반도체 기판 가공 공정 중에 오염물질 발생으로 인한 반도체 기판의 오염을 최소화하며, 상기 디퓨저(118)의 수명을 연장된다.Accordingly, contamination of the semiconductor substrate due to the generation of contaminants during the semiconductor substrate processing process is minimized, and the life of the diffuser 118 is extended.

상기 세라믹 재질의 예로는 하프늄 산화물, 스트론튬 산화물, 디스프로슘 산화물 또는 란탄 산화물 중의 하나 또는 그 이상으로 구비할 수 있다. 이때, 상기 디퓨저(118)는 상기와 같이 세라믹 재질의 단일체일 수 도 있고, 이와는 다르게 통상적인 디퓨저의 표면상에 세라믹 재질을 플라즈마 용사, 열적 분사(thermal spray)등의 방법을 통하여 코팅하는 방법으로 형성할 수도 있다.Examples of the ceramic material may include one or more of hafnium oxide, strontium oxide, dysprosium oxide, or lanthanum oxide. In this case, the diffuser 118 may be a single body of a ceramic material as described above, alternatively to a method of coating a ceramic material on the surface of a conventional diffuser by plasma spraying, thermal spraying, or the like. It may be formed.

또한, 본 발명의 일실시예에서는 원형의 플레이트 형상의 디퓨저가 구비되지만, 이와는 다르게, 상기 디퓨저는 상기 가스를 균일하게 제공할 수 있도록 다양한 형태로 구성될 수 있다.In addition, in one embodiment of the present invention, a circular plate-shaped diffuser is provided, but, alternatively, the diffuser may be configured in various forms so as to uniformly provide the gas.

예를 들어, 동일한 직경을 갖는 두 개의 디퓨저로 구비될 수 있다. 상기 두 개의 디퓨저는 서로 다른 형태의 홀들을 갖고, 평행하게 설치된다. 이에 따라, 상기 두 개의 디퓨저에 의해 반도체 기판의 전면에 균일하게 가스를 제공하는 구성을 갖는다.For example, it may be provided with two diffusers having the same diameter. The two diffusers have holes of different types and are installed in parallel. Accordingly, the two diffusers provide a uniform gas to the entire surface of the semiconductor substrate.

상기 프로세스 챔버(102)의 타측에는 상기 프로세스 챔버(102) 내부로 제2 반응 가스를 공급하기 위한 제2 가스 공급부(120)가 설치된다. 제2 가스 공급부(120)는 산화물을 용이하게 식각하는 불소 화합물을 포함하는 제2 공정 가스를 제 공한다. 예를 들어, 제2 가스로서 삼불화질소 가스(NF3)를 사용될 수 있다.The other side of the process chamber 102 is provided with a second gas supply unit 120 for supplying a second reaction gas into the process chamber 102. The second gas supply unit 120 provides a second process gas including a fluorine compound to easily etch an oxide. For example, nitrogen trifluoride gas (NF 3 ) may be used as the second gas.

상기 제2 가스 공급부(120)는 상기 프로세스 챔버(102) 내에 배치되어 상기 제2 반응 가스를 상기 반도체 기판(W) 상으로 균일하게 공급하기 위한 샤워 헤드(미도시됨)를 포함하고 있다.The second gas supply unit 120 is disposed in the process chamber 102 and includes a shower head (not shown) for uniformly supplying the second reaction gas onto the semiconductor substrate (W).

상기 제1 반응 가스와 상기 제2 반응 가스는 상기 프로세스 챔버(102) 내에서 반응하여 식각 가스가 되는 제3 가스를 생성한다. 식각 가스인 제3 가스는 반도체 기판(W) 상에 형성된 자연 산화막과 반응하여 반응 부산물을 생성한다.The first reactant gas and the second reactant gas react in the process chamber 102 to produce a third gas that becomes an etching gas. The third gas, which is an etching gas, reacts with the natural oxide film formed on the semiconductor substrate W to generate reaction byproducts.

상기 프로세스 챔버(102)의 측부에는 상기와 같이 반도체 기판(W)을 가공하는 동안 발생되는 반응 부산물을 배출하기 위한 진공 유닛(122)이 연결되어 있다. 상기 진공 유닛(122)은 상기 프로세스 챔버(102)) 내부보다 낮은 압력으로 프로세스 챔버(102) 내부의 가스 등을 흡인한다.The side of the process chamber 102 is connected to a vacuum unit 122 for discharging the reaction by-products generated during the processing of the semiconductor substrate (W) as described above. The vacuum unit 122 sucks gas or the like in the process chamber 102 at a pressure lower than that in the process chamber 102.

반도체 기판 가공 장치(100)는 제1 챔버(104)의 하방에 위치하는 로드락 챔버(124)를 더 포함한다. 로드락 챔버(124)는 제1 챔버(104)에 수용할 반도체 기판을 대기시키고, 처리된 반도체 기판을 보관한다.The semiconductor substrate processing apparatus 100 further includes a load lock chamber 124 positioned below the first chamber 104. The load lock chamber 124 holds a semiconductor substrate to be accommodated in the first chamber 104 and stores the processed semiconductor substrate.

그리고, 상기 로드락 챔버(124)에는 반도체 기판의 로딩 및 언로딩시에 로드락 챔버(124)에 분위기 가스를 도입하기 위한 가스 도입 라인(124a)과 상기 로드락 챔버(124)를 진공으로 형성하기 위한 가스 배기 라인(124b)이 구비되어 있다. 상기 반도체 기판을 상기 제1 챔버(104)에 로딩할 때는 로드락 챔버(124)내를 진공으로 형성함으로서 상기 반도체 기판을 상기 제1 챔버(104)의 진공 환경에 미리 적응시 킨다.In the load lock chamber 124, a gas introduction line 124a for introducing an atmospheric gas into the load lock chamber 124 and a load lock chamber 124 are formed in a vacuum during loading and unloading of a semiconductor substrate. A gas exhaust line 124b is provided for this purpose. When the semiconductor substrate is loaded into the first chamber 104, the inside of the load lock chamber 124 is vacuumed to adapt the semiconductor substrate to the vacuum environment of the first chamber 104 in advance.

또한, 상기 반도체 기판을 상기 제1 챔버(104)로부터 언로딩할 때는 상기 가스 도입 라인(124a)으로부터 분위기 가스를 도입하여 상기 로드락 챔버(124)내를 대기압 상태로 형성함으로서 상기 반도체 기판(W)을 외부 환경에 미리 적응시킨다. 따라서, 갑작스러운 환경 변화로 인하여 상기 반도체 기판(W)에 가해지는 스트레스를 최소화할 수 있다.In addition, when the semiconductor substrate is unloaded from the first chamber 104, an atmosphere gas is introduced from the gas introduction line 124a to form the inside of the load lock chamber 124 in an atmospheric pressure state. In advance). Therefore, it is possible to minimize the stress applied to the semiconductor substrate (W) due to a sudden environmental change.

상기 로드락 챔버(124)의 하부에는, 상하 구동이 가능한 반도체 기판 이송부(126)가 구비되어 있다. 상기 반도체 기판 이송부(126)는 주로 상하 구동을 하며, 상기 제1 챔버(104)와 상기 로드락 챔버(124) 사이에 반도체 기판(W)을 탑재한 보트(108)를 이송한다.The lower portion of the load lock chamber 124 is provided with a semiconductor substrate transfer part 126 capable of vertical driving. The semiconductor substrate transfer unit 126 mainly moves up and down, and transfers the boat 108 on which the semiconductor substrate W is mounted between the first chamber 104 and the load lock chamber 124.

이하, 도 1에 도시된 반도체 기판 가공 장치를 사용하여 수행되는 공정을 간단하게 설명하면 다음과 같다.Hereinafter, the process performed using the semiconductor substrate processing apparatus shown in FIG. 1 will be described briefly.

반도체 기판 상부로 제2 가스를 공급하여 반도체 기판을 제2 가스 분위기 하에 노출시킨다. 이 경우, 반도체 기판 상면에는 자연 산화막이 형성되어 있다. 제2 가스로서는 산화물을 용이하게 식각하는 불소 화합물을 포함하는 가스를 사용할 수 있다. 예를 들어, 제2 가스로서 삼불화질소 가스(NF3)를 사용할 수 있다.A second gas is supplied over the semiconductor substrate to expose the semiconductor substrate under a second gas atmosphere. In this case, a natural oxide film is formed on the upper surface of the semiconductor substrate. As the second gas, a gas containing a fluorine compound for easily etching an oxide can be used. For example, nitrogen trifluoride gas (NF 3 ) can be used as the second gas.

상기 제2 반응 가스는 상기 제2 반응 가스 공급부에 포함되어 있는 샤워 헤드에 의해 상기 반도체 기판(W) 상으로 균일하게 공급된다.The second reaction gas is uniformly supplied onto the semiconductor substrate W by a shower head included in the second reaction gas supply unit.

반도체 기판 상부로 플라스마(plasma) 상태의 제1가스를 공급한다. 제1 가스 는 플라스마 상태의 수소 라디컬(radical)을 포함한다. 수소 라디컬을 포함하는 제1 가스를 생성하기 위하여, 질소 가스(N2)와 암모니아 가스(NH3)를 사용할 수 있다. 보다 자세하게 설명하면, 질소 가스(N2)와 암모니아 가스(NH3)를 고전위차에 노출시켜 수소 라디컬(H*)을 포함하는 제1 반응 가스를 생성할 수 있다. A plasma first gas is supplied over the semiconductor substrate. The first gas contains hydrogen radicals in a plasma state. In order to generate the first gas including hydrogen radicals, nitrogen gas (N 2 ) and ammonia gas (NH 3 ) may be used. In more detail, the first reaction gas including hydrogen radicals H * may be generated by exposing nitrogen gas N 2 and ammonia gas NH 3 to a high potential difference.

상기 제1 반응 가스를 상기 프로세스 챔버 내부로 공급하기 위한 제1 가스 공급부의 단부에는 세라믹(Ceramic) 재질로 이루어지며, 상기 제1 반응 가스를 분산시켜, 상기 챔버 내로 상기 제1 반응 가스를 균일하게 분사하기 위한 디퓨저가 구비되어 있다.An end portion of the first gas supply unit for supplying the first reaction gas into the process chamber is made of ceramic, and the first reaction gas is dispersed to uniformly distribute the first reaction gas into the chamber. A diffuser for dispensing is provided.

상기 디퓨저는 원형의 플레이트 형상을 갖고, 일부 부위에 홀이 형성되어 있다. 바람직하게 홀은 하나가 형성되는데, 분사 노즐 단부와 마주하는 위치에 형성된다. 따라서, 디퓨저에 의해 프로세스 챔버 내로 분사되는 가스 중에서 일부는 홀을 통하여 반도체 기판으로 가스를 직접 분사시키고, 상기 일부를 제외한 가스는 블로킹시킨 다음 반도체 기판으로 분사시킨다. 즉, 홀을 지나는 가스는 상기 반도체 기판으로 직접 분사되고, 홀을 지나지 않는 가스는 디퓨저의 의해 블로킹된다. 이에 따라, 상기 프로세스 챔버 내에 상기 제1 반응 가스가 균일하게 분사된다.The diffuser has a circular plate shape, and holes are formed in some portions. Preferably, one hole is formed at a position facing the injection nozzle end. Accordingly, some of the gas injected into the process chamber by the diffuser directly injects the gas into the semiconductor substrate through the hole, and gas except for the part is blocked and then injected into the semiconductor substrate. That is, gas passing through the hole is directly injected into the semiconductor substrate, and gas not passing through the hole is blocked by the diffuser. Accordingly, the first reaction gas is uniformly injected into the process chamber.

상기 세라믹 재질의 디퓨저(118)는 상기 플라즈마에 의한 물리적 및 화학적 공정에 대한 내마모성을 가진다. 따라서, 상기 디퓨저의 마모 및 반도체 기판의 오염을 효과적으로 억제할 수 있다.The ceramic diffuser 118 has wear resistance to physical and chemical processes by the plasma. Therefore, wear of the diffuser and contamination of the semiconductor substrate can be effectively suppressed.

제2 반응 가스는 제1 반응 가스와 실질적으로 동시에 반도체 기판 상부에 공 급되거나, 제1 반응 가스보다 우선적으로 반도체 기판 상부에 공급될 수 있다.The second reactant gas may be supplied over the semiconductor substrate substantially simultaneously with the first reactant gas, or may be supplied over the semiconductor substrate preferentially over the first reactant gas.

반도체 기판 주변의 온도를 일정하게 조정하여, 제1 반응 가스와 제2 반응 가스를 반응시킨다. 반도체 기판 주변의 온도는 약 15 내지 30℃ 정도로 조정될 수 있다.The temperature around the semiconductor substrate is constantly adjusted to cause the first reaction gas and the second reaction gas to react. The temperature around the semiconductor substrate may be adjusted to about 15 to 30 ℃.

제1반응 가스와 제2 반응 가스의 반응 결과 식각 가스가 되는 제3 반응 가스가 생성된다. 제3 반응 가스는 나이트 질소기, 수소기 및 불소기를 포함할 수 있다. 예를 들어, 제3 반응가스는 NHxFy와 같은 화학식으로 나타낼 수 있다. 상기 제3 반응 가스는 활성화되어 자연 산화막에 침투하게 된다.As a result of the reaction between the first reaction gas and the second reaction gas, a third reaction gas to be an etching gas is generated. The third reaction gas may include a nitrous nitrogen group, a hydrogen group and a fluorine group. For example, the third reaction gas may be represented by a chemical formula such as NH x F y . The third reaction gas is activated to penetrate the natural oxide film.

식각 가스인 제3 반응 가스와 자연 산화막을 반응시켜 반응 부산물을 생성한다. 반응 부산물은 규소플루오르화 암모늄((NH4)2SiF6)을 포함할 수 있다. 즉, 제3 반응가스를 이용하여 자연 산화막을 건식 식각한다.The reaction byproduct is generated by reacting the third reaction gas, which is an etching gas, with the natural oxide film. The reaction byproduct may comprise ammonium silicon fluoride ((NH 4 ) 2 SiF 6 ). That is, the natural oxide film is dry etched using the third reaction gas.

일반적으로 반도체 기판 상에 형성되는 자연 산화막의 두께는 수 Å 정도에 불과하다. 제3 가스와 자연 산화막의 반응 시간은 자연 산화막의 두께를 고려하여 다양하게 설정될 수 있다.In general, the thickness of the natural oxide film formed on the semiconductor substrate is only a few Å. The reaction time of the third gas and the natural oxide film may be variously set in consideration of the thickness of the natural oxide film.

이어서, 반응 부산물을 포함한 반도체 기판을 가열하여 반도체 기판으로부터 반응 부산물을 기화시킨다. 상기 반도체 기판을 약 100℃ 내지 200℃의 온도로 150초 내지 210초 동안 어닐 공정을 수행한다. 상기 어닐 공정으로 인하여 반응 부산물은 반도체 기판으로부터 기화되고 자연 산화막은 진공 유닛을 통하여 배출되어 진다.The semiconductor substrate containing the reaction byproduct is then heated to vaporize the reaction byproduct from the semiconductor substrate. The semiconductor substrate is annealed at a temperature of about 100 ° C. to 200 ° C. for 150 seconds to 210 seconds. Due to the annealing process, the reaction by-products are vaporized from the semiconductor substrate and the natural oxide film is discharged through the vacuum unit.

상기와 같은 본 발명에 따르면, 반도체 기판 처리 장치에 플라즈마에 의한 물리적 및 화학적 공정에 대한 내마모성이 향상 된 디퓨저를 적용함으로써, 상기 디퓨저의 마모로 인한 수명 단축 및 반도체 기판의 오염을 효과적으로 억제할 수 있다.According to the present invention as described above, by applying a diffuser with improved wear resistance to the physical and chemical process by the plasma to the semiconductor substrate processing apparatus, it is possible to effectively reduce the lifespan and contamination of the semiconductor substrate due to the wear of the diffuser. .

결과적으로, 반도체 기판 내 균일성을 향상시켜, 우수한 반도체 장치를 제조할 수 있다.As a result, the uniformity in a semiconductor substrate can be improved and an excellent semiconductor device can be manufactured.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (7)

반도체 기판을 수용하며, 상기 반도체 기판에 대한 가공 공정을 수행하기 위한 챔버;A chamber accommodating a semiconductor substrate and performing a machining process on the semiconductor substrate; 상기 반도체 기판을 가공하기 위한 제1 반응 가스를 공급하기 위하여 상기 챔버와 연결된 제1 가스 공급부; 및A first gas supply unit connected to the chamber to supply a first reaction gas for processing the semiconductor substrate; And 세라믹(Ceramic) 재질로 이루어지며, 상기 제1 가스 공급부의 단부에 구비되며, 상기 제1 반응 가스를 분산시켜, 상기 챔버 내로 상기 제1 반응 가스를 균일하게 분사하기 위한 디퓨저(diffuser)를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.It is made of a ceramic material and is provided at an end of the first gas supply part, and includes a diffuser for dispersing the first reaction gas to uniformly inject the first reaction gas into the chamber. The semiconductor substrate processing apparatus characterized by the above-mentioned. 제1 항에 있어서, 상기 제1 가스 공급부는,The method of claim 1, wherein the first gas supply unit, 상기 챔버 내부로 제1 반응 가스를 공급하기 위한 가스 공급 유닛; 및A gas supply unit for supplying a first reaction gas into the chamber; And 상기 가스 공급 유닛을 통하여 제공되는 가스를 플라즈마 상태로 여기하기 위한 플라즈마 발생부를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.And a plasma generator for exciting gas provided through the gas supply unit into a plasma state. 제1항에 있어서, 상기 챔버와 연결되며, 상기 반도체 기판을 가공하는 동안 발생되는 반응 부산물을 배출하기 위한 진공 유닛을 더 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.2. The apparatus of claim 1, further comprising a vacuum unit connected to the chamber for discharging reaction by-products generated during processing of the semiconductor substrate. 제1항에 있어서, 상기 제1 반응 가스는 수소(H2) 또는 암모니아(NH3)를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.The semiconductor substrate processing apparatus according to claim 1, wherein the first reaction gas contains hydrogen (H 2 ) or ammonia (NH 3 ). 제1항에 있어서, 상기 챔버로 제2 반응 가스를 공급하기 위한 제2 반응 가스 공급부를 더 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.The semiconductor substrate processing apparatus of claim 1, further comprising a second reactive gas supply unit for supplying a second reactive gas to the chamber. 제5항에 있어서, 상기 제2 반응 가스는 NF3를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.The semiconductor substrate processing apparatus of claim 5, wherein the second reaction gas comprises NF 3 . 제5항에 있어서, 제2 반응 가스 공급부는 상기 챔버 내에 배치되어 상기 제2 반응 가스를 상기 반도체 기판 상으로 균일하게 공급하기 위한 샤워 헤드를 포함하는 것을 특징으로 하는 반도체 기판 가공 장치.6. The semiconductor substrate processing apparatus of claim 5, wherein a second reaction gas supply unit includes a shower head disposed in the chamber to uniformly supply the second reaction gas onto the semiconductor substrate.
KR1020050117880A 2005-12-06 2005-12-06 Apparatus for processing a semiconductor substrate KR20070059248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050117880A KR20070059248A (en) 2005-12-06 2005-12-06 Apparatus for processing a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050117880A KR20070059248A (en) 2005-12-06 2005-12-06 Apparatus for processing a semiconductor substrate

Publications (1)

Publication Number Publication Date
KR20070059248A true KR20070059248A (en) 2007-06-12

Family

ID=38355587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050117880A KR20070059248A (en) 2005-12-06 2005-12-06 Apparatus for processing a semiconductor substrate

Country Status (1)

Country Link
KR (1) KR20070059248A (en)

Similar Documents

Publication Publication Date Title
US7402523B2 (en) Etching method
US20050257890A1 (en) Method of cleaning an interior of a remote plasma generating tube and appartus and method for processing a substrate using the same
US10626497B2 (en) Method for cleaning components of plasma processing apparatus
KR20180130596A (en) Plasma processing process for improving in-situ chamber cleaning efficiency in a plasma processing chamber
US20120164848A1 (en) Method for forming nitride film
US10734204B2 (en) Method for cleaning components of plasma processing apparatus
US10256107B2 (en) Substrate processing method
US8124536B2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
KR100869865B1 (en) Substrate processing method and substrate processing apparatus
US11996296B2 (en) Substrate processing method and substrate processing system
US20090317977A1 (en) Manufacturing method for semiconductor device
US7771701B2 (en) Hydrogen atom generation source in vacuum treatment apparatus, and hydrogen atom transportation method
JP4712806B2 (en) Semiconductor surface treatment method
KR20090061311A (en) Apparatus and method of producting substrate
KR20070059248A (en) Apparatus for processing a semiconductor substrate
TW202314819A (en) Method for forming barrier layer
KR20070044081A (en) Method of processing a semiconductor substrate
JP2018107427A (en) Semiconductor device manufacturing method, vacuum processing device and substrate processing device
KR101063752B1 (en) Shower head of chemical vapor deposition apparatus
KR100593740B1 (en) Method of removing native oxide film
US20220076963A1 (en) Substrate processing apparatus and operation method for substrate processing apparatus
KR20060094698A (en) Deposition apperature and method for deposition using thereof
TW202410175A (en) Sidewall passivation using aldehyde or isocyanate chemistry for high aspect ratio etch
US20090209108A1 (en) Substrate processing method
JP2024501541A (en) Substrate processing method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination