KR20070041365A

KR20070041365A - Glass substrate for front panel of plasma display panel

Info

Publication number: KR20070041365A
Application number: KR1020060099469A
Authority: KR
Inventors: 마사히로 기시
Original assignee: 아사히 가라스 가부시키가이샤
Priority date: 2005-10-13
Filing date: 2006-10-12
Publication date: 2007-04-18

Abstract

과제assignment

패터닝 정밀도가 우수한 플랫 패널 디스플레이용 유리 기판, 플랫 패널 디스플레이용 도전막 부착 기판, 및 그들의 제조 방법을 제공한다. Provided are a glass substrate for a flat panel display, a substrate with a conductive film for a flat panel display, and a manufacturing method thereof having excellent patterning accuracy.

해결 수단Resolution

적어도 일방의 면에 대하여, 도면 중의 점 A ∼ I 에서의 표면 조도 Ra 를 측정하고, 측정된 Ra 중 최대값 Ramax 와 최소값 Ramin 로부터 하기 식에 의해 구한 표면 조도 분포가, ±10％ 이내인 플랫 패널 디스플레이용 유리 기판 (10), 및 적어도 일방의 면의 평균 표면 조도가 0.3㎚ 이하인 플랫 패널 디스플레이용 유리 기판.About at least one surface, the surface roughness Ra in the points A-I in a figure is measured, The surface roughness distribution calculated | required by the following formula from the maximum value Ramax and the minimum value Ramin among measured Ra is a flat panel within ± 10%. The glass substrate for flat panel displays whose average surface roughness of the glass substrate 10 for displays and at least one surface is 0.3 nm or less.

표면 조도 분포 (％) = (Ramax - Ramin)/(Ramax + Ramin) × 100 Surface Roughness Distribution (%) = (Ramax-Ramin) / (Ramax + Ramin) × 100

유리 기판, 유효면, 도전막, 웨트 에칭법 Glass substrate, effective surface, conductive film, wet etching method

Description

Glass substrate for plasma display panel front panel {GLASS SUBSTRATE FOR FRONT PANEL OF PLASMA DISPLAY PANEL}

도 1 은, 유리 기판의 표면 조도 분포를 구할 때의 표면 조도 Ra 의 측정점을 나타내는 도면. BRIEF DESCRIPTION OF THE DRAWINGS The figure which shows the measuring point of surface roughness Ra at the time of obtaining the surface roughness distribution of a glass substrate.

도 2 는, 오스카형 연마기의 일례를 나타내는 측면도.2 is a side view showing an example of an Oscar type grinder.

도 3 은, 도 2 의 상면도.3 is a top view of FIG. 2.

도 4 는, 에칭 직후의 유리 기판 상의 ITO 막 및 레지스트막을 나타내는 개략 단면도.4 is a schematic cross-sectional view showing an ITO film and a resist film on a glass substrate immediately after etching.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 유리 기판 (플랫 패널 디스플레이용 유리 기판) 10: glass substrate (glass substrate for flat panel display)

12 : 유효면 13 : 세로 방향의 가상선 12: effective plane 13: virtual line in the vertical direction

14 : 가로 방향의 가상선14: virtual line in the horizontal direction

[특허 문헌 1] 일본 공개특허공보 2000-273443호[Patent Document 1] Japanese Unexamined Patent Publication No. 2000-273443

[특허 문헌 2] 일본 공개특허공보 평10-255669호[Patent Document 2] Japanese Patent Application Laid-Open No. 10-255669

[특허 문헌 3] 일본 특허 2853148호[Patent Document 3] Japanese Patent 2853148

본 발명은, 플라즈마 디스플레이 패널 전면판용 유리 기판, 플라즈마 디스플레이 패널 전면판용 도전막 부착 기판, 및 그들의 제조 방법에 관한 것이다. The present invention relates to a glass substrate for a plasma display panel front plate, a substrate with a conductive film for a plasma display panel front plate, and a method of manufacturing the same.

플라즈마 디스플레이 패널의 전면판에 있어서는, 유리 기판 상에 형성된 투명 도전막을 포토리소그래피에 의한 웨트 에칭법으로 패터닝한 것이 투명 전극 등으로서 사용되고 있다. 플라즈마 디스플레이 패널에 있어서는, 방전되는 투명 전극간의 거리가 변화하면 방전 전압이 변화하여 휘도가 변화한다. 그 때문에, 최근의 플라즈마 디스플레이 패널의 고정밀화에 수반하여, 투명 도전막의 패터닝 정밀도의 향상이 요구되고 있다. In the front plate of a plasma display panel, what patterned the transparent conductive film formed on the glass substrate by the wet etching method by photolithography is used as a transparent electrode. In the plasma display panel, when the distance between the transparent electrodes to be discharged is changed, the discharge voltage is changed and the luminance is changed. Therefore, with the recent high precision of the plasma display panel, the improvement of the patterning precision of a transparent conductive film is calculated | required.

상기 패터닝 정밀도의 향상에 대해서는, 예를 들어 레지스트의 도포 조건이나 노광기 조건, 에칭 조건 등과 같은, 주로 패터닝 공정의 변경에 의한 것이나, 투명 도전막 그 자체의 재질이나 형성 조건 변경에 의한 것이라는, 막 자체에 기인되는 패터닝 정밀도에 주안을 둔 것이 실시되어 왔지만, 최근에는, 플라즈마 디스플레이 패널의 고정밀화에 수반하여, 패터닝 정밀도의 향상이 더욱 요구되고 있다. The improvement of the patterning accuracy is mainly due to a change in the patterning process, such as, for example, a coating condition, an exposure machine condition, an etching condition, or the like of the resist, or a change in the material or formation conditions of the transparent conductive film itself. Although focusing on the patterning precision resulting from the above-mentioned, the improvement of the patterning precision is calculated | required in recent years with the high precision of a plasma display panel.

그런데, 플라즈마 디스플레이 패널 전면판용 유리 기판으로서는, 예를 들어, 오스카형 연마기를 사용하고, 오스카형 연마기의 연마 패드에 연마액을 공급하면서 유리 기판 표면을 연마한 유리 기판이 사용되고 있다. 연마액에 함유되는 연마재로서는, 통상, 산화 세륨 입자가 사용된다 (예를 들어, 특허 문헌 1 및 2 참조). 또, 연속 연마의 방법도 개시되어 있다 (예를 들어, 특허 문헌 3 참조).By the way, as a glass substrate for a plasma display panel front plate, the glass substrate which grind | polished the glass substrate surface is used, for example using an Oscar type | mold polisher and supplying a polishing liquid to the polishing pad of an Oscar type | mold polisher. As the abrasive contained in the polishing liquid, cerium oxide particles are usually used (see Patent Documents 1 and 2, for example). Moreover, the method of continuous polishing is also disclosed (for example, refer patent document 3).

그러나, 본 발명자들은, 상기와 같은 연마 방법으로 얻어진 유리 기판의 표면에 도전막을 형성하고, 형성된 도전막을 포토리소그래피에 의한 웨트 에칭법으로 패터닝한 경우, 동일한 선폭의 레지스트막을 형성하고, 동일한 조건으로 웨트 에칭을 행하였음에도 불구하고, 도전막의 장소에 따라서는 패터닝된 도전막의 선폭이 상이한 것, 즉 사이드 에칭량 (레지스트막 아래를 가로 방향으로 진행하는 에칭에 의해 침식된 도전막 측부의 양) 이 불규칙하게 분포되어 있음을 발견하였다. However, the inventors of the present invention, when the conductive film is formed on the surface of the glass substrate obtained by the polishing method as described above, and the formed conductive film is patterned by wet etching by photolithography, a resist film having the same line width is formed and wet under the same conditions. Despite the etching, the line width of the patterned conductive film differs depending on the place of the conductive film, that is, the side etching amount (the amount of the conductive film side portion eroded by the etching proceeding horizontally under the resist film) is irregular. Found to be distributed.

사이드 에칭량이 불규칙하게 분포되어 있으면, 방전되는 전극 간의 거리가 변화함으로써, 전극 간의 방전 전압이 변화하고, 결과적으로 화면의 휘도에 불균일이 발생한다. 이와 같이, 종래의 연마 방법으로 얻어진 유리 기판에서는, 도전막의 패터닝 정밀도에 한계가 있었다. If the side etching amounts are irregularly distributed, the distance between the discharged electrodes changes, so that the discharge voltage between the electrodes changes, resulting in unevenness in the brightness of the screen. Thus, in the glass substrate obtained by the conventional grinding | polishing method, the patterning precision of a conductive film had a limit.

따라서, 본 발명의 목적은, 표면에 형성된 도전막을 포토리소그래피에 의한 웨트 에칭법으로 패터닝하였을 때의 패터닝 정밀도가 우수한 플랫 패널 디스플레이 전면판용 유리 기판, 플라즈마 디스플레이 패널 전면판용 도전막 부착 기판, 및 그것들의 제조 방법을 제공하는 것에 있다. Therefore, the objective of this invention is the glass substrate for flat panel display front plates, the board | substrate with a conductive film for plasma display panel front plates which were excellent in the patterning precision when the electrically conductive film formed in the surface was patterned by the wet etching method by photolithography. It is providing the manufacturing method.

과제를 해결하기 위한 수단Means to solve the problem

본 발명의 플라즈마 디스플레이 패널 전면판용 유리 기판은, 적어도 일방의 면에 대하여 하기 방법으로 구한 표면 조도 분포가, ±10％ 이내인 것을 특징으로 한다. The glass substrate for plasma display panel front plates of this invention is surface roughness distribution calculated | required by the following method about at least one surface, It is characterized by the above-mentioned.

(표면 조도 분포)(Surface roughness distribution)

(i) 유리 기판의 주연으로부터 폭 10㎜ 의 영역을 제외한 영역을 유리 기판의 유효면으로 한다. (i) The area | region except the area | region of width 10mm is made into the effective surface of a glass substrate from the periphery of a glass substrate.

(ii) 그 유효면의 중심점 A 를 통과하고, 또한 서로 직교하는 2 개의 가상선 (세로 방향 및 가로 방향) 을 긋는다. (ii) Two imaginary lines (a vertical direction and a horizontal direction) which pass through the center point A of the effective surface and orthogonally cross each other are drawn.

(iii) 유효면 내의 세로 방향의 가상선의 양단을 점 B 및 점 C 로 하고, 점 A 와 점 B 의 중간점을 점 D 로 하며, 점 A 와 점 C 의 중간점을 점 E 로 한다. (iii) Both ends of the vertical virtual line in the effective plane shall be point B and point C, the midpoint of point A and point B shall be point D, and the midpoint of point A and point C shall be point E.

(iv) 유효면 내의 가로 방향의 가상선의 양단을 점 F 및 점 G 로 하고, 점 A 와 점 F 의 중간점을 점 H 로 하며, 점 A 와 점 G 의 중간점을 점 I 로 한다. (iv) Both ends of the horizontal imaginary line in the effective plane shall be point F and point G, the midpoint between point A and point F as point H, and the midpoint between point A and point G as point I.

(v) 점 A, B, C, D, E, F, G, H, I 의 9 점에서의 표면 조도 Ra 를 측정한다. (v) The surface roughness Ra at 9 points A, B, C, D, E, F, G, H and I is measured.

(vi) 9 점에서 측정된 Ra 중, 최대값 Ramax 와 최소값 Ramin 로부터 하기 식에 의해 표면 조도 분포를 구한다. (vi) The surface roughness distribution is calculated | required from the maximum value Ramax and the minimum value Ramin among Ra measured at nine points by the following formula.

표면 조도 분포 (％) = (Ramax - Ramin)/(Ramax + Ramin) × 100Surface Roughness Distribution (%) = (Ramax-Ramin) / (Ramax + Ramin) × 100

본 발명의 플라즈마 디스플레이 패널 전면판용 유리 기판에 있어서는, 표면 조도 분포가 ±10％ 이내인 면이, 연마 처리를 실시한 면인 것이 바람직하다. In the glass substrate for plasma display panel front plates of this invention, it is preferable that the surface whose surface roughness distribution is less than +/- 10% is a surface which performed the grinding | polishing process.

본 발명의 플라즈마 디스플레이 패널 전면판용 도전막 부착 기판은, 본 발명의 플라즈마 디스플레이 패널 전면판용 유리 기판의, 표면 조도 분포가 ±10％ 이내인 면 상에, 도전막을 갖는 것을 특징으로 한다.The board | substrate with a conductive film for plasma display panel front plates of this invention has a conductive film on the surface whose surface roughness distribution is less than +/- 10% of the glass substrate for plasma display panel front plates of this invention.

상기 도전막은, 패터닝 처리를 실시한 막이어도 된다. The conductive film may be a film subjected to a patterning process.

본 발명의 플라즈마 디스플레이 패널 전면판용 유리 기판은, 적어도 일방의 면에 대하여 하기 방법으로 구한 평균 표면 조도가 0.3㎚ 이하인 것이 바람직하다. It is preferable that the average surface roughness of the glass substrate for plasma display panel front plates of this invention calculated | required by the following method with respect to at least one surface is 0.3 nm or less.

(평균 표면 조도) (Average surface roughness)

유리 기판의 주연으로부터 폭 10㎜ 의 영역을 제외한 영역 (유효면) 중에서, 임의의 10 점을 선택하고, 그 표면 조도 Ra 를 각각 측정하여, 각 값의 평균값을 「평균 표면 조도」로 한다. From an area | region (effective surface) except the area | region of width 10mm from the peripheral edge of a glass substrate, arbitrary 10 points are selected, the surface roughness Ra is measured, respectively, and the average value of each value is made into "average surface roughness."

본 발명의 플라즈마 디스플레이 패널 전면판용 도전막 부착 기판은, 본 발명의 플라즈마 디스플레이 패널 전면판용 유리 기판의, 평균 표면 조도가, 0.3㎚ 이하인 면 상에 도전막을 갖는 것을 특징으로 한다.The board | substrate with a conductive film for plasma display panel front plates of this invention has a conductive film on the surface whose average surface roughness of the glass substrate for plasma display panel front plates of this invention is 0.3 nm or less.

본 발명의 플라즈마 디스플레이 패널 전면판용 유리 기판의 제조 방법은, 유리 기판 표면을 연마하는 플라즈마 디스플레이 패널 전면판용 유리 기판의 제조 방법에 있어서, 연마액으로서 평균 입자 직경이 0.02 ∼ 0.2㎛ 인 실리카 입자가 분산매에 분산된 연마액을 사용하는 것을 특징으로 한다. In the manufacturing method of the glass substrate for plasma display panel front plates of this invention, in the manufacturing method of the glass substrate for plasma display panel front plates which grinds a glass substrate surface, the silica particle whose average particle diameter is 0.02-0.2 micrometer is a dispersion medium as a polishing liquid. It is characterized by using a polishing liquid dispersed in.

본 발명의 플라즈마 디스플레이 패널 전면판용 도전막 부착 기판의 제조 방법은, 유리 기판의 표면 조도 분포를 측정하는 공정과, 상기 표면 조도 분포가 소정 범위에 들어가 있는지의 여부를 검사하는 공정과, 상기 표면 조도 분포가 소정 범위 외인 경우, 유리 기판의 표면 조도 분포를 조정하는 공정과, 상기 유리 기판 상에 도전막을 형성하는 공정을 갖는 것을 특징으로 한다.The manufacturing method of the board | substrate with a conductive film for plasma display panel front plates of this invention is a process of measuring the surface roughness distribution of a glass substrate, a process of inspecting whether the said surface roughness distribution exists in the predetermined range, and the said surface roughness When distribution is out of a predetermined range, it has a process of adjusting the surface roughness distribution of a glass substrate, and a process of forming a conductive film on the said glass substrate, It is characterized by the above-mentioned.

발명을 실시하기To practice the invention 위한 최선의 형태 Best form for

본 발명의 PDP 전면판용 유리 기판 (이하, 유리 기판이라고도 기재한다.) 은, 적어도 일방의 면의 표면 조도 분포가 ±10％ 이내이다. 표면 조도 분포가 ±10％ 이내인 면의 평균 표면 조도가, 0.3㎚ 이하인 유리 기판이어도 된다. 특히, 적어도 일방의 면의 평균 표면 조도가 0.3㎚ 이하이며, 또한 표면 조도 분포가 ±10％ 이내인 것이 바람직하다. 표면 조도 분포는, 특히 ±8.5％ 이하인 것이 바람직하다. The surface roughness distribution of at least one surface of the glass substrate for PDP front plates of this invention (henceforth a glass substrate) is less than +/- 10%. The average surface roughness of the surface whose surface roughness distribution is less than +/- 10% may be 0.3 nm or less of glass substrate. In particular, it is preferable that the average surface roughness of at least one surface is 0.3 nm or less, and surface roughness distribution is less than +/- 10%. It is preferable that especially surface roughness distribution is ± 8.5% or less.

표면 조도 분포를 ±10％ 이내로 함으로써, 표면에 형성된 도전막을 포토리소그래피에 의한 웨트 에칭법으로 패터닝하였을 때, 장소에 따른 사이드 에칭량의 불균일이 억제되고, 패터닝 정밀도가 향상된다. By setting the surface roughness distribution to within ± 10%, when the conductive film formed on the surface is patterned by the wet etching method by photolithography, the variation of the side etching amount according to the place is suppressed and the patterning accuracy is improved.

또한, 평균 표면 조도를 0.3㎚ 이하로 함으로써, 사이드 에칭량이 적고, 또한 막의 비저항값이 작은 도전막을 형성할 수 있다. Further, by setting the average surface roughness to 0.3 nm or less, a conductive film having a small amount of side etching and a small specific resistance value of the film can be formed.

본 발명자들은, 기판의 장소에 따라 사이드 에칭량이 어느 정도 불규칙하게 분포되어 있는지의 점에 대하여 검토하였다. 그 결과, 유리 기판의 표면 조도가 상이하면, 그 위에 형성되는 도전막의 결정 배향이 변화하고, 막 특성이 변화한다, 즉 에칭 용이성 (사이드 에칭량) 이 변화하는 것을 발견하였다. 특징적인 것은, 도전막을 완전히 동일한 조건에서 제조하였다고 해도, 유리 기판의 표면 조도가 상이한 것에서 기인하여 그 막의 특성 (막의 비저항값이나 사이드 에칭량 등) 이 변화하는 점이다. 이것은, 유리 기판의 표면 조도를 조정하면, 적당한 막 특성을 갖는 막을 형성하는 것이 가능해지는 것을 의미한다. MEANS TO SOLVE THE PROBLEM The present inventors examined the point of how irregularly the side etching amount is distributed according to the place of a board | substrate. As a result, when the surface roughness of a glass substrate differs, it discovered that the crystal orientation of the electrically conductive film formed on it changes, and a film characteristic changes, ie, the ease of etching (side etching amount) changes. What is characteristic is that even if a conductive film is manufactured on completely the same conditions, it is because the surface roughness of a glass substrate differs, and the characteristic (film specific resistance value, side etching amount, etc.) of the film changes. This means that by adjusting the surface roughness of the glass substrate, it is possible to form a film having suitable film characteristics.

또, 투명 도전막의 형성 조건이나 패터닝 공정을 개선해도, 1 장의 유리 기판 내에 있어서 유리의 표면 조도의 불균일이 크면, 필연적으로 사이드 에칭량의 편차가 커져 패터닝 정밀도가 저하된다. 그리고, 장소에 따른 사이드 에칭량의 편차를 억제하기 위해서는, 1 장의 유리 기판 내에 있어서, 표면 조도의 불균일 (분포) 을 가능한 한 균일하게 하면 되는 것, 및 유리 기판의 표면 조도를 작게 하면 되는 것을 발견하였다. 또한, 표면 조도의 불균일이 의미하는 「표면 조도 분포를 ±10％ 이내로 한다」 는 근거에 대해서는 후술한다. Moreover, even if the formation conditions and patterning process of a transparent conductive film are improved, if the surface roughness nonuniformity of glass is large in one glass substrate, the variation of side etching amount will necessarily inevitably become large, and patterning precision will fall. And in order to suppress the variation of the side etching amount according to a place, in one glass substrate, what is necessary is just to make the nonuniformity (distribution) of surface roughness as uniform as possible, and what should just make surface roughness of a glass substrate small? It was. In addition, the basis of "the surface roughness distribution shall be within ± 10%" which the nonuniformity of surface roughness means mentions later.

또한, 여기서 특징이 되는 것은, 유리 기판의 표면 조도의 값 그 자체가 아니라, 표면 조도의 분포가 중요하다는 점이다. 표면 조도가 너무 높으면 확실히 문제가 발생하는 경우도 있지만, 기판의 어느 특정한 장소에 있어서의 불균일이 적다 (편차가 적다) 면, 막 전체의 사이드 에칭량은 어느 일정한 값을 유지할 수가 있어, 결과적으로 방전되는 전극 간의 거리도 일정하게 유지하는 것이 가능하다. 그러나, 유리 기판의 표면 조도 자체가 매우 작은 것이어도, 유리 표면의 어딘가에 표면 조도가 매우 큰 지점이 존재하면, 그 지점의 위에 형성되는 막 특성이 변화한다. 그리고, 그 결과 사이드 에칭량이 상이해지고, 그 지점만 방전 전극간의 거리가 상이하다는 문제가 발생하게 된다. In addition, what characterizes here is that distribution of surface roughness is important, not the value of the surface roughness itself of a glass substrate. If the surface roughness is too high, problems may certainly occur, but if the nonuniformity at any particular place of the substrate is small (the deviation is small), the side etching amount of the entire film can be maintained at a constant value, resulting in discharge. It is also possible to keep the distance between the electrodes to be constant. However, even if the surface roughness itself of the glass substrate is very small, if there is a point where the surface roughness is very large somewhere in the glass surface, the film properties formed on the point change. As a result, the amount of side etching differs, and the problem that the distance between discharge electrodes differs only in the point arises.

본 발명의 「표면 조도 분포」 를 구하는 방법을, 도 1 을 참조하면서 이하에 설명한다. The method of obtaining the "surface roughness distribution" of this invention is demonstrated below, referring FIG.

(i) 유리 기판 (10) 의 주연으로부터 폭 10㎜ 의 영역을 제외한 영역 (도 1중의 파선 (11) 의 내측) 을 유리 기판 (10) 의 유효면 (12) 으로 한다. (i) The area | region (inner side of the broken line 11 in FIG. 1) except the area | region whose width is 10 mm from the periphery of the glass substrate 10 is made into the effective surface 12 of the glass substrate 10. FIG.

(ii) 그 유효면 (12) 의 중심점 A 를 지나고, 또한 서로 직교하는 세로 방향의 가상선 (13) 및 가로 방향의 가상선 (14) 을 긋는다. (ii) A virtual line 13 in the longitudinal direction and a virtual line 14 in the transverse direction are drawn past the center point A of the effective surface 12 and perpendicular to each other.

(iii) 유효면 (12) 내의 세로 방향의 가상선 (13) 의 양단을 점 B 및 점 C 로 하고, 점 A 와 점 B 의 중간점을 점 D 로 하며, 점 A 와 점 C 의 중간점을 점 E 로 한다. (iii) Both ends of the longitudinal virtual line 13 in the effective surface 12 are point B and point C, the midpoint of point A and point B is point D, and the intermediate point of point A and point C Let E be the point E.

(iv) 유효면 (12) 내의 가로 방향의 가상선 (14) 의 양단을 점 F 및 점 G 로 하고, 점 A 와 점 F 의 중간점을 점 H 로 하며, 점 A 와 점 G 의 중간점을 점 I 로 한다. (iv) Both ends of the imaginary line 14 in the horizontal direction in the effective surface 12 are point F and point G, the midpoint of point A and point F is point H, and the intermediate point of point A and point G is Let I be point I.

(vi) 9 점에서 측정된 Ra 중, 최대값 Ramax 와 최소값 Ramin 로부터 하기 식 (1) 에 의해 표면 조도 분포를 구한다. (vi) The surface roughness distribution is calculated | required by following formula (1) from the maximum value Ramax and the minimum value Ramin among Ra measured at nine points.

표면 조도 분포 (％) = (Ramax - Ramin)/(Ramax + Ramin) × 100 (1)Surface Roughness Distribution (%) = (Ramax-Ramin) / (Ramax + Ramin) × 100 (1)

또한, 유효면으로부터 제외한 영역은, 당해 부재가 제품이 되었을 때 도전막이 전극으로서 사용되지 않고 그 막의 특성 (막의 비저항값이나 사이드 에칭량 등) 이 문제가 되지 않는 영역이다. In addition, the area | region removed from the effective surface is an area | region where the electrically conductive film is not used as an electrode when the said member became a product, and the characteristic (specific resistance value of a film | membrane, side etching amount, etc.) of the film | membrane does not become a problem.

표면 조도 Ra 는, JIS B0601 (2001 년) 에 규정되는 산술 평균 높이 Ra 이며, 원자간력 현미경 (Digital Instruments사 제조 Nano Scope IIIa; Scan Rate 1.0Hz, Sample Lines 256, Off-line Modify Flatten order-2, Planefit order-2) 에 의해 각 점에서의 1㎛ × 1㎛ 의 측정 영역을 측정함으로써 구하는 것이 가능하 다. Surface roughness Ra is arithmetic mean height Ra prescribed | regulated to JIS B0601 (2001), and atomic force microscope (Nano Scope IIIa by Digital Instruments; Scan Rate 1.0Hz, Sample Lines 256, Off-line Modify Flatten order-2) , By measuring the measurement area of 1 μm × 1 μm at each point according to Planefit order-2).

표면 조도 분포가 ±10％ 이내인 면은, Ramax 가 0.1 ∼ 1㎚ 인 것이 바람직하다. Ramax 를 1㎚ 이하로 함으로써, 표면 조도 분포가 ±10％ 이내인 면 상에 형성되는 도전막의 요철을 작게 할 수 있다. 표면 조도 분포는 ±10％ 이내, 특히 ±8.5％ 이내인 것이 바람직하다. 또, Ramin 도 마찬가지로 0.1 ∼ 1㎚ 인 것이 바람직하다. Ramax 및 Ramin 모두, 0.3㎚ 이하인 것이 특히 바람직하다. It is preferable that Ramax is 0.1-1 nm in the surface whose surface roughness distribution is less than +/- 10%. By setting Ramax to 1 nm or less, the unevenness | corrugation of the electrically conductive film formed on the surface whose surface roughness distribution is less than +/- 10% can be made small. The surface roughness distribution is preferably within ± 10%, particularly within ± 8.5%. Moreover, it is preferable that Ramin is 0.1-1 nm similarly. It is especially preferable that both Ramax and Ramin are 0.3 nm or less.

또, 표면 조도 분포가 ±10％ 이내인 면은, 후술하는 연마 처리를 실시한 면인 것이 바람직하다. 또한, 통상 연마 처리는, 후술하는 바와 같이, 연마제를 함유한 연마액을 사용하여, 연마 패드를 갖는 연마판을 회전시킴으로써 행해진다. 따라서, 표면 조도 분포도 연마판의 회전 편차 등에 의해 발생할 가능성이 높다고 생각된다. 본 발명에 있어서의 표면 조도 분포를 측정하기 위해서 선택한 9 점은, 회전하는 연마판의 위치를 고려하여 바람직하다고 생각되는 점을 선택하고 있다. Moreover, it is preferable that the surface whose surface roughness distribution is less than +/- 10% is the surface which performed the grinding | polishing process mentioned later. In addition, a grinding | polishing process is normally performed by rotating the grinding | polishing plate which has a polishing pad using the grinding | polishing liquid containing an abrasive, as mentioned later. Therefore, it is thought that surface roughness distribution is also likely to occur due to rotational deviation of the polishing plate or the like. Nine points selected in order to measure the surface roughness distribution in the present invention are selected in consideration of the position of the rotating polishing plate.

또한, 이 9 점의 선택 방법 자체도 용이하게 결정할 수 있는 것은 아니다. In addition, the selection method itself of these nine points cannot also be easily determined.

유리의 연마 방법이나 특성 등을 이해하고서야 선택할 수 있는 것이다. 이하에 상세하게 설명한다. You can only make choices if you understand the polishing method and characteristics of the glass. It demonstrates in detail below.

일반적으로 PDP 용 유리의 연마는, 유리 표면 청정도의 향상, 일반적으로는 평탄성으로 불리는 수백㎛ 에서 수백㎜ 피치의 비교적 매크로인 조도를 저감시키기 위해, 또는 유리의 두께를 어느 일정한 두께가 되는 것을 목적으로 하여 행해진다. 그러나, 본 발명과 같이 1㎛ 이하의 피치의 미크로인 표면 조도 그 자체가 지금까지 거의 논의되었던 적이 없고, 따라서 당연하게, 표면 조도 분포에 관해서도 문제로 여겨지지 않았다 (특허 문헌 1 ∼ 3 참조).In general, polishing of PDP glass is intended to improve glass surface cleanliness, to reduce relatively macro roughness of several hundred micrometers to hundreds of millimeters of pitch, generally referred to as flatness, or to achieve a certain thickness of glass. Is done. However, as in the present invention, the surface roughness itself, which is a micron with a pitch of 1 µm or less, has hardly been discussed so far, and therefore, naturally, it was not considered a problem with regard to the surface roughness distribution (see Patent Documents 1 to 3).

또, 비록 유리의 표면 조도를 측정하여 어떠한 파라미터로서 사용하는 경우여도, 유리 전체의 조도가 균일에 가까운 상태인 것을 당연한 전제로서 사용하는 경우가 대부분이었다고 생각된다. 즉, 유리 기판의 표면 조도의 측정값은, 유리 표면의 임의의 위치의 표면 조도의 값을 복수 측정하고, 그 평균값을 산출함으로써 구하거나, 유리 기판의 어느 1 점의 표면 조도의 값으로 대표하여 구하거나 하는 경우가 대부분이었다고 생각된다. Moreover, even if the surface roughness of glass is measured and used as what parameter, it is thought that the case where the roughness of the whole glass is nearly uniform is used as a natural premise. That is, the measured value of the surface roughness of a glass substrate is calculated | required by measuring two or more values of the surface roughness of arbitrary positions of a glass surface, and calculates the average value, or is represented by the value of the surface roughness of any one point of a glass substrate, I think it was the case that I got it most.

그러나, 본 발명에 있어서는, 상기와 같이 표면 조도 분포가 도전막에 영향을 미치는 것을 알아내어, 이 측정점의 조도 분포를 측정하고, 상기와 같은 범위에 포함시킴으로써, 패터닝성이 우수한 막을 형성할 수 있는 것을 알아내었다. 여기서, 중요한 것은, 유리 표면 전체의 조도 자체가 일정하지 않은 것을 알아낸 점, 및 거기서 일정하지 않은 것이 막의 패터닝성에 영향을 주는 것을 알아낸 것이다. 상기와 같은, 통상의 평균값의 측정이나 1 점의 측정에 있어서는, 이들의 표면 조도의 분포에 주목하고 있지 않음은 명백하다.However, in the present invention, it is found that the surface roughness distribution affects the conductive film as described above, the roughness distribution of this measurement point is measured, and included in the above range, whereby a film excellent in patterning property can be formed. I found out. It is important here to find out that the roughness itself of the entire glass surface is not constant, and that it is not constant there to affect the patterning property of the film. In the measurement of the average value and the measurement of one point as mentioned above, it is clear that the distribution of these surface roughness is not paid attention.

또한, 이 9 점의 선택은, 연마 장치의 특징에서 기인되어 결정된 것이다. PDP 용의 연마는 오스카형 연마기, 호프만형 연마기, 또는 도 1 에 있어서의 상정반 (23) 과 같은 연마 패드가 복수개 직선으로 나열되고, 그것과 수직인 방향으로 유리를 흘려가면서, 연속적으로 연마를 행하는 것이 통상적이다. In addition, the selection of these nine points originates and was determined from the characteristic of the grinding | polishing apparatus. For PDP polishing, polishing pads such as an Oscar type grinder, a Hoffman type grinder, or a top plate 23 in FIG. 1 are arranged in a plurality of straight lines, and the polishing is continuously performed while flowing glass in a direction perpendicular thereto. It is common to do.

본 발명에 있어서의 표면 조도 분포를 측정하기 위해서 선택한 9 점은, 상기와 같은 연마기가 회전하는 연마 패드의 형상이나 위치, 회전수 및 압력 분포 등을 고려하여 바람직하다고 생각되는 점을 선택하고 있다. Nine points selected for measuring the surface roughness distribution in the present invention are selected in consideration of the shape, position, rotation speed, pressure distribution, and the like of the polishing pad on which the above-described polishing machine rotates.

예를 들어, 연마 패드가 복수개 직선으로 나열되고 그것과 수직인 방향으로 유리를 흘려가면서 연속적으로 연마를 행하는 연마 방법의 경우에는, 유리 기판의 진행 방향과 수직 방향의 위치에 따라, 유리와 연마 패드의 상대 속도나 연마 압력, 가공 시간의 차이가 커짐으로써, 유리의 표면 조도는, 진행 방향보다 진행 방향과는 수직인 방향 (복수개의 연마 패드가 열지어 나열되어 있는 방향) 으로 표면 조도의 편차가 크고, 또한 그 편차는 어느 일정한 방향으로 발생하고 있는 것이 판명되었다. 「일정한 방향으로 발생」이란, 예를 들어, 유리의 진행 방향과 수직인 방향에 대하여, 왼쪽에서 오른쪽으로 표면 조도의 값이 커져 가는 것과 같이, 왼쪽에서 오른쪽, 또는 오른쪽에서 왼쪽이라는 일정한 방향으로 조도의 값이 커지는 것을 가리킨다. For example, in the case of a polishing method in which polishing pads are continuously arranged while flowing glass in a direction perpendicular to the plurality of straight lines and perpendicular to the glass pads, the glass and the polishing pad are dependent on the advancing direction of the glass substrate and the position in the vertical direction. As the difference in relative speed, polishing pressure, and machining time increases, the surface roughness of the glass varies in the surface roughness in a direction perpendicular to the advancing direction than in the advancing direction (the direction in which a plurality of polishing pads are arranged in a row). It turned out that the deviation is large and occurs in a certain direction. "Generate in a certain direction" means roughness in a constant direction, from left to right or right to left, for example, as the value of surface roughness increases from left to right with respect to the direction perpendicular to the advancing direction of glass. Indicates that the value of increases.

그렇다면, 유리 표면의 조도의 편차는, 유리 표면의 중심 및 거기에서부터 끝에 가까운 부분의 3 점을 측정하고, 이들의 분포를 평가함으로써, 유리 표면 전면의 조도를 측정하지 않고, 유리 표면 전체를 평가할 수 있다는 것이 판명되었다. Then, the deviation of the roughness of the glass surface can evaluate the whole glass surface, without measuring the roughness of the whole glass surface by measuring three points of the center of a glass surface and the part near the end from it, and evaluating their distribution. It turned out that there was.

또, 연마시의 유리의 진행 방향은, 유리 기판의 단변에 평행한 방향, 또는 유리 기판의 장변에 평행한 방향 중 어느 한쪽이다. 따라서, 유리의 종횡 (가로세로) 에서 표면 조도의 분포를 측정함으로써, 유리가 진행되어 가는 방향에 좌우되지 않는 표면 조도의 분포를 측정하는 것이 가능해진다. Moreover, the advancing direction of glass at the time of grinding | polishing is either a direction parallel to the short side of a glass substrate, or a direction parallel to the long side of a glass substrate. Therefore, by measuring the distribution of surface roughness in the vertical and horizontal (vertical) of glass, it becomes possible to measure the distribution of surface roughness which does not depend on the direction which glass advances.

본 발명에 있어서의 「평균 표면 조도」 를 구하는 방법은 하기와 같다. The method of obtaining the "average surface roughness" in this invention is as follows.

유리 기판의 주연으로부터 폭 10㎜ 의 영역을 제외한 영역 (유효면) 중에서, 임의의 10 점을 선택하고, 그 표면 조도 Ra 를 각각 측정하여, 각 값의 평균값을 「평균 표면 조도」 로 한다. From the area | region (effective surface) remove | excluding the area | region of width 10mm from the periphery of a glass substrate, arbitrary ten points are selected, the surface roughness Ra is measured, respectively, and let the average value of each value be "average surface roughness."

또한, 유효면으로부터 제외한 영역은, 당해 부재가 제품이 되었을 때에 도전막이 전극으로서 사용되지 않고 그 막의 특성 (막의 비저항값, 사이드 에칭량 등) 이 문제가 되지 않는 영역이다.In addition, the area | region removed from the effective surface is an area | region where the conductive film is not used as an electrode when the said member becomes a product, and the characteristic (specific resistance value of a film | membrane, side etching amount, etc.) of the film | membrane does not become a problem.

표면 조도 Ra 는, JIS B0601 (2001 년) 에 규정된 산술 평균 높이 Ra 이며, 원자간력 현미경 (Digital Instruments사 제조 Nano Scope IIIa; Scan Rate 1.0Hz, Sample Lines 256, Off-line Modify Flatten order-2, Planefit order-2) 에 의해 각 점에서의 1㎛ × 1㎛ 의 측정 영역을 측정함으로써 구하는 것이 가능하다. Surface roughness Ra is the arithmetic mean height Ra prescribed | regulated to JIS B0601 (2001), and atomic force microscope (Nano Scope IIIa by Digital Instruments; Scan Rate 1.0Hz, Sample Lines 256, Off-line Modify Flatten order-2) , Planefit order-2) can be obtained by measuring a measurement area of 1 μm × 1 μm at each point.

유리 기판으로서는, 소다 라임 실리케이트 유리 기판 등의 알칼리 함유 유리 기판; 붕규산 유리 등의 무알칼리 유리 기판 등을 들 수 있다. As a glass substrate, Alkali-containing glass substrates, such as a soda lime silicate glass substrate; An alkali free glass substrate, such as borosilicate glass, etc. are mentioned.

유리 기판의 크기는, 특별히 한정되지 않고, 세로 및 가로 모두 100 ∼ 3000㎜ 인 것이 바람직하다. 또 유리 기판의 두께는 0.3 ∼ 3㎜ 인 것이 바람직하다. The size of a glass substrate is not specifically limited, It is preferable that it is 100-3000 mm in both length and width. Moreover, it is preferable that the thickness of a glass substrate is 0.3-3 mm.

<유리 기판의 제조 방법><Method for Manufacturing Glass Substrate>

본 발명의 유리 기판은, 평균 입자 직경이 0.02 ∼ 0.2㎛ 인 실리카 입자가 분산매에 분산된 연마액을 사용하고, 유리 기판의 적어도 일방의 면을 연마 처리함으로써 제조할 수 있다. The glass substrate of this invention can be manufactured by grind | polishing the at least one surface of a glass substrate using the polishing liquid which the silica particle whose average particle diameter is 0.02-0.2 micrometer disperse | distributed to the dispersion medium.

유리 기판의 연마 처리에는, 오스카형 연마기, 호프만형 연마기 등, 공지된 연마기를 사용할 수 있다. Well-known polishers, such as an Oscar type grinder and a Hoffman type grinder, can be used for the grinding | polishing process of a glass substrate.

이하, 오스카형 연마기를 사용한 유리 기판의 연마 처리에 대하여 설명한다. Hereinafter, the grinding | polishing process of the glass substrate using an Oscar type | mold polisher is demonstrated.

도 2 는 오스카형 연마기의 일례를 나타내는 측면도이며, 도 3 은 상면도이다. 오스카형 연마기 (20) 는, 원반상의 하정반 (21) 과, 하정반 (21) 의 중심에서부터 하방으로 신장되고, 모터 (도시 생략) 에 접속되는 회전축 (22) 과, 하정반 (21) 보다 작은 원반상이며, 유리 기판 (10) 을 사이에 두고 하정반 (21) 과 대향하는 상정반 (23) 과, 하정반 (23) 의 중심에서부터 상방으로 신장되는 회전축 (24) 과, 하정반 (21) 의 상면에 설치된 연마 패드 (25) 와, 상정반 (23) 의 하면에 설치된 연마 중인 유리 기판 (10) 이 빠져 버리는 것을 방지하는 템플릿 프레임 (26) 을 갖고 개략 구성된다. Fig. 2 is a side view showing an example of an Oscar polishing machine, and Fig. 3 is a top view. The Oscar type grinder 20 extends downward from the center of the disk-shaped lower platen 21, the center of the lower platen 21, and is connected to a motor (not shown), and the lower platen 21. It is a small disk shape, the upper surface plate 23 facing the lower surface plate 21 with the glass substrate 10 therebetween, the rotating shaft 24 extending upward from the center of the lower surface plate 23, and the lower surface plate ( The polishing pad 25 provided on the upper surface of 21 and the template frame 26 which prevents the grinding | polishing glass substrate 10 provided in the lower surface of the upper surface plate 23 from taking out are outlined.

오스카형 연마기 (20) 에 있어서는, 모터를 구동시킴으로써, 하정반 (21) 이 a 방향으로 회전한다. 또, 상정반 (23) 이, 마찰에 의해 하정반 (21) 의 회전에 추종하여 b 방향으로 회전하면서, 하정반 (21) 의 상면 상을 화살표 c 와 같이 원호상으로 요동한다. 또, 상정반 (23) 의 상부로부터는 설정된 연마 압력 P 가 가해지도록 되어 있다. In the Oscar type grinder 20, the lower platen 21 rotates in the a direction by driving a motor. Moreover, the upper surface plate 23 swings on the upper surface of the lower surface plate 21 in an arc shape as shown by the arrow c while rotating in the b direction following the rotation of the lower surface plate 21 by friction. Moreover, the set polishing pressure P is applied from the upper part of the upper surface plate 23.

오스카형 연마기 (20) 를 사용한 유리 기판 (10) 의 연마는 이하와 같이 행해진다. Polishing of the glass substrate 10 using the Oscar type grinder 20 is performed as follows.

우선, 상정반 (23) 의 하면의 템플릿 프레임 (26) 내에 연마되는 면이 하향이 되도록 유리 기판 (10) 을 부착한다. First, the glass substrate 10 is attached so that the surface polished in the template frame 26 of the lower surface of the upper surface plate 23 may become downward.

이어서, 연마액을 연마 패드 (25) 의 상방에서부터 적하하고, 상정반 (23) 을 내리고, 설정한 연마 압력 P 를 가하여, 모터를 구동시켜서 하정반 (21) 을 a 방향으로 회전시킨다. Subsequently, the polishing liquid is dropped from the upper side of the polishing pad 25, the upper platen 23 is lowered, and the set polishing pressure P is applied to drive the motor to rotate the lower platen 21 in the a direction.

상정반 (23) 에는, 하정반 (21) 의 회전에 추종한 b 방향의 회전 및 화살표 c 의 원호상의 요동을 시킨다.The upper surface plate 23 is made to rotate in the b direction following the rotation of the lower surface plate 21 and the circular arc swing of the arrow c.

이와 같이 하여, 유리 기판 (10) 의 하면에 연마 처리를 실시한다. In this way, the lower surface of the glass substrate 10 is polished.

연마 패드 (25) 로서는, 발포 수지 소재, 부직 섬유 소재, 스웨이드 소재, 이들을 접합시킨 2 층 복합체 등을 들 수 있다. Examples of the polishing pad 25 include a foamed resin material, a nonwoven fiber material, a suede material, and a two-layered composite material in which these are bonded.

연마액으로서는, 실리카 입자를 분산매에 분산시킨 용액을 사용한다. 분산매로서는, 물, 유기 용제를 들 수 있다. 실리카 입자로서는, 콜로이달 실리카 (Colloidal SiO₂), 퓸드 실리카 (Fumed SiO₂), 침전법 실리카 (Precipitated SiO₂) 등을 들 수 있다. 이들 중, 콜로이달 실리카가 바람직하다. 종래의 연마액 (예를 들어, 특허 문헌 1) 과 같이 연마재로서 산화 세륨 입자를 사용하였을 경우, 유리 기판의 연마 처리를 실시한 면의 표면 조도 분포를 ±10％ 이내로 하는 것은 곤란해진다. As the polishing liquid, a solution in which silica particles are dispersed in a dispersion medium is used. Water and an organic solvent are mentioned as a dispersion medium. Examples of the silica particles include colloidal silica (Colloidal SiO ₂ ), fumed silica (Fumed SiO ₂ ), precipitated silica (Precipitated SiO ₂ ), and the like. Of these, colloidal silica is preferred. When cerium oxide particles are used as the abrasive as in the conventional polishing liquid (for example, Patent Document 1), it becomes difficult to make the surface roughness distribution of the surface subjected to the polishing treatment of the glass substrate within ± 10%.

실리카 입자의 평균 입자 직경은 0.02 ∼ 0.2㎛ 이고, 0.05 ∼ 0.12㎛ 가 바람직하다. 실리카 입자의 평균 입자 직경을 이 범위로 함으로써, 유리 기판의 연마 처리를 실시한 면의 표면 조도 분포를 ±10％ 이내로 할 수 있다. 「실리카 입자의 평균 입자 직경」 은, 동적 광산란법에 의해 측정된 평균 입자 직경이 다. The average particle diameter of a silica particle is 0.02-0.2 micrometer, and 0.05-0.12 micrometer is preferable. By making the average particle diameter of a silica particle into this range, the surface roughness distribution of the surface which performed the polishing process of a glass substrate can be made into within +/- 10%. "Average particle diameter of a silica particle" is an average particle diameter measured by the dynamic light scattering method.

연마액 (100 질량％) 중의 실리카 입자의 함유량은, 1 ∼ 20 질량％ 가 바람직하고, 8 ∼ 12 질량％ 가 보다 바람직하다. 실리카 입자의 함유량이 1 질량％ 미만에서는 충분한 연마 속도를 얻을 수 없다. 한편, 20 질량％ 를 초과하여도 연마 속도를 그 이상 높이는 것이 곤란하기 때문에 경제적이지 못하다. 1-20 mass% is preferable, and, as for content of the silica particle in polishing liquid (100 mass%), 8-12 mass% is more preferable. If the content of the silica particles is less than 1 mass%, a sufficient polishing rate cannot be obtained. On the other hand, even if it exceeds 20 mass%, since it is difficult to raise a polishing rate further, it is not economical.

연마액의 공급량은, 10 ∼ 200㎖/분이 바람직하다. The supply amount of the polishing liquid is preferably 10 to 200 ml / min.

연마 압력은, 5000 ∼ 30000Pa 가 바람직하고, 하정반 (21) 의 회전수는 10 ∼ 120rpm 이 바람직하고, 연마 시간은, 120 ∼ 1800 초가 바람직하다. The polishing pressure is preferably 5000 to 30000 Pa, the rotation speed of the lower platen 21 is preferably 10 to 120 rpm, and the polishing time is preferably 120 to 1800 seconds.

본 발명의 PDP 전면판용 도전막 부착 기판 (이하, 도전막 부착 기판이라고 기재한다.) 의 제조 방법은, 유리 기판의 표면 조도 분포를 측정하고, 그 값이 소정 범위에 들어가 있는지의 여부를 검사하고, 필요에 따라서 유리 기판의 표면 조도 분포가 소정 범위에 들어가도록 조정함으로써, 유리 기판 상에 형성되는 도전막의 비저항값을 조정하는 방법이다. The manufacturing method of the board | substrate with a conductive film for PDP front plates of this invention (henceforth a board | substrate with a conductive film) of this invention measures the surface roughness distribution of a glass substrate, and examines whether the value exists in the predetermined range, It is a method of adjusting the specific resistance value of the electrically conductive film formed on a glass substrate by adjusting so that surface roughness distribution of a glass substrate may enter into a predetermined range as needed.

유리 기판의 표면 조도 분포를 조정함으로써, 도전막의 비저항값을 조정할 수 있는 것이 판명됨으로써, 상기의 조정 방법을 행하는 것이 가능해졌다. 또한, 유리 기판의 표면 조도 분포를 측정할 뿐만 아니라, 유리 기판의 평균 표면 조도를 동일하게 측정하는 것도 가능하다. By adjusting the surface roughness distribution of a glass substrate, it turned out that the specific resistance value of a conductive film can be adjusted, and it became possible to perform said adjustment method. In addition, not only the surface roughness distribution of a glass substrate can be measured, but the average surface roughness of a glass substrate can also be measured similarly.

구체적으로는, 이하와 같이 하여 도전막의 비저항값을 조정한다. Specifically, the resistivity value of the conductive film is adjusted as follows.

유리 기판의 표면 조도 분포를 측정한다. 그리고, 그 표면 조도 분포가 소정 범위에 들어가 있는지의 여부를 검사한다. 표면 조도 분포의 측정 방법은 상기 서술한 바와 같다. 또, 소정 범위란, 구체적으로는, 표면 조도 분포이면 ±10％ 이내이다. The surface roughness distribution of a glass substrate is measured. And it is examined whether the surface roughness distribution exists in the predetermined range. The measuring method of surface roughness distribution is as above-mentioned. Moreover, a predetermined range is within ± 10% as long as it is surface roughness distribution.

검사의 결과, 소정 범위 외의 경우에는, 기판의 표면 조도 분포를 조정한다. 구체적으로는, 연마 조건을 조정하여 연마를 실시하고, 재차 유리 기판의 표면 조도 분포를 측정한다. 이 작업을, 표면 조도 분포가 소정 범위에 들어갈 때까지 계속한다. As a result of inspection, when it is out of a predetermined range, the surface roughness distribution of a board | substrate is adjusted. Specifically, polishing is performed by adjusting polishing conditions, and the surface roughness distribution of the glass substrate is again measured. This operation is continued until surface roughness distribution exists in a predetermined range.

표면 조도 분포가 소정 범위에 들어간 경우에는, 상기 유리 기판 상에 도전막을 형성한다. 형성된 도전막은 비저항값이 어느 일정한 범위에 들어간 것이 된다. 본 발명의 도전막의 비저항값의 조정 방법을 이용함으로써, 도전막의 형성 방법을 변경하지 않고, 초기의 유리 기판의 평균 표면 조도나 표면 조도 분포의 불균일을 억제할 수 있고, 그 결과, 도전막의 비저항값을 일정한 범위에 포함시킬 수 있어 생산성이 현저하게 향상된다. When surface roughness distribution falls in the predetermined range, a conductive film is formed on the said glass substrate. The formed conductive film has a specific resistance in a certain range. By using the adjustment method of the specific resistance value of the conductive film of this invention, the nonuniformity of the average surface roughness and surface roughness distribution of an initial glass substrate can be suppressed, without changing the formation method of a conductive film, As a result, the specific resistance value of a conductive film Can be included in a certain range, the productivity is significantly improved.

또한, 유리 기판 상에 도전막을 형성하는 경우, 표면 조도를 측정한 유리 기판과는 상이한 유리 기판을 준비하고, 동일한 조건에서 연마를 행한 후, 도전막을 형성하는 것도 가능하다. Moreover, when forming a conductive film on a glass substrate, it is also possible to prepare a glass substrate different from the glass substrate which measured the surface roughness, and to grind under the same conditions, and to form a conductive film.

또, 도전막 형성 후에, 확인을 위해, 도전막의 비저항값을 측정하는 것도 가능하다. 또, 상기 방법은, 도전막의 비저항값의 조정 방법이지만, 도전막의 사이드 에칭량의 조정 방법으로 하는 것도 가능하다. Moreover, after formation of a conductive film, it is also possible to measure the specific resistance value of a conductive film for confirmation. Moreover, although the said method is the adjustment method of the specific resistance value of a conductive film, it is also possible to set it as the adjustment method of the side etching amount of a conductive film.

<도전막 부착 기판><Substrate with Substrate>

본 발명의 도전막 부착 기판은, 본 발명의 유리 기판의 표면 조도 분포가 ±10％ 이내인 면, 또는 평균 표면 조도가 0.3㎚ 이하인 면 상에, 도전막을 갖는 것이다. 도전막의 막 두께는, 저항값, 투과율 등의 관점에서 20 ∼ 500㎚ 가 바람직하다. 도전막의 비저항값은 4 × 10^-4Ωㆍ㎝ 이하가 바람직하다. The board | substrate with an electrically conductive film of this invention has a electrically conductive film on the surface whose surface roughness distribution of the glass substrate of this invention is less than +/- 10%, or the surface whose average surface roughness is 0.3 nm or less. As for the film thickness of an electrically conductive film, 20-500 nm is preferable from a viewpoint of resistance value, transmittance | permeability, etc. The resistivity value of the conductive film is preferably 4 × 10 ^-4 Ω · cm or less.

도전막을 형성하는 도전 재료로서는, 산화 인듐, 산화 주석, 산화 아연, 산화 주석을 도핑한 산화 인듐 (ITO), 산화 알류미늄을 도핑한 산화 아연 (AZO), 은 합금, 크롬 합금 등을 들 수 있다. 도전막은, 1 종류의 도전 재료로 이루어지는 단층막이어도 되고, 상이한 종류의 투명 도전 재료로 이루어지는 층을 2 층 이상 갖는 적층막이어도 된다. 이들 중, 도전막으로서는, 상기 도전 재료를 주성분으로 하는 막, 즉 상기 도전 재료를 90 질량％ 이상 함유한 막인 것이 바람직하다. 특히, 도전막은, 산화 인듐을 주성분으로 하는 막이 바람직하고, ITO 로 이루어지는 막 (이하, ITO 막이라고 기재한다.) 이 특히 바람직하다. Examples of the conductive material for forming the conductive film include indium oxide, tin oxide, zinc oxide, indium oxide doped with tin oxide (ITO), zinc oxide doped with aluminum oxide (AZO), silver alloys, and chromium alloys. The conductive film may be a single layer film made of one kind of conductive material, or may be a laminated film having two or more layers made of different types of transparent conductive materials. Among them, the conductive film is preferably a film containing the conductive material as a main component, that is, a film containing 90% by mass or more of the conductive material. In particular, the conductive film is preferably a film mainly composed of indium oxide, and particularly preferably a film made of ITO (hereinafter, referred to as an ITO film).

ITO 막은, 산화 인듐과 산화 주석과의 합계 100 질량％ 중, 산화 주석을 1 ∼ 20 질량％ 함유하는 것이 바람직하다. It is preferable that an ITO membrane contains 1-20 mass% of tin oxide in 100 mass% of total indium oxide and tin oxide.

ITO 막의 막 두께는, 저항값, 투과율 등의 관점에서 20 ∼ 500㎚ 가 바람직하다. As for the film thickness of an ITO film | membrane, 20-500 nm is preferable from a viewpoint of resistance value, transmittance | permeability, etc.

ITO 막의 비저항값은 4 × 10^-4Ωㆍ㎝ 이하가 바람직하다. The resistivity value of the ITO film is preferably 4 × 10 ^-4 Ω · cm or less.

ITO 막의 형성 방법으로서는, 열분해법 (원료 용액을 도포 후 가열하여 막을 형성하는 방법), 화학 기상 성장법 (CVD) 법, 스퍼터링법, 증착법, 이온 플레이팅 법 등을 들 수 있다. 이들 중, ITO 타겟을 사용하여 RF (고주파) 또는 DC (직류) 스퍼터링법으로 형성하는 방법이 바람직하다. 스퍼터링 가스로서는, 아르곤-산소 혼합 가스를 사용하여, ITO 막의 비저항값이 최소가 되도록 아르곤과 산소의 가스비를 정하는 것이 바람직하다. 스퍼터링시의 막 형성 온도는, 100 ∼ 500℃ 가 바람직하다. 막 형성 온도를 100℃ 이상으로 함으로써, ITO 막이 비정질이 되기 어렵고, ITO 막의 내약품성이 양호해진다. 막 형성 온도를 500℃ 이하로 함으로써, 결정성이 억제되고, 막 표면의 요철이 커지기 어렵다. Examples of the method for forming an ITO film include a thermal decomposition method (a method of forming a film by applying a raw material solution and then heating it), a chemical vapor deposition method (CVD) method, a sputtering method, a vapor deposition method, an ion plating method, and the like. Among these, the method of forming by RF (high frequency) or DC (direct current) sputtering method using an ITO target is preferable. As a sputtering gas, it is preferable to use argon-oxygen mixed gas, and to determine the gas ratio of argon and oxygen so that the specific resistance value of an ITO membrane may be minimum. As for the film formation temperature at the time of sputtering, 100-500 degreeC is preferable. By setting the film formation temperature to 100 ° C. or higher, the ITO film is less likely to become amorphous, and the chemical resistance of the ITO film is good. By the film formation temperature being 500 degrees C or less, crystallinity is suppressed and the unevenness | corrugation of a film surface hardly becomes large.

알칼리 함유 유리 기판을 사용하는 경우에는, 유리 기판에 함유되는 알칼리 이온이 ITO 막으로 확산되어 ITO 막의 저항값에 영향을 미치는 경우가 있다. 그래서, 알칼리 배리어층으로서 이산화 규소막 등을 유리 기판과 ITO 막의 사이에 형성하는 것이 바람직하다. In the case of using an alkali-containing glass substrate, alkali ions contained in the glass substrate may diffuse into the ITO film and affect the resistance value of the ITO film. Therefore, it is preferable to form a silicon dioxide film or the like between the glass substrate and the ITO film as the alkali barrier layer.

알칼리 배리어층의 형성 방법으로서는, 열분해법, CVD 법, 스퍼터링법, 증착법, 이온 플레이팅법 등을 들 수 있다. 알칼리 배리어 막의 막 두께는, 알칼리 배리어 성능의 관점에서, 10㎚ 이상이 바람직하고, 비용면에서 500㎚ 이하가 바람직하다. Examples of the method for forming the alkali barrier layer include a thermal decomposition method, a CVD method, a sputtering method, a vapor deposition method, an ion plating method, and the like. 10 nm or more is preferable from a viewpoint of alkali barrier performance, and, as for the film thickness of an alkali barrier film, 500 nm or less is preferable at cost.

도전막에 패터닝 처리를 실시함으로써, 투명 전극 등이 형성된다. 이 패터닝 처리는 일반적으로 웨트 프로세스에서 행해지고, 구체적으로는 도전막의 전체면에 레지스트막을 형성하고, 마스크 노광, 현상을 행한 후, 도전막의 웨트 에칭을 행하고, 소정의 전극 형상으로 투명 도전막을 형성하는 방법으로 실시된다. By applying a patterning process to the conductive film, a transparent electrode or the like is formed. This patterning process is generally performed by the wet process, specifically, the resist film is formed in the whole surface of a conductive film, the mask exposure, the image development, the wet etching of a conductive film, and the method of forming a transparent conductive film in a predetermined electrode shape are carried out. Is carried out.

투명 전극이 형성된 유리 기판은, PDP 전면판의 유리 기판으로서 사용된다. The glass substrate in which the transparent electrode was formed is used as a glass substrate of a PDP front plate.

실시예Example

이하, 실시예를 나타낸다.Hereinafter, an Example is shown.

우선, 실시예 1 에서 유리 기판의 표면 조도 Ra 와, 도전막의 사이드 에칭량의 관계의 검증을 행하였다. First, in Example 1, the relationship between the surface roughness Ra of the glass substrate and the side etching amount of the conductive film was verified.

〔실시예 1-1〕[Example 1-1]

표면 조도가 상이한 4 종류의 PDP 용 고변형점 유리 기판 (아사히가라스사 제조, PD200, 세로 100㎜ × 가로 100㎜ × 두께 2.8㎜) 을 준비하고, 각각, 유리 기판 (I), 유리 기판 (II), 유리 기판 (III), 유리 기판 (IV; 유리 기판 (IV) 은 참고예) 으로 하였다. 각 유리 기판에 대하여, 유리 기판의 주연으로부터 폭 10㎜ 의 영역을 제외한 영역 (유효면) 중에서, 임의의 10 점의 표면 조도 Ra 를 측정하고, 평균값을 구하였다.Four types of high strain point glass substrates (made by Asahi Glass Co., Ltd., PD200, length 100 mm x width 100 mm x thickness 2.8 mm) with different surface roughness were prepared, respectively, and glass substrate (I) and glass substrate (II) ), Glass substrate (III), glass substrate (IV; glass substrate (IV) were made into the reference example). About each glass substrate, the surface roughness Ra of arbitrary ten points was measured in the area | region (effective surface) except the area | region of width 10mm from the periphery of the glass substrate, and the average value was calculated | required.

(1) 표면 조도 Ra 는, JIS B0601 (2001 년) 에 규정된 산술 평균 높이 Ra 이며, 원자간력 현미경 (Digital Instruments사 제조 Nano Scope IIIa; Scan Rate 1.0Hz, Sample Lines 256, Off-line Modify Flatten order-2, Planefit order-2) 에 의해 각 점에서의 1㎛ × 1㎛ 의 측정 영역을 측정함으로써 구하였다. (1) Surface roughness Ra is arithmetic mean height Ra prescribed | regulated to JIS B0601 (2001), and atomic force microscope (Nano Scope IIIa by Digital Instruments; Scan Rate 1.0Hz, Sample Lines 256, Off-line Modify Flatten) Order-2 and Planefit order-2) were calculated | required by measuring the measurement area | region of 1 micrometer x 1 micrometer in each point.

결과를 표 1 에 나타낸다. The results are shown in Table 1.

각 유리 기판의 표면에, 산화 인듐과 산화 주석의 합계 100 질량％ 중, 산화 주석을 10 질량％ 함유한 산화 인듐으로 이루어지는 ITO 타겟을 사용하고, 마그네트론 스퍼터링법에 의해 막 두께 180㎚ 의 ITO 막을 형성하였다. 스퍼터링 가스로서 아르곤 72.9sccm, 산소 2.3sccm (3％) 의 혼합 가스를 사용하고, 막 형성 온도는 250℃ 로 하였다. 형성된 막의 조성은 타겟과 동일하였다. On the surface of each glass substrate, an ITO film having a film thickness of 180 nm was formed by a magnetron sputtering method using an ITO target made of indium oxide containing 10 mass% of tin oxide in a total of 100 mass% of indium oxide and tin oxide. It was. As a sputtering gas, a mixed gas of argon 72.9 sccm and oxygen 2.3 sccm (3%) was used, and the film formation temperature was 250 ° C. The composition of the formed film was the same as the target.

(2) 각 유리 기판의 ITO 막의 시트 저항 R 을 표면 저항계 (로레스타 IP MCP-250) 에 의해, ITO 막의 막 두께를 형상 측정기 (DEKTAK3-ST) 에 의해 측정하고, 하기 식 (2) 에 의해 ITO 막의 비저항값을 구하였다. 결과를 표 1 에 나타낸다. (2) The sheet resistance R of the ITO film | membrane of each glass substrate was measured by the surface ohmmeter (Loretta IP MCP-250), and the film thickness of an ITO film | membrane was measured by the shape measuring device (DEKTAK3-ST), The specific resistance value of the ITO membrane was obtained. The results are shown in Table 1.

ITO 막의 비저항값 = ITO 막의 시트 저항 R ×ITO 막의 막 두께 (2)Specific resistance value of ITO film = sheet resistance of ITO film R × film thickness of ITO film (2)

(3) 각 유리 기판의 ITO 막의 X 선 회절 패턴을, X 선 회절 장치 (리가쿠사 제조, Ultima III) 를 사용하여 측정하고, 약 30° 부근에 있는 222 피크의 적분 강도를 구하였다. 결과를 표 1 에 나타낸다. (3) The X-ray diffraction pattern of the ITO film | membrane of each glass substrate was measured using the X-ray diffraction apparatus (The Ultima III by Rigaku Corporation), and the integrated intensity of the 222 peak located about 30 degrees was calculated | required. The results are shown in Table 1.

(4) 사이드 에칭량 Z 를 하기와 같이 구하였다. (4) Side etching amount Z was calculated | required as follows.

각 ITO 막 첨부 유리 기판을 순수한 물로 세정하고, 건조시킨 후, ITO 막 상에 포지티브형 레지스트 (후지필름아치사 제조) 를 500rpm 으로 5 초간, 이어서 1000rpm 으로 10 초간 스핀 코트하고, 105℃ 에서 30 분 가열하여 레지스트막을 형성하였다. 레지스트막 상에 투명 전극의 패턴이 형성된 포지티브형의 마스크를 씌우고, 2 초간 노광한 후, 0.5 질량％ 수산화 나트륨 수용액에 1 분간 침지시켜서 현상하고, 110℃ 에서 5 분간 가열하여, 레지스트 패턴을 형성하였다. 각 유리 기판에 대하여, 표면 조도 Ra 를 측정한 위치와 동일한 위치 (10 지점) 의 레지스트 패턴의 선폭 X 를 측정하여, 평균값을 구하였다. Each glass substrate with ITO film was washed with pure water and dried, and then a positive resist (manufactured by FUJIFILM Arch) was spin-coated at 500 rpm for 5 seconds and then at 1000 rpm for 10 seconds on the ITO film, followed by 30 minutes at 105 ° C. It heated and formed the resist film. A positive mask having a transparent electrode pattern formed thereon was placed on the resist film, and exposed for 2 seconds. The resultant was immersed in 0.5% by mass aqueous sodium hydroxide solution for 1 minute, developed, and heated at 110 ° C for 5 minutes to form a resist pattern. . About each glass substrate, the line | wire width X of the resist pattern of the position (10 points) which is the same as the position which measured surface roughness Ra was measured, and the average value was calculated | required.

물 1000㎖, 40 질량％ 염화철 (III) 수용액 500㎖, 35 질량％ 염산 1000㎖ 를 혼합하여 염화철계 에칭액을 조제하였다. 각 유리 기판의 ITO 막을, 그 염 화철계 에칭액을 사용하여, 47 ±1℃ 에서 225 초간 에칭하였다. 각 유리 기판 표면을 전면 노광한 후, 0.5 질량％ 수산화 나트륨 수용액에 1 분간 침지시켜서 레지스트 패턴을 제거하고, 투명 전극을 형성하였다. 각 유리 기판에 대하여, 표면 조도 Ra 를 측정한 위치와 동일한 위치 (10 지점) 의 투명 전극의 선폭 Y 를 측정하여, 평균값을 구하였다. 투명 전극의 선폭 Y 는, 도 4 에 나타내는 바와 같이, 투명 전극 (31) 의 일방의 측부의 테이퍼의 중앙과, 다른 일방의 측부의 테이퍼의 중앙과의 사이의 거리로 하였다. 1000 mL of water, 500 mL of 40 mass% ferric chloride (III) aqueous solution, and 1000 mL of 35 mass% hydrochloric acid were mixed to prepare an iron chloride etching solution. The ITO film of each glass substrate was etched at 47 +/- 1 degreeC for 225 second using the iron chloride type etching liquid. After exposing the entire surface of each glass substrate, it was immersed in 0.5 mass% sodium hydroxide aqueous solution for 1 minute, the resist pattern was removed, and the transparent electrode was formed. About each glass substrate, the line width Y of the transparent electrode of the same position (10 points) as the position which measured surface roughness Ra was measured, and the average value was calculated | required. As shown in FIG. 4, the line width Y of a transparent electrode was made into the distance between the center of the taper of one side part of the transparent electrode 31, and the center of the taper of the other side part.

레지스트 패턴 (30) 의 선폭 X 와, 투명 전극 (31) 의 선폭 Y 로부터, 하기 식 (3) 에 의해 ITO 막의 사이드 에칭량 Z (도 4) 를 구하였다. 결과를 표 1 에 나타낸다. From the line width X of the resist pattern 30 and the line width Y of the transparent electrode 31, the side etching amount Z (FIG. 4) of the ITO film | membrane was calculated | required by following formula (3). The results are shown in Table 1.

사이드 에칭량 Z = (레지스트 패턴 선폭 X - 투명 전극 선폭 Y)/2 (3)Side etching amount Z = (resist pattern line width X-transparent electrode line width Y) / 2 (3)

표 1 의 결과로부터, 평균 표면 조도 (거침도) 가 변화하면, ITO 막의 제조 방법이 동일함에도 불구하고, ITO 막의 막 특성 (비저항값 및 결정 배향) 이 변화하는 것을 알 수 있었다. 그리고, 평균 표면 조도가 큰 유리 기판일수록, 사이드 에칭량이 커지는 것을 알 수 있었다. 또한, 비저항값은, 2.6 × 10^-4Ωㆍ㎝ 이하인 것이 실용상 바람직하다. 또, 사이드 에칭량은, 1.8㎛ 이하가 실용상 바람직하다. From the results in Table 1, it was found that when the average surface roughness (roughness) was changed, the film properties (specific resistance value and crystal orientation) of the ITO film were changed even though the manufacturing method of the ITO film was the same. And it turned out that the side etching amount becomes large, so that the glass substrate with a large average surface roughness is large. Moreover, it is preferable practically that a specific resistance value is 2.6x10 <^-4> ohm * cm or less. Moreover, 1.8 micrometers or less of side etching amount are preferable practically.

〔실시예1-2〕[Example 1-2]

이어서, 유리 기판 (I) ∼ 유리 기판 (III) 의 3 개의 유리 기판 중 2 개의 유리 기판이 1 개의 유리 기판이 되었다고 가정했을 경우에, 사이드 에칭량 분포와 평균 표면 조도 분포가 어떻게 관련되는지를 하기와 같이 조사하였다. Next, when it is assumed that two glass substrates among the three glass substrates of the glass substrates (I) to (III) have become one glass substrate, how the side etching amount distribution and the average surface roughness distribution are related will be described below. It was investigated as follows.

(1) 표 1 의 유리 기판 (I) 의 평균 표면 조도를 Ramin 으로 가정하고, 유리 기판 (II) 의 평균 표면 조도를 Ramax 로 가정했을 경우의 표면 조도 분포 (％) 를 상기 식 (1) 로부터 구하였다.(1) The surface roughness distribution (%) when the average surface roughness of the glass substrate (I) of Table 1 is assumed to be Ramin and the average surface roughness of the glass substrate (II) is assumed to be Ramax from the above formula (1). Obtained.

또, 사이드 에칭량이 작은 유리 기판에 있어서의 사이드 에칭량을 Zmin 로 하고, 사이드 에칭량이 큰 유리 기판에 있어서의 사이드 에칭량을 Zmax 로 하여, 사이드 에칭량 분포 (％) 를 구하였다. 구체적으로는, 유리 기판 (I) 의 ITO 막의 사이드 에칭량을 Zmin 로 하고, 유리 기판 (II) 의 ITO 막의 사이드 에칭량을 Zmax 로 했을 경우의 사이드 에칭량 분포 (％) 를 하기 식 (4) 로부터 구하였다. Moreover, the side etching amount distribution (%) was calculated | required as the side etching amount in the glass substrate with small side etching amount, and the side etching amount in the glass substrate with large side etching amount as Zmax. Specifically, the side etching amount distribution (%) when the side etching amount of the ITO film of the glass substrate (I) is Zmin and the side etching amount of the ITO film of the glass substrate (II) is Zmax is represented by the following formula (4) Obtained from

사이드 에칭량 분포 = (Zmax - Zmin)/(Zmax + Zmin) × 100 (4)Side etching amount distribution = (Zmax-Zmin) / (Zmax + Zmin) × 100 (4)

(2) 동일하게 하여, 표 1 의 유리 기판 (II) 의 평균 표면 조도를 Ramin 으로 가정하고, 유리 기판 (III) 의 평균 표면 조도를 Ramax 로 가정했을 경우의 표면 조도 분포 (％) 를 상기 식 (1) 로부터 구하였다. (2) In the same manner, the surface roughness distribution (%) in the case where the average surface roughness of the glass substrate (II) in Table 1 is assumed to be Ramin and the average surface roughness of the glass substrate (III) is assumed to be Ramax is expressed by the above formula. Obtained from (1).

또, 유리 기판 (II) 의 ITO 막의 사이드 에칭량을 Zmin 으로 하고, 유리 기판 (III) 의 ITO 막의 사이드 에칭량을 Zmax 로 했을 경우의 사이드 에칭량 분포 (％) 를 상기 식 (4) 로부터 구하였다. Zmin 및 Zmax 는, 실용상, 0.5 ∼ 2㎛ 인 것이 바람직하다. 또, 사이드 에칭량 분포는, 실용상, 20％ 이하인 것이 바람직하다. 사이드 에칭량 분포가 이 범위이면, 면내 휘도 분포가 양호한 PDP 를 형성할 수 있다.Moreover, the side etching amount distribution (%) when the side etching amount of the ITO film of glass substrate (II) is set to Zmin, and the side etching amount of the ITO film of glass substrate (III) is set to Zmax, is calculated | required from said Formula (4). It was. It is preferable that Zmin and Zmax are 0.5-2 micrometers practically. Moreover, it is preferable that side etching amount distribution is 20% or less practically. If the side etching amount distribution is within this range, a PDP having a good in-plane luminance distribution can be formed.

(3) 또한, 표 1 의 유리 기판 (I) 의 평균 표면 조도를 Ramin 으로 가정하고, 유리 기판 (III) 의 평균 표면 조도를 Ramax 로 가정했을 경우의 표면 조도 분포 (％) 를 상기 식 (1) 로부터 구하였다. (3) Moreover, the surface roughness distribution (%) when the average surface roughness of the glass substrate (I) of Table 1 is assumed to be Ramin, and the average surface roughness of the glass substrate (III) is assumed to be Ramax, is represented by said formula (1). Obtained from

또, 유리 기판 (I) 의 ITO 막의 사이드 에칭량을 Zmin 으로 하고, 유리 기판 (III) 의 ITO 막의 사이드 에칭량을 Zmax 로 했을 경우의 사이드 에칭량 분포 (％) 를 상기 식 (4) 로부터 구하였다. Moreover, the side etching amount distribution (%) when the side etching amount of the ITO film of glass substrate (I) is set to Zmin, and the side etching amount of the ITO film of glass substrate (III) is set to Zmax, is calculated | required from said Formula (4). It was.

이상의 결과를 표 2 에 나타낸다. 표 2 에 있어서, 위에서부터 실시예, 실시예, 비교예의 순서이다. The above result is shown in Table 2. In Table 2, it is an order of an Example, an Example, a comparative example from the top.

표 2 의 결과로부터, 패터닝 정밀도의 허용 범위, 즉 사이드 에칭량 분포의 실용상 바람직한 범위를 ±20％ 이내로 하였을 경우, 표면 조도 분포를 ±10％ 이내로 할 필요가 있는 것이 추정된다. From the result of Table 2, when the permissible range of patterning precision, ie, the practically preferable range of side etching amount distribution, is set to within +/- 20%, it is estimated that surface roughness distribution needs to be within +/- 10%.

〔실시예 2〕EXAMPLE 2

도 2, 3 에 나타내는 오스카형 연마기 (20) 를 사용하여, PDP 용 고변형점 유리 기판 (아사히가라스사 제조, PD200, 세로 420㎜ × 가로 300㎜ × 두께 0.7㎜) 의 연마를 행하였다. 연마액으로서는, 실리카 입자의 평균 입자 직경이 0.08㎛ 이며, 실리카 입자의 함유량이 10 질량％ 인 콜로이달 실리카 연마 용액을 사용하였다. 연마 패드 (25) 로서는, 스웨이드 소재를 사용하였다. 연마 조건은, 연마액의 공급량이 30㎖/분이고, 연마 압력이 20000Pa 이고, 하정반 (21) 의 회전수가 80rpm 이며, 연마 시간은 600 초였다. Using the Oscar type grinder 20 shown to FIG. 2, 3, the high strain point glass substrate for PDP (Asahi Glass Co., Ltd. product, PD200, length 420 mm x 300 mm x thickness 0.7 mm) was polished. As a polishing liquid, the colloidal silica polishing solution whose average particle diameter of a silica particle is 0.08 micrometer, and content of a silica particle is 10 mass% was used. As the polishing pad 25, a suede material was used. In the polishing conditions, the supply amount of the polishing liquid was 30 ml / min, the polishing pressure was 20000 Pa, the rotation speed of the lower platen 21 was 80 rpm, and the polishing time was 600 seconds.

얻어진 유리 기판의 연마된 면에 대하여, 상기 서술한 「표면 조도 분포」 를 구하는 방법에 따라, A ∼ I 의 9 점에서의 표면 조도 Ra 를, 원자간력 현미경 (Digital Instruments사 제조, Nano Scope IIIa) 을 사용하여 측정하고, Ramax 와 Ramin 으로부터 상기 식 (1) 에 의해 표면 조도 분포를 구하였다. 결과를 표 3 에 나타낸다. About surface polished surface of the obtained glass substrate, surface roughness Ra in nine points of A-I was calculated | required by the method of obtaining above-mentioned "surface roughness distribution", Atomic force microscope (made by Digital Instruments, Nano Scope IIIa) ), And the surface roughness distribution was calculated | required by said Formula (1) from Ramax and Ramin. The results are shown in Table 3.

상기 실시예 1 과 동일하게 하여, 유리 기판의 연마된 면에 투명 전극을 형성하였다. 또, 상기 실시예 1 과 동일하게 하여, 사이드 에칭량 분포를 구하였다. 결과를 표 3 에 나타낸다. In the same manner as in Example 1, a transparent electrode was formed on the polished surface of the glass substrate. Moreover, side etching amount distribution was calculated | required similarly to the said Example 1. The results are shown in Table 3.

〔비교예 1〕[Comparative Example 1]

연마액으로서 산화 세륨 입자의 평균 입자 직경이 1.0㎛ 이고, 산화 세륨 입자의 함유량이 10 질량％ 인 산화 세륨 연마액을 사용한 것 이외에는, 실시예 2 와 동일하게 하여 유리 기판을 얻었다. 실시예 2 와 동일하게 하여 표면 조도 분포를 구하였다. 결과를 표 3 에 나타낸다. The glass substrate was obtained like Example 2 except having used the cerium oxide polishing liquid whose average particle diameter of a cerium oxide particle is 1.0 micrometer, and a content of a cerium oxide particle is 10 mass% as polishing liquid. In the same manner as in Example 2, the surface roughness distribution was obtained. The results are shown in Table 3.

실시예 1 과 동일하게 하여, 유리 기판의 연마된 면에 투명 전극을 형성하였다. 실시예 1 과 동일하게 하여, 사이드 에칭량 분포를 구하였다. 결과를 표 3 에 나타낸다. In the same manner as in Example 1, a transparent electrode was formed on the polished surface of the glass substrate. In the same manner as in Example 1, the side etching amount distribution was obtained. The results are shown in Table 3.

실시예 2 에 있어서는, 평균 입자 직경이 0.05 ∼ 0.12㎛ 인 실리카 입자가 분산매에 분산된 콜로이달 실리카를 사용함으로써, 표면 조도 분포가 ±10％ 이내인 유리 기판을 얻을 수 있었다. 또, 표면 조도 분포가 ±10％ 이내인 유리 기판을 사용함으로써, 사이드 에칭량의 편차가 발생하지 않고, 투명 전극을 고정밀도로 패터닝할 수 있었다. In Example 2, by using colloidal silica in which silica particles having an average particle diameter of 0.05 to 0.12 µm were dispersed in a dispersion medium, a glass substrate having a surface roughness distribution of ± 10% or less was obtained. Moreover, by using the glass substrate whose surface roughness distribution is less than +/- 10%, the variation of the side etching amount did not generate | occur | produce, and the transparent electrode could be patterned with high precision.

비교예 1 에 있어서는, 종래의 연마액을 사용하였기 때문에, 표면 조도 분포가 ±10％ 이내인 유리 기판을 얻을 수 없었다. 또, 그 유리 기판을 사용하였기 때문에, 사이드 에칭량의 편차가 발생하고, 투명 전극을 고정밀도로 패터닝할 수 없었다. In the comparative example 1, since the conventional polishing liquid was used, the glass substrate whose surface roughness distribution is less than +/- 10% was not obtained. Moreover, since the glass substrate was used, the variation of the side etching amount generate | occur | produced and the transparent electrode could not be patterned with high precision.

산업상의 이용 가능성Industrial availability

본 발명의 유리 기판은, 투명 전극을 고정밀도로 패터닝할 수 있기 때문에, PDP, LCD, ELD, FED 등의 PDP 의 유리 기판으로서 유용하다. Since the glass substrate of this invention can pattern a transparent electrode with high precision, it is useful as glass substrates of PDP, such as PDP, LCD, ELD, and FED.

본 발명의 플라즈마 디스플레이 패널 (이하, PDP 라고 한다.) 전면판용 유리 기판에 의하면, 표면에 형성된 도전막을 포토리소그래피에 의한 웨트 에칭법으로 패터닝하였을 때의 패터닝 정밀도가 우수하다.According to the plasma display panel of the present invention (hereinafter referred to as PDP), the front substrate glass substrate is excellent in patterning accuracy when the conductive film formed on the surface is patterned by wet etching by photolithography.

본 발명의 PDP 전면판용 유리 기판의 제조 방법에 의하면, 표면에 형성된 도전막을 포토리소그래피에 의한 웨트 에칭법으로 패터닝하였을 때의 패터닝 정밀도가 우수한 PDP 전면판용 유리 기판을 얻을 수 있다. According to the manufacturing method of the glass substrate for PDP front plates of this invention, the glass substrate for PDP front plates which is excellent in the patterning precision at the time of patterning the electrically conductive film formed in the surface by the wet etching method by photolithography can be obtained.

본 발명의 PDP 전면판용 도전막 부착 기판은, 도전막의 패터닝 정밀도가 우수하다.The board | substrate with a conductive film for PDP front plates of this invention is excellent in the patterning precision of a conductive film.

본 발명의 PDP 전면판용 도전막 부착 기판의 제조 방법에 의하면, 도전막의 비저항값을 일정한 범위에 포함시킬 수 있고, PDP 전면판용 도전막 부착 기판의 생산성이 현격하게 향상된다. 또, 도전막의 형성 방법을 변경하지 않고, 도전막의 비저항값을 조정하는 것이 가능해진다. According to the manufacturing method of the board | substrate with a conductive film for PDP front plates of this invention, the specific resistance value of a conductive film can be included in a fixed range, and productivity of the board | substrate with a conductive film for PDP front plates is improved significantly. Moreover, it becomes possible to adjust the specific resistance value of a conductive film, without changing the formation method of a conductive film.

Claims

The glass substrate for plasma display panel front plates whose surface roughness distribution calculated | required by the following method about at least one surface is less than +/- 10%.

(Surface roughness distribution)

(i) The area | region except the area | region of width 10mm is made into the effective surface of a glass substrate from the periphery of a glass substrate.

(ii) Two imaginary lines (a vertical direction and a horizontal direction) which pass through the center point A of the effective surface and orthogonally cross each other are drawn.

(iii) Both ends of the vertical virtual line in the effective plane shall be point B and point C, the midpoint of point A and point B shall be point D, and the midpoint of point A and point C shall be point E.

(iv) Both ends of the horizontal imaginary line in the effective plane shall be point F and point G, the midpoint between point A and point F as point H, and the midpoint between point A and point G as point I.

(v) The surface roughness Ra at 9 points A, B, C, D, E, F, G, H and I is measured.

(vi) The surface roughness distribution is calculated | required from the maximum value Ramax and the minimum value Ramin among Ra measured at nine points by the following formula.

Surface Roughness Distribution (%) = (Ramax-Ramin) / (Ramax + Ramin) × 100

The method of claim 1,

The glass substrate for plasma display panel front plates whose surface whose surface roughness distribution is less than +/- 10% is the surface which was polished.

The board | substrate with a conductive film for plasma display panel front plates which has a conductive film on the surface whose surface roughness distribution is less than +/- 10% of the glass substrate for plasma display panel front plates of Claim 1 or 2.

The method according to claim 1 or 2,

The glass substrate for plasma display panel front plates whose average surface roughness calculated | required by the following method about at least one surface is 0.3 nm or less.

(Average surface roughness)

From the area | region (effective surface) remove | excluding the area | region of width 10mm from the periphery of a glass substrate, arbitrary ten points are selected, the surface roughness Ra is measured, respectively, and let the average value of each value be "average surface roughness."

The board | substrate with a conductive film for flat panel display front plates which has a conductive film on the surface whose average surface roughness is 0.3 nm or less of the glass substrate for plasma display panel front plates of Claim 4.

The method according to claim 3 or 5,

A substrate with a conductive film for a plasma display panel front plate, wherein the conductive film is a film subjected to a wet patterning process.

The method according to claim 3, 5 or 6,

The board | substrate with a conductive film for plasma display panel front plates whose film thickness of the said conductive film is 20-500 nm.

The method according to any one of claims 3 and 5 to 7,

The substrate with a conductive film for plasma display panel front plates whose side etching amount of the said conductive film is 1.8 micrometers or less.

In the manufacturing method of the glass substrate for plasma display panel front plates which grinds a glass substrate surface,

As a polishing liquid, the polishing liquid in which the silica particle whose average particle diameter is 0.02-0.2 micrometer disperse | distributed to the dispersion medium is used, The manufacturing method of the glass substrate for plasma display panel front panels.

Measuring the surface roughness distribution of the glass substrate;

Inspecting whether or not the surface roughness distribution is within a predetermined range;

When the surface roughness distribution is outside a predetermined range, adjusting the surface roughness distribution of the glass substrate;

The manufacturing method of the board | substrate with a conductive film for plasma display panel front plates which has a process of forming a conductive film on the said glass substrate.