KR20070041129A - Method of manufacturing thin film transistor - Google Patents
Method of manufacturing thin film transistor Download PDFInfo
- Publication number
- KR20070041129A KR20070041129A KR1020050096938A KR20050096938A KR20070041129A KR 20070041129 A KR20070041129 A KR 20070041129A KR 1020050096938 A KR1020050096938 A KR 1020050096938A KR 20050096938 A KR20050096938 A KR 20050096938A KR 20070041129 A KR20070041129 A KR 20070041129A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor layer
- conductive layer
- electrode
- insulating film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 239000010408 film Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 230000001678 irradiating effect Effects 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims description 18
- 239000011368 organic material Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 238000007641 inkjet printing Methods 0.000 description 7
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- NAZODJSYHDYJGP-UHFFFAOYSA-N 7,18-bis[2,6-di(propan-2-yl)phenyl]-7,18-diazaheptacyclo[14.6.2.22,5.03,12.04,9.013,23.020,24]hexacosa-1(23),2,4,9,11,13,15,20(24),21,25-decaene-6,8,17,19-tetrone Chemical compound CC(C)C1=CC=CC(C(C)C)=C1N(C(=O)C=1C2=C3C4=CC=1)C(=O)C2=CC=C3C(C=C1)=C2C4=CC=C3C(=O)N(C=4C(=CC=CC=4C(C)C)C(C)C)C(=O)C1=C23 NAZODJSYHDYJGP-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- VPUGDVKSAQVFFS-UHFFFAOYSA-N coronene Chemical compound C1=C(C2=C34)C=CC3=CC=C(C=C3)C4=C4C3=CC=C(C=C3)C4=C2C3=C1 VPUGDVKSAQVFFS-UHFFFAOYSA-N 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 230000009975 flexible effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 description 1
- GTDPSWPPOUPBNX-UHFFFAOYSA-N ac1mqpva Chemical compound CC12C(=O)OC(=O)C1(C)C1(C)C2(C)C(=O)OC1=O GTDPSWPPOUPBNX-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 235000013601 eggs Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- CLYVDMAATCIVBF-UHFFFAOYSA-N pigment red 224 Chemical compound C=12C3=CC=C(C(OC4=O)=O)C2=C4C=CC=1C1=CC=C2C(=O)OC(=O)C4=CC=C3C1=C42 CLYVDMAATCIVBF-UHFFFAOYSA-N 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- -1 polyparaphenylenevinylene Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 125000006160 pyromellitic dianhydride group Chemical group 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- YYMBJDOZVAITBP-UHFFFAOYSA-N rubrene Chemical compound C1=CC=CC=C1C(C1=C(C=2C=CC=CC=2)C2=CC=CC=C2C(C=2C=CC=CC=2)=C11)=C(C=CC=C2)C2=C1C1=CC=CC=C1 YYMBJDOZVAITBP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/80—Constructional details
- H10K10/82—Electrodes
- H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
Abstract
본 발명은 하부층의 손상이 방지되면서도 용이하게 패터닝된 게이트 전극을 구비하는 박막 트랜지스터 제조방법을 위하여, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 반도체층을 형성하는 단계와, 상기 반도체층 상에 절연막을 형성하는 단계와, 상기 절연막 상에 제 1 도전층을 형성하는 단계와, 상기 제 1 도전층에 레이저빔을 조사하여 게이트 전극으로 패터닝하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.The present invention provides a method of manufacturing a thin film transistor having a gate electrode easily patterned while preventing damage to an underlying layer, forming a source electrode and a drain electrode on a substrate, and contacting the source electrode and the drain electrode, respectively. Forming a semiconductor layer, forming an insulating film on the semiconductor layer, forming a first conductive layer on the insulating film, and irradiating a laser beam to the first conductive layer to pattern the gate electrode. It provides a method for manufacturing a thin film transistor, characterized in that it comprises a step.
Description
도 1 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.1 to 3 are cross-sectional views schematically illustrating a manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention.
도 4 내지 도 9는 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.4 to 9 are cross-sectional views schematically illustrating a manufacturing process of a thin film transistor according to another exemplary embodiment of the present invention.
도 10 내지 도 15는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.10 to 15 are cross-sectional views schematically illustrating a manufacturing process of a thin film transistor according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 기판 22; 소스/드레인 전극 10:
23: 반도체층 24: 절연막 23
25: 게이트 전극 30: 포토마스크25
본 발명은 박막 트랜지스터 제조방법에 관한 것으로서, 더 상세하게는 하부층의 손상이 방지되면서도 용이하게 패터닝된 게이트 전극을 구비하는 박막 트랜지스터 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of manufacturing a thin film transistor having a gate electrode easily patterned while preventing damage to an underlying layer.
박막 트랜지스터는 소스 전극과 드레인 전극, 이 소스 전극과 드레인 전극에 각각 접하는 반도체층, 그리고 소스 전극, 드레인 전극 및 반도체층과 절연된 게이트 전극을 구비하여, 게이트 전극에 인가된 소정의 전기적 신호에 따라 반도체층 내에 형성된 채널을 통해 소스 전극과 드레인 전극 사이의 전기적 소통이 이루어지는 소자이다. 이를 위해 박막 트랜지스터의 소스 전극, 드레인 전극 및 게이트 전극은 상호 정확한 위치에 정확한 패턴으로 형성돼야만 한다.The thin film transistor includes a source electrode and a drain electrode, a semiconductor layer in contact with the source electrode and the drain electrode, and a gate electrode insulated from the source electrode, the drain electrode, and the semiconductor layer, and according to a predetermined electrical signal applied to the gate electrode. The device is an electrical communication between the source electrode and the drain electrode through the channel formed in the semiconductor layer. For this purpose, the source electrode, the drain electrode, and the gate electrode of the thin film transistor must be formed in an accurate pattern at the exact position with each other.
종래에는 이러한 박막 트랜지스터의 전극들을 형성하기 위해 포토리소그래피법을 이용하였다. 즉, 도전층을 형성한 후 이 도전층 상에 포토리지스트를 형성한 후 선택적으로 노광 및 현상 공정을 거쳐 포토리지스트를 패터닝하고, 그 후 습식 식각법을 이용하여 도전층을 패터닝하고 잔존 포토리지스트를 제거하는 방법을 이용하였다. 그러나 이와 같은 포토리지스트법에는 습식 공정이 혼입되어 있기에 박막 트랜지스터의 일 구성요소가 유기물로 형성될 경우에는 이용이 불가능하다는 문제점이 있었다. 더욱이 플렉서블 디스플레이 장치와 관련하여 반도체층 등이 유기물로 형성된 유기 박막 트랜지스터에 대한 연구가 최근 활발히 진행되고 있는 가운데, 습식 공정이 혼입된 포토리지스트법을 거칠 경우 이러한 유기물이 손상되어 박막 트랜지스터의 특성이 심각하게 저하된다는 문제점이 있었다.Conventionally, photolithography has been used to form the electrodes of such thin film transistors. That is, after the conductive layer is formed, the photoresist is formed on the conductive layer, and then selectively subjected to exposure and development steps to pattern the photoresist. Then, the conductive layer is patterned by wet etching and the remaining photo is formed. The method of removing the resist was used. However, such a photoresist method has a problem in that it cannot be used when one component of the thin film transistor is formed of an organic material because a wet process is incorporated. In addition, research on organic thin film transistors in which semiconductor layers and the like are made of organic materials has been actively conducted in relation to flexible display devices. There was a problem of serious deterioration.
이러한 문제점을 해결하기 위하여 잉크젯 프린팅법을 이용하여 패터닝된 전극을 형성하는 방법이 제시되었으나, 이러한 잉크젯 프린팅법에는 전극 형성 물질을 프린팅한 후 별도의 소성공정을 거쳐야만 한다는 문제점이 있었다.In order to solve this problem, a method of forming a patterned electrode using an inkjet printing method has been proposed. However, such an inkjet printing method has a problem of having to undergo a separate firing process after printing an electrode forming material.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 하부층의 손상이 방지되면서도 용이하게 패터닝된 게이트 전극을 구비하는 박막 트랜지스터 제조방법을 제공하는 것을 목적으로 한다.Disclosure of Invention The present invention has been made to solve various problems including the above problems, and an object thereof is to provide a method of manufacturing a thin film transistor having a gate electrode easily patterned while preventing damage to an underlying layer.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 각각 접하도록 반도체층을 형성하는 단계와, 상기 반도체층 상에 절연막을 형성하는 단계와, 상기 절연막 상에 제 1 도전층을 형성하는 단계와, 상기 제 1 도전층에 레이저빔을 조사하여 게이트 전극으로 패터닝하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.In order to achieve the above object and various other objects, the present invention provides a method for forming a semiconductor layer, the method comprising: forming a source electrode and a drain electrode on a substrate, and forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively; And forming an insulating film on the semiconductor layer, forming a first conductive layer on the insulating film, and irradiating a laser beam on the first conductive layer to pattern the gate electrode. It provides a thin film transistor manufacturing method.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 반도체층을 형성하는 단계와, 상기 반도체층 상에 제 2 도전층을 형성하는 단계와, 상기 제 2 도전층에 레이저빔을 조사하여 소스 전극 및 드레인 전극으로 패터닝하는 단계와, 상기 반도체층, 상기 소스 전극 및 상기 드레인 전극을 덮도록 절연막을 형성하는 단계와, 상기 절연막 상에 제 1 도전층을 형성하는 단계와, 상기 제 1 도전층에 레이저빔을 조사하여 게이트 전극으로 패터닝하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.In order to achieve the above object, the present invention also provides a method of forming a semiconductor layer on a substrate, forming a second conductive layer on the semiconductor layer, and irradiating a laser beam to the second conductive layer. Patterning with a source electrode and a drain electrode, forming an insulating film to cover the semiconductor layer, the source electrode and the drain electrode, forming a first conductive layer on the insulating film, and forming the first conductive layer. And patterning the gate electrode by irradiating the laser beam to the layer.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 제 1 도전층을 형성하는 단계와, 상기 제 1 도전층에 레이저빔을 조사하여 게이트 전극으로 패터닝하는 단계와, 상기 게이트 전극 상에 절연막을 형성하는 단계와, 상기 절연 막 상에 소스 전극, 드레인 전극 및 상기 소스 전극과 상기 드레인 전극에 각각 접하는 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터 제조방법을 제공한다.In order to achieve the above object, the present invention also provides a method for forming a first conductive layer on a substrate, irradiating a laser beam to the first conductive layer, and patterning the first conductive layer on a gate electrode. Forming an insulating film; and forming a source electrode, a drain electrode, and a semiconductor layer in contact with the source electrode and the drain electrode, respectively, on the insulating film.
이러한 본 발명의 다른 특징에 의하면, 상기 소스 전극, 드레인 전극 및 반도체층을 형성하는 단계는, 상기 절연막 상에 제 2 도전층을 형성하는 단계와, 상기 제 2 도전층에 레이저빔을 조사하여 소스 전극과 드레인 전극으로 패터닝하는 단계와, 상기 소스 전극과 상기 드레인 전극에 각각 접하도록 반도체층을 형성하는 단계를 구비하는 것으로 할 수 있다.According to another aspect of the present invention, the forming of the source electrode, the drain electrode and the semiconductor layer, the step of forming a second conductive layer on the insulating film, by irradiating a laser beam to the second conductive layer source Patterning the electrode and the drain electrode, and forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극, 드레인 전극 및 반도체층을 형성하는 단계는, 상기 절연막 상에 반도체층을 형성하는 단계와, 상기 반도체층 상에 제 2 도전층을 형성하는 단계와, 상기 제 2 도전층에 레이저빔을 조사하여 소스 전극과 드레인 전극으로 패터닝하는 단계를 구비하는 것으로 할 수 있다.According to still another aspect of the present invention, the forming of the source electrode, the drain electrode, and the semiconductor layer may include forming a semiconductor layer on the insulating layer, and forming a second conductive layer on the semiconductor layer. And irradiating the second conductive layer with a laser beam to pattern the source electrode and the drain electrode.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기 반도체층인 것으로 할 수 있다.According to still another feature of the present invention, the semiconductor layer can be an organic semiconductor layer.
본 발명의 또 다른 특징에 의하면, 상기 절연막은 유기 절연막인 것으로 할 수 있다.According to still another feature of the present invention, the insulating film can be an organic insulating film.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1 내지 도 3은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.1 to 3 are cross-sectional views schematically illustrating a manufacturing process of a thin film transistor according to an exemplary embodiment of the present invention.
상기 도면들을 참조하면, 먼저 도 1에 도시된 바와 같이 기판(10) 상에 소스 전극 및 드레인 전극(22)을 형성하고, 이 소스 전극 및 드레인 전극(22)에 각각 접하도록 반도체층(23)을 형성하며, 이 반도체층(23) 상에 절연막(24), 즉 게이트 절연막을 을 형성하고, 이 절연막(24) 상에 제 1 도전층(25a)을 형성한다.Referring to the drawings, first, as shown in FIG. 1, a source electrode and a
기판(10)으로는 다양한 재질의 기판을 이용할 수 있는데, 예컨대 글라스재 기판일 수 있다. 물론 플렉서블 특성을 위해 플라스틱재로 만들어진 기판일 수도 있으며, 더 나아가 금속재로 형성된 기판일 수도 있음은 물론이다.The
기판(10) 상에 형성된 소스 전극 및 드레인 전극(22)은 다양한 방법을 이용하여 형성될 수 있다. 특히, 전술한 바와 같이 박막 트랜지스터의 일 구성요소가 유기물로 형성될 경우 그 유기물로 이루어진 구성요소가 형성된 후에는 습식 공정이 혼입된 포토리소그래피법 등을 이용할 수 없으나, 본 실시예에 따른 박막 트랜지스터 제조공정에 있어서는 소스 전극과 드레인 전극(22)이 형성되기 전에는 유기물로 이루어진 요소가 존재하지 않으므로 포토리소그래피법을 이용할 수도 있다. 물론 본 실시예에 따른 박막 트랜지스터의 제조공정의 경우에도 후술하는 게이트 전극의 형성방법과 동일하게 레이저빔을 이용하여 형성할 수도 있으며, 그 외의 다양한 방법을 이용할 수도 있음은 물론이다.The source electrode and the
소스 전극과 드레인 전극(22)을 형성한 후 이 소스 전극과 드레인 전극(22)에 각각 접하는 반도체층(23)을 형성하는데, 이 반도체층(23)은 비정질 실리콘으로 형성될 수도 있고 다결정 실리콘으로 형성될 수도 있으며, 유기물로 형성될 수도 있다.After the source electrode and the
반도체층(23)이 반도체 성질을 가진 유기 반도체 물질로 형성된 유기 반도체층인 경우, 이러한 유기 반도체층을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 및 그 유도체, 및 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체 등이 사용될 수 있다. 반도체층(23)으로서 유기 반도체층이 이용될 경우, 잉크젯 프린팅, 스핀 코팅, 디핑(dipping) 등 다양한 방법을 통해 유기 반도체층을 형성할 수 있다.When the
이러한 반도체층(23)을 형성한 후에는 반도체층(23) 상에 절연막(24), 즉 게이트 절연막을 을 형성하는데, 이 역시 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물로 형성될 수도 있고, 파릴렌 또는 에폭시 등과 같은 유기물로 형 성될 수도 있다.After the
그리고 이 절연막(24) 상에 제 1 도전층(25a)을 형성하는데, 이 제 1 도전층(25a)은 패터닝되지 않은 층으로서 기판(10)의 전면(全面)에 걸쳐 형성된다.A first
그 후, 도 2에 도시된 것과 같이 제 1 도전층(25a)에 레이저빔 빔을 조사하여 제 1 도전층(25a)의 일부분을 제거함으로써 도 3에 도시된 것과 같이 게이트 전극(25)으로 패터닝하여 박막 트랜지스터를 완성한다. 제 1 도전층(25a)의 일부분을 제거하기 위해 그 제거될 부분에 레이저빔을 조사하는데, 이를 위해 도 2에 도시된 것과 같이 포토마스크(30)를 이용할 수 있다. 즉, 투광성 플레이트(31) 상에 레이저빔이 통과하지 못하도록 할 영역에 크롬(Cr) 등과 같은 물질로 차폐물(35)이 형성된 포토마스크(30)를 이용함으로써, 제 1 도전층(25a)의 제거될 부분에만 레이저빔이 조사되도록 할 수 있다. 이러한 포토마스크(30) 상의 차폐물(35)의 패터닝은 차폐물의 폭 또는 차폐물 사이의 간격 등이 5㎛ 정도가 되도록 매우 정밀하게 형성할 수 있는 바, 이에 따라 레이저빔을 이용하여 게이트 전극(25)을 패터닝할 경우에도 이와 같이 미세 패턴을 정밀하게 행할 수 있게 된다. 본 실시예에 따른 박막 트랜지스터의 경우, 제 1 도전층(25a)은 도 3에 도시된 바와 같은 게이트 전극(25)으로 패터닝되어야 하기에, 포토마스크(30)의 차폐물(35) 역시 게이트 전극(25)에 대응하도록 형성된다. 물론 포토마스크 이외의 다양한 형태의 차폐물을 이용하여 게이트 전극(25)을 형성할 수도 있다.Thereafter, as shown in FIG. 2, a portion of the first
이와 같이 레이저빔을 이용하여 게이트 전극(25)을 패터닝하기 위한 게이트 전극(25)의 재료로는 다양한 도전성 물질을 이용할 수 있는데, 특히 레이저빔을 조 사하여 패터닝하기 용이한 물질인 금, 구리, 은, 팔라듐 및 이들의 합금 등을 이용하는 것이 바람직하다. 이는 후술할 실시예들 및 그 변형예들에 있어서 레이저빔을 이용하여 전극을 패터닝할 경우에도 동일하다.As such, various conductive materials may be used as the material of the
이와 같이 레이저빔을 이용하여 게이트 전극(25)을 패터닝함으로써 종래의 마스크를 이용한 증착 또는 잉크젯 프린팅법을 이용한 패터닝 등에 비해 더욱 신속하고 용이하게 박막 트랜지스터를 제조할 수 있다. 즉, 종래의 마스크를 이용한 증착의 경우에는 마스크를 세정하는 공정 등이 필요하였으며, 잉크젯 프린팅법에는 전극 형성 물질을 프린팅한 후 별도의 소성공정 등을 거쳐야만 했으나, 본 실시예에 따른 제조방법을 이용할 경우에는 이러한 공정을 거치지 않게 되기에 더욱 신속하고 용이하게 박막 트랜지스터를 제조할 수 있게 된다. By patterning the
또한, 이와 같이 레이저빔을 이용하여 게이트 전극(25)을 패터닝함으로써 그 하부의 층이 손상되는 것을 방지할 수 있다. 특히, 반도체층(23) 또는 절연막(24)이 유기물로 형성된 경우, 그러한 유기물질에 전혀 손상을 주지 않으면서도 용이하게 게이트 전극(25)을 패터닝할 수 있게 된다.In addition, by patterning the
도 4 내지 도 9는 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.4 to 9 are cross-sectional views schematically illustrating a manufacturing process of a thin film transistor according to another exemplary embodiment of the present invention.
도 4를 참조하면, 기판(10) 상에 반도체층(23)을 형성하고, 이 반도체층(23) 상에 제 2 도전층(22a)을 형성한다. 그리고 도 5에 도시된 바와 같이 포토마스크(30)를 이용하여 제 2 도전층(22a)의 소정 영역에 레이저빔을 조사하여 그 부분의 도전층을 제거함으로써 도 6에 도시된 바와 같이 소스 전극 및 드레인 전극(22)을 형성한다. 따라서 이 경우의 포토마스크(30)는 투광성 플레이트(31) 상에 형성될 소스 전극 및 드레인 전극(22)에 대응하는 차폐물(32)이 구비되도록 한다. 이와 같이 레이저빔을 조사하여 소스 전극 및 드레인 전극(22)을 형성함으로써 그 하부의 반도체층(23)의 손상을 방지할 수 있으며, 이는 특히 반도체층(23)이 유기물로 형성된 유기 반도체층인 경우에 더욱 유용하다.Referring to FIG. 4, the
그 후 도 7에 도시된 것과 같이 반도체층(23), 소스 전극 및 드레인 전극(22)을 덮도록 절연막(24), 즉 게이트 절연막을 형성하고, 이 절연막(24) 상에 제 1 도전층(25a)을 형성한다. 그리고 도 8에 도시된 것과 같이 제 1 도전층(25a)에 레이저빔을 조사하여 제 1 도전층(25a)의 일부분을 제거함으로써 도 9에 도시된 것과 같은 게이트 전극(25)으로 패터닝하여 박막 트랜지스터를 완성한다. 이와 같이 레이저빔을 이용하여 게이트 전극(25)을 형성함으로써 그 하부의 층, 즉 절연막(24) 또는 반도체층(23) 등에 전혀 손상을 주지 않으면서도 게이트 전극(25)을 형성할 수 있으며, 이는 특히 절연막(24) 또는 반도체층(23) 등이 유기물로 형성된 경우에 더욱 유용하다.After that, as shown in FIG. 7, an insulating
도 10 내지 도 15는 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.10 to 15 are cross-sectional views schematically illustrating a manufacturing process of a thin film transistor according to another exemplary embodiment of the present invention.
도 10을 참조하면, 먼저 기판(10) 상에 제 1 도전층(25a)을 형성하고 이 제 1 도전층(25a)의 소정 영역에 레이저빔을 조사하여 도 11에 도시된 것과 같이 게이트 전극(25)으로 패터닝한다. 제 1 도전층(25a)의 소정 영역에 레이저빔을 조사하기 위해 도 10에 도시된 것과 같이 포토마스크(30)를 이용할 수도 있으나, 이 외의 다양한 차폐물을 이용할 수도 있음은 물론이다. 이와 같이 게이트 전극(25)의 패터닝을 레이저빔을 이용하여 행함으로써 종래의 마스크를 이용한 증착이나 잉크젯 프린팅법을 이용한 패터닝 등에 비해 용이하고 신속하면서도 더욱 정밀하게 게이트 전극(25)을 패터닝할 수 있다.Referring to FIG. 10, first, a first
그 후 도 12에 도시된 것과 같이 게이트 전극(25) 상에 절연막(24), 즉 게이트 절연막을 형성하고, 절연막(24) 상에 제 2 도전층(22a)을 형성한다. 그리고 도 13에 도시된 것과 같이 제 2 도전층(22a)에 레이저빔을 조사하여 도 14에 도시된 것과 같은 소스 전극과 드레인 전극(22)으로 패터닝한다. 이를 통해 종래의 패터닝법에 비해 용이하고 신속하면서도 보다 정밀하게 소스 전극과 드레인 전극(22)을 형성할 수 있으며, 또한 절연막(24)과 같은 그 하부의 층이 손상되는 것을 방지할 수 있다.Thereafter, as shown in FIG. 12, an insulating
이와 같은 단계를 거쳐 마지막으로 소스 전극과 드레인 전극(22)에 각각 접하도록 반도체층(23)을 형성함으로써 박막 트랜지스터를 완성한다.Finally, the thin film transistor is completed by forming the
물론 본 실시예에 따른 제조방법에서는 소스 전극 및 드레인 전극(22)의 상부에 반도체층(23)이 형성된 경우에 대해 설명하였으나, 반도체층을 먼저 형성한 후 그 상부에 제 2 도전층을 형성하고 이를 레이저빔을 이용하여 패터닝함으로써 소스 전극 및 드레인 전극을 형성할 수도 있음은 물론이다. 이 경우에는 소스 전극 및 드레인 전극의 패터닝 시 그 하부의 반도체층의 손상을 방지할 수 있게 된다.Of course, the manufacturing method according to the present embodiment has been described in the case where the
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the thin film transistor manufacturing method of the present invention made as described above, the following effects can be obtained.
첫째, 종래의 잉크젯 프린팅이나 마스크를 이용한 증착 등에 비해 더욱 신속하고 용이하게 박막 트랜지스터를 제조할 수 있다.First, a thin film transistor can be manufactured more quickly and easily than in conventional inkjet printing or deposition using a mask.
둘째, 레이저빔을 이용하여 전극을 패터닝함으로써 전극의 하부층의 손상을 방지할 수 있으며, 이를 통해 특성이 우수한 박막 트랜지스터를 제조할 수 있다.Second, damage to the lower layer of the electrode can be prevented by patterning the electrode by using a laser beam, thereby manufacturing a thin film transistor having excellent characteristics.
셋째, 박막 트랜지스터 제조공정에 습식공정이 혼입되지 않으며, 이를 통해 박막 트랜지스터의 일 구성요소가 유기물로 형성된 경우 그 요소의 손상을 방지할 수 있으며, 이를 통해 특성이 우수한 박막 트랜지스터를 제조할 수 있다.Third, the wet process is not mixed in the thin film transistor manufacturing process. When one component of the thin film transistor is formed of an organic material, it is possible to prevent damage to the element, thereby manufacturing a thin film transistor having excellent characteristics.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050096938A KR20070041129A (en) | 2005-10-14 | 2005-10-14 | Method of manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050096938A KR20070041129A (en) | 2005-10-14 | 2005-10-14 | Method of manufacturing thin film transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070041129A true KR20070041129A (en) | 2007-04-18 |
Family
ID=38176647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050096938A KR20070041129A (en) | 2005-10-14 | 2005-10-14 | Method of manufacturing thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070041129A (en) |
-
2005
- 2005-10-14 KR KR1020050096938A patent/KR20070041129A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100647693B1 (en) | Organic tft, method for fabricating the same and flat panel display with otft | |
| US7485507B2 (en) | Organic thin-film transistor, method of fabricating the same, and flat panel display having the same | |
| JP5114406B2 (en) | Laser ablation method for manufacturing high performance organic devices | |
| KR101415560B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR100719547B1 (en) | Method for patterning organic semiconductor layer, OTFT and Fabrication method using the same and flat panel display with OTFT | |
| KR100647695B1 (en) | Otft and fabrication method thereof and flat panel display device with the same | |
| JP5738944B2 (en) | Manufacturing method of organic field effect transistor | |
| US20170294583A1 (en) | Carbon nanotube semiconductor device and manufacturing method thereof | |
| US9837609B2 (en) | Method for manufacturing an organic electronic device and organic electronic device | |
| US7442954B2 (en) | Organic electronic component comprising a patterned, semi-conducting functional layer and a method for producing said component | |
| KR101197059B1 (en) | Thin film transistor array panel and method for manufacturing the same | |
| KR20100106404A (en) | Organic thin film transistors, active matrix organic optical devices and methods of making the same | |
| CN102263202A (en) | Thin film transistor, method of manufacturing the same and electronic device | |
| KR20040078548A (en) | The organic semiconductor field effect transistor having protection layer and manufacturing method thereof | |
| KR101393636B1 (en) | Organic thin film transistor array panel and manufacturing method of the same | |
| KR100647704B1 (en) | Organic thin film transistor, flat panel display apparatus comprising the organic thin film transistor, method of manufacturing the organic thin film transistor, method of manufacturing the flat panel display apparatus | |
| WO2014185023A1 (en) | Method for forming epoxy-based planarization layer | |
| US11522145B2 (en) | Method for manufacturing transistor comprising removal of oxide film | |
| US7960207B2 (en) | Organic thin film transistor and method of fabricating the same | |
| KR102480459B1 (en) | Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and electronic device comprising the thin film transistor | |
| KR20070041129A (en) | Method of manufacturing thin film transistor | |
| KR101533822B1 (en) | Method for manufacturing a flexible organic field effect transistor | |
| US8202771B2 (en) | Manufacturing method of organic semiconductor device | |
| KR100659126B1 (en) | Method of manufacturing organic thin film transistor | |
| KR100670350B1 (en) | Method of manufacturing organic thin film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |