KR20070030794A - 저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치 - Google Patents

저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치 Download PDF

Info

Publication number
KR20070030794A
KR20070030794A KR1020067024687A KR20067024687A KR20070030794A KR 20070030794 A KR20070030794 A KR 20070030794A KR 1020067024687 A KR1020067024687 A KR 1020067024687A KR 20067024687 A KR20067024687 A KR 20067024687A KR 20070030794 A KR20070030794 A KR 20070030794A
Authority
KR
South Korea
Prior art keywords
voltage
switch
voltage divider
capacitor
resistor element
Prior art date
Application number
KR1020067024687A
Other languages
English (en)
Inventor
야코부스 지. 스니프
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority to KR1020067024687A priority Critical patent/KR20070030794A/ko
Publication of KR20070030794A publication Critical patent/KR20070030794A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명은 스위치의 스위치 소자가 구현되는 소정 기술을 위한 전압 정격을 초과하는 레일-투-레일(rail-to-rail) 방식의 입력 전압 요동(swing)을 할 수 있는 전자 스위치에 대한 것이다. 예를 들면, 스위치 소자는 CMOS 기술에서 보상 결합된 nMOS와 pMOS 트랜지스터 쌍이 될 수 있다. 2개의 전압 분배기는 전원 전압으로부터 스위치 소자에 부동 전원 전압을 제공하기 위해 사용된다. 이러한 부동 전원 전압은 항시 입력 전압과 무관한 전원 전압 내에 있으며, 따라서 스위치 소자를 위한 임계 항복 전압 내에 부동 전원 전압을 유지시키면서 스위치의 입력단자에서 레일-투-레일 전압을 허용하게 된다. 본 발명에 따른, 스위치는 표준 CMOS 기술로 형성될 수 있으며, 적어도 50㎒까지 스위칭 주파수에서 기능 하도록 구현될 수 있다. 본 발명에 따른, 스위치 소자는 캐스케이드로 연결될 수 있어 하나의 스위치로 하는 것 보다 훨씬 더 높은 최대 차분 입력-출력 전압을 획득할 수 있다.
CMOS, 트랜지스터, 스위치, 고전압, 저전압

Description

저전압형 ＣＭＯＳ 트랜지스터를 이용하는 고전압 스위치{HIGH VOLTAGE SWITCH USING LOW VOLTAGE CMOS TRANSISTORS}
본 발명은 전자 스위치 분야에 대한 것으로, 더 상세하게는 CMOS 기술에서의 구현에 적응되는 전자 스위치에 관한 것이다. 특히, 본 발명은 CMOS 기술과 결합된 최대 게이트 산화물 및/또는 접합 항복 전압을 초과하는 고전압을 단자에서 수용하는 전자 CMOS 스위치 분야에 대한 것이다.
전자 온/오프 스위치는 수많은 전자 장비 및 제품에서 사용되고 있다. 예를 들면, CMOS 보상 부동형 스위치는 폭넓게 사용되고 있으며, 이는 다른 구현 기술에 비교되는 CMOS 기술에 의해 제공된 많은 이점으로 인한 것이다. 그러나, CMOS 기술은 고유의 성질로 인해, 즉 일반적으로 CMOS 회로의 작동 가능한 단자 전압 범위를 제한하는 최대 게이트 산화물 및/또는 접합 항복 전압을 겪는다. 현재 프로세스에서, 이는 보통 5V 또는 이보다 훨씬 적은 유용한 단자 전압을 제한한다. 즉, 수많은 응용에서 CMOS 기술을 이용하기 위한 주요 장해를 형성하게 된다. 예를 들면, 이러한 응용에서, 제한된 전압 범위는 결국 수용할 수 없는 제한된 다이나믹 범위 가 된다.
더 높은 온칩 전압의 사용을 지원하나 CMOS에 대하여 저전압 정격을 갖는 IC-프로세스의 경우에 있어서, 2개의 옵션이 고전압 부동형 CMOS 스위치를 구현하기 위해 알려져 있다. 1) 두꺼운 게이트 산화물 옵션에 추가하고, 그리고 만일 필요하다면, 고전압 p/n-우물 옵션을 추가하는 옵션. 그러나, 이는 제조 프로세스의 비용 및 복잡성을 증가시키고, 따라서 이러한 해결방법은 비용 효율적인 대량 생산에 적합하지 않게 한다. 2) 부트스트랩핑 기술을 이용하는 회로를 사용하는 옵션. 스위치의 종래기술예가 도 1에 도시되며, 바람직한 실시예의 설명 부분에서 후에 더 기술된다.
미국특허 제6,518,901호는 부트스트랩핑 기술의 사용을 통하여 더 높은 출력 전압을 제공하는 CMOS 스위치를 기술한다. 그러나, 기술된 CMOS 스위치는 여전히 제한된 입력 전압 범위를 겪고 있으며, 따라서 이러한 CMOS 스위치의 실질적 사용은 많은 응용에 대하여 너무 제한된다.
본 발명의 목적은 표준 기술을 사용하여 구현될 수 있고, 특정 기술에 의해 제공된 정규 정격을 초과하는 출력 및 입력 전압을 수용할 수 있는 전자 스위치를 제공하는 데 있다. 본 발명은 독립항에 의해 한정된다. 종속항은 유리한 실시예를 한정한다.
본 발명의 일측면에 따르면, 이러한 목적은 전기 스위치를 제공함으로써 달성된다. 상기 전기 스위치는,
- 입력 단자, 제 1 전원 단자 및 제 2 전원 단자를 구비하는 전기 스위치 소자;
- 입력 단자로부터 접지로의 제 1 전압 분배기; 및
- 입력 단자로부터 전압 전원선으로의 제 2 전압 분배기를 포함하되,
상기 제 1 전압 분배기 및 제 2 전압 분배기의 중간점은 상기 스위치 소자의 제 1 전원 단자와 제 2 전원 단자의 각각에 연결된다.
제 1 전압 분배기와 제 2 전압 분배기는 스위치 소자의 전원단자에 부동 전원전압을 제공하기 위해 사용되며, 이러한 부동 전원전압은 항시 입력단자에서 전압에 독립적인 전압 전원선에서 전원전압 내에 있다. 따라서, 입력 전압은 레일-투-레일(rail-to-rail)방식으로 구동될 수 있으며, 반면에 스위치 소자의 모든 임계 항복 전압은 부동 전원 전압 범위 내에서 유지될 수 있다. 바람직하게는, 스위치 소자는 보상 트랜지스터 쌍을 형성하는 nMOS 트랜지스터와 pMOS 트랜지스터를 포함한다.
바람직하게는, 제 1 전압 분배기 및 제 2 전압 분배기는 적어도 제 1 저항 소자와 제 2 저항 소자를 사용하여 구현되며, 이 저항 소자는 입력단자에 연결된다. 바람직하게는, 상기 제 1 전압 분배기와 제 2 전압 분배기의 상기 제 1 저항 소자는 실질적으로 동일한 저항 값을 나타낸다. 바람직하게는, 제 1 전압 분배기와 제 2 전압 분배기의 상기 제 2 저항 소자도 실질적으로 동일한 저항 값을 나타낸다. 바람직하게는, 제 1 저항 소자와 제 2 저항 소자의 저항 값사이의 비율은 실질적으로 α/(1-α)가 되며, 여기서 α는 예를 들면 0.5, 0.4 내지 0.6 범위내, 0.3 내지 0.7 범위내, 0.2 내지 0.8 범위내, 0.1 내지 0.9 범위내와 같은 0.0 내지 1.0 사이의 범위내 있게 된다. 바람직한 범위는 스위치 소자의 실제 응용 및 기술에 의존한다.
바람직한 실시예에서, 제 1 전압 분배기와 제 2 전압 분배기의 제 1 저항 소자 및 제 2 저항 소자 각각은 별개의 커패시터와 병렬 연결된다. 바람직하게는, 제 1 저항 소자와 제 2 저항 소자는 각기 제 1 커패시터와 제 2 커패시터에 병렬로 연결되며, 이 제 1 커패시터와 제 2 커패시터의 용량값 사이의 비율은 실질적으로 α/(1-α)가 되며, 여기서 α는 예를 들면 0.5, 0.4 내지 0.6 범위내, 0.3 내지 0.7 범위내, 0.2 내지 0.8 범위내, 0.1 내지 0.9 범위내와 같은 0.0 내지 1.0 사이의 범위내 있게 된다. 바람직한 범위는 스위치 소자의 실제 응용 및 기술에 의존한다. 전압 분배기의 저항과 병렬로 연결된 커패시터를 사용함으로써, 부동 전압 전원을 스위치소자로 실현되는 것이 가능하며, 기생 커패시턴스로부터 가능한 영향 및 필수적으로 독립적인 주파수가 감소된다. 추가 감결합(decoupling) 커패시터가 제 1 전압 분배기와 제 2 전압 분배기의 중간점 사이에 연결될 수 있으며, 따라서 전압 분배기에 의해 제공된 부동 전원전압을 더 감결합하게 된다.
전기 스위치 소자는 입력 단자에 연결된 입력 전압 버퍼를 포함하며, 따라서 스위치가 입력 단자에 연결된 고옴(Ohm) 전원으로 사용되는 경우 입력 단자의 부하를 피할 수 있게 된다.
바람직하게는, 스위치 소자는 CMOS, BiCMOS, HVCMOS, DMOS 및 SOI를 구성하는 그룹으로부터 선택된 기술에서 구현된다. 스위치 소자 및 전압 분배기는 집적회로로 구현될 수 있다.
본 발명의 제 2 측면은 제 1 측면에 따른 복수의 전기 스위치를 포함하는 스위치 시스템을 제공한다. 바람직하게는, 스위치는 스위치 시스템의 최대 차분 스위치 전압을 증가시키기 위해 캐스케이드로 연결된다. 이러한 스위치 시스템은 입력 및 출력 사이에서 확장된 최대 차분 전압을 담당할 수 있다.
이하, 본 발명은 첨부된 도면을 참조하여 기술된다.
도 1은 고 출력 전압을 제공하는 CMOS 온/오프 스위치의 문제에 대한 2개의 종래 해결방식의 블럭도.
도 2는 본 발명의 일 실시예에 따라 CMOS 스위치의 블럭도.
도 3은 도 2의 실시예를 위한 등가 블럭도.
도 4는 도 2에 예시된 다수의 CMOS 스위치의 캐스케이드를 갖는 바람직한 실시예.
도 5는 5V CMOS 트랜지스터를 사용하여 BiCMOS 기술로 구현된 10V 스위치의 실시예에 대한 블록도.
도 6은 도 5의 스위치를 위한 측정된 저항 대 입력 전압을 예시하는 그래프.
도 1은 CMOS 스위치의 제한된 전압범위를 갖는 문제에 대한 2개의 종래 해결방식을 도시한다.
도 1의 상단은 전압전원(VCC)을 갖는 표준형 CMOS 보상 스위치를 도시한다. 보통, 이러한 스위치는 VCC의 범위내, 즉 5V 또는 더 적은 입력 전압 및 출력 전압으로 제한된다. 스위치의 고전압 버전은 두꺼운 게이트 산화물 옵션 및 (만일 요구된다면) 고전압 p/n-우물 옵션을 합함으로써 획득될 수 있다. 그러나, 이는 제조공정의 비용 및 복잡성을 증가시키며, 따라서 비용대비 효율적인 대량 생산에 적합하지 않는 해결방식이 될 것이다.
부트스트랩핑 회로를 갖는 CMOS 스위치 및 "i"로 표기된 입력단에서 전압 및 전압(VL 및 VH)과 함께 전원전압(VCC)을 예시한 그래프를 도시한 것이다. 점선은 옵션 입력 버퍼를 표시한다. 도 1의 하단 회로에서, 항복 제한(breakdown limitation)은 MOS 트랜지스터의 게이트 및/또는 우물을 부트스트랩핑함으로써 회피된다. 만일 우물의 부트스트랩핑이 요구된다면, 프로세스는 nMOS 및 pMOS 트랜지스터 둘 다를 위한 분리된 우물을 감당할 여력이 있어야 한다. 이는 예를 들면 SOI, BiCMOS 및 HVCMOS에 의해 가능하다. 부트스트랩핑의 중요 문제점은 일반적으로 부트스트랩핑된 전압이 전원 전압을 통과할 수 없다는 것이다. 결과적으로, 레일-투-레일(rail-to-rail)방식의 동작이 가능하나, 성능을 저하시키게 된다.
도 2에서 상단은 본 발명의 일 실시예에 따라, 레일-투-레일 방식의 전압 요동(swing)을 제공하는 CMOS 스위치 회로를 도시한다. 회로 전압 전원은 VCC이고, 입력단은 'i'로 표기되며, 출력은 'o'로 표기된다. 입력으로부터 접지 및 전원 양쪽으로의 전압 분배기가 α X VCC에 동일한 부동 전원전압(VH-VL)을 구현하기 위해 사용된다. 도시된 바와 같이, 전압 분배기 회로는 4개의 저항과 4개의 커패시터를 사용하여 구현된다. 부동 전원 전압은 항시 도 2의 하단에 있는 그래프에 도시된 바와 같이, 입력 전압과 무관한 전원 전압 내에 있다. 이는 도 1의 하단에 도시된 종래 회로에 대하여 중요한 개선이다.
도 2의 회로에서, 입력 전압 V(in)는 레일-투-레일 방식으로 구동될 수 있으며, 반면에 모든 임계 단자 전압은 부동 전원 전압 내에서 유지될 수 있다. 이는 출력단 "out"에서의 전압이 또한 부동 전원 전압 내에 있어야 함을 요구한다. 스위치가 온상태에 있는 경우, 이러한 조건은 자동적으로 성취된다. 그러나, 스위치의 오프상태에서, 이는 어플리케이션에 의존한다. 결과적으로, 기본 스위치는 입력단자에서 레일-투-레일 구동 방식을 갖으나, 오프 상태에서 여전히 제한된 차분 구동 V(in,out)를 갖는다.
만일 스위치가 낮은 옴성(ohmic) 전원으로부터 구동되지 않는다면, 점선으로 표시된 선택적인 전압 버퍼가 저항성 및 용량성 전압 분배기를 갖는 입력핀의 부하를 피하기 위해 첨가될 수 있다. 저항에 병렬로 커패시터의 추가는 부동전원 전압을 이론적으로 주파수 독립적으로 만들며, 기생 용량성의 영향을 감소시킨다.
도 3은 도 2의 회로의 등가 블록도에 의하여 이를 더 예시하고 있다. 도 3에서, VH 및 VL 양쪽에서 기생 용량성(Cp1 및 Cp2)이 합해진다. 덧붙여, 부동 전원 감결합 커패시터(Cfs)가 더해진다. 저 입력 주파수를 위하여, 부동 전원 전압(VH-VL)은 α X VCC가 된다. 고 입력 주파수를 위하여, VH-VL은 다음식과 같다.
Figure 112006086358011-PCT00001
Cp2와 Cp2 사이에서의 차이(ΔCp)는 약 αVin * ΔCp/(2Cfs+Cdiv)의 에러로 귀결될 것이다.
Cfs 또는 Cdiv의 증가는 부동 전원 전압 상의 기생 영향을 감소시킬 수 있다. Cfs의 증가가 선호된다. 왜냐하면, 이는 4배 적은 용량을 소비하기 때문이다. 덧붙여, Cfs는 면적효율 게이트 산화물 커패시터가 될 수 있다. 이는 커패시터의 단자의 양단에 고정된 전압을 가지기 때문이다. 전압 분배 커패시터는 선형 커패시터일 수 있다. 왜냐하면, 커패시터의 단자 전압이 영으로부터 전원전압의 반 이상으로 변할 수 있기 때문이다.
또한, VH 및 VL의 절대값은 정확한 연산을 위하여 중요하다. 만일 Cfs > Cdiv라면, VH 및 VL에서의 고주파 신호는 다음식과 같다.
Figure 112006086358011-PCT00002
기생의 영향을 감소시키기 위해, 고주파 신호는 Cdiv에 비하여 작아야 한다. 또한, 용량성 분배를 위해 사용된 커패시터를 적용함으로써 기생의 영향을 보상하는 것이 가능하다. 실제, 이는 문제가 있을 것이다. 왜냐하면, 기생이 전압이 될 것이고 배열 종속적이므로, 기생이 부동 스위치의 온 또는 오프 상태에 종속적으로 변하게 될 것이다. 효과적인 디자인을 가지기 위해, 기생은 바람직하게는 Cdiv에 비교하여 훨씬 적어야한다.
4는 도 2에서 스위치의 최대 차분 전압 V(in,out)가 도 2에 도시된 형태의 N개의 스위치의 캐스케이드를 가지는 스위치 디바이스를 제공함으로써 확장될 수 있는 해결방법을 도시한 것이다. 1, 2 및 N으로 번호가 붙은 스위치의 각각은 입력'i' 및 출력'o'를 각기 구비하는 사각형 박스에 의해 도시된다. 오프상태에서, 각 스위치 양단에서의 차분 전압은 α X VCC 보다 적어야만 한다. 이는 사다리꼴 저항에 의해 쉽게 획득될 수 있다. 이러한 사다리꼴 저항은 만일 이러한 평행 저항이 오프상태에서 허용된다면, 캐스케이드된 스위치의 외부 양쪽에 직접 연결될 수 있다. 그렇지 않은 경우, 점선으로 표시된 선택적인 버퍼가 사용되어야 한다. 이들 버퍼는 이미 외부 스위치에 존재할 수 있다. 도 2를 참조하라.
부동 전원 전압을 변경함으로써, 온상태에서 부동 스위치의 고유저저항은 제어될 수 있다. 이는 예를 들면 도 2에서 (1-α) X R 값을 갖는 2개의 저항을 적응함으로써 회득될 수 있다. 이들 저항과 직렬로 연결된 다순 선형모드 MOST는 옵션이 될 수 있다. 용량성 분배가 영향을 받지 않으므로, hf-성능에 관해 주의해야 한다.
도 5는 11V 0.6-㎛ BiCMOS 기술로 구현된 10V 요동(swing)을 갖는 11 옴성 부동 CMOS의 실시예를 도시한다. BiCMOS 기술은 Vgs, Vgd 및 게이트-우물 전압상에서 5.5V 정격을 갖는 분리된 두개의 nMOS 와 pMOS 트랜지스터를 갖는다. 부동 전원 전압(VH-VL)은 CMOS 트랜지스터의 최대 정격이 되는 VCC/2가 된다. 커패시터(C1-C4)는 모두 기생 커패시터에 대해 우세하기 위해 4 ㎊의 값을 갖는 질소화물 커패시터이다. 덧붙여, 10 ㎊의 게이트 산화물 커패시터(Cfs)가 도 2와 관련하여 기술된 바와 같이 부동 전원의 추가 감결합을 위해 더해진다.
스위치의 오/오프 제어는 스위칭된 20 ㎂ 전류에 의해 하단 디지털 신호로부터 부동전원으로 전달된다. 20 ㎂ 전류는 만일 전류가 전압 분배기를 통과하여 흐르게 되면, VH 또는 VL상에 250 ㎷ 전압강하를 야기한다. 전원 및 접지에 전류를 직접 유도하는, 2극성 트랜지스터(T0 및 T1)는 이러한 문제를 해소한다. 이러한 기능을 위해 분리된 MOS 트랜지스터의 사용도 가능하나, 이는 정격내 드레인-소스간 전압을 보장하기 위해 일부 추가적인 회로를 필요로 한다. 20㎂ 전류는 100 ㏀ 저항과 베이스-이미터 접합간 양단의 전압으로 변환되며, 따라서 M5 또는 M6의 게이트를 구동하게 된다. M5와 M6의 출력은 디지털 신호가 되며, 이는 부동 스위치(M1 및 M2)를 구동하기 위해 사용된다. M7과 M8은 트랜지스터를 통과하는 전류가 없는 경우, T0과 T1의 베이스-이미터 접합을 단락하기 위해 더해진다. 이러한 방식에 있어서, T0과 T1을 통한 누설 전류는 결국 M5와 M6을 위한 게이트 구동이 되지 않을 것이다. 이러한 게이트-구동은 만일 이들 트랜지스터의 Vt가 2극성 트랜지스터의 Vbe보다 적은 경우, 누설 전류가 된다. 작은 커패시터(C5 및 C6)는 커패시터의 게이트에서의 용량성 전류의 경우, M5 또는 M6상에서 작동되는 것을 회피하기 위해 더해진다. 이들 전류는 고신호 주파수에서 커패시터 성분으로부터 기인할 것이다.
도 6은 도 5에 도시된 스위치를 위한 측정된 스위치 저항 대 입력 전압을 예 시하는 그래프를 도시한다. 일반적인, CMOS 스위치를 위한 2개의 얕은 피크를 갖는 일반적인 "낙타봉(camel-like)"곡선은 수평 방향에서 인자 2 만큼 펼쳐진다. 스위치는 어떤 문제도 없이 50㎒까지 주파수를 위한 10 Vpp로 테스트되었다. 도 6에 도시된 바와 같이, 대략 10과 15Ω사이의 스위치 저항은 0-10 V의 입력전압 범위를 위해 획득된다.
본 발명에 따른, 레일-투-레일방식의 고전압 부동형 CMOS 스위치는 분리된 nMOS와 pMOS 트랜지스터를 제공하는 임의의 IC-기술로 구현될 수 있다. 종래의 부트스트랩핑된 CMOS 스위치에 대조적으로, 본 발명에 따른 스위치 회로는 임의 노드에서 전원 및 접지 전압을 통과하지 못한다. 바람직한 실시예에서, 제안된 스위치의 캐스케이딩은 스위치 양단에 걸린 매우 높은 전압을 허용한다.
CMOS와 같은 표준 기술로 구현하기 훨씬 용이하고 고전압 범위를 담당할 수 있는 온/오프 스위치는 폭 넓은 응용범위를 갖는다. 많은 전자 디바이스는 온/오프 스위치에 의해 제어될 필요가 있는 5V 보다 더 높은 전압을 갖는 구성성분을 포함한다. 이러한 디바이스는 본 발명에 따라, 표준형 저비용 CMOS 기술로 구현되는 고 스위칭 전압을 제공하는 스위치로부터 이점을 가질 수 있을 것이다. 본 발명에 따라, 스위치는 상당한 고주파에서 사용될 수 있으며, 따라서 스위칭 증폭기 등내에서 응용을 허용할 수 있다.
한편, 본 발명은 다양한 변형예와 대안적인 형태에 적용되기 쉬우면서도, 특정 실시예는 도면의 예시에 의해 도시된 것이다. 그러나, 본 발명은 발표된 특정형태에 제한되지 않음을 이해해야 한다. 오히려, 본 발명은 첨부된 청구항에 의해 한 정된 본 발명의 범위내에 있는 모든 변형예, 등가 및 대안예를 망라할 것이다. 청구범위에서, 용어 "포함하는(Comprising)"은 청구범위에 기재된 것 이외에의 다른 구성요소나 단계의 존재를 배제하지 않는다. 단수 구성요소는 복수의 구성요소에 대한 존재를 배제하지 않는다. 여러 개의 수단을 열거하는 장치 청구항에서, 여러 개의 수단은 하드웨어의 하나의 동일한 항목에 의해 구현될 수 있다. 어떤 수단이 상호 다른 종속항에서 인용된다는 단순한 사실은 이들 수단의 조합이 이점을 가질 수 없음을 뜻하지는 않는다.
전술한 바와 같이, 본 발명은 전자 스위치 분야에 대한 것으로, CMOS 기술에서의 구현에 적응되는 전자 스위치에 이용 가능하다.

Claims (10)

  1. 입력 단자, 제 1 전원 단자 및 제 2 전원 단자를 구비하는 전기 스위치 소자;
    입력 단자로부터 접지로의 제 1 전압 분배기; 및
    입력 단자로부터 전압 전원선으로의 제 2 전압 분배기를 포함하되,
    상기 제 1 전압 분배기 및 제 2 전압 분배기의 중간점은 상기 스위치 소자의 제 1 전원 단자와 제 2 전원 단자의 각각에 연결되는
    전기 스위치.
  2. 제 1 항에 있어서,
    상기 스위치 소자는 보상 트랜지스터 쌍을 형성하는 nMOS 트랜지스터와 pMOS 트랜지스터를 포함하는 전기 스위치.
  3. 제 1 항에 있어서,
    제 1 전압 분배기 및 제 2 전압 분배기 각각은 적어도 제 1 저항 소자와 제 2 저항 소자를 사용하여 구현되며, 상기 저항 소자는 상기 입력단자에 연결되는 전기 스위치.
  4. 제 3 항에 있어서,
    상기 제 1 전압 분배기와 제 2 전압 분배기의 상기 제 1 저항 소자는 실질적으로 동일한 저항 값을 나타내는 전기 스위치.
  5. 제 4 항에 있어서,
    상기 제 1 전압 분배기와 제 2 전압 분배기의 상기 제 2 저항 소자는 실질적으로 동일한 저항 값을 나타내는 전기 스위치.
  6. 제 5 항에 있어서,
    상기 제 1 저항 소자와 제 2 저항 소자의 저항 값사이의 비율은 실질적으로 α/(1-α)가 되며, 여기서 α는 0.0 내지 1.0 사이의 범위내 있는 전기 스위치.
  7. 제 3 항에 있어서,
    상기 제 1 전압 분배기와 제 2 전압 분배기의 상기 제 1 저항 소자 및 제 2 저항 소자 각각은 별개의 커패시터와 병렬연결 되는 전기 스위치.
  8. 제 7 항에 있어서,
    상기 제 1 저항 소자와 제 2 저항 소자는 각기 제 1 커패시터와 제 2 커패시터에 병렬로 연결되며, 상기 제 1 커패시터와 제 2 커패시터의 용량값의 비율은 실질적으로 α/(1-α)가 되며, 여기서 α는 0.0 내지 1.0 사이의 범위내 있는 전기 스위치.
  9. 제 1 항에 있어서,
    상기 제 1 전압 분배기와 제 2 전압 분배기의 중간점 사이에 연결된 감결합(decoupling) 커패시터를 더 포함하는 전기 스위치.
  10. 제 1 항의 복수의 전기 스위치를 포함하는 전기 스위치 시스템으로, 상기 스위치는 상기 스위치 시스템의 최대 차분 스위치 전압을 증가시키기 위해 캐스케이드로 연결되는 전기 스위치.
KR1020067024687A 2004-05-28 2005-05-18 저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치 KR20070030794A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067024687A KR20070030794A (ko) 2004-05-28 2005-05-18 저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04102379.7 2004-05-28
KR1020067024687A KR20070030794A (ko) 2004-05-28 2005-05-18 저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치

Publications (1)

Publication Number Publication Date
KR20070030794A true KR20070030794A (ko) 2007-03-16

Family

ID=43655313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067024687A KR20070030794A (ko) 2004-05-28 2005-05-18 저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치

Country Status (1)

Country Link
KR (1) KR20070030794A (ko)

Similar Documents

Publication Publication Date Title
US8212604B2 (en) T switch with high off state isolation
US7453318B2 (en) Operational amplifier for outputting high voltage output signal
US6154085A (en) Constant gate drive MOS analog switch
US7443200B2 (en) Capacitor-coupled level shifter with duty-cycle independence and supply referenced bias configuration
US9595959B2 (en) Radio frequency switch with improved linearity
EP0774834B1 (en) Variable gain amplification circuitry
US4677323A (en) Field-effect transistor current switching circuit
US20070177323A1 (en) High voltage switch using low voltage cmos transistors
US6370066B1 (en) Differential output circuit
US10884050B2 (en) Test of stacked transistors
JPH02188024A (ja) レベルシフト回路
US6111456A (en) Semiconductor circuit
US6456150B1 (en) Circuit for biasing a bulk terminal of a MOS transistor
US8198935B2 (en) Transistor junction diode circuitry systems and methods
KR20070030794A (ko) 저전압형 ｃｍｏｓ 트랜지스터를 이용하는 고전압 스위치
EP1292031A2 (en) Integrated circuit and method of adjusting capacitance of a node of an integrated circuit
JPH05167364A (ja) 半導体回路
EP0722221A2 (en) Current switching circuit operable at high speed without externally supplied reference bias
US5847670A (en) Offset voltage compensation for voltage comparators
US6271706B1 (en) Divided voltage de-coupling structure
US5691579A (en) Current switching circuit operable at high speed without externally supplied reference bias
US7573334B2 (en) Bias control circuitry for amplifiers and related systems and methods of operation
US10429877B1 (en) Low-voltage reference current circuit
US20030006830A1 (en) MOSFET resistant control circuit and time constant control circuit used therewith
JPH06216727A (ja) 遅延時間可変論理回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination