KR20070022820A - Use of an active wafer temperature control independent from wafer emissivity - Google Patents
Use of an active wafer temperature control independent from wafer emissivity Download PDFInfo
- Publication number
- KR20070022820A KR20070022820A KR1020067027727A KR20067027727A KR20070022820A KR 20070022820 A KR20070022820 A KR 20070022820A KR 1020067027727 A KR1020067027727 A KR 1020067027727A KR 20067027727 A KR20067027727 A KR 20067027727A KR 20070022820 A KR20070022820 A KR 20070022820A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- edge
- edge support
- temperature
- support
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 83
- 238000012545 processing Methods 0.000 claims abstract description 38
- 238000000137 annealing Methods 0.000 claims abstract description 37
- 239000007789 gas Substances 0.000 claims abstract description 22
- 239000001307 helium Substances 0.000 claims abstract description 3
- 229910052734 helium Inorganic materials 0.000 claims abstract description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 76
- 238000001816 cooling Methods 0.000 claims description 34
- 230000008859 change Effects 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 5
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 230000009257 reactivity Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 abstract description 357
- 230000005855 radiation Effects 0.000 abstract description 47
- 230000008569 process Effects 0.000 abstract description 34
- 239000000758 substrate Substances 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052710 silicon Inorganic materials 0.000 abstract description 13
- 239000010703 silicon Substances 0.000 abstract description 13
- 230000007246 mechanism Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000009529 body temperature measurement Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010327 methods by industry Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67248—Temperature monitoring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67098—Apparatus for thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
본 발명의 실시예들은 웨이퍼 내에 또는 상에 회로 디바이스를 형성하는 프로세싱 동안에 에지 지지부가 이 웨이퍼를 지지하는 경우에 실리콘 웨이퍼의 복사능보다 큰 복사능을 갖는 기판 또는 웨이퍼 에지 지지부에 관한 것이다. 이 실시예들은 온도 센서 및 열 전도 가스 분사구를 포함하며, 웨이퍼의 중앙에 비해서 웨이퍼의 에지에서의 온도 롤 오프 정도 및 온도 롤 업 정도를 저감하기 위해서 어닐링 동안에 상기 웨이퍼 및/또는 상기 에지 지지부의 온도를 감지 및 제어하도록 광 에너지가 인가된다. 특히, 프로세싱 동안에 웨이퍼의 복사능보다 크거가 동일한 복사능을 갖는 에지 지지부를 사용하게 되면 상기 에지 지지부 및/또는 웨이퍼 에지로 향하는 헬륨 가스 분사구가 어닐링 동안 상기 온도 롤 업 정도 또는 온도 롤 오프 정도를 저감시킬 수 있다. 웨이퍼는 자신의 상이한 프로세스 및 어닐링 위치에서는 언제나 서로 상이한 복사능을 가지기 때문에, 피드백 루프를 사용하면 하나의 에지 링이 상이한 범위를 갖는 복사능으로 웨이퍼의 균일한 어닐링 상태를 제공할 수 있게 된다.
Embodiments of the present invention relate to a substrate or wafer edge support having an emissivity greater than that of a silicon wafer when the edge support supports the wafer during processing to form a circuit device in or on the wafer. These embodiments include a temperature sensor and a thermal conducting gas nozzle, and the temperature of the wafer and / or the edge support during annealing to reduce the degree of temperature roll off and temperature roll up at the edge of the wafer relative to the center of the wafer. Light energy is applied to sense and control. In particular, the use of an edge support having a radiation capacity greater than or equal to that of the wafer during processing reduces the temperature rollup or temperature rolloff during annealing of the helium gas jets directed to the edge support and / or wafer edge. You can. Since the wafers always have different radiative capacities in their different process and annealing positions, the use of a feedback loop allows one edge ring to provide a uniform annealing state of the wafer with radiative capacities with different ranges.
Description
본 발명은 회로 디바이스 제조 분야에 관한 것이다.The present invention relates to the field of circuit device fabrication.
(가령, 반도체(가령, 실리콘) 기판 상의 집적 회로(IC), 트랜지스터, 저항, 커패시터 등과 같은) 기판 상에 형성된 회로 디바이스를 성능 및 수율을 최대화하는 것은 이러한 디바이스를 제조하기 위한 장비의 설계, 제조 및 동작 동안 고려되는 중요한 요소이다. 트랜지스터 프로세스에 있어서 파라미터를 증가시켜서 트랜지스터 성능을 개선하는 것은 통상적이다. 파라미터가 임계점을 넘어가면, 트랜지스터는 고장날 것이다. 트랜지스터 프로세스 엔지니어링의 목적은 수율을 저감시키지 않으면서 성능을 최대화하는 것이다. 이러한 기준을 만족하는 최대 개수의 다이를 생성하기 위해서는 프로세스 장비의 균일성이 최적화될 필요가 있다. 가령, 열적 스파이크 및 어닐링 능력을 갖는 챔버와 같은 웨이퍼 프로세싱 챔버의 설계 및 제조 동안, 챔버 내에서 프로세싱되는 기판(가령, 웨이퍼)의 온도는 원하는 온도 임계치 내에서 유지될 필요가 있다. 구체적으로 말하자면, 회로 디바이스를 제조하기 위한 장비는 스파이크 어닐링 프로세스와 같은 어닐링 동안에 이 회로 디바이스가 형성되고 있는 기판을 따라서 균일한 온도를 유지할 수 있어야 한다.Maximizing the performance and yield of circuit devices formed on a substrate (such as integrated circuits (ICs), transistors, resistors, capacitors, etc., on semiconductor (eg, silicon) substrates) is the design, manufacture of equipment for manufacturing such devices. And important factors to be considered during operation. In transistor processes, it is common to increase the parameters to improve transistor performance. If the parameter crosses the threshold, the transistor will fail. The goal of transistor process engineering is to maximize performance without compromising yield. To create the maximum number of dies that meet these criteria, the uniformity of the process equipment needs to be optimized. For example, during the design and manufacture of a wafer processing chamber, such as a chamber with thermal spikes and annealing capabilities, the temperature of the substrate (eg, wafer) processed in the chamber needs to be maintained within a desired temperature threshold. Specifically, the equipment for manufacturing the circuit device must be able to maintain a uniform temperature along the substrate on which the circuit device is being formed during annealing, such as a spike annealing process.
본 발명의 실시예들이 첨부 도면을 참조하여 한정적인 방식이 아닌 예시적인 방식으로 설명될 것이며, 이 도면에서 유사한 참조 부호는 유사한 구성 요소를 표시한다. 다음의 상세한 설명 부분에서, 단지 "실시예"라는 기재는 동일한 실시예를 반드시 나타내는 것은 아니며 적어도 하나 이상의 실시예를 의미한다. Embodiments of the present invention will be described in an illustrative manner rather than a restrictive manner with reference to the accompanying drawings, in which like reference numerals designate like elements. In the detailed description that follows, only “an embodiment” does not necessarily refer to the same embodiment but means at least one embodiment.
도 1은 웨이퍼 처리 시스템의 단면도,1 is a cross-sectional view of a wafer processing system,
도 2는 웨이퍼 에지 지지부의 복사능(emissivity)보다 높은 복사능을 갖는 웨이퍼에 있어서 웨이퍼의 표면에 따른 거리에 대한 웨이퍼의 온도를 플롯팅한 그래프,FIG. 2 is a graph plotting the temperature of the wafer versus distance along the surface of the wafer for a wafer having a higher emissivity than the emissivity of the wafer edge support;
도 3은 웨이퍼 에지 지지부의 복사능보다 작은 복사능을 갖는 웨이퍼에 있어서 웨이퍼의 표면에 따른 거리에 대한 웨이퍼의 온도를 플롯팅한 그래프,FIG. 3 is a graph plotting the temperature of the wafer versus distance along the surface of the wafer for a wafer having a radiation ability less than that of the wafer edge support;
도 4는 웨이퍼 에지 지지부의 복사능과 동일한 복사능을 갖는 웨이퍼에 있어서 웨이퍼의 표면에 따른 거리에 대한 웨이퍼의 온도를 플롯팅한 그래프,4 is a graph plotting the temperature of the wafer versus the distance along the surface of the wafer in the wafer having the same radiation power as that of the wafer edge support;
도 5는 웨이퍼 온도에 무관한 복사능을 제공하는 능동 온도 제어 프로세스의 플로우 차트.5 is a flow chart of an active temperature control process providing radiation independent of wafer temperature.
본 발명의 다양한 실시예들은 웨이퍼 또는 기판의 스파이크 어닐링 또는 어닐링과 같은 열적 프로세스 동안 회로 디바이스가 그 상에 또는 그 내에 형성될 기판 또는 웨이퍼의 에지 또는 에지 지지부를 가열하고 냉각하는 가열 및 냉각 장치, 시스템 및 방법을 포함한다. 또한, 본 발명의 다양한 실시예들은 웨이퍼 또는 웨이퍼 표면의 열적 질량(thermal mass) 또는 복사능보다 큰 또는 동일한 또는 보다 작은 열적 질량(복사능, 질량 및 전도도 및 가열 레이트에 의해서 결정됨)을 갖는 에지 지지부를 구비한 챔버를 포함한다. 디바이스 또는 표면의 복사능은 0 내지 1에 의해서 표현되는 광 에너지 흡수 정도의 지수로서 규정된다. 따라서, 제로의 복사능은 (가령, 완전 반사 거울과 같이) 그 상에 입사된 광을 모두 반사하는 표면을 나타내고, 1의 복사능은 (가령, 완전 흑체와 같이) 그 상에 입사된 광을 모두 흡수하는 표면을 나타낸다. 즉, 표면의 반사도는 (1 - 표면의 복사능)이다. Various embodiments of the present invention provide a heating and cooling apparatus, system for heating and cooling an edge or edge support of a substrate or wafer on which a circuit device will be formed thereon or in a thermal process such as spike annealing or annealing a wafer or substrate. And methods. In addition, various embodiments of the present invention provide an edge support having a thermal mass greater than or equal to or less than the thermal mass or radiative capacity of the wafer or wafer surface (determined by radiance, mass and conductivity, and heating rate). It includes a chamber having a. The radiation capacity of the device or surface is defined as an index of the degree of light energy absorption expressed by 0-1. Thus, zero radiation refers to a surface that reflects all light incident on it (such as a fully reflective mirror), and radiation power of 1 indicates light incident on it (such as a fully black body). It represents the surface which all absorb. In other words, the reflectivity of the surface is (1-surface radiation).
복사열 프로세싱 챔버는 열적 프로세싱 작업 동안 사용되는 일종의 웨이퍼 프로세싱 챔버이다. 복사열 프로세싱 챔버의 일 실례에서, 에지 링 또는 웨이퍼 에지 지지부(본 명세서에서는 "에지 지지부"로 지칭됨)는 전자 회로 디바이스가 그 내에 또는 그 상에 형성될 기판(가령, 웨이퍼)을 지지한다. 이 에지 지지부는 기판의 주연을 지지한다. 이 웨이퍼의 나머지 부분은 지지되지 않는다.The radiant heat processing chamber is a type of wafer processing chamber used during thermal processing operations. In one example of a radiant heat processing chamber, an edge ring or wafer edge support (referred to herein as "edge support") supports a substrate (eg, a wafer) on which an electronic circuit device is to be formed. This edge support supports the periphery of the substrate. The rest of this wafer is not supported.
도 1은 웨이퍼 프로세싱 시스템의 단면도이다. 도 1은 프로세싱용 웨이퍼 또는 기판(가령, 150 밀리미터, 200 밀리미터 또는 300 밀리미터 직경을 갖는 웨이퍼 또는 기판)을 수용하기에 적합한 내부 공간을 갖는 웨이퍼 프로세싱 챔버(102)를 구비한 시스템(100)을 도시한다. 웨이퍼(110)는 챔버(102) 내에서 에지 지지부(120)에 의해서 지지된다. 실시예에 따라서, 에지 지지부(120)는 실리콘 카바이드, 세라믹, 실리콘 또는 실리콘 웨이퍼와 유사한 복사능을 갖는 다른 열적으로 적합한 물질과 같은 다양한 적합한 물질을 포함한다.1 is a cross-sectional view of a wafer processing system. 1 shows a
실시예에 따라서, 에지 지지부(120)는 에지 지지부 상에서 프로세싱될 웨이퍼의 직경보다 큰 직경을 갖는 원형을 갖는다. 또한, 에지 지지부(120)는 원형 표면과 같은 전반적으로 평탄한 표면을 가지며, 에지 지지부 상에서 프로세싱될 웨이퍼가 배치될 시트 또는 포켓을 규정하는 평탄한 원형 디스크 형상 립(lip)을 갖는다. 가령, 자신의 직경을 두르는 임의의 지점에서의 에지 지지부(120)의 단면은 L 형상 단면을 규정하며, 이 L 형상 에지 지지부의 베이스가 상술된 시트 또는 포켓과 같은 지지 구역을 제공한다. L 형상 에지 지지부의 베이스는 그 직경의 3 mm를 연장하면 그 직경은 1 내지 12 mm 간에서 연장될 수 있다. According to an embodiment, the
또한, 에지 지지부(120)는 상부 디스크 형상 단차부 및 하부 디스크 형상 단차부를 갖는 실린더형 링을 규정하며, 가령 상기 하부 디스크 형상 단차부가 상술된 바와 같은 시트, 포켓 또는 L 형상 베이스를 포함하며, 상기 상부 디스크 형상 단차부는 상기 하부 디스크 형상 단차부보다 큰 직경을 갖는다. 또한, 상부 디스크 형상 단차부는 지지 실린더(122) 상에 끼워지거나 연결되도록 하는 외부 직경을 가지거나 지지 실린더(122)의 일부일 수 있다. 또한, 하부 디스크 형상 단차부는 기판 또는 웨이퍼의 외부 직경보다 작은 내부 직경을 가지며 기판 또는 웨이퍼의 외부 직경보다 약간 큰 외부 직경을 갖는다. 따라서, 하부 디스크 형상 단차부는 기판 또는 웨이퍼를 지지하기에 적합한 크기를 가지며, 상부 디스크 형상 단차부는 기판 또는 웨이퍼 및 하부 디스크 형상 단차부를 지지하기에 적합한 크기를 갖는다. 또한, 하부 디스크 형상 단차부는 웨이퍼 또는 기판을 접속, 접촉 또는 지지하도록 그의 내부 직경을 따라서 지지 립 또는 지지 링을 갖는다. The
몇몇 실시예에 있어서, 하부 디스크 형상 단차부, L 형상 베이스 또는 지지 립은 에지 지지부와 기판 또는 웨이퍼 간의 열 전달이 최소가 되도록 웨이퍼 또는 기판의 하부 또는 바닥 표면의 일부만을 접촉함으로써 웨이퍼 또는 기판을 지지할 수 있다. 특히, 기판 또는 웨이퍼의 하부 또는 바닥 표면과 에지 지지부 간의 접촉은 그의 외부 직경과 거의 동일한 내부 직경을 갖는 접촉 링을 규정한다. 또한, 접촉 링의 내부 직경 및 외부 직경은 하부 디스크 형상 단차부의 내부 직경과 외부 직경 간에 존재한다.In some embodiments, the lower disk shaped step, L-shaped base or support lip supports the wafer or substrate by contacting only a portion of the bottom or bottom surface of the wafer or substrate such that heat transfer between the edge support and the substrate or wafer is minimal. can do. In particular, the contact between the bottom or bottom surface of the substrate or wafer and the edge support defines a contact ring having an inner diameter that is approximately equal to its outer diameter. In addition, the inner and outer diameters of the contact ring exist between the inner and outer diameters of the lower disc shaped step.
특히, 에지 지지부(120)는 1 센티미터와 동일한 폭 W1을 가짐으로써 2 내지 30 밀리미터 간의 총 폭 W1을 갖는다. 이와 마찬가지로, 에지 지지부(120)는 3 밀리미터와 동일한 폭 W2을 가짐으로써 1 내지 12 밀리미터 간의 에지 링 지지 폭 W2을 갖는다. 따라서, 에지 지지부(120)는 7 밀리미터와 동일한 폭 W3을 가짐으로써 0 내지 16 밀리미터 간의 노출 표면 폭 W3을 갖는다. 폭 W3이 제로 값이면 도 1에 도시된 구조물(122,120)과 다른 구조물이 생성된다. 또한, 도 1에서는 웨이퍼(110)와 에지 지지부(120)가 대략적으로 동일한 높이를 갖는 상부 표면을 가지지만, 웨이퍼(110)의 상부 표면은 에지 지지부(120)의 상부 표면 아래 또는 위에 존재할 수도 있다. 이와 마찬가지로, 에지 지지부(120)와 웨이퍼(110)의 하부 또는 바닥 표면이 도 1 에 도시된 바와 같이 서로 상이한 높이로 존재하며 그 형상도 도 1에 도시된 바와 같지만, 본 명세서에서 개시된 에지 지지부(120) 및 웨이퍼에 대해서는 다른 다양한 형상, 높이 및/또는 배향이 가능하다. 또한, 에지 지지부(120)는 (가령, 웨이퍼가 미끄러지는 것을 작게 하는 기하학적 특징부를 포함하거나 웨이퍼가 지지부로부터 이탈되는 것을 방지하는 기하학적 특징부를 포함하는 것과 같이) 웨이퍼(110)를 탈착 가능하게 부착 또는 연결시키거나 웨이퍼(110)를 지지, 유지, 보유 또는 제약할 수 있는 디바이스 또는 특징부를 포함할 수 있다.In particular, the
실시예에 따라서, 웨이퍼(110)는 단결정 실리콘 또는 다결정 실리콘을 포함하거나 이로부터 형성 또는 증착 또는 성장하거나, 실리콘 웨이퍼, SOI(실리콘 온 절연체) 또는 SIOG(실리콘 온 유리)와 같은 실리콘 베이스 또는 기판을 형성하기 위한 다양한 다른 적합한 기술로부터 형성된 웨이퍼 또는 기판이거나 이로부터 형성 또는 절단 또는 분리된 다른 웨이퍼 또는 기판과 같은 그 상에 전자 디바이스를 형성할 수 있는 임의의 다양한 타입의 웨이퍼를 포함한다.According to an embodiment, the
도 1은 또한 지지 실린더(122)에 의해 지지되거나, 접속되거나, 부착되거나, 그 상에 실장되거나, 그 일부가 될 수 있는 에지 지지부(120)를 도시하고 있다. 지지 실린더(122)는 지지 실린더(122)의 중앙을 통한 축을 중심으로 지지 실린더를 회전시키는 구동 어셈블리에 접속된다. 실시예에 따라서, 지지 실린더(122), 에지 지지부(120) 및 웨이퍼(110)는 디스크(110)의 중앙(116)에서 규정된 축과 같은 축(115)을 중심으로 회전 또는 자전한다. 가령, 웨이퍼(110)에 디스크 형상을 제공하기 위해서 원형, 장원형 또는 다른 폐쇄 형상을 규정하는 웨이퍼 에지(112)가 웨이퍼에 구비되어 있다. 또한, 에지 지지부(120)는 원형, 장원형 또는 다른 폐쇄 형상을 구비함으로써 웨이퍼 에지(112)를 지지하도록 이 에지 지지부(112)와 그 형상이 일치하는 형상 또는 에지 지지 링을 갖는다. 챔버(102)는 웨이퍼(110)의 열적 상태를 유지하기 위해서 에지 지지부(120) 및 웨이퍼(110)가 노출되는 광 에너지에 대해서 전반적으로 반사성이면서 에지 지지부(120)를 향한 표면을 갖는 판과 같은 반사기 판(104)을 포함한다. 이 반사기 판(104)은 지지 실린더(122)의 내부 직경과 그 크기가 유사한 표면을 가지며 웨이퍼(110)의 회전에 대해서 상술한 바와 같이 회전하거나 하지 않을 수 있다.1 also shows an
실시예에 따라서, 시스템(100)은 웨이퍼(110) 및 웨이퍼 에지 지지부(120)로 광 에너지(132)를 향하게 하도록 하는 가열기(130)를 챔버(1O2) 내부에 또는 접속되거나 부착되게 포함한다. 실시예에 따라서, 가열기(130)는 웨이퍼(110)의 표면 및 에지 지지부(120)의 표면에 대해 광 에너지를 균일하게 향하게 한다. 가령, 가열기(130)는 챔버(102) 내부에서 웨이퍼(110) 위에 매달린 다수의 개별 가열 램프(가령, 텅스텐 램프)의 어레이를 포함하며, 이 다수의 램프들은 반경에 의해서 그룹화된 다수의 구역(가령, 14 개 또는 15 개의 구역)에 배열되어 있다. 이로써, 가열기(130)는 웨이퍼(110)가 에지 지지부(120) 상에 배치되고 이로부터 제거될 수 있도록 챔버(102)의 상부 또는 일부에 부착될 수 있다. 또한, 챔버(102)는 챔버(102)에 대해서 가열기(130)를 이동 또는 배치하지 않고서 웨이퍼(110)가 에지 지지부(112) 상에 배치 또는 지지부로부터 제거될 수 있도록 하는 개구, 도어 또는 제거가능한 부분을 갖는다. 또한, 에지 링의 광 에너지가 웨이퍼의 온도에 크게 영향을 주지 않으면서 제어될 수 있을 정도로 방출된 광의 발산 각도를 제어할 수 있도록 가열기(130)의 램프는 초점 조절이 가능하다. 가열기(130)는 전력 소스, 전력 조정기, 가열기(130)의 광 에너지의 목적지를 정하거나 광 에너지를 향하게 하는 메카니즘 및/또는 웨이퍼(110) 및/또는 에지 지지부(120)에 대해서 가열기의 목적지 또는 방향 및 전력을 제어하는 제어기에 접속된다.In accordance with an embodiment, the
또한, 가열기(130)는 웨이퍼(110) 내에 또는 상에 전자 회로 디바이스를 형성하는 프로세스 동안에 웨이퍼(110)의 어닐링, 접합 어닐링 및/또는 스파이크 어닐링을 수행하기에 충분한 열을 제공한다. 따라서, 가열기(130)는 웨이퍼(110) 상 또는 내의 전자 회로 디바이스의 어닐링을 수행하도록 (가령, 인도된 광 에너지를 통해서 챔버(102) 내부의 온도를 조절하고 소정의 기간을 대기함으로써) 가열의 적합한 강도, 기간 및 또는 초점을 웨이퍼(110) 및/또는 에지 지지부(120)의 상부 표면에 제공할 수 있다. 가령, 가열기(130)는 웨이퍼(110)를 가열하고 이로써 위치(114) 또는 중앙(116)은 상술한 바와 같은 어닐링, 접합 어닐링 및/또는 스파이크 어닐링 프로세스에 대응하는 기간에 걸쳐 선택된 웨이퍼 온도 변화 곡선 내에 위치한다.
시스템(100)은 웨이퍼 에지(112)에서의 또는 인접한 웨이퍼(110) 및/또는 에지 지지부(120)로 열 전도 가스(heat conducting gas)(152)를 향하게 하도록 챔버(102) 내에 위치하거나 챔버에 접속되거나 부착된 냉각기(150)를 포함한다. 가령, 도 1은 (가령, 반사기 판(104)을 통한 구멍을 통해서) 가스를 분배하여 열 전도 가스(152)를 에지 지지부(120)로 향하게 하는 냉각기(150)의 간단한 실시예를 도시하고 있다. 실시예에 따라서, 냉각기(150)는 헬륨 가스 분사구와 같은 하나 이상의 가스 분사구를 포함한다. 가령, 냉각기(150)는 하나 이상의 가스 공급 밸브에 접속된 하나 이상의 가스 분사구, 가스 공급 탱크 또는 저장소, 분사구의 출력을 향하게 하거나 그 목적지 또는 초점을 정하는 메카니즘 및/또는 웨이퍼(110) 및/또는 에지 지지부(120)에 대해서 가스 분사구의 플로우 및 방향 또는 목적지를 제어하는 제어기를 포함한다. 가령, 실시예에 따라서, 냉각기(150)는 가령 한 개 내지 수백 개의 가스 분사구를 포함하거나 150 mm - W2 이상이지만 150 mm + W3보다는 작은 반경을 갖는 하나의 연속하는 링으로서 제조될 수 있다. 이 가스 분사구의 직경은 10 mm보다 작을 수 있다. 플로우 레이트는 분당 100 리터보다 작다. 정확한 플로우 레이트는 분사구의 직경 및 개수에 의존한다. 또한, 냉각기(150)는 반사기 판과 정확하게 동일한 물질로 구성된 분사구 초점 조절 장치를 갖는 가스 분사구를 포함한다.
또한, 실시예에 따라서, 시스템(100)은 웨이퍼 에지(112)에서의 또는 근방에서의 웨이퍼(110)의 표면 및/또는 에지 지지부(120)로 광 에너지 또는 다른 열 에너지를 향하게 하는 제 2 가열기를 챔버(102)에 부착되거나 연결되거나 그 내부에 포함되게 포함한다. 가령, 도 1은 에지 지지부(120) 및/또는 웨이퍼 에지(112)로 광 에너지(192)를 향하게 하는 가열기(190)를 챔버(102)에 연결되거나 그 내부에 포함되게 도시하고 있다. 가열기(190)는 가열기(130)에 대해서 설명한 바와 같이 하나 이상의 가열 램프를 갖는다. 이 가열기는 가열기(130)의 램프 헤드 어셈블리 내부로 바로 내장되거나 도 1에 도시된 바와 같이 개별 유닛으로서 존재한다. 가령, 가열기(190)는 웨이퍼(110)를 에지 지지부(120) 상에 배치하고 이로부터 제거되는 동안에 챔버(102)에 대해서 이동되어서, 전력 소스 및/또는 전력 조정기에 접속되고/되거나, 가열기(190)의 광 에너지의 초점 또는 목적지를 조절하는 메카니즘에 접속되고/되거나, 웨이퍼(110) 및/또는 에지 지지부(120)에 대해서 가열기(190)의 전력 및 방향 또는 목적지를 제어하도록 접속될 수 있다. 구체적으로 말하자면, 가열기(190)는 폭 W1을 포함하는 구역 또는 폭 W1에 의해서 도시된 구역 상에 방사 에너지를 집중시키도록 동일한 방향으로 조사되는 하나 이상의 가열 램프를 포함한다. 이들 램프는 가열기(130)에 의해서 생성된 에너지 밀도와 일치하는 에너지 밀도를 방출한다. 가령, 가열기(130 및/또는)의 램프들은 제어를 위한 방사 구역으로 그룹화된다. 가열기(130)의 램프가 충분하게 동일한 방향으로 조사되면, 에지 링에 최대한 영향을 주도록 한 그룹 내에서 개별 램프를 선택하는 것이 충분하게 최적화될 수 있다. 램프들이 충분하게 동일한 방향으로 조사되지 않으면, 이 램프들은 충분하게 동일한 방향으로 조사되도록 수정된 반사기 슬리브를 사용할 수 있다.In addition, according to an embodiment, the
또한, 냉각기(150)가 웨이퍼(110) 및 가열기(130) 아래에 위치하게 도시되었고 가열기(190)가 웨이퍼(110) 위에 도시되었지만, 웨이퍼(110) 및 에지 지지부(120)에 대한 냉각기 및 가열기의 위치 및 배향을 다양하게 변화시킬 수 있다. 가령, 냉각기(150)는 웨이퍼(110) 위에 위치하고, 가열기(190)는 웨이퍼(110) 아래에 위치할 수 있다. 또한, 가열기(190), 냉각기(150) 및/또는 가열기(130)는 웨이퍼(110) 위에 위치함으로써 웨이퍼(110)의 동일한 측 상에 위치할 수 있다. 가열기가 가령 센서(160,170)와 같은 장비의 온도 측정 시스템에 악영향을 주지 않도록 하는 정확한 구성이 선택될 수 있다. 하나 이상의 가열기가 웨이퍼 아래에 위치하고 가열기(130)는 웨이퍼 위에 위치하는 실시예에서, 가령 가열기(190)의 위치에서 레이저 시스템 또는 필터링된 램프 시스템이 사용되어서 가열기가 가령 센서(160,170)와 같은 장비의 온도 측정 시스템의 검출 파장을 간섭하지 못하도록 할 수 있다.In addition, although cooler 150 is shown positioned below
또한, 본 명세서에서 기술된 시스템, 장치 및 방법은 웨이퍼(110) 및 에지 링(120)이 가열기(130)에 의해서 가열되는 동안 또는 가열된 후의 온도와 다른 온도로 존재하는 경우에도 사용될 수 있다. 가령, 웨이퍼(110) 및 에지 링(120)은 가열기(130 및/또는 190)와 다른 가열기에 의한 가열, 냉각기(150)와 다른 냉각기에 의한 냉각, 챔버(120) 내부의 구역의 내부 가열 또는 냉각 또는 챔버(102)의 외부 냉각 또는 가열 동안 또는 후에 다른 온도로 존재할 수 있다.In addition, the systems, devices, and methods described herein may be used when
시스템(100)은 웨이퍼(110) 및/또는 에지 지지부(120)의 표면의 온도를 측정하는 하나 이상의 온도 센서를 포함한다. 도 1에 도시된 경우에서는, 웨이퍼 에지(112)에서의 또는 근방에서의 웨이퍼(110) 또는 에지 지지부(120)의 표면의 온도를 측정하도록 온도 센서(160)는 챔버(102)에 연결되거나 부착되거나 그 내부에 존재한다. 마찬가지로, 시스템(100)은 에지 지지부(120)보다 웨이퍼(110)의 중앙(116)에 가까이 있는 웨이퍼(110)의 위치와 같은 위치(114)에서 웨이퍼(110)의 표면의 온도 TC를 측정하는 온도 센서(170)(또는 상이한 반경에서 존재하는 다수의 유닛)을 챔버(102)에 연결되거나 그 내부에 존재하게 포함한다. 일 실례에서, 온도 센서(160)와 온도 센서(170) 간에서 반경 방향으로 배치된 6 개의 다른 온도 센서가 존재하여 총 온도 센서의 개수는 8 개가 된다. 온도 센서(160) 및/또는 온도 센서(170)는 고온계(pyrometer)이다. 또한, 온도 센서(160) 및/또는 온도 센서(170)는 냉각기(150)에 대해서 상술한 바와 같이 반사기 판(104) 상에 배치되거나 반사기 판(104)을 통해서 배치될 수 있다. 이와 마찬가지로, 온도 센서(160) 및/또는 온도 센서(170)는 냉각기(150)의 위치 및 배향에 대해서 상술한 바와 같이 웨이퍼(110)에 대해서 위치되고/되거나 배향될 수 있다. 구체적으로 말하자면, 가령, 온도 센서(160)는 (가령, 센서(160)를 동일한 반경에 배치하되 웨이퍼가 회전하기 때문에 오프셋된 위치로 해서 배치함으로써) 에지 지지부(120)에 의해 규정된 반경 내의 웨이퍼(110)의 표면의 온도를 검출하도록 배치 또는 배향된다. 또한, 센서(170)는 중앙(116)에서의 온도를 포함하는 웨이퍼(110)의 표면에서의 온도를 검출하도록 배향 또는 배치된다.
실시예에 따라서, 시스템(100)은 가열기(130), 냉각기(150), 가열기(190), 온도 센서(160) 및/또는 온도 센서(170)에 접속된 제어기와 같은, 웨이퍼(110)의 가열 및 냉각을 제어하고 온도를 측정하는 제어기를 포함한다. 구체적으로 말하자면, 도 1에 도시된 제어기(180)는 가열기(130), 냉각기(150), 가열기(190), 온도 센서(160) 및/또는 온도 센서(170)에 부착되거나 연결되어 있다. 제어기(180)는 또한 웨이퍼(110) 내에 또는 상에 디바이스를 형성하거나 프로세싱하는 것을 제어하는데 관여하기 위해서 시스템(100)과 관련된 다른 입력부, 다른 출력부, 다른 전자 디바이스 및/또는 다른 장비에 부착되거나 연결되어 있다. 가령, 제어기(180)는 전력 소스, 전력 조정기 또는 가열기(130)의 광 에너지를 향하게 하거나 그 초점을 조절하는 메카니즘에 연결되거나 부착되어 있다. 또한, 제어기(180)는 가스 공급 밸브, 가스 공급 탱크 또는 냉각기(150)의 출력 및/또는 가스 분사구를 향하게 하거나 초점 또는 목적지를 조절하는 메카니즘에 연결되거나 부착되어 있다. 마지막으로, 제어기(180)는 전력 소스 및/또는 전력 조정기에 부착되거나 연결되고 가열기(130)의 광 에너지를 향하게 하거나 초점을 조절하거나 목적지를 조절하는 메카니즘에 연결되어 있다.In accordance with an embodiment, the
가열기(130), 냉각기(150), 가열기(190), 온도 센서(160), 온도 센서(170), 제어기(180) 및/또는 본 명세서에서 기술된 다른 구성 요소들의 부착 방식 또는 연결 방식은 전자 인터페이스 방식, 접속 방식, 부착 방식, 신호 라인 방식 또는 신호 회로 방식을 포함한다. 가령, 이러한 부착 방식 또는 연결 방식은 가령, 데이터 경로, 링크, 와이어, 라인, 인쇄 회로 기판 트레이스, 광학 방식, 적외선 방식, 임의의 다른 다양한 유선 데이터 콘딧(conduit) 및/또는 임의의 다른 다양한 자유 공간 데이터 콘딧을 통해서 다양한 아날로그 전자 데이터 또는 디지털 전자 데이터를 전자적으로 전송하는데 있어서 충분할 것이다. The attachment or connection of the
구체적으로 말하자면, 가열기(130), 냉각기(150), 가열기(190), 온도 센서(160), 온도 센서(170) 및/또는 제어기(180)는 챔버(102) 내에서 웨이퍼(110) 상에 또는 내에 디바이스를 형성하거나 프로세싱하는 동안에 웨이퍼, 웨이퍼 에지 및/또는 에지 지지부의 온도를 변화시키기 위해서 사용된다. 가령, 에지 지지부 상의 웨이퍼의 복사능보다 작은 복사능을 갖는 에지 지지부의 온도는 광 에너지를 통해서 가열하는 동안 또는 가열한 후에 웨이퍼의 온도보다 낮아지며 이러한 가열 동안 또는 가열 후에 웨이퍼의 에지로부터 열이 전도된다. 이로써, 웨이퍼 및 에지 지지부는 이 웨이퍼와 에지 지지부의 열적 질량 및 복사능과 관련된 열적 반응을 갖는다. 또한, 웨이퍼 및 에지 지지부의 열적 반응, 가열 레이트 및/또는 열적 전도도는 웨이퍼의 물질, 두께, 복사능, 열적 계수, 열적 저항 및/또는 열적 균일도가 에지 지지부의 물질, 두께, 복사능, 열적 계수, 열적 저항 및/또는 열적 균일도와 일치하거나 일치하지 않거나 서로 균일하거나 서로 균일하지 않음의 정도에 따라서 달라진다. 또한, 에지 지지부가 웨이퍼와 열적으로 접촉되어 있거나, 웨이퍼에 부착되거나, 연결되거나, 웨이퍼를 지지하거나, 유지하거나, 제약하기 때문에, 가열 또는 냉각과 같은 열 전달은 에지 지지부와 웨이퍼 간에서 발생할 수 있다.Specifically,
도 1에 도시된 경우에서, 에지 지지부(120)는 에지 지지부(120)의 상부 표면 복사능과 열적 질량의 결합에 의존하는 실제적 또는 예측된 가열 레이트를 갖는다. 이와 마찬가지로, 웨이퍼(110)는 웨이퍼(110)의 상부 표면 복사능과 열적 질량의 결합에 의존하는 실제적 또는 예측된 가열 레이트를 갖는다. 따라서, 에지 지지부(120)의 복사능, 열적 질량 또는 가열 레이트와 웨이퍼(110)의 복사능, 열적 질량 또는 가열 레이트 간의 차이로 인해서, 에지 지지부의 상부 표면과 웨이퍼의 상부 표면이 광 에너지에 노출되게 되면, 에지 지지부와 웨이퍼는 상이한 온도를 가지게 되며 이로써 에지 지지부와 웨이퍼 에지(112) 간에서 열이 전달되게 된다. 결과적으로, 웨이퍼 에지(112)에서의 또는 근방에서의 웨이퍼(110)의 온도는 어닐링 프로세스 동안에 크게 감소되어서 웨이퍼(110)의 에지(112)에서 또는 근방에서 형성되는 전자 디바이스의 성능, 수율 및 속도가 저하된다. 구체적으로 말하자면, 이들 디바이스는 이 디바이스를 형성하는 소정의 프로세스 동안에 중앙에 보다 가까운 디바이스에 비해서 최적의 온도가 아니거나 온도에 근사하지 못하기 때문에, 이들 디바이스는 결함 또는 불완전함을 포함하거나 최적의 성능보다 양호하지 않은 성능을 갖게 된다. In the case shown in FIG. 1, the
특히, 어닐링 또는 스파이크 어닐링 동안에 실리콘 웨이퍼의 복사능과 일치하도록 에지 지지부가 열적으로 조절될지라도, 웨이퍼가 에지 지지부와 다른 가열 레이트를 갖는다면 웨이퍼의 에지에서는 온도가 불균일하게 된다. 이러한 온도 불균일성으로 인해서 웨이퍼의 에지 근방에서의 디바이스의 성능이 저하되고 수율 또한 저감된다. 제어기(180)는 온도 센서(160,170)로부터 온도 데이터를 수신하여 가열기(130,190) 및 냉각기(150)를 통해서 웨이퍼(110)의 냉각 및 가열을 제어한다. 가령, 제어기(180)는 온도 센서(160,170)로부터 데이터 또는 응답을 고려하여 웨이퍼(110) 내에서 또는 상에서의 디바이스 형성 또는 프로세싱 방법의 일부로서 웨이퍼(110) 및/또는 에지 지지부(120)의 가열 및 냉각을 모니터링하여 제어한다. 상기 디바이스 형성 또는 프로세싱 방법은 어닐링 단계, 접합 어닐링 단계, 스파이크 어닐링 단계, 가열기(130)를 통한 가열의 강도, 기간 및 초점을 제어하는 단계, 가열기(190)를 통한 가열의 강도, 기간 및 초점을 제어하는 단계, 냉각기(150)를 통한 냉각의 강도, 기간 및 초점을 제어하는 단계, 챔버(102) 내의 온도를 조절하여서 웨이퍼(110)를 냉각하고 소정의 기간을 대기하는 단계, 웨이퍼(110)의 회전 속도를 제어하는 단계 및/또는 도 4를 참조하여 이하에서 설명될 프로세스를 포함하며 웨이퍼(110) 상에서 또는 내에서 디바이스를 형성 또는 프로세싱하는 것과 관련된 다양한 다른 단계들을 포함한다.In particular, even if the edge support is thermally adjusted to match the radiation capacity of the silicon wafer during annealing or spike annealing, the temperature becomes uneven at the edge of the wafer if the wafer has a different heating rate than the edge support. This temperature nonuniformity degrades the device's performance near the edge of the wafer and also reduces yield. The
또한, 상술한 바와 같이, 에지 지지부(120)의 상부 표면과 같은 표면은 웨이퍼(110)의 상부 표면과 같은 표면과 같은 복사능을 갖거나, 보다 큰 복사능을 갖거나, 보다 작은 복사능을 갖는다. 이후부터의 설명에 있어서는 설명을 단순화하기 위해서 열적 질량들이 서로 같다고 본다. 가령, 에지 링의 열적 질량은 웨이퍼의 열적 질량의 2 배인 경우에, 에지 지지부 링이 보다 높은 복사능을 갖는다고 하여도 에지 링은 웨이퍼보다 빨리 냉각된다. 열적 질량과 복사능의 결합이 중요한 파라미터이다. 에지 지지부(120)의 복사능이 보다 작으면 에지 지지부(120)는 웨이퍼 에지(112)보다 빨리 냉각되어서 열이 웨이퍼 에지(112)로부터 전달되어서 웨이퍼 에지(112)의 온도가 감소된다. 가령, 가열기(130)에 의해서 웨이퍼(11) 및 에지 지지부(120)를 가열하는 동안 또는 가열한 후에, 에지 지지부(120)가 웨이퍼(110)의 복사능보다 작은 복사능을 갖는다면 웨이퍼(110)의 에지(112)의 온도가 위치(114)에서의 온도보다 낮게 됨으로써 웨이퍼(110)의 에지 온도는 곡선 형태로 하강한다(이러한 곡선 형태의 온도 하강을 이후부터는 롤 오프(roll-off)로 지칭한다). In addition, as described above, a surface such as the upper surface of the
특히, 도 2는 에지 지지부의 복사능보다 높은 복사능을 갖는 웨이퍼에 있어서 웨이퍼의 표면을 따르는 거리에 대한 웨이퍼의 온도를 플롯팅하는 그래프이다. 도 2는 (가령, 도 1에 도시된 웨이퍼(110)의 단면을 따른 거리와 같은) 웨이퍼의 단면을 따른 거리(220) 및 온도(210)에 대해서 플롯팅된 온도 구배(230)를 나타낸다. 가령, 온도 구배(230)는 가열기(130)에 의해서 웨이퍼(110) 및 에지 지지부(120)를 가열하는 동안(가령, 어닐링 또는 스파이크 어닐링 동안)의 온도 구배일 수 있다. 또한, 온도 구배(230)는 가열기(190)에 의해서 웨이퍼(110) 및/또는 에지 지지부(120)를 가열하고 이어서 냉각기(150)에 의해서 웨이퍼(110) 및/또는 에지 지지부(120)를 냉각하는 동안 또는 후의 온도 구배일 수 있다.In particular, FIG. 2 is a graph plotting the temperature of the wafer versus the distance along the surface of the wafer for a wafer having higher radiation than that of the edge support. FIG. 2 shows the
구체적으로 말하자면, 도 2에 도시된 바와 같이, 에지 DE1은 웨이퍼(110)의 좌측 에지(가령, 웨이퍼(110)의 좌측 상의 에지(112))를 나타내고, 축 DA는 웨이퍼(110)의 중앙(116)을 나타내며, 에지 DE2는 웨이퍼(110)의 우측 에지(가령, DE1으로부터 웨이퍼 중앙부(114)를 바로 가로질러서 존재하는 위치에서의 에지(112))를 나타낸다. 이로써, 도 2는 가령 에지 지지부(120)가 웨이퍼(110)의 복사능보다 작은 복사능을 가져서 가열기(130)에 의해서 웨이퍼(110) 및 에지 지지부(120)를 가열하는 동안 또는 후에 웨이퍼 에지(DE1,DE2)로부터 열이 전도되는 경우에 있어서 에지(DE1,DE2)에서의 또는 근방에서의 웨이퍼 에지 온도 롤 오프(240)를 갖는 온도 구배(230)를 나타낸다. 따라서, 가열기(190)가 웨이퍼 에지 온도 롤 오프(240)를 제거하거나 보정하거나 감소시키도록 웨이퍼 에지(112) 및/또는 에지 지지부(120)를 향해서 광 에너지(192)를 조사하는데 사용될 수 있음을 알 수 있다.Specifically, as shown in FIG. 2, edge DE1 represents the left edge of wafer 110 (eg,
마찬가지로, 웨이퍼(110)는 (가령, 복사능 차이로 인해서 에지 지지부(120)가 웨이퍼 에지(112)의 온도보다 높은 온도를 가지며 이로써 에지 지지부(120)에서 웨이퍼 에지(112)로 열이 전도되는 경우와 같이) 에지 지지부(120)가 웨이퍼(110)의 복사능보다 큰 복사능을 가지면 웨이퍼 에지 온도 롤 업(곡선 형태로 온도가 상승함)을 보인다. 이로써, 가열기(130)에 의해서 웨이퍼(110) 및 에지 지지부(120)를 가열하는 동안 또는 후에, 웨이퍼(110)는 위치(114)에서의 온도보다 높은 온도를 웨이퍼 에지(112)가 가짐으로써 웨이퍼 에지 온도 롤 업을 경험한다.Similarly, the
가령, 도 3은 웨이퍼 에지 지지부의 복사능보다 작은 복사능을 갖는 웨이퍼의 경우에 이 웨이퍼의 표면을 따르는 거리에 대한 웨이퍼의 온도를 플롯팅하는 그래프이다. 도 3은 에지 지지부(120)의 복사능보다 낮은 복사능을 갖는 웨이퍼(110)의 경우에 온도(310) 대 거리(320)에 대해 플롯팅된 온도 구배(330)를 도시한다. 가령, 온도 구배(330)는 가열기(130)에 의해서 웨이퍼(110) 및 에지 지지부(120)를 가열(가령, 어닐링 또는 스파이크 어닐링)하는 동안 또는 후의 온도 구배일 수 있다. 또한, 온도 구배(330)는 가열기(190) 및/또는 냉각기(150)에 의해서 웨이퍼(110) 및/또는 에지 지지부(120)를 가열 및/또는 냉각하는 동안의 온도 구배일 수 있다.For example, FIG. 3 is a graph plotting the temperature of the wafer versus distance along the surface of the wafer in the case of a wafer having a radiation capacity less than that of the wafer edge support. 3 shows a
이 경우에, 도 3에 도시된 바와 같이, 웨이퍼 복사능이 에지 지지부 복사능보다 작아서, 열이 보다 고온인 에지 지지부(120)에서 웨이퍼로 전달되며, 이로써 축 DA에서의 온도에 비해서 에지 DE1 및 DE2에서의 또는 근방에서의 웨이퍼의 온도가 상승하게 된다. 이로써, 도 3은 가열기(130)에 의해서 웨이퍼(110) 및 에지 지지부(120)를 가열하는 동안 또는 후에 에지 지지부(120)로부터 웨이퍼 에지 DE1 및 DE2로 열이 전달되게 되는 경우에서와 같이 에지 DE1 및 DE2에서 또는 그 근방에서 웨이퍼 에지 온도 롤 업을 갖는 온도 구배(330)를 도시한다. 이 경우에, 냉각기(150)가 사용되어 웨이퍼 에지(12)에서의 또는 근방에서의 웨이퍼(110) 또는 에지 지지부(120)로 열 전도 가스(152)를 향하게 하여서 웨이퍼 에지(112)를 냉각하여서 웨이퍼 에지 온도 롤 업(330)을 제거하거나 감소시킨다.In this case, as shown in FIG. 3, the wafer emissivity is less than the edge support emissivity, so that heat is transferred from the
도 2는 에지 DE1 및 에지 DE2에 대해 유사한 롤 오프(240)를 도시하고 잇지만, 에지 (DE1 및 DE2)에서 또는 그 근방에서 형성되는 장치 또는 장치 일부 등에 따라 에지 DE 2가 에지 DE 1과 상이할 수 있다는 것도 인식할 것이다. 이와 유사하게, 에지 DE 2에 대한 온도 롤 업은 유사한 이유로 에지 DE 1에 대한 것과 동일할 수도 그렇지 않을 수도 있다는 것이 고려된다.FIG. 2 shows similar roll off 240 for edge DE1 and edge DE2, but edge DE 2 differs from edge DE 1 depending on the device or part of the device formed at or near edge DE1 and DE2. You will also recognize that you can. Similarly, it is contemplated that the temperature roll up for edge DE 2 may or may not be the same as for edge DE 1 for similar reasons.
또한, 도 4는 웨이퍼 에지 지지부의 복사능과 동일한 복사능을 갖는 웨이퍼에 있어서 웨이퍼의 표면에 따른 거리에 대한 웨이퍼의 온도를 플롯팅한 그래프이다. 가령, 도 4는 웨이퍼 에지 지지부의 복사능과 일치하는 복사능을 갖는 웨이퍼 또는 이의 표면을 따르는 거리 대 웨이퍼의 온도를 도시한다. 이러한 복사능의 일치 허용 오차는 웨이퍼 및 에지 지지부의 피크 온도, 가열 레이트, 복사능 차이 및 열적 질량에 의존한다. 따라서, 도 4는 웨이퍼(110)에 대한 거리(420) 대 온도(410)의 함수로서 플롯팅된 온도 구배(430)를 도시한다. 도 4는 에지 지지부(120)의 복사능이 웨이퍼(110)의 복사능과 일치하거나, 대응하거나, 동일하거나, 거의 동일한 경우에 대한 것이다. 따라서, 도 4에서는, 가열기(130)에 의해서 웨이퍼 및 에지 지지부를 가열하는 동안 또는 후에도 웨이퍼 및 에지 지지부가 서로 동일한 또는 거의 동일한 복사능을 가지기 때문에 동일한 또는 거의 동일한 온도를 가지기 때문에 에지 지지부(120)와 웨이퍼(110) 간의 온도 이동이 전혀 발생하지 않을 것이다. 전술한 바와 같이, 도 4에 도시된 경우에는 웨이퍼(110) 상에서 또는 내에서 전자 디바이스를 프로세싱 또는 형성하는 동안에 웨이퍼(110)의 표면을 따르는 디바이스가 유사한 열적 처리를 경험하게 되어서 이러한 디바이스의 수율 및/또는 성능이 개선된다.4 is a graph plotting the temperature of the wafer with respect to the distance along the surface of the wafer in the wafer having the same radiation power as that of the wafer edge support. For example, FIG. 4 shows the temperature of the wafer versus the distance along the wafer or its surface with radiation power consistent with that of the wafer edge support. This coincidence tolerance depends on the peak temperature, the heating rate, the radiative power difference and the thermal mass of the wafer and edge support. Thus, FIG. 4 shows the
결론적으로, 본 발명의 실시예들을 따라서, 웨이퍼(110)의 프로세싱과 웨이퍼(110) 내에서 또는 상에서 디바이스를 형성하는 것과 웨이퍼(110)의 열적 처리를 제어하기 위한 방법 또는 인스트럭션(가령, 컴퓨터 프로세서에 의해서 실행됨)은 도 2에 도시된 웨이퍼 에지 온도 롤 오프를 감소시키고/감소시키거나 도 3에 도시된 웨이퍼 에지 온도 롤 업을 감소시켜서 웨이퍼 에지 온도의 온도 구배가 도 4에 도시된 바와 같은 온도 구배(430)와 유사하게 되도록 에지 지지부(120) 및/또는 웨이퍼 에지(112)를 가열 및 냉각하는 것을 포함한다. In conclusion, in accordance with embodiments of the present invention, a method or instruction (eg, a computer processor) for controlling the processing of
가령, 도 5는 복사능에 무관한 웨이퍼 온도를 제공하는 능동 온도 제어 프로세스의 플로우 차트이다. 실시예에 따라서, 도 5에 대해서 이하에서 기술될 임의의 또는 모든 블록은 (가령, 어닐링 프로세스 및/또는 스파이크 어닐링 프로세스를 포함하여) 본 명세서에서 개시된 바와 같이 웨이퍼 상에 또는 내에 디바이스 또는 디바이스의 일부를 형성하기 위한 방법 및/또는 인스트럭션(가령, 컴퓨터 프로세서에 의해서 실행됨) 내에 포함된다. 블록(510)에서, 웨이퍼는 웨이퍼 프로세싱 챔버의 에지 지지부 상에 배치된다. 가령, 웨이퍼(110)는 에지 지지부(120) 상에 배치된다.For example, FIG. 5 is a flow chart of an active temperature control process that provides a wafer temperature independent of emissivity. In accordance with an embodiment, any or all of the blocks to be described below with respect to FIG. 5 may be devices or portions of devices on or within a wafer as disclosed herein (including, for example, annealing processes and / or spike annealing processes). Included in a method and / or instruction (eg, executed by a computer processor) to form a C. At
웨이퍼(110)가 도 1에 대해서 설명된 바와 같이 부분적으로 또는 완전하게 형성된 디바이스 또는 디바이스의 일부(가령, 트랜지스터, 저항, 커패시터 등)를 포함한다. 웨이퍼(110)는 막 스택, 디바이스 층들, 도핑된 물질, 컨택트 등을 포함한다. 가령, 블록(510) 이전의 웨이퍼(110)의 프로세싱은 가령 웨이퍼(110)의 상부 측면 복사능과 같은 복사능을 변경시키는 것이다. 가령, 웨이퍼(110) 상에 디바이스를 형성하게 되면 웨이퍼(110)의 복사능이 증가하게 된다.
다음으로, 블록(530)에서, 웨이퍼 및 에지 지지부가 가열된다. 가령, 웨이퍼(110) 및 에지 지지부(120)가 블록(510)에서 설명된 바와 같이 트랜지스터, 저항, 커패시터 등과 같은 디바이스를 웨이퍼 상에 형성하는 동안 또는 후에 가열기(130)에 의해서 가열된다. 이로써, 가열기(130)는 웨이퍼(110) 및 에지 지지부(120)를 이 웨이퍼와 에지 지지부의 온도를 증가시키기에 충분한 광 에너지에 노출시키며 이로써 만일 웨이퍼의 복사능과 에지 지지부의 복사능이 서로 다르다면, 상술한 바와 같이 에지 지지부(120)와 웨이퍼(110) 간에 열 전달이 발생한다. 이로써, 가열기(130)는 위치(114) 또는 중앙(116)에서의 온도보다 큰 또는 작은 온도를 웨이퍼 에지(112)가 가지기에 충분하도록 웨이퍼(110) 및 에지 지지부(120)를 가열시킨다. 구체적으로는, 블록(530)은 웨이퍼(110) 상에 또는 내에 디바이스를 형성하거나 프로세싱하는 프로세스 플로우 동안 발생하는 어닐링 프로세스와 같은 어닐링 프로세스, 접합 어닐링 프로세스 및/또는 스파이크 어닐링 프로세스를 포함한다.Next, at
블록(530)에서, 챔버(102) 내부의 온도를 감소키거나 제어하고 시간이 경과하게 되면 웨이퍼 및 에지 지지부는 선택 사양적으로 냉각된다. 또한, 블록(530)에서, 본 명세서에서 상술한 바와 같이 에지 지지부(120)와 웨이퍼 에지(112) 간에서와 같이 에지 지지부(110)과 웨이퍼(120) 간에 열 전달이 발생한다. 이러한 열 전달은 상술한 바와 같이 웨이퍼 및 에지 지지부의 가열 동안 또는 후에 발생할 수 있다.At
판단 블록(560)에서, 웨이퍼의 온도가 에지 지지부의 온도보다 더 냉각되었는지의 여부가 판단된다. 가령, 온도 센서(170)에 의해서 위치(114)에서의 온도 TC를 측정한 측정치가 온도 센서(160)에 의해서 에지 지지부(120) 또는 웨이퍼(110) 또는 웨이퍼 에지(112) 또는 그 근방에서의 온도 TES를 측정한 측정치와 비교된다. 판단 블록(560)에서 웨이퍼가 에지 지지부보다 더 냉각되었다면, 이 프로세스는 블록(570)으로 진행하고 이 블록에서 에지 지지부 또는 웨이퍼 에지가 냉각된다. 이로써, 웨이퍼 에지(112)에서 또는 근방에서 웨이퍼의 표면 또는 에지 지지부를 냉각시킴으로써 블록(530)에서 상술한 바와 같이 웨이퍼의 가열 동안 또는 후에 에지 지지부(120) 상의 웨이퍼의 반경 방향으로 외부에 있는 에지가 냉각된다. 가령, 도 1은 열 도전 가스(152)에 의해서 에지 링(120)을 냉각시키는 냉각기(150)를 도시하고 있다. 블록(570)에서의 냉각 단계는 웨이퍼 에지(112)와 에지 지지부(120) 간의 열 에너지 전도에 의해서 웨이퍼 에지(112)의 온도가 감소되기에 충분하도록 에지 지지부(120)를 냉각시키는 단계를 포함한다. 가령, 실시예에 따라서, 웨이퍼 에지(112)의 온도가 위치(114) 또는 중앙(116)에서의 웨이퍼(110)의 온도와 2℃ 내에서, 5℃ 내에서, 10℃ 내에서, 15℃ 내에서 또는 20℃ 내에서 동일하게 되도록 에지 지지부(120) 또는 웨이퍼 에지(112)가 냉각된다. 블록(570) 이후에, 이 프로세스는 블록(530)으로 복귀한다.At
판단 블록(560)에서 웨이퍼가 에지 지지부보다 더 냉각되지 않았다면, 이 프로세스는 블록(580)으로 진행한다. 판단 블록(580)에서, 웨이퍼가 에지 지지부의 온도보다 고온인지의 여부가 판단된다. 블록(580)에서의 온도 판단 프로세스는 블록(560)에 대해서 설명된 온도 판단 프로세스와 유사하다. 블록(580)에서 웨이퍼가 에지 지지부보다 고온이다고 판단되면, 이 프로세스는 블록(590)으로 진행하여 이 블록에서 에지 지지부 및/또는 웨이퍼 에지(112)가 가열된다. 가령, 가열기(190)가 도 1에 있어서 상술한 바와 같이 에지 지지부(120) 및/또는 웨이퍼 에지(112)로 광 에너지(192)를 향하게 한다. 블록(590) 후에, 이 프로세스는 블록(530)으로 진행한다.If the wafer was not cooled further than the edge support at
블록(580)에서 웨이퍼가 에지 지지부보다 고온이지 않으면, 이 프로세스는 블록(530)으로 복귀한다. 이와 달리, 가령 웨이퍼(110) 내에 또는 상에 디바이스를 프로세싱 또는 형성하는 단계가 완료되면 이 프로세스는 종결된다.If the wafer is not hotter than the edge support at
블록(560,570,580,590)이 블록(530) 동안 발생하여서 웨이퍼와 에지 지지부의 가열 동안 능동 온도 제어가 제공될 수 있다. 마찬가지로, 블록(560) 내지 블록(590)은 소정의 기간에 걸쳐서 웨이퍼 및 에지 지지부를 냉각하는 동안인 블록(530) 후에 발생할 수도 있다. 또한, 실시예에 따라서, 도 5에 도시된 프로세스는 블록(580,590)을 포함하지 않고서 블록(560,570)만을 포함할 수 있거나 이와 달리 블록(580,590)만을 포함하고 블록(560,570)은 포함하지 않을 수도 있다.
도 5의 블록(530) 내지 블록 (590) 모두 또는 이들 중 임의의 블록은 시스템(100) 또는 제어기(180)에 대해서 기술된 바와 같은 방법 또는 피드백 루프 내에서 포함될 수 있다는 것을 유의하자. 또한, 블록(530) 내지 블록(590)은 제어기(180)에 의해서 시스템(100)을 제어하는 방법 또는 컴퓨터 인스트럭션으로 구성된 하나 이상의 세트에 의해서 구현될 수 있다.Note that all or any of blocks 530-590 of FIG. 5 can be included within the method or feedback loop as described for
따라서, 실시예에 따라서, 시스템(100) 또는 제어기(180)는 가열기(130,190) 및/또는 냉각기(150)를 통해서 웨이퍼의 냉각 및 가열을 제어함으로써 웨이퍼(110)의 열적 처리를 제어하는 방법 및/또는 인스트럭션을 구현하거나 포함할 수 있다. 가령, 시스템(100) 또는 제어기(180)(가령, 머신 판독가능한 인스트럭션을 구현할 수 있는 본 명세서에서 개시된 프로세서를 포함함)는 프로세서(가령, 컴퓨터 프로세서, 디지털 신호 프로세서, 컴퓨터 또는 다른 하드웨어 또는 소프트웨어 제어가능한 디바이스)에 의해서 액세스되어서 본 명세서에서 개시된 방법 또는 인스트럭션의 세트(가령, 컴퓨터 소프트웨어, 컴퓨터 인스트럭션 또는 하드웨어 회로 또는 로직을 포함함)를 구현하는 머신 판독가능한 매체를 포함하거나 구현할 수 있다. 이로써, 시스템(100) 또는 제어기(180)는 위치(114)의 온도가 소정의 기간 동안 선택된 웨이퍼 온도 변화 곡선 내에 존재하도록 웨이퍼(110)를 가열하는 가열기(130)를 제어하는 인스트럭션 또는 방법을 구현할 수 있다. 가령, 상기 방법 또는 인스트럭션은 도 5의 블록(530)에 대해서 상술된 바와 같이 웨이퍼를 가열하고/하거나 웨이퍼의 위치(114) 또는 중앙(116)이 어닐링 프로세스, 접합 어닐링 프로세스 및/또는 스파이크 어닐링 프로세스에 해당하는 소정의 기간 동안 선택된 웨이퍼 온도 변화 곡선 내에 존재하도록 웨이퍼를 가열할 수 있다. 특히, 인스트럭션 또는 방법은 웨이퍼(110) 및 에지 지지부(120)를 제어기로 하여금 스파이크 위상에 선행하는 폐쇄 루프 제어를 활성화시키도록 하는 온도 안정화를 위한 150 내지 700℃의 온도(가령, 500℃의 온도)에서 2 초 내지 10 초 동안 초당 80 내지 1000℃만큼 증가시키는(가령, 초당 200℃ 만큼 증가시키는) 온도로 가열하고(가령, 5 초 동안에는 웨이퍼 및 에지 지지부의 온도를 1000℃로 증가시킬 수 있음), 이어서 이러한 가열을 중단한다. Thus, in accordance with an embodiment, the
마찬가지로, 시스템(100) 또는 제어기(180)는 에지 지지부 또는 웨이퍼 에지의 온도가 소정의 기간 동안 선택된 웨이퍼 에지 또는 에지 지지부 온도 변화 곡선 내에서 존재하게, 에지 지지부(120) 및/또는 웨이퍼 에지(112)에서의 또는 그 근방에서의 웨이퍼(110)의 위치를 냉각하도록 냉각기(150)를 제어하는 인스트럭션 또는 방법을 구현한다. 이로써, 가열기(130)에 의한 가열에 대해서 상술된 바와 같이, 이 인스트럭션 또는 방법은 냉각기(150)로 하여금 열 전도 가스(52)를 에지 지지부(120) 및/또는 웨이퍼(110)로 향하게 하도록 하여서, 웨이퍼 에지(112)의 온도는 상술된 웨이퍼 온도 변화 곡선 동안 위치(114) 또는 중앙(116)에서의 웨이퍼(110)의 온도에 대해서 선택된 임계 온도 차이 값 내에 존재하게 된다. Similarly,
마찬가지로, 시스템(100) 또는 제어기(180)는 에지 지지부 또는 웨이퍼 에지의 온도가 소정의 기간 동안 선택된 웨이퍼 에지 또는 에지 지지부 온도 변화 곡선 내에서 존재하게, 에지 지지부(120) 및/또는 웨이퍼 에지(112)에서의 또는 그 근방에서의 웨이퍼(110)의 위치를 가열하도록 가열기(190)를 제어하는 인스트럭션 또는 방법을 구현한다. 이로써, 가열기(130)에 의한 가열에 대해서 상술된 바와 같이, 이 인스트럭션 또는 방법은 가열기(190)로 하여금 광 에너지(192)를 에지 지지부(120) 및/또는 웨이퍼(110)로 향하게 하도록 하여서, 웨이퍼 에지(112)의 온도는 상술된 웨이퍼 온도 변화 곡선 동안 위치(114) 또는 중앙(116)에서의 웨이퍼(110)의 온도에 대해서 선택된 임계 온도 차이 값 내에 존재하게 된다. Similarly,
선택된 에지 지지부, 웨이퍼 에지 또는 반경 방향에서 바깥 쪽에 존재하는 에지 온도 변화 곡선이 위치(114) 또는 중앙(116)에서의 웨이퍼(110)의 온도의 2℃, 5℃, 10℃ 15℃ 또는 20℃ 내로 에지 지지부(120) 또는 웨이퍼 에지(112)의 온도를 유지하도록 의도된 곡선이다. 이러한 정확한 온도 오차 허용치는 프로세스 요구 사항의 지배를 받는 것이 고려된다. 구체적으로, 방법 또는 인스트럭션은 (가령, 웨이퍼 에지(112) 및/또는 웨이퍼 에지 DE1 및 DE2와 같은) 웨이퍼 에지의 온도가 온도 오프(240) 또는 온도 롤 업(250)을 경험하지 않은 대신에 웨이퍼가 도 4에 대해서 도시 및 기술된 온도 구배(430)와 유사한 온도 구배를 가지도록 가열기(130,190) 및/또는 냉각기(150)를 제어한다.An edge temperature change curve that is outward in the selected edge support, wafer edge, or radial direction is 2 ° C., 5 ° C., 10 ° C. 15 ° C., or 20 ° C. of the temperature of the
가령, 본 명세서에서 기술된 시스템(100), 제어기(180), 인스트럭션 또는 방법은 가령 가열기(130,190) 및/또는 냉각기(150)를 제어함으로써 웨이퍼(110) 및/또는 에지 지지부(120)의 가열 및 냉각을 제어하기 위해서 온도 센서(160 및/또는 170)로부터의 측정치를 고려한다. 가령, 이러한 제어 단계는 가열기(190) 및 냉각기(150)를 통해서 웨이퍼 에지(112)의 냉각 및 가열을 제어하도록 온도 센서(160,170)로부터의 측정치를 포함하는 피드백 루프를 구현할 수 있다. 이와 달리, 이러한 제어 단계는 가열기(130,190) 및 냉각기(150)에 의한 가열 및 냉각의 강도 및 기간을 제어하며 하나 이상의 에지 지지부 상에 배치되며(가령, 에지 지지부(120)와 유사하면서도 다수의 복사능을 갖는 다수의 에지 지지부 상에 배치되며) 챔버(102) 내부에서 테스트되는 하나 이상의 웨이퍼(가령, 다양한 상부 측 복사능을 갖는 다수의 웨이퍼)를 사용하여 시행 착오 테스트로부터 유도된 인스트럭션 또는 방법을 구현한다. For example, the
또한, 실시예에 따라서, 상기 피드백 루프 또는 상기 시행 착오 테스트로부터 유도된 인스트럭션을 구현하는 이러한 제어 단계는 상기 웨이퍼의 반경 방향에서 바깥에 존재하는 에지의 복사능과, 상기 웨이퍼의 반경 방향에서 바깥에 존재하는 에지의 열적 밀도와, 상기 에지 지지부의 복사능과, 상기 에지 지지부의 열적 밀도와, 상기 제 1 가열기(130)의 가열 용량과, 상기 냉각기(150)의 냉각 용량과, 상기 제 2 가열기(190)의 가열 용량과, 상기 제 1 가열기(130)의 가열 구역과, 상기 냉각기(150)의 냉각 구역과, 상기 제 2 가열기(190)의 가열 구역 중 적어도 하나를 고려한다(가령, 상기 가열 구역에서는 웨이퍼(110) 및/또는 에지 지지부(120)의 일부가 가열 및/또는 냉각됨).Further, according to an embodiment, this control step of implementing the instructions derived from the feedback loop or the trial and error test may be based on the emissivity of edges that are outward in the radial direction of the wafer and outward in the radial direction of the wafer. The thermal density of the edge present, the radiation capacity of the edge support, the thermal density of the edge support, the heating capacity of the
다음으로, 본 발명의 실시예에 따라서, 원하는 실제 또는 예측된 복사능을 갖는 에지 지지부(120)를 선택함으로써 에지 지지부(120)에 대한 웨이퍼(110)의 온도를 제어할 수 있다. 상술한 바와 같이 에지 지지부(120)의 복사능은 웨이퍼 에지(112)의 온도가 웨이퍼(110) 및 에지 지지부(120)의 가열 동안 또는 후에 위치(114) 또는 중앙(116)의 온도에 얼마나 근사하는지에 영향을 주기 때문에, (가령, 웨이퍼(110)의 예측된 상부 측 복사능과 같은) 웨이퍼(110)의 알려진 복사능(가령, 웨이퍼 에지 온도 롤 오프를 기반으로 한 실험을 통해서 알려진 복사능)을 기반으로 하여서 에지 지지부의 복사능을 선택할 수 있다. 특정 파장 900 nm의 경우에, 순수한 실리콘 웨이퍼는 0.6의 상부측 복사능을 가지며, 질화물로 코팅된 실리콘 웨이퍼는 0.9의 복사능을 갖는다. 또한, 상술한 바와 같이, 웨이퍼의 복사능은 이 웨이퍼 상에 또는 내에 디바이스를 형성 또는 부분적으로 형성하는 동안에 감소/증가한다. 또한, 에지 지지부(120)는 웨이퍼 상에 디바이스를 형성하거나 프로세싱한 후에 웨이퍼의 복사능과 원하는 관계를 갖는 실제 또는 예측된 복사능을 갖도록 선택될 수 있다.Next, according to an embodiment of the present invention, the temperature of the
소정의 프로세스 플로우의 경우에, 그 상에 또는 그 내에 형성된 디바이스를 갖는 실리콘 웨이퍼의 복사능은 순수한 실리콘 웨이퍼의 복사능과 크게 상이할 수 있다. 그러므로, 상술한 바와 같이 웨이퍼 및 에지 지지부의 냉각 및 가열을 제어하는 것 이외에도, 에지 지지부 상에서 프로세싱될 웨이퍼의 복사능 또는 예측된 복사능과 일치하는 또는 균일한 복사능을 갖는 에지 지지부를 (가령, 시스템(100)에 이러한 에지 지지부를 포함시킴으로써) 선택 및 사용할 수 있다. 가령, 에지 지지부(120)는 웨이퍼(110) 상 또는 내에 디바이스를 형성하기 위해서 필요한 모든 프로세싱 또는 일부의 프로세싱 후에 웨이퍼(110)의 가열 레이트와 일치하는 가열 레이트를 제공하는 복사능 또는 상기 웨이퍼의 복사능과 동일한 복사능을 가질 수 있다. 따라서, 에지 지지부(120)는 웨이퍼(110) 상 또는 내에 원하는 디바이스를 형성한 후에 웨이퍼(110)의 복사능과 일치하게 조절된 또는 균일하게 된 복사능을 갖게 된다. 중요하게는, 에지 지지부(120)는 웨이퍼(110) 상 또는 내에 원하는 디바이스를 형성하는 동안 또는 후에 웨이퍼(110)를 따르는 온도 구배가 도 4에 도시 및 기술된 온도 구배(430)와 일치하도록 웨이퍼의 복사능과 관계를 갖게 선택된 복사능을 가질 수 있다.In the case of certain process flows, the radiative capacity of a silicon wafer having a device formed thereon or in it may differ significantly from that of a pure silicon wafer. Therefore, in addition to controlling the cooling and heating of the wafer and the edge support as described above, the edge support (e.g., By including such edge supports in the system 100). For example, the
또한, 에지 지지부(120)의 선택 단계 또는 에지 지지부(120)의 복사능이 웨이퍼(110)의 복사능과 일치하는지의 여부를 판단하는 단계는 상기 에지 지지부와 상기 웨이퍼의 복사능, 열적 질량, 열 전도도, 가열 레이트, 광 에너지 흡수 레이트, 열적 반응도, 열 저항도, 비열(specific heat), 온도 롤 오프 정도, 온도 롤 업 정도 및 에지 효과 중 적어도 하나를 고려하는 단계를 포함한다. 또한, 상술한 선택 단계 또는 일치 여부 판단 단계는 웨이퍼(110)가 챔버(102) 내에서 프로세싱될 기간 동안 웨이퍼(110) 상에 형성될 디바이스 또는 디바이스 부분, 프로세싱, 열 처리, 방법, 인스트럭션, 복사능, 디바이스 밀도 및 디바이스 타입을 고려하여 원하는 에지 지지부의 복사능을 발견하기 위한 시행 착오 테스트를 포함한다. 이로써, 에지 지지부(120)는 웨이퍼(110)의 프로세싱 동안 또는 웨이퍼(110) 상에 또는 내에 디바이스를 완성한 후에 웨이퍼(110)의 복사능과 초기에 일치하는 복사능을 갖도록 선택될 수 있다.In addition, the step of selecting the
특히, 실시예에 따라서, 에지 지지부(120)는 이 에지 지지부(120) 상에서 웨이퍼를 프로세싱하는 동안 또는 후에 웨이퍼(110)의 예측된 복사능보다 크거나 같거나 작은 복사능을 가질 수 있다. 또한, 에지 지지부(120)는 웨이퍼(110) 내에 또는 상에 디바이스를 형성하는 동안 또는 형성한 후에 웨이퍼(110)의 상부 표면의 예측된 복사능보다 최소 2 퍼센트, 5 퍼센트, 10 퍼센트, 15 퍼센트, 20 퍼센트 또는 25 퍼센트만큼 크거나 작은 복사능을 가질 수 있다. 또한, 에지 지지부(120)는 0.7, 0.75, 0.775, 0.8, 0.825, 0.85, 0.875, 0.9, 0.925 또는 0.95보다 작거나 동일하거나 큰 복사능을 가질 수 있다. 또한, 에지 지지부(120)는 웨이퍼(110) 상에 또는 내에 전자 디바이스를 형성하는 동안 또는 후에 웨이퍼(110)의 상부 표면 복사능의 10 퍼센트 내에서 존재하는 상부 표면 복사능을 가질 수 있다. 이러한 허용 오차(오프셋)의 크기는 에지 링 냉각기 및 가열기에 의해서 결정될 것이다.In particular, according to an embodiment, the
프로세스 플로우에서 어닐링 단계의 위치 또는 연속하는 프로세스 기술에서의 막 스택의 변화로 인해서 제품 웨이퍼의 복사능이 변할 수 있기 때문에 웨이퍼 복사능을 일치시키는 것이 복잡해진다. 특정 프로세스 플로우 및 단계 위치에 있어서, 에지 지지부는 웨이퍼 상에 디바이스 또는 디바이스의 일부를 형성 또는 프로세싱하는 동안 소정의 시점에 웨이퍼의 실제 또는 예측된 복사능과 소정을 관계를 갖거나 일치하는 실제 또는 예측된 복사능을 갖도록 선택될 수 있다. 하나 이상의 어닐링 단계가 존재하면, 웨이퍼 복사능이 두 단계에서 서로 다르게 되는 경우에는 2 개의 다른 어닐링 단계를 위해서 하나의 장비를 사용하는 것이 어려워진다. 이러한 애플리케이션에 대한 중요한 기술적 사상 중 하나는 하나의 장비 및 에지 링으로 하여금 하나 이상의 웨이퍼 복사능에 대해서 적응될 수 있도록 하는 가열기/냉각기의 피드백 루프이다. Matching wafer emissivity is complicated because the emissivity of the product wafer can vary due to the location of the annealing step in the process flow or the change of the film stack in subsequent process techniques. For a particular process flow and step location, the edge support is a real or predicted relationship that matches or matches a given or actual radiated power of the wafer at a given point in time during the formation or processing of the device or part of the device on the wafer. It can be selected to have a radiated capacity. If more than one annealing step is present, it becomes difficult to use one piece of equipment for two different annealing steps if the wafer emissivity is different in two steps. One important technical idea for this application is the feedback loop of the heater / cooler, which allows one device and edge ring to be adapted for one or more wafer emissivity.
또한, 실시예에 따라서, 에지 지지부(120)의 선택 단계 또는 에지 지지부(120)와 웨이퍼(110) 간의 복사능의 일치 여부 판단 단계는 제어, 인스트럭션, 방법, 피드백 루프 및 시행 착오 테스트를 고려하는 단계를 포함하고 시스템(100) 또는 제어기(180)를 위한 인스트럭션 또는 방법에 대해서 설명된 바와 같은 요인들을 동일하게 고려하는 단계를 포함할 수 있다.In addition, according to an embodiment, the selecting step of the
가령, 에지 지지부(120)의 선택 단계 또는 에지 지지부(120)와 웨이퍼(110) 간의 복사능의 일치 여부 판단 단계는 챔버(102) 내에 에지 지지부(120)를 포함시키기 이전에 수행될 수 있으며 본 명세서에서 개시된 시스템(100) 또는 제어기(180)에 의한 웨이퍼(110)의 가열 및 냉각을 제어하는 동안 고려되는 요인이 될 수 있다. 마찬가지로, 에지 지지부(120)의 선택 단계 또는 에지 지지부(120)와 웨이퍼(110) 간의 복사능의 일치 여부 판단 단계는 도 5의 블록(510) 이전에 수행될 수 있다.For example, the step of selecting the
전술한 발명의 상세한 설명 부분에서, 특정 실시예들이 기술되었다. 그러나, 이러한 실시예들에 대한 다양한 수정 및 변경 사항들이 특허청구범위에서 규정된 실시예의 보다 광범위한 범위 및 사상을 일탈하지 않고서 이루어질 수 있다. 따라서, 상기 상세한 설명 부분 및 도면은 본 발명을 한정하기보다는 예시적으로 설명하는 차원으로 해석되어야 한다.In the foregoing detailed description, certain embodiments have been described. However, various modifications and changes to these embodiments can be made without departing from the broader scope and spirit of the embodiments defined in the claims. Therefore, the detailed description and drawings should be construed as illustrative dimensions rather than limiting the present invention.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020067027727A KR100856432B1 (en) | 2004-06-30 | 2005-06-27 | Use of an active wafer temperature control independent from wafer emissivity |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/882,894 | 2004-06-30 | ||
US11/156,381 | 2005-06-16 | ||
KR1020067027727A KR100856432B1 (en) | 2004-06-30 | 2005-06-27 | Use of an active wafer temperature control independent from wafer emissivity |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070022820A true KR20070022820A (en) | 2007-02-27 |
KR100856432B1 KR100856432B1 (en) | 2008-09-04 |
Family
ID=41646130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067027727A KR100856432B1 (en) | 2004-06-30 | 2005-06-27 | Use of an active wafer temperature control independent from wafer emissivity |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100856432B1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101359548B1 (en) * | 2011-06-30 | 2014-02-11 | 가부시키가이샤 뉴플레어 테크놀로지 | Vapor phase growing method and vapor phase growing apparatus |
KR101374965B1 (en) * | 2007-09-27 | 2014-03-14 | 폼팩터, 인크. | Method and apparatus for testing devices using serially controlled intelligent switches |
KR20170072361A (en) * | 2008-05-02 | 2017-06-26 | 어플라이드 머티어리얼스, 인코포레이티드 | System for non radial temperature control for rotating substrates |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7041594B2 (en) | 2018-06-20 | 2022-03-24 | 株式会社Screenホールディングス | Heat treatment equipment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG70035A1 (en) * | 1996-11-13 | 2000-01-25 | Applied Materials Inc | Systems and methods for high temperature processing of semiconductor wafers |
KR20050084200A (en) * | 2002-12-09 | 2005-08-26 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | System and method for suppression of wafer temperature drift in cold-well cvd system |
-
2005
- 2005-06-27 KR KR1020067027727A patent/KR100856432B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101374965B1 (en) * | 2007-09-27 | 2014-03-14 | 폼팩터, 인크. | Method and apparatus for testing devices using serially controlled intelligent switches |
KR20170072361A (en) * | 2008-05-02 | 2017-06-26 | 어플라이드 머티어리얼스, 인코포레이티드 | System for non radial temperature control for rotating substrates |
KR101359548B1 (en) * | 2011-06-30 | 2014-02-11 | 가부시키가이샤 뉴플레어 테크놀로지 | Vapor phase growing method and vapor phase growing apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR100856432B1 (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11942381B2 (en) | System for non radial temperature control for rotating substrates | |
US20060286807A1 (en) | Use of active temperature control to provide emmisivity independent wafer temperature | |
US8222574B2 (en) | Temperature measurement and control of wafer support in thermal processing chamber | |
EP2279519B1 (en) | Apparatus and method including heating source reflective filter for pyrometry | |
US7977258B2 (en) | Method and system for thermally processing a plurality of wafer-shaped objects | |
JP5615276B2 (en) | Rapid thermal processing chamber with showerhead | |
US7608802B2 (en) | Heating device for heating semiconductor wafers in thermal processing chambers | |
US7860379B2 (en) | Temperature measurement and control of wafer support in thermal processing chamber | |
JP6239559B2 (en) | Apparatus and method for improving cool down of a radiantly heated substrate | |
CN1973356A (en) | Use of an active wafer temperature control independent from wafer emissivity | |
US10147623B2 (en) | Pyrometry filter for thermal process chamber | |
KR100856432B1 (en) | Use of an active wafer temperature control independent from wafer emissivity | |
JP3795788B2 (en) | Substrate heat treatment method | |
WO2006004783A1 (en) | Use of an active wafer temperature control independent from wafer emissivity |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110830 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20121102 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |