KR20070022596A - Method and device for processing video data to be displayed on a display device - Google Patents
Method and device for processing video data to be displayed on a display device Download PDFInfo
- Publication number
- KR20070022596A KR20070022596A KR1020060078139A KR20060078139A KR20070022596A KR 20070022596 A KR20070022596 A KR 20070022596A KR 1020060078139 A KR1020060078139 A KR 1020060078139A KR 20060078139 A KR20060078139 A KR 20060078139A KR 20070022596 A KR20070022596 A KR 20070022596A
- Authority
- KR
- South Korea
- Prior art keywords
- noise
- circuit
- error
- truncation error
- truncation
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2044—Display of intermediate tones using dithering
- G09G3/2048—Display of intermediate tones using dithering with addition of random noise to an image signal or to a gradation threshold
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2059—Display of intermediate tones using error diffusion
- G09G3/2062—Display of intermediate tones using error diffusion using error diffusion in time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/405—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels
- H04N1/4051—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size
- H04N1/4052—Halftoning, i.e. converting the picture signal of a continuous-tone original into a corresponding signal showing only two levels producing a dispersed dots halftone pattern, the dots having substantially the same size by error diffusion, i.e. transferring the binarising error to neighbouring dot decisions
Abstract
본 발명은 비디오 화상의 픽셀에 대응하는 복수의 발광 요소를 구비하는 디스플레이 디바이스상에 디스플레이될 비디오 데이터를 처리하기 위한 방법과 관련이 있으며, 여기서 에러 확산 단계는 상기 비디오 화상의 상기 그레이 스케일 묘사를 세밀화하기 위해 상기 비디오 데이터의 적어도 일부분에 적용되고, 상기 에러 확산 단계는 비디오 화상의 상기 부분의 각각의 현재 픽셀에 대해, 상기 대응하는 비디오 데이터의 값을 절단(truncating)하는 단계와 절단 에러를 최소 하나의 인접 픽셀에 확산하는 단계를 포함한다. 본 발명에 따라, 잡음이 상기 인접 셀에 확산되기 이전 및/또는 이후에 에러에 삽입된다. 이 원리 때문에, 전체적 화상 품질을 향상시키면서, 아무런 정적 패턴도 보이지 말아야 한다.The present invention relates to a method for processing video data to be displayed on a display device having a plurality of light emitting elements corresponding to pixels of a video picture, wherein the error diffusion step refines the gray scale description of the video picture. Applied to at least a portion of the video data, wherein the error spreading step comprises truncating a value of the corresponding video data and truncating error for each current pixel of the portion of the video picture. Diffusing to adjacent pixels of. According to the present invention, noise is inserted into the error before and / or after spreading to the adjacent cell. Because of this principle, no static pattern should be seen while improving the overall image quality.
Description
도 1은 종래 기술의 에러 확산 과정의 기초적인 단계를 도시한 도면.1 illustrates the basic steps of a prior art error diffusion process.
도 2는 종래 기술의 에러 확산 회로의 블록도.2 is a block diagram of an error diffusion circuit of the prior art;
도 3은 본 발명에 따른 에러 확산 회로의 제1 실시예의 블록도.3 is a block diagram of a first embodiment of an error diffusion circuit according to the present invention;
도 4는 본 발명에 따른 에러 확산 회로의 제2 실시예의 블록도.4 is a block diagram of a second embodiment of an error diffusion circuit according to the present invention;
도 5는 도 3 또는 도 4의 에러 확산 회로의 연쇄 무작위 잡음 삽입 회로의 블록도.5 is a block diagram of a chain random noise insertion circuit of the error spreading circuit of FIG. 3 or FIG.
도 6은 도 5의 연쇄 무작위 삽입 회로(chain random noise insertion circuit)의 비트 잡음 가산기의 블록도.6 is a block diagram of a bit noise adder of the chain random noise insertion circuit of FIG.
도 7은 도 6의 비트 잡음 가산기의 작동을 설명하는 흐름도.7 is a flow chart describing the operation of the bit noise adder of FIG.
도 8은 도 5의 연쇄 무작위 잡음 삽입 회로 대신에 도 3 또는 도 4의 에러 확산 회로에서 사용될 수 있는 잡음 삽입 회로의 블록도.8 is a block diagram of a noise insertion circuit that may be used in the error spreading circuit of FIG. 3 or 4 instead of the chain random noise insertion circuit of FIG.
<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
10: 합산 회로 20: 절단 회로 10: summing circuit 20: cutting circuit
30: 확산 계산 회로 40: 연쇄 무작위 잡음 삽입 회로 30: diffusion calculation circuit 40: chain random noise insertion circuit
40': 잡음 삽입 회로 41: 무작위 발생기 40 ': noise insertion circuit 41: random generator
42: 차감 회로 43: 최소값 전달 회로42: subtraction circuit 43: minimum value transfer circuit
44: 승산 회로 45: 승산 회로 44: multiplication circuit 45: multiplication circuit
46: 가산 회로 60: 제1 AND 게이트46: addition circuit 60: first AND gate
61: 제2 AND 게이트 62: NOT 게이트 61: second AND gate 62: NOT gate
63: 제1 OR 게이트 64: 제2 OR 게이트 63: first OR gate 64: second OR gate
65: 제3 AND 게이트 BNA[i]: 잡음 가산기65: third AND gate BNA [i]: noise adder
본 발명은 비디오 화상의 픽셀에 대응하는 복수의 발광 요소를 구비하는 디스플레이 디바이스상에 디스플레이될 비디오 데이터를 처리하기 위한 방법과 관련이 있으며, 여기서 에러 확산 단계는 상기 비디오 화상의 그레이 스케일 묘사를 세밀화(refine)하기 위해 상기 비디오 데이터의 적어도 일부분에 적용되고, 상기 에러 확산 단계는 비디오 화상의 상기 부분의 각각의 현재 픽셀에 대해, 상기 대응하는 비디오 데이터의 값을 절단(truncating)하는 단계와 절단 에러를 최소 하나의 인접 픽셀에 확산하는 단계를 포함한다. 본 발명은 또한 상기 방법을 구현하는 디바이스와 관련이 있다.The present invention relates to a method for processing video data to be displayed on a display device having a plurality of light emitting elements corresponding to pixels of a video picture, wherein the error diffusion step refines the gray scale depiction of the video picture. applied to at least a portion of the video data for refinement, the error spreading step truncating the truncation error and truncating the value of the corresponding video data for each current pixel of the portion of the video picture. Diffusing to at least one adjacent pixel. The invention also relates to a device implementing the method.
PDP라고 부르는 플라즈마 디스플레이 패널은 방전 셀의 매트릭스 어레이를 활용하는데, 이 방전 셀은 "온" 또는 "오프"의 단지 두 개의 상태만을 가질 수 있다. 또한 그레이 레벨이 발광(light emission)의 아날로그 제어에 의해 표현되는 CRT 또는 LCT 스크린과 달리, PDP는 프레임 당 광 펄스(유지 펄스)의 수를 변조함으로써 그레이 레벨을 제어한다. 이 시간적 변조는 눈 시간 반응에 대응하는 기간에서 눈에 의해 통합될 것이다. 비디오 진폭이 주어진 주파수에서 발생하는 광 펄스의 수에 의해 묘사되므로, 주어진 주파수에서 발생하면서, 보다 높은 진폭은 보다 많은 광 펄스를 의미하며, 따라서 셀이 "온"일 때 보다 긴 시간을 의미한다. 이런 이유 때문에, 이런 종류의 변조는 펄스폭 변조(Pulse Width Modulation : PWM)로서 또한 알려진다.Plasma display panels, called PDPs, utilize a matrix array of discharge cells, which can have only two states of "on" or "off". Also unlike CRT or LCT screens where the gray level is represented by analog control of light emission, the PDP controls the gray level by modulating the number of light pulses (hold pulses) per frame. This temporal modulation will be integrated by the eye in a period corresponding to the eye time response. Since the video amplitude is depicted by the number of light pulses occurring at a given frequency, while at a given frequency, a higher amplitude means more light pulses, and therefore longer time when the cell is "on". For this reason, this kind of modulation is also known as Pulse Width Modulation (PWM).
이 PWM은 PDP 이미지 품질 문제들 중의 하나, 즉, 특히 화상의 어두운 영역에서 불량한 그레이 스케일 묘사 품질에 책임이 있다. 이것은 디스플레이되는 발광은 펄스의 수에 선형이지만, 눈의 반응과 잡음에 대한 민감성은 선형적이지 않다는 사실에 기인한다. 보다 어두운 영역에서, 눈은 보다 밝은 영역에서 보다 민감하다. 이것은 비록 현대의 PDP가 255개의 이산적인 비디오 레벨을 디스플레이할 수 있지만, 양자화 에러는 화상의 어두운 영역에서 아주 두드러진다는 것을 의미한다. This PWM is responsible for one of the PDP image quality issues, i.e. poor gray scale portrayal quality, especially in dark areas of the image. This is due to the fact that the displayed luminescence is linear with the number of pulses, but the eye's response and sensitivity to noise are not linear. In darker areas, the eye is more sensitive in brighter areas. This means that although modern PDPs can display 255 discrete video levels, quantization errors are very noticeable in the dark areas of the picture.
보다 양호한 그레이 스케일 묘사를 달성하기 위해, 디더링 신호는 최종 비디오 그레이 스케일 진폭 해상도로 절단되기 이전에 통상적으로 비디오 신호에 추가된다. 디더링은 디스플레이된 해상도 비트의 감소된 수에 기인하는 양자화 잡음의 영향을 감소시키기 위해 사용되는 잘 알려진 기술이다. 디더링은 인공적인 레벨을 그 사이에 추가함으로써 그레이 스케일 묘사를 향상시키나, 가까운 뷰잉(viewing) 거리에서 인간 관찰자가 인지할 수 있는 고주파수 저진폭 디더링 잡음을 또한 추가한다. To achieve a better gray scale depiction, the dither signal is typically added to the video signal before truncation to the final video gray scale amplitude resolution. Dithering is a well known technique used to reduce the effects of quantization noise due to the reduced number of displayed resolution bits. Dithering improves gray scale depiction by adding artificial levels in between, but also adds high frequency low amplitude dithering noise that can be perceived by human observers at close viewing distances.
현재, PDP를 위해 사용되는 주로 두 가지 종류의 디더링이 존재한다: Currently, there are mainly two types of dithering used for PDPs:
- 유럽 특허 출원 EP 1 269 457에서 개시된 셀-기반의 디더링: 이것은 그레이 스케일 묘사를 향상시키지만 이전에 언급된 것처럼, 고주파수 저진폭 디더링 잡음을 추가한다. 아무런 움직임도 디스플레이하지 않을 때, 디더링은 눈에 의해 완벽하게 통합되고, 디더링 패턴은 현저하지 않다; 이 경우에, 디더링 패턴은 공간적 및 시간적 눈 통합에 의해 숨겨진다; 하지만, 화상에서 움직임을 디스플레이하는 동안, 디더링 패턴은 보다 현저하게 될 수 있다.Cell-based dithering disclosed in European
- 에러-확산: 이것은 주어진 셀의 그레이 레벨의 단편의 인접 셀로의 배분에 기반을 두고 있고, 그레이 스케일 묘사를 향상시키며, 아무런 디더링 패턴도 생성하지 않는다. 이것은 어두운 영역에서 주로 잡음을 추가하나 이 잡음은 셀-기반의 디더링의 패턴보다 자연스럽게 보인다. 하지만, 시간적(temporal) 잡음이 없는 정적 화상에 대해, 이것은 아주 가시적인 정적인 패턴을 생성한다.Error-diffusion: This is based on the distribution of the gray level fragment of a given cell to adjacent cells, improves gray scale depiction, and produces no dithering pattern. This mainly adds noise in the dark areas, but this noise looks more natural than the pattern of cell-based dithering. However, for a static picture without temporal noise, this creates a very visible static pattern.
에러 확산의 정적 패턴을 제거하는 방법과 장치를 개시하는 것이 본 발명의 목적이다. 이것은 인접 셀에 확산될 절단 에러에 대한 잡음을 삽입하는 것에 의해 달성되며, 상기 잡음의 진폭은 절단 에러의 값에 의존한다. 이 원리 때문에, 전체적인 화상 품질을 향상시키면서, 아무런 정적 패턴도 가시적이지 말아야 한다.It is an object of the present invention to disclose a method and apparatus for removing the static pattern of error diffusion. This is accomplished by inserting noise for truncation errors to be spread in adjacent cells, the amplitude of which depends on the value of the truncation error. Because of this principle, no static pattern should be visible while improving the overall picture quality.
본 발명에 따라, 이 목적은 비디오 화상의 픽셀에 대응하는 복수의 발광 요 소를 구비하는 디스플레이 디바이스상에 디스플레이될 비디오 데이터를 처리하기 위한 방법에 의한 해결되는데, 에러 확산 단계는 비디오 화상의 상기 부분의 그레이 스케일 묘사를 세밀화하기 위해 상기 비디오 데이터의 적어도 일부분에 적용된다. 상기 에러 확산 단계는 비디오 화상의 상기 부분의 각각의 현재 픽셀에 대해, 대응하는 비디오 데이터의 값을 절단(truncating)하는 단계와 상기 절단 에러를 최소 하나의 인접 픽셀에 확산하는 단계를 포함한다. 본 발명에 따라, 이 방법은 잡음을 절단 에러에 삽입하는 단계를 포함하며, 삽입되는 잡음의 진폭은 확산될 절단 에러의 값에 달려 있다. 삽입된 잡음이 그 출력의 평균값을 바꾸지 말아야 하므로, 잡음은 0의 평균 값을 갖는다. 그래서, 만약 잡음의 진폭이 A라면, 잡음은 -A와 A 사이에서 무작위로 선택되는 값이다. 삽입된 잡음은 예를 들면, 백색 잡음이다.According to the invention, this object is solved by a method for processing video data to be displayed on a display device having a plurality of light emitting elements corresponding to pixels of a video picture, wherein the error diffusion step is said part of the video picture. Is applied to at least a portion of the video data to refine the gray scale depiction of the. The error spreading step includes truncating a value of corresponding video data for each current pixel of the portion of the video picture and spreading the truncation error to at least one adjacent pixel. According to the invention, the method comprises inserting noise into the truncation error, the amplitude of the noise being inserted depends on the value of the truncation error to be spread. Since the inserted noise should not change the average value of its output, the noise has an average value of zero. So if the amplitude of the noise is A, then the noise is a randomly chosen value between -A and A. The inserted noise is, for example, white noise.
만약 절단 에러가 복수의 인접 픽셀에 확산되면, 상기 절단 에러를 확산하는 단계는 예를 들면 상기 인접 픽셀의 각각에 대해 상기 절단 에러로부터 확산값을 계신하는 단계를 포함하고, 상기 인접 픽셀의 확산값의 합계는 상기 절단 에러와 근사적으로 동일한다. 제1 실시예에서, 잡음이 계산 단계 이전에 절단 에러에 추가된다. 제2 실시예에서, 잡음의 절단 에러로의 삽입은 계산 단계 이후에 수행되고, 잡음을 각 확산 값으로 삽입하는 것이다. If a truncation error is spread over a plurality of adjacent pixels, spreading the truncation error includes, for example, extending a spread value from the truncation error for each of the adjacent pixels, The sum of is approximately equal to the truncation error. In the first embodiment, noise is added to the truncation error before the calculating step. In the second embodiment, the insertion of noise into truncation error is performed after the calculating step and inserts noise into each spreading value.
본 발명은 또한 비디오 화상의 픽셀에 대응하는 복수의 발광 요소를 구비하는 디스플레이 디바이스상에 디스플레이될 비디오 데이터를 처리하기 위한 디바이스와 관련이 있으며, 이 디바이스는 비디오 화상의 이 부분의 그레이 스케일 묘사를 세밀화하기 위해 에러 확산을 상기 비디오 데이터의 적어도 일부분에 적용하기 위한 에러 확산 회로를 포함한다. 에러 확산 회로는 비디오 화상의 상기 부분의 각 현재 픽셀에 대해, 상기 대응하는 비디오 데이터의 값을 절단하기 위한 절단 회로와, 상기 인접 픽셀의 각각에 대해, 상기 절단 에러로부터 확산값을 계산하기 위한 확산 계산 회로로서, 상기 인접 픽셀에 대한 확산값의 합계는 상기 절단 에러와 근사적으로 동일한, 확산 계산 회로와, 각 인접 픽셀에 상기 대응하는 확산값을 가산하기 위한 합산 회로를 포함한다. 본 발명에 따라, 이 디바이스는 이 에러가 인접 픽셀에 확산되기 이전 및/또는 이후에 백색 잡음을 절단 에러에 삽입하기 위한 잡음 삽입 회로를 더 포함한다.The invention also relates to a device for processing video data to be displayed on a display device having a plurality of light emitting elements corresponding to pixels of a video picture, which device refines the gray scale depiction of this portion of the video picture. Error spreading circuitry for applying error spreading to at least a portion of the video data. An error diffusion circuit includes a truncation circuit for truncating the value of the corresponding video data for each current pixel of the portion of the video picture, and for each of the adjacent pixels, a diffusion for calculating a spread value from the truncation error. As a calculation circuit, a sum of diffusion values for the adjacent pixels includes a diffusion calculation circuit, which is approximately equal to the truncation error, and a summation circuit for adding the corresponding diffusion values to each adjacent pixel. According to the invention, the device further comprises a noise insertion circuit for inserting white noise into the truncation error before and / or after this error is spread to adjacent pixels.
제1 실시예에서, 잡음 삽입 회로는 절단 회로와 확산 계산 회로 사이에 위치된다. 제2 실시예에서, 잡음 삽입 회로는 잡음을 확산 값에 삽입시키기 위해 확산 계산 회로와 합산 회로 사이에 위치된다.In the first embodiment, the noise insertion circuit is located between the cutting circuit and the diffusion calculating circuit. In the second embodiment, the noise insertion circuit is located between the spreading calculation circuit and the summation circuit to insert noise into the spread value.
예시로서, 잡음 삽입 회로는 무작위 데이터를 생성하기 위한 무작위 발생기(random generator)와 상기 절단 에러에 잡음을 삽입하기 위한 복수의 직렬-연결된 비트 잡음 가산기를 포함하며, 각 비트 잡음 가산기는 상기 무작위 데이터와 상기 절단 에러로부터 상기 잡음 절단 에러의 최소 하나의 비트를 생성하기 위해 사용된다. 바람직하게, 바이패스(bypass) 신호는 상기 잡음 레벨을 적응시키도록 상기 비트 잡음 가산기를 바이패스 하기 위해 각 비트 잡음 가산기에 독립적으로 제공된다.By way of example, the noise insertion circuit includes a random generator for generating random data and a plurality of series-connected bit noise adders for inserting noise into the truncation error, each bit noise adder being associated with the random data. Used to generate at least one bit of the noise truncation error from the truncation error. Preferably, a bypass signal is provided independently for each bit noise adder to bypass the bit noise adder to adapt the noise level.
다른 하나의 예시에서, 잡음 삽입 회로는 -1과 +1사이의 난수를 생성하기 위한 무작위 발생기와, 상수 난수를 상기 절단 에러의 함수와 승산하고, 이 승산된 값을 이 절단 에러에 추가하기 위한 회로를 포함한다.In another example, the noise insertion circuitry comprises a random generator for generating random numbers between -1 and +1, multiplying a constant random number by a function of the truncation error, and adding this multiplied value to the truncation error. It includes a circuit.
본 발명의 예시적인 실시예는 도면에 예시되어 있고 다음 설명 부분에서 좀 더 상세히 설명된다.Exemplary embodiments of the invention are illustrated in the drawings and described in more detail in the following description.
이전에 언급된 것처럼, PDP는 다른 세이드(shade)의 그레이를 생성하기 위한 펄스폭 변조(pulse width modulation: PWM)를 활용한다. 발광이 인가된 캐소드 전압에 근사적으로 2차 방정식(quadratic)인 CRT 스크린과는 반대로, 발광은 방전 펄스의 수에 선형적이다. 그러므로, 근사적으로 디지털 2차 디감마(degamma) 함수가 펄스폭 변조 이전에 비디오 신호에 인가되어야 한다. As mentioned previously, the PDP utilizes pulse width modulation (PWM) to generate grays of different shades. In contrast to CRT screens, which are quadratic approximations to the cathode voltage to which luminescence is applied, luminescence is linear with the number of discharge pulses. Therefore, approximately a digital second order degamma function should be applied to the video signal prior to pulse width modulation.
이러한 디감마 함수 때문에, 보다 작은 비디오 레벨에 대해, 많은 입력 레벨이 동일한 출력 레벨에 매핑된다. 다른 말로 하면, 보다 어두운 영역에서, 양자화 비트의 출력 수는 입력 수, 특히 (입력 비디오 신호와 그레이 레벨에 대해 8 비트워드를 가지고 작동할 때) 모두 0으로 매핑되는 16보다 작은 값에 대해, 작다. 이것은 비디오 애플리케이션들에 대해 실제적으로 허용할 수 없는 4 비트 해상도의 손실에 대응한다.Because of this degamma function, for smaller video levels, many input levels are mapped to the same output level. In other words, in the darker regions, the output number of quantization bits is smaller for input numbers, especially for values less than 16 that all map to 0 (when operating with 8 bitwords for the input video signal and gray level). . This corresponds to a loss of 4-bit resolution that is practically unacceptable for video applications.
디더링은 디감마 함수 이후에 출력 레벨의 절단에 의해 진폭 해상도 비트가 손실되는 것을 회피하기 위한 공지된 기술이다. 이것은, 요구되는 해상도가 절단 이전에 이용 가능하다면, 즉, 보다 많은 비트가 디감마 함수를 위해 사용될 때만이 작동한다. 디더링은 원리상 절단에 의해 손실된 비트만큼 많은 비트를 복원할 수 있다. Dithering is a known technique for avoiding the loss of amplitude resolution bits by truncation of the output level after the degamma function. This only works if the required resolution is available before truncation, that is, more bits are used for the degamma function. Dithering can in principle recover as many bits as bits lost by truncation.
- 1 비트의 디더링은 이용 가능한 출력 레벨의 수와 2를 승산하는 것에 대응 하고,1-bit dithering corresponds to multiplying the number of available output levels by 2,
- 2 비트의 디더링은 이용 가능한 출력 레벨의 수와 4를 승산하는 것에 대응하고,2-bit dithering corresponds to multiplying the number of available output levels by 4,
- 3 비트의 디더링은 이용 가능한 출력 레벨의 수와 8을 승산하는 것에 대응하며, 다른 경우도 이런 비율에 따른다.3-bit dithering corresponds to multiplying the number of available output levels by 8, and in other cases this ratio also follows.
에러 확산은 현재 픽셀의 입력 값을 양자화하고 (현재 경우에서는 입력 값의 정수 부분을 유지하고), 절단 에러(소수 부분)를 미래의 픽셀에 전송하는 인접(neighborhood) 동작이다. 공식적으로, Floyd와 Steinberg {"공간적 그레이스케일을 위한 적응적 알고리즘(An adaptive algorithm for spatial greyscale)" in Proc. Soc Information Display, 1976, vol 17, no. 2, pp. 75-78}은 Error diffusion is a neighboring operation that quantizes the input value of the current pixel (maintains an integer part of the input value in the present case), and sends truncation errors (fractional parts) to future pixels. Officially, Floyd and Steinberg {"An adaptive algorithm for spatial greyscale" in Proc. Soc Information Display, 1976, vol 17, no. 2, pp. 75-78}
이 되도록 입력 픽셀 x[n]을 조정하고 반올림하는 것에 의해 출력 픽셀 y[n]을 한정하는데, 여기서 은 이전 반복 동안 로서 축적된 확산 에러(현재 경우에서는 소수 부분)이고, 여기서, 은 인 다양한 소수 부분을 나타낸다. To define the output pixel y [n] by adjusting and rounding the input pixel x [n] to During the previous iteration Is a spreading error (in the present case, a fractional part), where silver Represents various fractional parts.
에러 확산 프로세스 그 자체는 3개의 단계로 이루어져 있다. 각 입력 값은 원래 입력 값과 인접 픽셀에 대해 계산된 확산된 과거의 에러의 합이고, 이 인접 픽셀은 예를 들면, 현재 픽셀의 위와 아래에 위치한 픽셀이다. 제1 단계에서, 이 입력 값은 출력을 생성하기 위해 반올림되고, 절단 에러(소수 부분)는 반올림된 입력 값과 초기 입력 값과의 차이로서 정의된다. 다음 단계에서, 이 절단 에러는 다 양한 방식으로 선택될 수 있는 계수를 따르는 인접 픽셀로 퍼진다. 그러면, 다음 픽셀(예를 들면, 현재 픽셀의 오른쪽에 위치한 픽셀)이 동일한 방식으로 처리된다. The error diffusion process itself consists of three steps. Each input value is the sum of the original input value and the spread past error computed for the adjacent pixel, which is, for example, a pixel located above and below the current pixel. In a first step, this input value is rounded to produce an output, and truncation error (fractional part) is defined as the difference between the rounded input value and the initial input value. In the next step, this truncation error spreads to adjacent pixels that follow a coefficient that can be selected in various ways. Then, the next pixel (e.g., the pixel located to the right of the current pixel) is processed in the same way.
도 1은 이 프로세스를 설명한다. 제1 단계의 시작에서, 현재 픽셀의 값은 4.5이다. 그러면, 이 값은 0.5의 절단 에러를 생성하면서 4로 반올림된다. 이 절단 에러는 3개의 다른 확산 계수(오른 쪽 픽셀에 대해 0.5, 하단 오른쪽 픽셀에 대해 0.3, 하단 픽셀에 대해서 0.2)를 사용해서 3개의 인접 픽셀로 확산된다. 계수들은 에너지 상수를 유지시키기 위해(계수의 합이 1) 선택된다. 이것은 화상에서 양호한 안정성을 유지하기 위해 필수적이다. 이 단계 후에, 3개의 픽셀 값은:1 illustrates this process. At the beginning of the first step, the value of the current pixel is 4.5. This value is then rounded to 4 creating a truncation error of 0.5. This truncation error is spread to three adjacent pixels using three different diffusion coefficients (0.5 for the right pixel, 0.3 for the bottom right pixel, 0.2 for the bottom pixel). The coefficients are selected to maintain an energy constant (sum of the coefficients is 1). This is essential to maintain good stability in the image. After this step, the three pixel values are:
오른 쪽 픽셀에 대해 4.85 + 0.5 ×0.5 = 5.1; 4.85 + 0.5 x 0.5 = 5.1 for the right pixel;
하단 오른 쪽 픽셀에 대해 4.55 + 0.5 ×0.3 = 4.7; 4.55 + 0.5 × 0.3 = 4.7 for the lower right pixel;
하단 픽셀에 대해 5.10 + 0.5 ×0.2 = 5.2로 변경된다. It is changed to 5.10 + 0.5 x 0.2 = 5.2 for the bottom pixel.
그러면, 이 프로세스는 현재 픽셀이 되는, 5.1의 값을 가진 오른 쪽 픽셀에 적용된다. This process then applies to the right pixel with a value of 5.1, which becomes the current pixel.
기초 에러 확산 회로가 도 2에서 보여진다. 이러한 회로는 각 컬러 요소(적색, 녹색과 청색)에 대해 제공된다. 합산 회로(10)는 입력 비디오 신호(Y_IN[14:0])로부터 오는 원래의 입력 값과 확산 계산 회로(30)로부터 오는 확산된 과거 에러의 합을 구현한다. 절단 회로(20)는 회로(10)으로부터 오는 입력 값(입력 값의 정수 부분)을 반올림하고, 출력 값(Y_OUT[7:0])과 절단 에러(입력 값의 소수 부분)를 생성한다. 확산 계산 회로(30)는 위에서 설명한 것처럼 각 인접 픽셀(현재의 예시에서, 오른쪽 픽셀에 대해 하나의 픽셀, 하단 오른쪽 픽셀에 대해 하나의 픽셀, 하단의 픽셀을 위해 하나)에 대해 확산 값을 절단 에러로부터 계산한다. 입력 값이 합산 회로(10)에 입력 되므로, 이 확산 값은 이 인접 픽셀의 원래의 입력 값에 추가된다.The basic error diffusion circuit is shown in FIG. This circuit is provided for each color element (red, green and blue). Summing
이 예시에서, 디감마 함수(Y_IN[14:0]) 후의 그레이 레벨이 15비트, 즉, 정수 부분에 대해 8 비트와 소수 부분에 대해 7 비트로 코딩되고, 디더링 이후의 그레이 레벨은 8비트(정수 부분)로 코딩된다.In this example, the gray level after the degamma function (Y_IN [14: 0]) is coded 15 bits, i.e. 8 bits for the integer part and 7 bits for the fractional part, and the gray level after dithering is 8 bits (integer). Part).
비록 에러-확산 이미지는 보기에 좋지만 (도입된 잡음은 자연적인 비디오 잡음과 유사함), 이 알고리즘은 정적 이미지에 대해 약간의 원하지 않는 텍스처(texture)를 참으로 생성한다.Although the error-diffusing image is good to see (the introduced noise is similar to natural video noise), this algorithm produces some unwanted textures for the static image.
에러 확산의 정적 패턴을 감쇄하기 위한 한 발상은 확산 계수를 무작위로 변경하는 것이다. 불행히도, 이것이 에러 확산 네트워크(30)의 내부 구조를 변경하는 것을 의미하기 때문에, 이것은 에러 확산의 약간의 기본적 구현을 위해서만 가능하다. One idea to attenuate the static pattern of error diffusion is to randomly change the diffusion coefficient. Unfortunately, since this means changing the internal structure of the
본 발명에 따라, 절단 에러에 잡음을 추가하는 것이 제안되는데, 이 절단 에러의 진폭은 절단 에러의 값에 종속된다. 이것은 연쇄 무작위 잡음 삽입 회로라고 부르는 특정 회로에 의해 구현될 수 있는데, 이 회로는 회로(20)와 회로(30) 사이에 또는 회로(30)과 회로(10) 사이에 삽입될 수 있다. 이것은 단지 확산될 에러 값만을 변경시키므로, 이것은 다른 회로의 수정을 요구하지 않으며, 아마도 모든 에러 확산 알고리즘을 가지고 이용될 수 있다. 삽입된 잡음은 출력의 평균값을 변경시키지 말아야 하며, 그 결과 잡음은 0의 평균 값을 갖는다. 그래서, 만약 잡음의 진폭이 A라면, 이 잡음은 -A와 A 사이에서 무작위로 선택된 값이다. 이 잡음은 절단 에러의 값에 또한 종속되어야 하고, 그결과 절단 에러가 작을 때 그 진폭이 작다(예를 들면, 절단 에러가 0일 때, 아무런 잡음도 추가되지 말아야 한다.). 이 잡음은 예를 들면, 백색 잡음일 수 있다.According to the invention, it is proposed to add noise to the truncation error, the amplitude of which is dependent on the value of the truncation error. This may be implemented by a specific circuit called a chain random noise insertion circuit, which may be inserted between
도 3은 본 발명에 따른, 에러 확산 회로의 제1 실시예를 도시한다. 연쇄 무작위 잡음 삽입 회로(40)가 절단 회로(20)와 확산 계산 회로(30) 사이에 삽입된다. 이것은 확산 계산 회로(30)에 제공되는 에러에 백색 잡음을 추가한다.3 shows a first embodiment of an error diffusion circuit according to the present invention. A chain random
도 4는 본 발명에 따른 에러 확산 회로의 제2 실시예를 설명한다. 연쇄 무작위 잡음 삽입 회로(40)가 확산 계산 회로(30)와 합산 회로(10) 사이에 삽입된다. 이 회로는 합산 회로(10)에 제공되는 확산 값에 백색 잡음을 추가한다.4 illustrates a second embodiment of the error diffusion circuit according to the present invention. A chain random
다른 하나의 가능한 실시예에서, 잡음이 절단 에러 확산의 전후에 삽입될 수 있다. 두 개의 연쇄 무작위 잡음 삽입 회로가 사용될 것인데, 즉, 확산 계산 회로(30)의 이전에 하나와 이후에 하나가 사용될 것이다.In another possible embodiment, noise may be inserted before and after truncation error spreading. Two concatenated random noise insertion circuits will be used, one before and one after the spreading
입력 신호(in[6:0])를 수신하고, 출력 신호(out[6:0])를 생성하는 연쇄 무작위 잡음 삽입 회로(40)의 하나의 예시가 도 5에서 설명된다. 이 회로는 입력 값(in[6:0])의 최상위(most significant) 비트(in[6])로부터의 잡음을 상기 입력 값의 최하위(least significant) 비트(in[0])까지 재귀적으로 추가하는 것에 의해 동작한다. 이 회로가 직렬로 동작하는 6 비트 잡음 가산기(BNA[i])로 구성되기 때문에 {즉, 각 비트 잡음 가산기(BNA[i])의 하나의 출력(S[i])은 비트 잡음 가산기(BNA[i-1])의 하나의 입력이다), 이 회로는 연쇄 무작위 잡음 삽입 회로라고 불린 다. 이것은 또한 6개의 독립적인 난수(r[0) 내지 r[5])를 출력시키는 무작위 발생기(50)를 포함한다.One example of a chain random
각 비트 잡음 가산기(BNA[i])는 바이패스 신호(bypass[i])에 의해 독립적으로 불활성화(deactivated)될 수 있다. 이것은 잡음 레벨을 최소화시키기 위해 유용할 수 있다. 예를 들면, 만약 5개의 최하위 비트(7개 대신에)상에만 잡음을 추가하는 것이 바람직하다면, bypass[5]와 bypass[4]는 1로 설정되어야 하고, bypass[3] 내지 bypass[0]은 0으로 설정되어야 한다. 만약 j<i에 대해 bypass[j]=1을 갖기 위해 bypass[i]=0이라면, 이것은 참으로 아무런 의미도 가지지 않는다. 참으로, 이러한 바이패스를 사용해서 본 발명에 의해 추가된 잡음의 값을 감소시키는 것이 가능하다. 이전에 지시된 것처럼, 이 잡음의 진폭은 1/2의 최대값을 가진 에러값과 거의 동일하다. 이 최대 값은 bypass[5:0]=100000를 갖는 것에 의해 1/4로 감소될 수 있고, 그리고 bypass[5:0]=110000을 갖는 것에 의해 1/8로 감소될 수 있다.Each bit noise adder BNA [i] may be independently deactivated by a bypass signal bypass [i]. This may be useful to minimize noise levels. For example, if it is desirable to add noise only on the five least significant bits (instead of seven), bypass [5] and bypass [4] should be set to 1 and bypass [3] to bypass [0]. Must be set to zero. If bypass [i] = 0 to have bypass [j] = 1 for j <i, this does not mean anything. Indeed, it is possible to use this bypass to reduce the value of noise added by the present invention. As indicated previously, the amplitude of this noise is approximately equal to the error value with a maximum of one half. This maximum value can be reduced to 1/4 by having bypass [5: 0] = 100000, and can be reduced to 1/8 by having bypass [5: 0] = 110000.
보다 특별히, 비트 잡음 가산기에 의해 처리되는 신호는 다음과 같다:More specifically, the signal processed by the bit noise adder is as follows:
- 비트 잡음 가산기(BNA[5])는 신호(in[6], in[5], bypass[5]와 r[5])를 수신하고 신호(out[6]와 s[5])를 전달한다;The bit noise adder BNA [5] receives the signals in [6], in [5], bypass [5] and r [5] and carries the signals out [6] and s [5]. do;
- 비트 잡음 가산기(BNA[4])는 신호(in[4], s[5], bypass[4]와 r[4])를 수신하고 신호(out[5]와 s[4])를 전달한다;The bit noise adder BNA [4] receives the signals in [4], s [5], bypass [4] and r [4] and carries the signals out [5] and s [4]. do;
- 비트 잡음 가산기(BNA[3])는 신호(in[3], s[4], bypass[3]와 r[3])를 수신하고 신호(out[4]와 s[3])를 전달한다;The bit noise adder BNA [3] receives the signals in [3], s [4], bypass [3] and r [3] and carries the signals out [4] and s [3]. do;
- 비트 잡음 가산기(BNA[2])는 신호(in[2], s[3], bypass[2]와 r[2])를 수신 하고 신호(out[3]와 s[2])를 전달한다;The bit noise adder BNA [2] receives the signals in [2], s [3], bypass [2] and r [2] and carries the signals out [3] and s [2]. do;
- 비트 잡음 가산기(BNA[1])는 신호(in[1], s[2], bypass[1]와 r[1])를 수신하고 신호(out[2]와 s[1])를 전달한다;The bit noise adder BNA [1] receives the signals in [1], s [2], bypass [1] and r [1] and carries the signals out [2] and s [1]. do;
- 비트 잡음 가산기(BNA[0])는 신호{in[0](차후에 s[0]라고 부르는), s[1], bypass[0]와 r[0])}를 수신하고 신호(out[0]와 out[1])를 전달한다.The bit noise adder BNA [0] receives the signals {in [0] (hereinafter referred to as s [0]), s [1], bypass [0] and r [0]) and outputs the signal out [ 0] and out [1]).
각 비트 잡음 가산기(BNA[i])는 동일한 구조를 가진다. 비트 잡음 가산기(BNA[0])의 구조의 하나의 예시가 도 6에서 주어진다. 비트 잡음 가산기는:Each bit noise adder BNA [i] has the same structure. One example of the structure of the bit noise adder BNA [0] is given in FIG. 6. The bit noise adder is:
- 입력으로서 신호{in[0](=s[0])와 r[0]}를 수신하는 제1 AND 게이트(60),A first AND
- 신호(bypass[0])를 부정하기(negating) 위한 NOT 게이트(62),
- 입력으로서 AND 게이트(60)의 출력 신호와 부정된 bypass[0]를 수신하는 제2 AND 게이트(61),A second AND
- 입력으로서 AND 게이트(61)의 출력 신호와 신호(s[1])를 수신하고 신호(out[1])를 전달하는 제1 OR 게이트(63),A first OR
- 입력으로서 신호(s[1]와 bypass[0])를 수신하는 제2 OR 게이트(64)와,A second OR
- 입력으로서 OR 게이트(64)의 출력 신호와 신호(in[0])를 수신하고 신호(out[0])를 전달하는 제3 AND 게이트(65)를 포함한다. A third AND
이 구조의 기능은 도 7에 의해 요약될 수 있다. 이 블록(BNA[0])은 s[1]=0이고 s[0]=1일 때에만, 입력 신호와 다른 출력 신호를 전달한다. 이 경우에, 출력 신호(out[1:0])는 난수(r[0])의 값에 따라, 00 또는 10으로 설정된다. r[0]=1일 때, out[1:0]는 10으로 설정되고, r[0]=0일 때, out[1:0]는 00로 설정된다. 그래서, 만 약 s[1:0]가 01과 같다면, 출력 신호(out[1:0])는 또한 평균적으로 01과 같다. 이것은 출력 신호(out[1:0])가 신호(s[1:0])의 값과 평균적으로 같다는 것을 의미한다. 그래서 에러의 에너지는 전체 화상에 일정하게 유지된다. 아무런 잡음도 추가되지 않는 절단 에러(in[6:0])의 유일한 값들은 0000000, 1000000, 1100000, 1110000, 1111000, 1111100, 1111110과 1111111이다. 이 절단 에러가 0과 같을 때, 절단 에러에 아무런 잡음도 추가시키지 않는 것이 중요하다(이것은 아무런 디더링도 요구되지 않는 하나의 영역 내에서를 의미한다). 아무런 잡음도 추가되지 않는 다른 값에 대해서(1000000, 1100000, 1110000, 1111000, 1111100, 1111110과 1111111), 인접 영역은 사실 (에러의 전파 때문에) 다른 값들을 가질 것이고, 절단 에러가 0이 아닌 모든 영역에서 전역적으로 일부의 잡음이 또한 추가된다.The function of this structure can be summarized by FIG. This block BNA [0] delivers an output signal different from the input signal only when s [1] = 0 and s [0] = 1. In this case, the output signal out [1: 0] is set to 00 or 10, depending on the value of the random number r [0]. When r [0] = 1, out [1: 0] is set to 10, and when r [0] = 0, out [1: 0] is set to 00. Thus, if s [1: 0] is equal to 01, the output signal out [1: 0] is also equal to 01 on average. This means that the output signal out [1: 0] is on average equal to the value of the signal s [1: 0]. The energy of the error is thus kept constant throughout the picture. The only values of truncation error (in [6: 0]) where no noise is added are 0000000, 1000000, 1100000, 1110000, 1111000, 1111100, 1111110 and 1111111. When this truncation error is equal to zero, it is important not to add any noise to the truncation error (this means within one region where no dithering is required). For other values where no noise is added (1000000, 1100000, 1110000, 1111000, 1111100, 1111110 and 1111111), the adjacent area will in fact have different values (because of the propagation of the error) and all areas where the truncation error is not zero. Some noise is also added globally in.
신호(s[1:0])가 00과 같을 때, 출력 신호(out[1:0])가 또한 00과 동일하다는 것을 주목하는 것이 또한 중요하다; 이것은 이 블록이 화상의 흑색 영역에서 아무런 잡음도 추가하지 않는 것을 의미한다. It is also important to note that when the signal s [1: 0] is equal to 00, the output signal out [1: 0] is also equal to 00; This means that this block adds no noise in the black areas of the picture.
아래에서, 3개의 예시에 대한 무작위 잡음 삽입 회로의 결과가 발견될 수 있다.Below, the results of the random noise insertion circuit for three examples can be found.
제1 예시: in[6:0]=0011010과 r[5:0]=101001 First example : in [6: 0] = 0011010 and r [5: 0] = 101001
in[6]=0과 in[5]=0과 r[5]=1, 그래서 out[6]=0과 s[5]=0in [6] = 0 and in [5] = 0 and r [5] = 1, so out [6] = 0 and s [5] = 0
in[4]=1과 s[5]=0과 r[4]=0, 그래서 out[5]=0과 s[4]=0in [4] = 1 and s [5] = 0 and r [4] = 0, so out [5] = 0 and s [4] = 0
in[3]=1과 s[4]=0과 r[3]=1, 그래서 out[4]=1과 s[3]=0in [3] = 1 and s [4] = 0 and r [3] = 1, so out [4] = 1 and s [3] = 0
in[2]=0과 s[3]=0과 r[2]=0, 그래서 out[3]=0과 s[2]=0in [2] = 0 and s [3] = 0 and r [2] = 0, so out [3] = 0 and s [2] = 0
in[1]=1과 s[2]=0과 r[1]=0, 그래서 out[2]=0과 s[1]=0in [1] = 1 and s [2] = 0 and r [1] = 0, so out [2] = 0 and s [1] = 0
s[0]=0과 s[1]=0과 r[0]=1, 그래서 out[1]=0과 out[0]=0. 그래서 최종적으로 out[6:0]=0010000.s [0] = 0 and s [1] = 0 and r [0] = 1, so out [1] = 0 and out [0] = 0. So finally out [6: 0] = 0010000.
제2 예시: in[6:0]=1010001과 r[5:0]=101001 Second example : in [6: 0] = 1010001 and r [5: 0] = 101001
in[6]=1과 in[5]=0과 r[5]=1, 그래서 out[6]=1과 s[5]=0in [6] = 1 and in [5] = 0 and r [5] = 1, so out [6] = 1 and s [5] = 0
in[4]=1과 s[5]=0과 r[4]=0, 그래서 out[5]=0과 s[4]=0in [4] = 1 and s [5] = 0 and r [4] = 0, so out [5] = 0 and s [4] = 0
in[3]=0과 s[4]=0과 r[3]=1, 그래서 out[4]=0과 s[3]=0in [3] = 0 and s [4] = 0 and r [3] = 1, so out [4] = 0 and s [3] = 0
in[2]=0과 s[3]=0과 r[2]=0, 그래서 out[3]=0과 s[2]=0in [2] = 0 and s [3] = 0 and r [2] = 0, so out [3] = 0 and s [2] = 0
in[1]=1과 s[2]=0과 r[1]=0, 그래서 out[2]=0과 s[1]=0in [1] = 1 and s [2] = 0 and r [1] = 0, so out [2] = 0 and s [1] = 0
s[0]=in[0]=1과 s[1]=0과 r[0]=1, 그래서 out[1]=1과 out[0]=0. 그래서 최종적으로 out[6:0]=1000010.s [0] = in [0] = 1 and s [1] = 0 and r [0] = 1, so out [1] = 1 and out [0] = 0. So finally out [6: 0] = 1000010.
제3 예시: in[6:0]=1110100과 r[5:0]=101001 Third example : in [6: 0] = 1110100 and r [5: 0] = 101001
in[6]=1과 in[5]=1과 r[5]=1, 그래서 out[6]=1과 s[5]=1in [6] = 1 and in [5] = 1 and r [5] = 1, so out [6] = 1 and s [5] = 1
in[4]=1과 s[5]=1과 r[4]=0, 그래서 out[5]=1과 s[4]=1in [4] = 1 and s [5] = 1 and r [4] = 0, so out [5] = 1 and s [4] = 1
in[3]=0과 s[4]=1과 r[3]=1, 그래서 out[4]=1과 s[3]=0in [3] = 0 and s [4] = 1 and r [3] = 1, so out [4] = 1 and s [3] = 0
in[2]=1과 s[3]=0과 r[2]=0, 그래서 out[3]=0과 s[2]=0in [2] = 1 and s [3] = 0 and r [2] = 0, so out [3] = 0 and s [2] = 0
in[1]=0과 s[2]=0과 r[1]=0, 그래서 out[2]=0과 s[1]=0in [1] = 0 and s [2] = 0 and r [1] = 0, so out [2] = 0 and s [1] = 0
s[0]=in[0]=0과 s[1]=0과 r[0]=1, 그래서 out[1]=0과 out[0]=0. 그래 서 최종적으로 out[6:0]=1110000.s [0] = in [0] = 0 and s [1] = 0 and r [0] = 1, so out [1] = 0 and out [0] = 0. So finally out [6: 0] = 1110000.
바람직하게, 최종 회로 구현에서, 다른 무작위 출력(r[5:0])이 다른 컬러 요소(R, G와 B)에 대해 사용될 것이다. 만약 동일 무작위 출력(r[5:0])이 다른 컬러 요소에 대해 사용된다면, 에러와 그러므로 디더링 구조는 이 세 개의 요소에 대해 동일하며, 그래서 디더링이 보다 가시적일 수 있기 때문에(백색 픽셀은 분리된 적색, 녹색과 청색보다 가시적이다), 이것은 특히 모노크롬 신호의 경우에 있어서 이롭다. Preferably, in the final circuit implementation, different random outputs r [5: 0] will be used for different color elements R, G and B. If the same random output (r [5: 0]) is used for different color elements, the error and therefore the dither structure is the same for these three elements, so dithering can be more visible (white pixels are separated Is more visible than red, green and blue), which is particularly beneficial in the case of monochrome signals.
그렇지 않다면, 무작위 발생기(41)는 각 프레임에 대해, 또는 바람직하게 각 픽셀에 대해 새로운 출력 신호를 제공해야 한다. If not, the
도 5에서 설명된 연쇄 무작위 잡음 삽입 회로(40)를 사용하는 대신에, 도 8에서 설명된 잡음 삽입 회로(40')를 사용하는 것이 가능하다: 이 잡음 삽입 회로(40')는:Instead of using the chain random
- 난수(r[6:0])와 이 난수의 부호에 대응하는 난수 부호 비트(sr[0])을 전달하는 무작위 발생기(41);A
- 이 값(1)로부터 절단 에러(in[6:0])를 차감하기 위한 차감 회로(42);A
- 절단 에러(in[6:0])와 차감 회로(42)의 출력 신호 사이의 최소 값을 전달하기 위한(그 결과 뒤이어 나올 가산 이후에, 출력 신호는 0과 1 사이에서 여전히 포함된다) 회로(43);A circuit for conveying the minimum value between the truncation error (in [6: 0]) and the output signal of the subtraction circuit 42 (as a result of the subsequent addition, the output signal is still contained between 0 and 1). (43);
- 회로(43)의 출력 신호와 난수(r[6:0])를 승산하기 위한 승산 회로(44);A
- 회로(44)의 출력 신호와 난수 부호 비트(sr[0])를 승산하기 위한 승산 회 로(45) 및,A
- 절단 에러(in[6:0])와 회로(45)의 출력 신호를 함께 가산하기 위한 가산 회로(46)를 포함한다.An
이 잡음 삽입 회로는 연쇄 무작위 잡음 삽입과 유사한 특성을 가진다:This noise insertion circuit has similar characteristics to chain random noise insertion:
- 추가된 삽입은 0과 동일한 평균 값을 가진다.The added insert has an average value equal to zero.
- 이 잡음은 또한 절단 에러값에 종속되는데, 그 결과 절단 에러가 작을 때 그 진폭이 작게 된다(절단 에러가 0과 같을 때, 이 회로는 아무런 잡음을 절단 에러에 추가하지 않는다). This noise is also dependent on the truncation error value, so that when the truncation error is small, its amplitude becomes small (when the truncation error is equal to 0, this circuit adds no noise to the truncation error).
본 발명은 상기 언급된 특성을 구비한 임의의 타입의 잡음 삽입 회로에 마찬가지로 적용된다.The invention likewise applies to any type of noise insertion circuit with the above mentioned characteristics.
본 발명은 비디오 화상의 픽셀에 대응하는 복수의 발광 요소를 구비하는 디스플레이 디바이스상에 디스플레이될 비디오 데이터를 처리하기 위한 방법에 이용 가능하다. The invention is applicable to a method for processing video data to be displayed on a display device having a plurality of light emitting elements corresponding to pixels of a video picture.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060078139A KR20070022596A (en) | 2005-08-22 | 2006-08-18 | Method and device for processing video data to be displayed on a display device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05291764.8 | 2005-08-22 | ||
KR1020060078139A KR20070022596A (en) | 2005-08-22 | 2006-08-18 | Method and device for processing video data to be displayed on a display device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070022596A true KR20070022596A (en) | 2007-02-27 |
Family
ID=43654246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060078139A KR20070022596A (en) | 2005-08-22 | 2006-08-18 | Method and device for processing video data to be displayed on a display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070022596A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100814350B1 (en) * | 2006-11-09 | 2008-03-18 | (주)에스앤케이솔루션 | Asymmetric truncation error compensation device for mobile phone and method thereof and display module using the device |
-
2006
- 2006-08-18 KR KR1020060078139A patent/KR20070022596A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100814350B1 (en) * | 2006-11-09 | 2008-03-18 | (주)에스앤케이솔루션 | Asymmetric truncation error compensation device for mobile phone and method thereof and display module using the device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100223079B1 (en) | Image processing device and method for middle gray image display | |
JP5074675B2 (en) | Video data processing method and apparatus by combination of error diffusion and other dithering | |
US20070030285A1 (en) | Method and device for processing video data for display on a display device | |
US7729557B2 (en) | Method and device for processing video data to be displayed on a display device | |
KR100625464B1 (en) | Image Processing Method for Plasma Display Panel | |
KR20070035885A (en) | Image processing method for plasma display panel | |
KR20060050616A (en) | Method and device for dithering | |
KR20070022596A (en) | Method and device for processing video data to be displayed on a display device | |
US20060221239A1 (en) | Method and device for processing video data for display on a display device | |
EP1619651A1 (en) | Method and device for processing video data by combining error diffusion and dithering | |
KR100518858B1 (en) | Method for processing a gray scale | |
EP1619649B1 (en) | Method and device for processing video data by combining error diffusion and another dithering | |
KR100738816B1 (en) | Image Processing Device and Method for Plasma Display Panel | |
JP3762933B2 (en) | Image processing apparatus and plasma display panel | |
EP1387343B1 (en) | Method and device for processing video data for display on a display device | |
KR20060004393A (en) | Image processing method for plasma display panel | |
KR100625548B1 (en) | Image Processing Device and Method for Plasma Display Panel | |
KR100577764B1 (en) | Method and device of error diffusion pattern improvement by the level noise | |
KR20050122782A (en) | Image processing method for plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |