KR20070017089A - 위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산 - Google Patents

위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산 Download PDF

Info

Publication number
KR20070017089A
KR20070017089A KR1020067000391A KR20067000391A KR20070017089A KR 20070017089 A KR20070017089 A KR 20070017089A KR 1020067000391 A KR1020067000391 A KR 1020067000391A KR 20067000391 A KR20067000391 A KR 20067000391A KR 20070017089 A KR20070017089 A KR 20070017089A
Authority
KR
South Korea
Prior art keywords
phase
terms
calculating
term
samples
Prior art date
Application number
KR1020067000391A
Other languages
English (en)
Inventor
수잔느 제이. 헤그
다비드 비. 할
Original Assignee
노스랍 그루만 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노스랍 그루만 코포레이션 filed Critical 노스랍 그루만 코포레이션
Priority to KR1020067000391A priority Critical patent/KR20070017089A/ko
Publication of KR20070017089A publication Critical patent/KR20070017089A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J14/00—Optical multiplex systems
    • H04J14/08—Time-division multiplex systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes

Abstract

센서 어레이는 복조 위상 오프셋을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각을 유도하기 위한 파라미터를 이용한다. 센서 어레이로부터의 출력 신호는 필터링된 신호를 생성하기 위해 필터링된다. 위상각은 필터링된 신호의 이용을 통해 복조 위상 오프셋과 독립적으로 계산된다.

Description

위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서 어레이 유도 위상각의 필터링된 계산{FILTERED CALCULATION OF SENSOR ARRAY INDUCED PHASE ANGLE INDEPENDENT FROM DEMODULATION PHASE OFFSET OF PHASE GENERATED CARRIER}
본 출원은 본 출원과 동일한 양수인에게 양도된 다음 출원의 주제에 관련된 주제를 포함한다. 아래에 기술된 출원은 그 전체가 참고용으로 본 명세서에 병합된다:
2003년 6월 20일에 출원된, 일렬 번호_의 데이비드 비.홀(David B.Hall)에 의한 "CALCULATION OF SENSOR ARRAY INDUCED PHASE ANGLE INDEPENDENT FROM DEMODULATION PHASE OFFSET OF PHASE GENERATED CARRIER".
미국 정부는 미 해군성에 의해 재정된 계약 번호 N00024-02-C-6305에 따라 본 발명의 권리를 갖는다.
본 발명은 일반적으로 신호 처리에 관한 것으로, 더 구체적으로 광섬유 센서 어레이로부터의 신호 복조에 관한 것이다.
시분할 멀티플렉싱("TDM") 시스템의 광섬유 센서 어레이는, 예를 들어 음향 진동, 유압 변동, 가속, 및 자계 세기와 같은 파라미터에서의 변화를 측정하는데 종종 사용된다. 광섬유 센서 어레이는 일정한 샘플링율로 파라미터에서의 변화를 측정하기 위해 주기(T)를 갖는 위상 생성 반송파를 이용한다. 광섬유 센서 어레이는 파라미터와 연관된 위상각을 광의 출력 펄스상의 진폭 변동으로 변환한다.
위상각은 출력 펄스의 다양한 복조 기술을 통해 측정된다. 기존의 복조 기술은 출력 펄스의 직교 성분(Q) 및 동위상 성분(I)을 이용한다. 직교 성분(Q)은 위상각의 사인에 대응하고, 동위상 성분(I)은 위상각의 코사인에 대응한다. 비율(Q/I)의 아크탄젠트는 위상각과 동일하다. 그 다음에, 파라미터에서의 변화의 크기는 위상각에서의 변화로부터 계산될 수 있다.
직교 성분(Q) 및 동위상 성분(I)의 계산은 위상 생성 반송파의 특정 간격에서 출력 펄스의 다중 샘플을 필요로 한다. 출력 펄스는 출력 펄스의 특성을 개선시키기 위해 필터링된다. 위상 생성 반송파의 주기는 출력 펄스의 주기보다 상당히 더 길다. 위상 생성 반송파의 더 긴 주기는 위상 생성 반송파의 각 필요한 간격을 얻기 위해 샘플이 여러 출력 펄스를 스패닝(span)하는 것을 필요로 한다. 위상 생성 반송파의 더 긴 주기는 복조 기술의 샘플링율을 감소시킨다.
고속의 위상 생성 반송파(예를 들어, 1MHz보다 더 큰 주파수, 또는 1000ns보다 작은 주기)는 위상 생성 반송파와 연관된 복조 위상 오프셋(β)의 정밀한 제어를 허용하지 않는다. 복조 기술의 하나의 단점은, 고정된 값으로부터의 복조 위상 오프셋(β)이 복조 기술의 정확도를 감소시킨다는 것이다.
따라서, 위상 생성 반송파를 이용하는 광섬유 센서 어레이, 및 필터의 복조 기술을 위해 복조 위상 오프셋에 대한 감소된 의존성이 필요하다.
일실시예에서 본 발명은 방법을 포함한다. 센서 어레이는 복조 위상 오프셋(β)을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각(φ)을 유도하기 위한 파라미터를 이용한다. 센서 어레이로부터의 출력 신호는 필터링된 신호를 생성하기 위해 필터링된다. 위상각(φ)은 필터링된 신호의 이용을 통해 복조 위상 오프셋(β)에 독립적으로 계산된다.
본 발명의 다른 실시예는 장치를 포함한다. 센서 어레이는 복조 위상 오프셋(β)을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각(φ)을 유도하기 위한 파라미터를 이용한다. 상기 장치는 필터링된 신호를 생성하기 위해 센서 어레이로부터 출력 신호를 필터링하는 필터 구성요소를 포함한다. 상기 장치는 복조 위상 오프셋(β)과 독립적으로 위상각(φ)을 계산하기 위해 필터링된 신호를 이용하는 프로세서 구성요소를 더 포함한다.
본 발명의 추가 실시예는 물품을 포함한다. 센서 어레이는 복조 위상 오프셋(β)을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각(φ)을 유도하기 위한 파라미터를 이용한다. 상기 물품은 하나 이상의 컴퓨터-판독가능 신호-지지 매체를 포함한다. 상기 물품은 필터링된 신호를 생성하기 위해 센서 어레이로부터 출력 신호를 필터링하기 위한 하나 이상의 매체 내의 수단을 포함한다. 상기 물품은 필터링된 신호의 이용을 통해 복조 위상 오프셋(β)과 독립적으로 위상각(φ)을 계산하기 위한 하나 이상의 매체 내의 수단을 포함한다.
본 발명의 예시적인 구현의 특징은 상세한 설명, 청구항, 및 첨부 도면으로부터 명백해질 것이다.
도 1은, 복조 위상 오프셋과 독립적으로 광 신호의 위상각을 계산하기 위해 하나 이상의 레이저, 하나 이상의 광 스위치, 하나 이상의 위상 변조기, 하나 이상의 센서 어레이, 하나 이상의 광 수신기, 하나 이상의 필터 구성요소, 및 하나 이상의 프로세서 구성요소를 포함하는 장치의 하나의 예시적인 구현을 도시한 도면.
도 2는, 도 1의 예시적인 구현을 위한 하나 이상의 간섭 펄스의 예시적인 그래프.
도 3은 도 1의 예시적인 구현을 위한 계산의 예시적인 세트를 도시한 도면.
도 4는 도 1의 예시적인 구현을 위한 계산의 다른 예시적인 세트를 도시한 도면.
도 5는 도 1의 장치의 예시적인 필터 구성요소로서 4차 베젤 저역 통과 필터의 진폭 응답을 도시한 도면.
도 6은 도 5의 예시적인 필터 구성요소에 대해 도 1의 예시적인 구현의 임펄스 응답을 도시한 도면.
도 7은 도 5의 필터 구성요소로의 예시적인 입력 신호 및 그로부터의 각 출력 신호를 도시한 도면.
도 8은 도 7의 출력 신호의 확대도.
도 9는 예시적인 위상 생성 반송파의 도 5의 필터 구성요소로부터의 예시적인 필터링 신호 및 도 7의 출력 신호를 도시한 도면.
도 10은 복조 위상 오프셋의 함수로서 도 5의 필터 구성요소의 예시적인 비 율(R)을 도시한 도면.
도 11은 변조 경로의 함수로서 도 5의 필터 구성요소의 예시적인 비율(Rs)을 도시한 도면.
도 12는 복조 위상 오프셋의 함수로서 도 5의 필터 구성요소로부터 예시적인 직교 항의 피크 값 및 예시적인 동위상 항의 피크 값을 도시한 그래프.
도 13은 복조 위상 오프셋의 함수로서 도 5의 필터 구성요소를 갖는 도 1의 장치에 의한 위상각의 계산의 예시적인 정확도(△φ)를 도시한 그래프.
도 14는 위상각(φ)의 함수로서 도 5의 필터 구성요소를 갖는 도 1의 장치에 의한 위상각의 계산의 예시적인 정확도(△φ)를 도시한 그래프.
도 1을 참조하면, 일례에서 장치(100)는 컴퓨터 소프트웨어 및/또는 하드웨어 구성요소와 같은 복수의 구성요소를 포함한다. 그러한 다수의 구성요소는 장치(100)에 결합되거나 분리될 수 있다. 장치(100)의 예시적인 구성요소는 당업자에게 인식되는 바와 같이, 다수의 프로그래밍 언어 중 임의의 프로그래밍 언어로 기록되거나 구현된 한 세트 및/또는 일련의 컴퓨터 지령을 이용 및/또는 포함한다.
도 1을 참조하면, 일례에서 장치(100)는 하나 이상의 레이저(102), 하나 이상의 광 스위치(104), 하나 이상의 위상 변조기(106), 하나 이상의 센서 어레이(108), 하나 이상의 광 스위치(110), 하나 이상의 필터 구성요소(111), 및 하나 이상의 프로세서 구성요소(112)를 포함한다. 일례에서, 장치(100)는 본 명세서에 설 명되는 바와 같이, 파라미터에서의 변화를 측정하기 위해 광 신호를 복조한다. 일례에서 레이저(102)는 연속파 레이저를 포함한다. 레이저(102)는 광 신호를 생성하여, 광 스위치(104) 및 위상 변조기(106)를 통해 센서 어레이(108)로 송신한다.
일례에서 광 스위치(104)는 시분할 멀티플렉싱(TDM) 스위치를 포함한다. 광 스위치(104)는, 광 신호가 광 펄스 스트림을 포함하도록 광 신호를 게이팅(gate)한다. 위상 변조기(106)는 광 펄스 스트림 상에 위상 생성 캐리어(PGC: Phase Generated Carrier)(114)를 입력시킨다(impresses). 예를 들어, 레이저(102), 광 스위치(104), 및 위상 변조기(106)는 당업자가 이해하는 바와 같이, 위상 생성 반송파(114)를 포함하는 하나 이상의 광 펄스(116)를 생성하도록 협력한다. 광 펄스(116)는 주기(Tpulse)를 포함한다. 일례에서 주기(Tpulse)는 대략 100ns와 1000ns 사이에 있다. 일례에서 위상 생성 반송파(114)는 주기(Tpgc) 및 M의 변조 깊이를 포함한다. 주기(Tpgc)는 당업자가 이해하는 바와 같이, 주파수와의 관계(fpgc=1/Tpgc)를 포함한다. 일례에서 주파수(fpgc)는 대략 2MHz와 20MHz 사이에 있다. 위상 생성 반송파(114)는 복조 위상 오프셋(β)과 연관된다. 위상 생성 반송파(114)는
Figure 112006001041141-PCT00001
와 같은 시변 위상각을 생성한다.
일례에서 센서 어레이(108)는 부정합된 경로 간섭계(mismatched path interferometer)와 같은 하나 이상의 센서(124, 126, 128)를 포함한다. 센서 어레이(108)는 광 펄스(116)를 하나 이상의 광 펄스(118, 120, 122), 예를 들어 센서당 하나의 펄스로 분리한다. 일례에서 광 펄스(116, 118, 120, 122)는 실질적으로 동일하다. 센서 어레이(108)의 센서(124, 126 및 128)는 각각 광 펄스(118, 120, 122)를 수신한다. 일례에서 센서 어레이(108)의 센서(124, 126, 128)는 하나 이상의 각 간섭 펄스(130, 132, 134)를 생성하기 위해 하나 이상의 파라미터 및 광 펄스(118, 120, 122)를 이용한다. 예시적인 파라미터는 음향 진동, 유압 변동, 가속, 및 자계 세기를 포함한다. 예를 들어, 센서(124)는 광 펄스(118)를 제 1 부분 및 제 2 부분으로 분리한다. 센서(124)는 광 펄스(118)의 제 2 부분에 대해 광 펄스(118)의 제 1 부분 상의 시변 위상각(φ)을 유도하기 위한 파라미터를 이용한다. 센서(124)는 간섭 펄스(130)를 생성하기 위해 광 펄스(118)의 제 1 부분을 광 펄스(124)의 제 2 부분과 재결합한다. 간섭 펄스(130)의 시변 진폭 변동은 광 펄스(118)의 제 1 부분과 제 2 부분 사이의 시변 위상각(φ)을 나타낸다.
광 펄스(116)는, 간섭 펄스(130, 132, 134)가 본 명세서에 설명된 바와 같이 예를 들어 높은 듀티 사이클과 같은 비교적 작은 간격(spacing)을 포함하도록 중간 간격(intermediary spacing)을 포함한다. 간섭 펄스(130, 132, 134)는 광 펄스(116)의 주기(Tpulse)와 실질적으로 동일한 주기를 포함한다. 센서 어레이(108)는 예를 들어 직렬 방식으로 펄스 트레인(136)에서 간섭 펄스(130, 132, 134)를 광 수신기(110)로 송신한다. 예를 들어, 광 펄스 트레인(136)은 간섭 펄스(130, 132, 134)를 포함한다.
일례에서 광 수신기(110)는 하나 이상의 광다이오드(138)를 포함한다. 다른 예에서, 광 수신기(110)는 트랜스임피던스 증폭기(140)를 포함한다. 일례에서 광 수신기(110)는 본 발명의 양수인에게 양도된 미국 특허 번호 5,852,507에 정의된 바와 같이 편광 다이버시티 수신기 시스템(미도시)을 포함한다. 광 수신기(110)는 광 펄스 트레인(136)을 수신한다. 그 다음에, 광 수신기(110)는 광 펄스 트레인(136)으로부터 간섭 펄스(130, 132, 134)를 나타내는 하나 이상의 각 아날로그 전기 신호를 생성한다. 예를 들어, 광 수신기(110)는 광 펄스 트레인(136)의 전력 크기를 전압 신호로 변환한다.
일례에서 필터 구성요소(111)는 4차 베젤 저역 통과 필터를 포함한다. 다른 예에서, 필터 구성요소(111)는 4차 실극 필터(real pole filter)를 포함한다. 예를 들어, 필터 구성요소(111)는 10MHz와 60MHz 사이의 3dB 롤-오프(roll-off) 주파수를 포함한다. 일례에서 필터 구성요소(111)의 3dB 롤-오프 주파수는 53MHz와 같다. 필터 구성요소는 필터링된 신호를 생성하기 위해 광 신호를 필터링하도록 한다. 일례에서 필터 구성요소(111)는 하나 이상의 필터링된 신호를 생성하기 위해 광 수신기(110)로부터 아날로그 전기 신호를 필터링한다. 예를 들어, 필터링된 신호는 간섭 신호(130, 132, 134)를 나타낸다.
일례에서 프로세서 구성요소(112)는 디지털 신호 프로세서를 포함한다. 다른 예에서, 프로세서 구성요소(112)는 아날로그-디지털 변환기 구성요소(142)를 포함한다. 일례에서 프로세서 구성요소(112)는 본 명세서에 설명된 바와 같이, 컴퓨터-판독가능 신호-지지 매체(144)의 예를 포함한다. 아날로그-디지털 변환기 구성요소(142)는 광 수신기(110)로부터의 필터링된 신호를 디지털 신호로 변환한다. 일례로 프로세서 구성요소(112)는 시변 위상각(φ)을 계산하기 위해 간섭 펄스(130, 132, 134)의 시변 진폭 변동을 이용함으로써 파라미터에서의 변화를 감지하도록 한다.
상기 장치(100)의 예시적인 동작에 대한 예시적인 설명은 설명을 위해 제공된다. 레이저(102), 광 스위치(104), 및 위상 변조기(106)는 하나 이상의 광 펄스(116)를 생성하도록 협력한다. 센서 어레이(108)는 광 펄스(116)를 광 펄스(118, 120, 122)로 분할한다. 센서(124, 126, 128)는 간섭 펄스(130, 132, 134)를 생성하기 위해 파라미터 및 광 펄스(118, 120, 122)를 이용한다. 센서 어레이(108)는 광 펄스 트레인(136)으로서 간섭 펄스(130, 132, 134)를 광 수신기(110)로 송신한다.
광 수신기(110)는 하나 이상의 간섭 펄스(130, 132, 134)를 나타내는 아날로그 전기 신호를 생성한다. 예를 들어, 아날로그 전기 신호는 s(t, M, β, φ)로서 정의된다:
Figure 112006001041141-PCT00002
여기서 A는 평균 신호 레벨이고, B는 간섭 항 신호 레벨이고, M은 변조 깊이이고, Tpgc는 위상 생성 반송파의 주기이고, β는 복조 위상 오프셋이고, φ는 위상각이다. s(t, M, β, φ)의 위상각은, 당업자가 이해하는 바와 같이 위상 생성 반송파로 인한 제 1 부분{
Figure 112006001041141-PCT00003
}과, 파라미터로 인한 제 2 부분(φ)을 포함한다.
필터 구성요소(111)는 필터링된 신호를 생성하기 위해 아날로그 전기 신호를 필터링한다. 일례로 아날로그-디지털 변환기 구성요소(142)는 필터링된 신호를 간섭 펄스(130)를 나타내는 디지털 신호로 변환한다. 프로세서 구성요소(112)는 디지털 신호로부터 간섭 펄스(130)의 복수의 샘플(Sn, n=0 내지 x)을 얻는다. 프로세서 구성요소(112)는 주기(Ts)에 걸쳐 시간 간격(△t)에서 복수의 샘플(Sn)을 얻는다. 일례로 주기(Ts)는 위상 생성 반송파(114)의 주기(Tpgc)와 실질적으로 동일하다. 일례로 주기(Ts)는 당업자가 인식하는 바와 같이, 샘플링률에서의 증가를 촉진시키도록 한다. 일례로 주기(Ts)는 Tpulse 이하이다.
일례로 시간 간격(△t)은 주기(Tpgc)의 짝수 분수와 동일하다(예를 들어, Tpgc/8 또는 Tpgc/16). 일례로, 프로세서 구성요소(112)는 Tpgc/8의 시간 간격(△t)으로 시간(t0)에서 시작하는 복수의 샘플(Sn)을 얻는다. 예를 들어, 복수의 샘플(Sn)은 t0, t0+△t, t0+2△t, t0+3△t, t0+4△t, t0+5△t, t0+6△t, t0+7△t에서 8개의 샘플을 포함한다. 다른 예에서, 프로세서 구성요소(112)는 Tpgc/16의 시간 간격(△t)으로 시간(t0)에서 시작하는 복수의 샘플(Sn)을 얻는다. 예를 들어, 복수의 샘플(Sn)은 t0, t0+△t, t0+2△t, t0+3△t, t0+4△t, t0+5△t, t0+6△t, t0+7△t, t0+8△t, t0+9△t, t0+10△t, t0+11△t, t0+12△t, t0+13△t, t0+14△t, t0+15△t에서 16개의 샘플을 포함한다.
프로세서 구성요소(112)는 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하기 위해 복수의 샘플(Sn) 중 하나 이상을 이용한다. 일례로 프로세서 구성요소(112)는 직교 항 세트(Qj, j=0 내지 y)를 계산한다. 예를 들어, 직교 항 세트(Qj)는 복수의 샘플(Sn)의 수의 1/2와 같은 직교 항의 수를 포함한다. 복수의 샘플(Sn)이 8개의 샘플을 포함하는 일례로, y는 3이고, 프로세서 구성요소(112)는 다음으로서 직교 항 세트(Qj)를 계산한다:
Q0=S0-S4, Q1=S1-S5, Q2=S2-S6, 및 Q3=S3-S7(도 3).
복수의 샘플(Sn)이 16개의 샘플을 포함하는 다른 예에서, y는 7이고, 프로세서 구성요소(112)는 다음으로서 직교 항 세트(Qj)를 계산한다:
Q0=S0-S8, Q1=S1-S9, Q2=S2-S10, 및 Q3=S3-S11,
Q4=S4-S12, Q5=S5-S13, Q6=S6-S14, 및 Q7=S7-S15(도 4).
일례로 프로세서 구성요소(112)는 동위상 항 세트(Ik, k=0 내지 z)를 계산한다. 예를 들어, 동위상 항 세트(Ik)는 복수의 샘플(Sn)의 샘플의 수의 1/4와 같은 동위상 항의 수를 포함한다. 복수의 샘플(Sn)이 8개 샘플을 포함하는 일례로, z는 1이고, 프로세서 구성요소(112)는 다음으로서 동위상 항 세트(Ik)를 계산한다:
I0=(S0+S4)-(S2+S6), 및
I1=(S1+S5)-(S3+S7)(도 3).
복수의 샘플(Sn)이 16개 샘플을 포함하는 일례로, z는 3이고, 프로세서 구성요소(112)는 다음으로서 동위상 항 세트(Ik)를 계산한다:
I0=(S0+S8)-(S4+S12), I1=(S1+S9)-(S5+S13),
I2=(S2+S10)-(S6+S14), 및 I3=(S3+S11)-(S7+S15)(도 4).
프로세서 구성요소(112)는 직교 항(Qs)을 계산하기 위해 직교 항 세트(Qj)를 이용한다. 일례로 프로세서 구성요소(112)는 다음으로서 직교 항(Qs)을 계산한다:
Figure 112006001041141-PCT00004
.
직교 항(Qs)은 당업자가 인식하는 바와 같이 복조 위상 오프셋(β)과 독립적이다.
프로세서 구성요소(112)는 동위상 항(Is)을 계산하기 위해 동위상 항 세트(Ik)를 이용한다. 프로세서 구성요소(112)는 본 명세서에 설명된 바와 같이 상수(C1)를 계산한다. 일례로 프로세서 구성요소(112)는 다음으로서 동위상 항(Is)을 계산한다:
Figure 112006001041141-PCT00005
.
동위상 항(Is)은 당업자가 인식하는 바와 같이 복조 위상 오프셋(β)과 독립 적이다. 일례로 프로세서 구성요소(112)는, 직교 항(Qs) 및 동위상 항(Is)의 각 최대 절대값이 연산 범위의 변조 깊이(M)에서 실질적으로 동일하도록 상수(C1)를 계산한다.
일례에서 변조 깊이(M)는 1.0과 1.7 라디안 사이에 있다. 예를 들어, 변조 깊이(M)는 위상 생성 반송파(114)의 신호 세기에서의 증가를 촉진시킬 정도로 충분히 크다. 추가 예에서의 변조 깊이(M)는 변조 깊이(M)에서의 변화에 대해 직교 항(Qs) 및 동위상 항(Is)의 안정성을 촉진시킬 정도로 충분히 작다. 예를 들어, 변조 깊이(M)는 대략 π/2와 같다.
프로세서 구성요소(112)는 직교 항(Q)을 계산하기 위해 직교 항 세트(Qj) 및 직교 항(Qs) 중 하나 이상을 이용한다. 일례로 프로세서 구성요소(112)는 Q를 계산하기 위해 직교 항(Qs)의 크기(magnitude), 및 직교 항 세트(Qj)의 직교 항 중 하나의 부호를 이용한다. 예를 들어, 프로세서 구성요소(112)는 크기의 제로 교차(zero crossing)를 피하기 위해 비교적 큰 크기를 포함하는 직교 항(Q1)을 선택한다. 프로세서 구성요소(112)는 더 큰 크기를 갖는 상이한 직교 항, 예를 들어 직교 항(Q1)의 크기가 0에 도달할 때 직교 항(Q0)을 선택한다. 직교 항(Q)은 당업자가 인식하는 바와 같이 복조 위상 오프셋(β)과 독립적이다.
프로세서 구성요소(112)는 동위상 항(I)을 계산하기 위해 동위상 항 세트 (Ik)중 하나 이상 및 동위상 항(Is)을 이용한다. 일례로 프로세서 구성요소(112)는 I를 계산하기 위해 동위상 항(Is)의 크기, 및 동위상 항 세트(Ik)의 동위상 항 중 하나의 부호를 이용한다. 예를 들어, 프로세서 구성요소(112)는 크기의 제로 교차를 피하기 위해 비교적 큰 크기를 포함하는 동위상 항(I1)을 선택한다. 프로세서 구성요소(112)는 상이한 동위상 항, 예를 들어 동위상 항(I1)의 크기가 0에 도달할 때의 동위상 항(I0)을 선택한다. 동위상 항(I)은 당업자가 인식하는 바와 같이 복조 위상 오프셋(β)과 독립적이다.
일례로 복조 위상 오프셋(β)에서의 변화는 직교 항(Q) 및/또는 동위상 항(I)의 부호를 변화시킨다. 일례로 폭(π/2)의 4개의 연산 대역은 복조 위상 오프셋(β)에 대해 0 내지 2π의 총 범위에 걸쳐 존재한다. 복조 위상 오프셋(β)의 크기가 연산 대역의 경계 근처에 있는 경우, I의 부호를 결정하도록 선택된 동위상 항(Ik)의 크기 및/또는 Q의 부호를 결정하도록 선택된 직교 항(Qj)의 크기는 0에 도달할 것이다. I의 부호를 결정하도록 선택된 동위상 항(Ik)의 크기 및/또는 Q의 부호를 결정하도록 선택된 직교 항(Qj)의 크기가 0에 도달한 경우, 프로세서 구성요소(112)는 상이한 직교 항(Qj) 및/또는 동위상 항(Ik)을 선택한다. 프로세서 구성요소(112)는 복조 위상 오프셋(β)과 독립적으로 위상각(φ)의 계산을 촉진시키기 위해 상이한 직교 항(Qj) 및/또는 동위상 항(Ik)을 선택한다. 일례로 위상 변조기(106)는 π/2보다 상당히 더 작은 범위 내에서 복조 위상 오프셋(β)을 유지시키므로, 복조 위상 오프셋(β)은 당업자가 인식하는 바와 같이 알려질 필요가 없다.
프로세서 구성요소(112)는 복조 위상 오프셋(β)과 독립적으로 위상각(φ)을 계산하기 위해 직교 항(Q) 및 동위상 항(I)을 이용한다. 직교 항(Q) 및 동위상 항(I)이 복조 위상 오프셋(β)과 독립적이기 때문에, 위상각(φ)의 계산은 복조 위상 오프셋(β)과 독립적이다. 일례로 프로세서 구성요소(112)는 위상각을 계산한다:
φ=arctangent(Q/I).
일례로 프로세서 구성요소(112)는 센서(124, 126, 128)에 의해 이용된 파라미터에서의 변화를 결정하기 위해 간섭 펄스(130, 132, 134)의 다수의 경우 사이에서 위상각(φ)에서의 변화를 이용한다.
도 2를 참조하면, 플롯(plot)(202)은 시간(t)에 대해 프로세서 구성요소(112)에 대해 간섭 펄스(130, 132, 134) 및 적절한 샘플링 시간의 예시적인 표시를 포함한다. 간섭 펄스(130, 132, 134)는 아날로그 전기 신호{s(t, M, β, φ)}로 표시된다. 간섭 펄스의 직교 및 동위상 성분은 각각 s(t, M, β, π/2) 및 s(t, M, β, 0 )로 표시된다. 하나 이상의 방형(square) 펄스(230, 232, 234)는 각각 간섭 펄스(130, 132, 134)의 주기(Tpulse)를 표시한다. 방형 펄스(230, 232, 234)는 Tspace의 간격 주기를 포함한다. 일례로 방형 펄스(230, 232, 234)는 높은 듀티 사이클을 포함하는데, 예를 들어 샘플링 주기(Ts)는 간격 주기(Tspace)보다 상당히 더 길다.
일례로 프로세서 구성요소(112)는 각 간섭 펄스(130, 132, 134)로부터 8개의 샘플을 얻는다. 일례로 프로세서 구성요소(112)는 주기(Ts)에 걸쳐 일정한 비율로 샘플을 얻는다. 예를 들어, 프로세서 구성요소(112)는 간섭 펄스(130)에 대해 8개의 샘플(S0 내지 S7)을 얻고, 그 다음 3개의 샘플(Sdiscard)을 폐기하고, 간섭 펄스(132)에 대해 다음 8개의 샘플(S0 내지 S7)을 얻고, 그 다음 3개의 샘플(Sdiscard)을 폐기하고, 나머지도 이와 같이 이루어진다.
도 3을 참조하면, 플롯(302)은 간섭 펄스(130)의 8개의 샘플에 대해 직교 항(Qj) 및 동위상 항(Ik)에 대한 계산 세트의 표시를 포함한다. 8개의 샘플이 취해지면, x=7, y=3, 및 z=1이다. 프로세서 구성요소(112)는 주어진 항의 각 행에서 복수의 샘플(Sn)을 더하고 감산함으로써 주어진 항을 계산한다. 프로세서 구성요소(112)는 주어진 항 및 샘플에 대해 행/열 쌍에서 지정된 부호에 따라 샘플을 더하거나 감산한다. 부호가 샘플에 대해 기술되지 않으면, 샘플은 주어진 항에 사용되지 않는다. 예를 들어, 프로세서 구성요소(112)는 +S0-S4로서 Q0을 계산하고, +S2-S6으로서 Q2를 계산하고, +S0-S2+S4-S6으로서 I0을 계산한다.
도 4를 참조하면, 플롯(402)은 간섭 펄스(130)의 16개의 샘플에 대해 직교 항(Qj) 및 동위상 항(Ik)에 대한 계산 세트의 표시를 포함한다. 16개의 샘플이 취해지면, x=15, y=7, 및 z=3이다. 예를 들어, 프로세서 구성요소(112)는 +S0-S8로서 Q0을 계산하고, +S2-S9로서 Q1을 계산하고, +S0-S4+S8-S12로서 I0을 계산한다. 도 3 및 도 4를 참조하면, 일례로 + 부호 및 - 부호의 패턴은 각각 직교 항(Qj) 및 동위상 항(Ik)에 대해서 보여질 수 있다. 예를 들어, 유사한 패턴은 상이한 수의 샘플로 복수의 샘플에 대한 직교 항 세트(Qj) 및 동위상 항 세트(Ik)를 계산하는데 사용될 수 있다.
도 5 내지 도 14를 참조하면, 플롯(502, 602, 702, 802, 902, 1002, 1102, 1202, 1302, 및 1402)은 필터 구성요소(111)가 4차 베젤 저역 통과 필터를 포함하는 필터 구성요소(111)의 예시적인 특성과, 도 1의 장치에 의해 위상각(φ)의 계산의 예시적인 정확도 플롯을 표시한다. 플롯(502, 602, 702, 802, 902, 1002, 1102, 1202, 1302, 1402)은 MathCAD(MA 02142, 캠브리지, Mathsoft Engineering & Education, Inc., http://www.mathcad.com)를 이용하여 생성된다. 플롯(502)은 예시적인 4차 베젤 저역 통과 필터의 진폭 응답(Sb(f))을 표시한다. 플롯(602)은 도 4의 예시적인 필터 구성요소(111)의 임펄스 응답(b(t))을 표시한다. 플롯(702)은 도 4의 필터 구성요소(111)로의 예시적인 입력 신호(env(t)), 및 상기 필터 구성요소(111)로부터의 각 출력 신호(ENV(t))를 표시한다. 플롯(802)은 플롯(702)의 출력 신호(ENV(t))의 확대도를 표시한다. 플롯(902)은 플롯(702)의 출력 신호(ENV(t))를 갖는 예시적인 위상 생성 반송파(114)의 예시적인 필터링된 신호(S(t))를 표시한다. 플롯(1102)은 복조 위상 오프셋(β)의 함수로서 예시적인 비율(Rs)을 표시한다. 플롯(1102)은 변조 깊이(M)의 함수로서 플롯(1002)의 비율(Rs)을 표시한다. 플롯 (1202)은 복조 위상 오프셋(β)의 함수로서 예시적인 직교 항(Q0)의 피크 값, 및 예시적인 동위상 항(I1)의 피크 값을 표시한다. 플롯(1302)은 복조 위상 오프셋(β)의 함수로서 위상각(φ)의 계산의 예시적인 정확도(△φ)를 표시한다. 플롯(1402)은 위상각(φ)의 함수로서 위상각(φ)의 계산의 예시적인 정확도(△φ)를 표시한다.
도 5를 참조하면, 플롯(502)은 필터 구성요소(111)에 대한 예시적인 진폭 응답(SB(f))을 포함한다. 필터 구성요소(111)가 4차 베젤 저역 통과 필터를 포함하는 필터 구성요소(111)의 복소 주파수 응답(B(f))은 다음과 같다:
Figure 112006001041141-PCT00006
필터 구성요소(111)의 3 dB 롤-오프는 2.114f0이다.
도 6을 참조하면, 플롯(602)은 필터 구성요소(111)의 임펄스 응답(b(t))을 포함한다. 임펄스 응답(b(t))은 필터 구성요소(111)의 주파수 응답(B(f))의 푸리에 변환과 같다. 임펄스 응답(b(t))은
Figure 112006001041141-PCT00007
와 같다. 플롯(602)은, 임펄스 응답(b(t))의, 1000과 곱해진, 실수부{Re(b(t))} 및 허수부{Im(b(t))}를 포함한다. 플롯(602)은 실수부{Re(b(t))}의 트레일링 에지(trailing edge) 상의 리플(ripple)을 강조하기 위해 실수부{Re(b(t))}의 10배를 더 포함한다. 허수부{Im(b(t))}는 0과 같아서, 임펄스 함수(b(t))는 실수이다.
도 7을 참조하면, 플롯(702)은 필터 구성요소(111)의 예시적인 입력 신호 (env(t))를 포함한다. 예를 들어, 입력 신호(env(t))는 출력 신호(130)를 나타내는 광 검출기(110)로부터 전기 신호를 나타낸다. 일례로 출력 신호(130)는 1ns의 상승 및 하강 시간을 갖는 폭 90ns의 플랫-톱(flat-top) 펄스이다. 입력 신호(env(t))는
Figure 112006001041141-PCT00008
와 같은 슈퍼-가우시안 엔벨로프 함수(super-gaussian envelope function)에 의해 근사된다.
필터 구성요소(111)는 임펄스 함수(b(t))로 입력 신호(env(t))의 컨볼루션(ENV(t))을 포함하는 필터링된 신호를 생성한다. 임펄스 함수(bfit(t))는 ENV(t)의 계산을 가속시키기 위해 임펄스 함수(b(t))를 근사하는데 사용된다. 컨볼루션(ENV(t))은
Figure 112006001041141-PCT00009
와 같다.
컨볼루션(ENV(t))은 리딩 에지 및 트레일링 에지에서 리플을 포함한다.
도 8을 참조하면, 플롯(802)은 플롯(702)의 컨볼루션(ENV(t))의 리딩 에지 및 트레일링 에지에서의 리플의 강조를 포함한다. 알 수 있듯이, 컨볼루션(ENV(t))은 대략 30ns 내지 90ns의 평평한 지역을 갖는다. 프로세서 구성요소(112)는 평평한 지역 내로부터 복수의 샘플(Sn)을 취한다.
도 9를 참조하면, 플롯(902)은 컨볼루션(ENV(t))을 갖는 위상 생성 반송파(114)의 필터링된 출력(S(t))을 포함한다. 위상 생성 반송파(114)는 위상 변조기(106)에 의해 생성되고, s(t, M, β, φ)로 표시된다:
Figure 112006001041141-PCT00010
여기서 A는 평균 신호 레벨이고, B는 간섭 항 신호 레벨이다. 예를 들어, A=1.2, B=1.0, M=1.5이다. β의 값은 임의의 값이지만, 도 9에서 1.0라디안과 같다. 위상 생성 반송파(114)는 입력 신호(env(t)) 상에 중첩된다. 필터링된 출력(S(t))은 입력 신호(env(t) 및 s(t))와 임펄스 함수(bfit(t))의 곱의 컨볼루션과 같다:
Figure 112006001041141-PCT00011
.
φ의 2개의 값은 필터링된 출력(S(t, M, β, φ))의 직교 및 동위상 성분을 보여주는데 사용된다. 예를 들어, φ는 동위상 성분에 대해 0이고, φ는 직교 성분에 대해 π/2와 같다. 동위상 항 성분은 25ns의 주기로, 40MHz의 2번째 고조파 주파수를 갖는다. 직교 성분은 50ns의 주기로, 20MHz의 기본 주파수를 갖는다. 프로세서 구성요소(112)는 50ns의 주기에 걸쳐 그리고 컨볼루션(ENV(t))의 평평한 지역 내에 복수의 샘플(Sn)을 얻는다. 예를 들어, x=7인 경우, 프로세서 구성요소(112)는 6.25ns 간격에서 8개의 샘플을 취한다. 8개의 샘플 중 제 1 샘플 및 마지막 샘플은 43.75ns로 떨어져 있다. 프로세서 구성요소(112)는 평평한 지역 내에서 복수의 샘플(Sn)을 얻기 위해 29ns와 45ns 사이에서 제 1 샘플을 취한다.
도 10을 참조하면, 플롯(1002)은, 변조 깊이(M)=1.5인 복조 위상 오프셋(β)의 함수로서 비율(Rs)을 포함한다. 비율(Rs)은
Figure 112006001041141-PCT00012
이다.
변조 깊이(M)=1.5에 대해, 상수(C1)는 대략 1.944와 같다. 비율(Rs)은 Qs 및 Is가 피크값에 있을 때 계산된다. Qs의 피크값은 φ=π/2에 있다. Is의 피크값은 φ=0에 있다. 도 10은 M=1.5인 Rs, 및 -π과 +π 사이의 β를 도시한다. Rs에 대해 단위 비율로부터의 변동은 대략 ±0.1%이다.
도 11을 참조하면, 플롯(1102)은 복조 위상 오프셋(β)의 2개의 값에 대해 변조 깊이(M)의 함수로서 비율(Rs)을 포함한다. 도 11은, M의 주어진 값에 대해 β에서의 변화가 비율(Rs)을 크게 변화시키지 않는 것을 도시한다.
도 12를 참조하면, 플롯(1202)은 복조 위상 오프셋(β)의 함수로서 직교 항(Q0)의 피크값 및 동위상 항(I1)의 피크값을 포함한다. 프로세서 구성요소(112)는 직교 항 세트(Qj) 중 하나의 직교 항, 예를 들어 Q0을 이용함으로써 직교 항(Q)의 부호를 계산한다. 직교 항(Q0)은 위상각(φ)의 사인에 비례한다. 프로세서 구성요소(112)는, 동위상 항 세트(Is) 중 하나의 동위상 항, 예를 들어 I1을 이용함으로써 동위상 항(I)의 부호를 계산한다. 동위상 항(I1)은 위상각(φ)의 코사인에 비례한다. φ=π/2인 Q0에 대한 피크값, 및 φ=0인 I1에 대한 피크값은 도 12에서 위상 오프셋(β)의 함수로서 플로팅된다. Q0의 부호 및 I1의 부호가 변하지 않는 폭(π/2)의 β에서의 4개의 지역은 I1이 0과 교차하는 곳에 지정된다. 프로세서 구성요소 (112)는 Q0 및 I1에 대한 β의 값에 기초하여 Q의 부호 및 I의 부호를 계산한다. 예를 들어, β가 대략 1.1과 2.6 사이일 때, Q0 및 I1 모두는 양이므로, Q=+Qs 및 I=+Is이다.
도 13을 참조하면, 플롯(1302)은 변조 깊이(M)의 여러 값에 대해 복조 위상 오프셋(β)의 함수로서 위상각(φ)의 계산의 에러{△φ(M,β,φ)}를 포함한다. 에러{△φ(M,β,φ)}는
Figure 112006001041141-PCT00013
이다.
측정된 출력 위상각{arctan(Q/I)}이 입력 위상각(φ)과 같은 경우, 에러(△φ)는 0이고, 계산의 정확도는 최대화된다. 도 13은 φ=1인 곳에서, M=1.48, M=1.50, 및 M=1.52에 대해 △φ(M,β,φ)의 플롯을 도시한다. 정확도(△φ)는 M=1.50인 곳에서 1.1과 2.6라디안 사이의 β에 대해 ±1 밀리라디안 내에 있다. M=1.48인 곳에서, 정확도(△φ)는 대략 7 밀리라디안이다. M이 1.50×20 밀리라디안으로부터 벗어나는 곳에서, 예를 들어 M=1.52 또는 M=1.48인 곳에서, 정확도(△φ)는 대략 7 밀리라디안이다.
도 14를 참조하면, 플롯(1402)은, 변조 깊이(M)=1.5인 위상각(φ)의 함수로서 에러{△φ(M,β,φ)}를 포함하고 복조 위상 오프셋(β)의 3개의 값이 1.1로부터 2.6까지의 지역 내에 있다. β=1.2, 1.7, 2.4인 곳에서, 정확도{△φ(M,β,φ)}는 ±1.0 밀리라디안 내에 있다. 도 13 및 도 14를 참조하면, 복조 위상 오프셋(β)에서의 변동은 위상각(φ)의 계산의 정확도{△φ(M,β,φ)}에 크게 영향을 미치지 않 는다.
일례로 장치(100)는 하나 이상의 컴퓨터-판독가능 신호-지지 매체를 이용한다. 장치(100)를 위한 컴퓨터-판독가능 신호-지지 매체의 일례는 프로세서 구성요소(112)의 리코딩가능 데이터 저장 매체(144)를 포함한다. 예를 들어, 장치(100)를 위한 컴퓨터-판독가능 신호-지지 매체는 자기, 전기, 광학, 생물학, 및 원자 데이터 저장 매체 중 하나 이상을 포함한다. 일례로, 컴퓨터-판독가능 신호-지지 매체는 장치(100)를 포함하거나 이에 결합된 네트워크, 예를 들어 전화 네트워크, 근거리 네트워크(LAN), 인터넷 및 무선 네트워크 중 하나 이상을 네트워크에 걸쳐 송신된 변조된 반송파 신호를 포함한다.
본 명세서에 설명된 단계 또는 동작은 단지 예시적이다. 본 발명의 사상에서 벗어나지 않고도 이들 단계 또는 동작에 대해 많은 변경이 있을 수 있다. 예를 들어, 단계는 상이한 순서로 수행될 수 있거나, 단계는 추가, 삭제, 또는 변형될 수 있다.
본 발명의 예시적인 구현이 본 명세서에서 구체적으로 서술되고 설명되었지만, 다양한 변형, 추가, 대체 등이 본 발명의 사상에서 벗어나지 않고도 이루어질 수 있으므로, 이들이 다음 청구항에 청구된 바와 같이 본 발명의 범주 내에 있는 것으로 고려된다는 것이 당업자에게 명백할 것이다.
상술한 바와 같이, 본 발명은 일반적으로 신호 처리에 관한 것으로, 더 구체적으로 광섬유 센서 어레이로부터의 신호 복조 등에 이용된다.

Claims (28)

  1. 복조 위상 오프셋(β)을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각(φ)을 유도하기 위해 파라미터를 이용하는 센서 어레이 방법으로서,
    필터링된 신호를 생성하기 위해 상기 센서 어레이로부터의 출력 신호를 필터링하는 단계와;
    상기 필터링된 신호의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하는 단계를
    포함하는, 센서 어레이 방법.
  2. 제 1항에 있어서,
    복수의 샘플(Ss)(n=0 내지 x)을 얻기 위해 상기 센서 어레이로부터 출력 신호를 샘플링하는 단계를 더 포함하며,
    상기 필터링된 신호의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하는 단계는, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하는 단계를 포함하는, 센서 어레이 방법.
  3. 제 1항에 있어서, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하는 단계는,
    상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하는 단계로서, 상기 하나 이상의 직교 항 중 하나 이상과, 상기 하나 이상의 동위상 항 중 하나 이상은 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하는 단계와;
    상기 하나 이상의 직교 항 및 하나 이상의 동위상 항의 이용을 통해 상기 위상각(φ)을 계산하는 단계를
    포함하는, 센서 어레이 방법.
  4. 제 2항에 있어서, 상기 출력 신호는 주기(Tpulse)를 포함하고, 상기 복수의 샘플(Sn)(n=0 내지 x)을 얻기 위해 상기 센서 어레이로부터의 출력 신호를 샘플링하는 단계는,
    주기(Ts)(Ts는 Tpulse 이하) 내에서 복수의 샘플(Sn)(n=0 내지 x)을 얻기 위해 상기 센서 어레이로부터의 출력 신호를 샘플링하는 단계를 포함하는, 센서 어레이 방법.
  5. 제 4항에 있어서, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하는 단계는,
    상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하는 단계로서, 상기 하나 이상의 직교 항 중 하나 이상과 상기 하나 이상의 동위상 항 중 하나 이상은 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 계산 단계와;
    상기 하나 이상의 직교 항 및 상기 하나 이상의 동위상 항의 이용을 통해 상기 위상각(φ)을 계산하는 단계를
    포함하는, 센서 어레이 방법.
  6. 제 5항에 있어서, 상기 하나 이상의 직교 항 중 하나 이상과 상기 하나 이상의 동위상 항 중 하나 이상은 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하는 단계는,
    상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 직교 항 세트(Qj)(j=0 내지 y) 및 동위상 항 세트(Ik)(k=0 내지 z)를 계산하는 단계와;
    직교 항(
    Figure 112006001041141-PCT00014
    )을 계산하는 단계로서, 여기서 Qs는 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 계산 단계와;
    동위상 항(
    Figure 112006001041141-PCT00015
    )을 계산하는 단계로서, 여기서 Is는 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 계산 단계와;
    직교 항(Qs)의 최대 크기 및 동위상 항(Is)의 최대 크기가 상기 위상 생성 반송파에 대한 동작 범위의 변조 깊이(M)에 대해 실질적으로 동일한 크기를 포함하도록, 상수(C1)를 계산하는 단계를
    포함하는, 센서 어레이 방법.
  7. 제 6항에 있어서, x=7, y=3, z=1이고, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 직교 항 세트(Qj)(j=0 내지 y) 및 동위상 항 세트(Ik)(k=0 내지 z)를 계산하는 단계는,
    Q0=S0-S4를 계산하는 단계와;
    Q1=S1-S5를 계산하는 단계와;
    Q2=S2-S6을 계산하는 단계와;
    Q3=S3-S7을 계산하는 단계와;
    I0=(S0+S4)-(S2+S6)를 계산하는 단계와,
    I1=(S1+S5)-(S3+S7)를 계산하는 단계를
    포함하는, 센서 어레이 방법.
  8. 제 6항에 있어서, x=15, y=7, z=3이고, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 직교 항 세트(Qj)(j=0 내지 y) 및 동위상 항 세트(Ik)(k=0 내지 z)를 계산하는 단계는,
    Q0=S0-S8를 계산하는 단계와;
    Q1=S1-S9를 계산하는 단계와;
    Q2=S2-S10를 계산하는 단계와;
    Q3=S3-S11를 계산하는 단계와;
    Q4=S4-S12를 계산하는 단계와;
    Q5=S5-S13를 계산하는 단계와;
    Q6=S6-S14를 계산하는 단계와;
    Q7=S7-S15를 계산하는 단계와;
    I0=(S0+S8)-(S4+S12)를 계산하는 단계와;
    I1=(S1+S9)-(S5+S13)를 계산하는 단계와;
    I2=(S2+S10)-(S6+S14)를 계산하는 단계와;
    I3=(S3+S11)-(S7+S15)를 계산하는 단계를
    포함하는, 센서 어레이 방법.
  9. 제 6항에 있어서, 상기 하나 이상의 직교 항 및 상기 하나 이상의 동위상 항의 이용을 통해 상기 위상각(φ)을 계산하는 단계는,
    상기 직교 항(Qs) 및 상기 직교항 세트(Qj) 중 하나 이상의 직교 항의 크기로부터 직교 항(Q)을 계산하는 단계와;
    상기 동위상 항(Is) 및 상기 동위상 세트(Ik) 중 하나 이상의 동위상 항의 크기로부터 동위상 항(I)을 계산하는 단계와;
    양(quantity)(Q/I)의 아크탄젠트로부터 상기 출력 신호의 위상각(φ)을 계산하는 단계를
    포함하는, 센서 어레이 방법.
  10. 복조 위상 오프셋(β)을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각(φ)을 유도하기 위해 파라미터를 이용하는 센서 어레이 장치로서,
    필터링된 신호를 생성하기 위해 상기 센서 어레이로부터의 출력 신호를 필터링하는 필터 구성요소와;
    상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위해 상기 필터링된 신호를 이용하는 프로세서 구성요소를
    포함하는, 센서 어레이 장치.
  11. 제 10항에 있어서, 상기 프로세서 구성요소는 상기 필터링된 신호 중 복수의 샘플(Sn)(n=0 내지 x)을 얻고,
    상기 프로세서 구성요소는, 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위해 상기 복수의 샘플(Sn) 중 하나 이상을 이용하는, 센서 어레이 장치.
  12. 제 11항에 있어서, 상기 프로세서 구성요소는, 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하기 위해 상기 출력 신호의 상기 복수의 샘플(Sn) 중 하나 이상을 이용하고, 상기 하나 이상의 직교 항 중 하나 이상과, 상기 하나 이상의 동위상 항 중 하나 이상은 상기 위상 생성 반송파의 상기 복조 위상 오프셋(β)과 실질적으로 독립적이고;
    상기 프로세서 구성요소는 상기 위상각(φ)을 계산하기 위해 상기 하나 이상의 직교 항 및 하나 이상의 동위상 항을 이용하는, 센서 어레이 장치.
  13. 제 11항에 있어서, 상기 출력 신호는 주기(Tpulse)를 포함하고,
    상기 프로세서 구성요소는 주기(Ts) 내에서 복수의 샘플(Sn)을 얻고, 여기서 Ts는 Tpulse 이하인, 센서 어레이 장치.
  14. 제 13항에 있어서, 상기 프로세서 구성요소는, 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하기 위해 상기 출력 신호의 복수의 샘플(Sn) 중 하나 이상을 이용하고, 상기 하나 이상의 직교 항 중 하나 이상과 상기 하나 이상의 동위상 항 중 하나 이상은 상기 위상 생성 반송파의 상기 복조 위상 오프셋(β)과 실질적으로 독립적이고;
    상기 프로세서 구성요소는 상기 위상각(φ)을 계산하기 위해 상기 하나 이상의 직교 항 및 상기 하나 이상의 동위상 항을 이용하는, 센서 어레이 장치.
  15. 제 14항에 있어서, 상기 하나 이상의 직교 항 중 하나 이상은 직교 항(Qs)을 포함하고, 상기 하나 이상의 동위상 항 중 하나 이상은 동위상 항(Is)을 포함하고;
    상기 프로세서 구성요소는 상기 위상각(φ)을 계산하기 위해 상기 복수의 샘플(Sn), 상기 직교 항(Qs), 및 상기 동위상 항(Is) 중 하나 이상을 이용하는, 센서 어레이 장치.
  16. 제 15항에 있어서, 상기 프로세서 구성요소는 직교 항 세트(Qj) 및 동위상 항 세트(Ik)를 계산하기 위해 상기 복수의 샘플(Sn)을 이용하고, 여기서 j=0 내지 y, k=0 내지 z이고;
    상기 프로세서 구성요소는 직교 항(Qs) 및 동위상 항(Is)을 계산하기 위해 상기 직교 항 세트(Qj) 및 상기 동위상 항 세트(Ik)를 이용하는, 센서 어레이 장치.
  17. 제 16항에 있어서, 상기 프로세서 구성요소는 상수(C1)를 계산하고, 상기 프로세서 구성요소는
    Figure 112006001041141-PCT00016
    를 계산하고,
    상기 프로세서 구성요소는
    Figure 112006001041141-PCT00017
    를 계산하고,
    상기 프로세서 구성요소는, 직교 항(Qs)의 크기 및 동위상 항(Is)의 크기가 상기 위상 생성 반송파에 대한 동작 범위의 변조 깊이(M)에서 실질적으로 동일한 크기를 포함하도록 상수(C1)를 계산하는, 센서 어레이 장치.
  18. 제 17항에 있어서, 상기 프로세서 구성요소는 직교 항(Q)을 계산하기 위해 직교 항(Qs) 및 직교항 세트(Qj)를 이용하고, 상기 프로세서 구성요소는 동위상 항(I)을 계산하기 위해 동위상 항(Is) 및 동위상 항 세트(Ik)를 이용하고;
    상기 프로세서 구성요소는 Q=±Qs를 계산하고;
    상기 프로세서 구성요소는 I=±Is를 계산하고;
    상기 프로세서 구성요소는 Q의 부호를 결정하기 위해 상기 직교 항 세트(Qj)를 이용하고;
    상기 프로세서 구성요소는 I의 부호를 결정하기 위해 상기 동위상 항 세트(Ik)를 이용하고;
    상기 프로세서 구성요소는 φ=arctangent(Q/I)를 계산하는, 센서 어레이 장치.
  19. 제 18항에 있어서, x=7, y=3, 및 z=1이고;
    상기 프로세서 구성요소는 Q0=S0-S4, Q1=S1-S5, Q2=S2-S6, 및 Q3=S3-S7을 계산하고;
    상기 프로세서 구성요소는 I0=(S0+S4)-(S2+S6), 및
    I1=(S1+S5)-(S3+S7)을 계산하는, 센서 어레이 장치.
  20. 제 18항에 있어서, x=15, y=7, 및 z=3이고;
    상기 프로세서 구성요소는
    Q0=S0-S8, Q1=S1-S9, Q2=S2-S10, 및 Q3=S3-S11,
    Q4=S4-S12, Q5=S5-S13, Q6=S6-S14, 및 Q7=S7-S15을 계산하고;
    상기 프로세서 구성요소는
    I0=(S0+S8)-(S4+S12), I1=(S1+S9)-(S5+S13),
    I2=(S2+S10)-(S6+S14), 및 I3=(S3+S11)-(S7+S15)을 계산하는, 센서 어레이 장치.
  21. 제 10항에 있어서, 상기 위상 생성 반송파의 주기(Tpgc)는 1/Tpgc와 같은 주파수(fpgc)를 포함하고, 상기 주파수(fpgc)는 대략 2MHz 내지 20MHz이고, 상기 위상 생성 반송파는 대략 1.0 라디안 내지 1.7 라디안의 변조 깊이(M)를 포함하고, 상기 필터 구성요소는 대략 10MHz 내지 60MHz 사이의 3dB 롤-오프(roll-off) 주파수를 포함하는, 센서 어레이 장치.
  22. 제 21항에 있어서, 상기 필터 구성요소는 4차 베젤 저역 통과 필터를 포함하는, 센서 어레이 장치.
  23. 제 21항에 있어서, 상기 필터 구성요소는 4차 실극(real pole) 필터를 포함하는, 센서 어레이 장치.
  24. 복조 위상 오프셋(β)을 갖는 위상 생성 반송파를 포함하는 광 신호 상에서 시변 위상각(φ)을 유도하기 위해 파라미터를 이용하는 센서 어레이 제품으로서,
    하나 이상의 컴퓨터-판독가능 신호-지지 매체와;
    필터링된 신호를 생성하기 위해 상기 센서 어레이로부터 출력 신호를 필터링 하기 위한 하나 이상의 매체에서의 수단과;
    상기 필터링된 신호의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단을
    포함하는, 센서 어레이 제품.
  25. 제 24항에 있어서,
    복수의 샘플(Sn)(n=0 내지 x)을 얻기 위해 상기 필터링된 신호를 샘플링하기 위한 하나 이상의 매체에서의 수단을 더 포함하고,
    상기 필터링된 신호의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단은,
    상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단을 포함하는, 센서 어레이 제품.
  26. 제 25항에 있어서, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단은,
    상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하기 위한 하나 이상의 매체에서의 수단으로서, 상기 하나 이상의 직교 항 중 하나 이상과 상기 하나 이상의 동위상 항 중 하나 이상은 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 계산 수단과;
    상기 하나 이상의 직교 항 및 상기 하나 이상의 동위상 항의 이용을 통해 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단을 포함하는, 센서 어레이 제품.
  27. 제 26항에 있어서, 상기 출력 신호는 주기(Tpulse)를 포함하고, 상기 복수의 샘플(Sn)(n=0 내지 x)을 얻기 위해 상기 센서 어레이로부터 상기 출력 신호를 샘플링하기 위한 하나 이상의 매체에서의 수단은,
    주기(Ts)(Ts는 Tpulse 이하) 내에서 상기 복수의 샘플(Sn)(n=0 내지 x)을 얻기 위해 상기 센서 어레이로부터 상기 출력 신호를 샘플링하기 위한 하나 이상의 매체에서의 수단을 포함하는, 센서 어레이 제품.
  28. 제 27항에 있어서, 상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 상기 복조 위상 오프셋(β)과 독립적으로 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단은,
    상기 복수의 샘플(Sn) 중 하나 이상의 이용을 통해 하나 이상의 직교 항 및 하나 이상의 동위상 항을 계산하기 위한 하나 이상의 매체에서의 수단으로서, 상기 하나 이상의 직교 항 중 하나 이상 및 상기 하나 이상의 동위상 항 중 하나 이상이 상기 복조 위상 오프셋(β)과 실질적으로 독립적인, 계산 수단과;
    상기 하나 이상의 직교 항 및 상기 하나 이상의 동위상 항의 이용을 통해 상기 위상각(φ)을 계산하기 위한 하나 이상의 매체에서의 수단을
    포함하는, 센서 어레이 제품.
KR1020067000391A 2003-07-09 2004-06-17 위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산 KR20070017089A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020067000391A KR20070017089A (ko) 2003-07-09 2004-06-17 위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/615,729 2003-07-09
KR1020067000391A KR20070017089A (ko) 2003-07-09 2004-06-17 위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산

Publications (1)

Publication Number Publication Date
KR20070017089A true KR20070017089A (ko) 2007-02-08

Family

ID=43650948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067000391A KR20070017089A (ko) 2003-07-09 2004-06-17 위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산

Country Status (1)

Country Link
KR (1) KR20070017089A (ko)

Similar Documents

Publication Publication Date Title
EP1835258B1 (en) Digital feedback method for optical gyroscopes
US8922779B2 (en) Digital signal processing method and device of fiber-optic gyroscope, and fiber-optic gyroscope
US20080218765A1 (en) Signal Processing For A Sagnac Interferometer
JP3842551B2 (ja) 時分割マルチプレックス処理された光ファイバセンサアレイのノイズ抑制装置および方法
US7038784B2 (en) Calculation of sensor array induced phase angle independent from demodulation phase offset of phase generated carrier
JP4860467B2 (ja) 位相生成搬送波の復調位相オフセットと独立なセンサアレイ誘導位相角のフィルタリング計算方式
US6363034B1 (en) Methods and apparatus for phase angle demodulation
EP1072866B1 (en) Demodulation method for fiber optic sensor arrays
KR101834526B1 (ko) 마그네틱 엔코더의 출력 신호를 보상하는 장치
CA2414257C (en) Multichannel interferometer with phase generated carrier demodulation and quadrature error correction
US6285719B1 (en) Digital phase sensitive rectification of AC driven transducer signals
AU2002252807A1 (en) Multichannel interferometer with phase generated carrier demodulation and quadrature error correction
KR20070017089A (ko) 위상 생성 반송파의 복조 위상 오프셋과 독립적인 센서어레이 유도 위상각의 필터링된 계산
KR101064298B1 (ko) 위상 생성 반송파를 갖는 광섬유 센서 어레이에서의 위상 신호의 계산 방법
US6934034B2 (en) Sensor array induced phase angle calculation based on mixed signals
US5432443A (en) Linear position detector including a phase shifter and a sample-and-hold circuit for synchronizing a sample pulse period with the reference period of the equilibrium modulated signal
JPH0581842B2 (ko)
JPH0581844B2 (ko)

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee