KR20070017047A

KR20070017047A - Memory element and memory

Info

Publication number: KR20070017047A
Application number: KR1020060073629A
Authority: KR
Inventors: 마사노리 호소미; 히로유끼 오모리; 히로시 가노
Original assignee: 소니 가부시끼 가이샤
Priority date: 2005-08-05
Filing date: 2006-08-04
Publication date: 2007-02-08

Abstract

스핀 주입 효율을 향상시킴으로써, 기입에 필요한 전류치를 저감할 수 있는 기억 소자를 제공한다. 정보를 자성체의 자화 상태에 의해 보유하는 기억층(17)에 대하여, 중간층(16)을 개재하여 자화 고정층(31)이 형성되고, 중간층(16)이 절연체로 이루어지고, 적층 방향으로 스핀 편극한 전자를 주입함으로써 기억층(17)의 자화 M1의 방향이 변화되어, 기억층(17)에 대하여 정보의 기록이 행해지고, 기억층을 구성하는 강자성층 중 적어도 1층이 CoFeTa를 주성분으로 하여 이루어지고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 기억 소자(3)를 구성한다. By improving spin injection efficiency, a memory device capable of reducing a current value required for writing is provided. The magnetization pinned layer 31 is formed via the intermediate layer 16 with respect to the memory layer 17 which holds information by the magnetization state of the magnetic body, and the intermediate layer 16 is made of an insulator and spin-polarized in the stacking direction. By injecting electrons, the direction of the magnetization M1 of the memory layer 17 is changed, information is recorded on the memory layer 17, and at least one of the ferromagnetic layers constituting the memory layer has CoFeTa as a main component. And the memory element 3 whose content of Ta is 1 atomic% or more and 20 atomic% or less.

기억층, 강자성층, 자화, 중간층, MR비, Ta의 첨가량, 스핀 주입 Memory layer, ferromagnetic layer, magnetization, intermediate layer, MR ratio, Ta addition amount, spin injection

Description

MEMORY ELEMENT AND MEMORY

도 1은 본 발명의 일 실시 형태의 메모리의 개략 구성도(사시도).BRIEF DESCRIPTION OF THE DRAWINGS The schematic block diagram (perspective view) of the memory of one Embodiment of this invention.

도 2는 도 1의 기억 소자의 단면도.FIG. 2 is a cross-sectional view of the memory device of FIG. 1. FIG.

도 3은 본 발명의 다른 실시 형태의 기억 소자의 단면도.3 is a cross-sectional view of a memory device of another embodiment of the present invention.

도 4a는 실험1의 각 시료의 Ta의 첨가량(원자%)과 MR비의 관계를 도시하는 도면, 도 4b는 실험1의 각 시료의 Ta의 첨가량(원자%)과 반전 전류 밀도의 관계를 도시하는 도면．FIG. 4A is a diagram showing the relationship between the amount of Ta addition (atomic%) and the MR ratio of each sample of Experiment 1, and FIG. 4B is the relationship between the amount of Ta addition (atomic%) and inversion current density of each sample of Experiment 1 Drawing.

도 5a는 실험2의 각 시료의 Ta의 첨가량(원자%) 및 B의 첨가량(원자%)과 MR비의 관계를 도시하는 도면, 도 5b는 실험2의 각 시료의 Ta의 첨가량(원자%) 및 B의 첨가량(원자%)과 반전 전류 밀도의 관계를 도시하는 도면．FIG. 5A is a graph showing the relationship between the addition amount (atomic%) of Ta of each sample of Experiment 2 and the addition amount (atomic%) of B and MR ratio, and FIG. 5B is the addition amount of Ta (atomic%) of each sample of Experiment 2 And a graph showing the relationship between the amount of addition (atomic%) of B and the inversion current density.

도 6은 스핀 주입에 의한 자화 반전을 이용한 메모리의 개략 구성도(사시도).6 is a schematic configuration diagram (perspective view) of a memory using magnetization reversal by spin injection.

도 7은 도 6의 메모리의 단면도.7 is a cross-sectional view of the memory of FIG.

도 8은 종래의 MRAM의 구성을 모식적으로 도시한 사시도.8 is a perspective view schematically showing a configuration of a conventional MRAM.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

3, 30 : 기억 소자3, 30: memory element

11 : 기초층11: base layer

12, 21 : 반강자성층12, 21: antiferromagnetic layer

13, 15, 20 : 강자성층13, 15, 20: ferromagnetic layer

14 : 비자성층14: nonmagnetic layer

16, 19 : 절연층16, 19: insulation layer

17 : 기억층17: memory layer

18 : 캡층18: cap layer

31, 32 : 자화 고정층 31, 32: magnetized pinned layer

[비특허 문헌1] 닛케이 일렉트로닉스 2001.2.12호(제164페이지-1171페이지) [Non-Patent Document 1] Nikkei Electronics 2001.2.12 (pages 164-1171)

[비특허 문헌2] Phys. Rev. B 54.9353(1996) [Non-Patent Document 2] Phys. Rev. B 54.9353 (1996)

[비특허 문헌3] J. Magn. Mat. 159. L1(1996) [Non-Patent Document 3] J. Magn. Mat. 159.L1 (1996)

[특허 문헌1] 일본 특개2003-17782호 공보 [Patent Document 1] Japanese Patent Application Laid-Open No. 2003-17782

[특허 문헌2] 미국 특허 제6256223호 명세서 [Patent Document 2] U.S. Patent No.6256223

[특허 문헌3] 미국 특허 공개 제2004/0027853호 명세서[Patent Document 3] US Patent Publication No. 2004/0027853

본 발명은, 강자성층의 자화 상태를 정보로서 기억하는 기억층과, 자화의 방향이 고정된 자화 고정층으로 이루어지고, 전류를 흘림으로써 기억층의 자화의 방향을 변화시키는 기억 소자 및 이 기억 소자를 구비한 메모리에 관한 것으로, 불휘 발 메모리에 적용하기에 적합한 것이다.The present invention comprises a memory layer which stores the magnetization state of a ferromagnetic layer as information, a magnetization fixed layer having a fixed magnetization direction, and a memory element which changes the direction of magnetization of the memory layer by flowing a current, and the memory element. The present invention relates to a provided memory, and is suitable for application to a nonvolatile memory.

컴퓨터 등의 정보 기기에서는，랜덤 액세스 메모리로서, 동작이 고속이고, 고밀도의 DRAM이 널리 사용되고 있다.In information devices such as a computer, as a random access memory, a high speed operation and a high density DRAM are widely used.

그러나，DRAM은 전원을 끊으면 정보가 소실되게 되는 휘발성 메모리이기 때문에, 정보가 소실되지 않는 불휘발의 메모리가 요망되고 있다.However, since DRAM is a volatile memory whose information is lost when the power supply is turned off, a nonvolatile memory that does not lose information is desired.

그리고, 불휘발 메모리의 후보로서, 자성체의 자화로 정보를 기록하는 자기 랜덤 액세스 메모리(MRAM)가 주목받고 있으며, 개발이 진행되고 있다(예를 들면 비특허 문헌1 참조).As a candidate for the nonvolatile memory, magnetic random access memory (MRAM) for recording information by magnetization of a magnetic material has attracted attention, and development is in progress (for example, see Non-Patent Document 1).

MRAM은, 거의 직교하는 2종류의 어드레스 배선(워드선, 비트선)에 각각 전류를 흘려, 각 어드레스 배선으로부터 발생하는 전류 자장에 의해, 어드레스 배선의 교차점에 있는 자기 기억 소자의 자성층의 자화를 반전하여 정보의 기록을 행하는 것이다. In the MRAM, current flows through two types of address wires (word lines and bit lines) that are substantially orthogonal to each other, and the magnetization of the magnetic layer of the magnetic memory element at the intersection of the address wires is reversed by the current magnetic field generated from each address wire. Information is recorded.

일반적인 MRAM의 모식도(사시도)를, 도 8에 도시한다.A schematic diagram (perspective view) of a general MRAM is shown in FIG. 8.

실리콘 기판 등의 반도체 기체(110)의 소자 분리층(102)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(108), 소스 영역(107), 및 게이트 전극(101)이, 각각 형성되어 있다. A drain region 108, a source region 107, which constitute a selection transistor for selecting each memory cell in a portion separated by the device isolation layer 102 of the semiconductor substrate 110, such as a silicon substrate, and The gate electrode 101 is formed, respectively.

또한，게이트 전극(101)의 상방에는, 도면에서 전후 방향으로 연장되는 워드선(105)이 형성되어 있다.Further, above the gate electrode 101, word lines 105 extending in the front-rear direction in the drawing are formed.

드레인 영역(108)은, 도면에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(108)에는, 배선(109)이 접속되어 있다. The drain region 108 is formed in common in the left and right selection transistors in the drawing, and a wiring 109 is connected to the drain region 108.

그리고，워드선(105)과, 상방에 배치된, 도면에서 좌우 방향으로 연장되는 비트선(106) 사이에, 자화의 방향이 반전되는 기억층을 갖는 자기 기억 소자(103)가 배치되어 있다. 이 자기 기억 소자(103)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성된다.Then, a magnetic memory element 103 having a memory layer in which the direction of magnetization is reversed is disposed between the word line 105 and the bit line 106 extending in the left and right direction in the drawing. This magnetic memory element 103 is composed of, for example, a magnetic tunnel junction element (MTJ element).

또한，자기 기억 소자(103)는, 수평 방향의 바이패스선(111) 및 상하 방향의 컨택트층(104)을 개재하여, 소스 영역(107)에 전기적으로 접속되어 있다. The magnetic memory element 103 is electrically connected to the source region 107 via the bypass line 111 in the horizontal direction and the contact layer 104 in the vertical direction.

워드선(105) 및 비트선(106)에 각각 전류를 흘림으로써, 전류 자계를 자기 기억 소자(103)에 인가하고, 이에 의해 자기 기억 소자(103)의 기억층의 자화의 방향을 반전시켜, 정보의 기록을 행할 수 있다． By passing a current through the word line 105 and the bit line 106, respectively, a current magnetic field is applied to the magnetic memory element 103, thereby inverting the direction of magnetization of the storage layer of the magnetic memory element 103, Information can be recorded.

그리고, MRAM 등의 자기 메모리에서，기록한 정보를 안정적으로 보유하기 위해서는, 정보를 기록하는 자성층(기억층)이, 일정한 보자력을 갖고 있는 것이 필요하다. In the magnetic memory such as MRAM, in order to stably retain the recorded information, it is necessary that the magnetic layer (memory layer) for recording the information has a certain coercive force.

한편，기록된 정보를 재기입하기 위해서는, 어드레스 배선에 어느 정도의 전류를 흘려야만 한다.On the other hand, in order to rewrite the recorded information, a certain amount of current must flow through the address wiring.

그런데, MRAM을 구성하는 소자의 미세화를 따라서, 자화의 방향을 반전시키는 전류치가 증대되는 경향을 나타내는 반면, 어드레스 배선이 가늘어지기 때문에, 충분한 전류를 흘릴 수 없게 된다.By the way, with the miniaturization of the elements constituting the MRAM, the current value for reversing the direction of magnetization tends to increase, while the address wiring becomes thinner, so that sufficient current cannot flow.

따라서，보다 적은 전류로 자화 반전이 가능한 구성으로서, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리가 주목받고 있다(예를 들면, 특허 문헌1, 특허 문헌2, 비특허 문헌2, 비특허 문헌3 참조).Therefore, as a configuration capable of magnetizing reversal with less current, a memory having a configuration using magnetization reversal by spin injection has attracted attention (for example, Patent Document 1, Patent Document 2, Non-Patent Document 2, and Non-Patent Document 3). Reference).

스핀 주입에 의한 자화 반전이란, 자성체 내를 통과하여 스핀 편극한 전자를, 다른 자성체에 주입함으로써, 다른 자성체에서 자화 반전을 일으키게 하는 것이다. The magnetization reversal by spin injection is to induce magnetization reversal in another magnetic body by injecting electrons spin-polarized through the inside of the magnetic body into another magnetic body.

예를 들면, 거대 자기 저항 효과 소자(GMR 소자)나 자기 터널 접합 소자(MTJ 소자)에 대하여, 그 막면에 수직인 방향으로 전류를 흘림으로써, 이들 소자 중 적어도 일부의 자성층의 자화의 방향을 반전시킬 수 있다.For example, the direction of magnetization of the magnetic layer of at least some of these elements is reversed by flowing a current in a direction perpendicular to the film surface of the giant magnetoresistive element (GMR element) or the magnetic tunnel junction element (MTJ element). You can.

그리고, 스핀 주입에 의한 자화 반전은, 소자가 미세화되어도, 전류를 증가시키지 않고 자화 반전을 실현할 수 있는 이점을 갖고 있다.The magnetization reversal by spin injection has an advantage that the magnetization reversal can be realized without increasing the current even when the device is miniaturized.

상술한 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리의 모식도를 도 6 및 도 7에 도시한다. 도 6은 사시도, 도 7은 단면도이다. 6 and 7 show schematic diagrams of a memory having a configuration using the magnetization reversal by the spin injection described above. 6 is a perspective view and FIG. 7 is a sectional view.

실리콘 기판 등의 반도체 기체(60)의 소자 분리층(52)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는，드레인 영역(58), 소스 영역(57), 및 게이트 전극(51)이, 각각 형성되어 있다. 이 중, 게이트 전극(51)은, 도 7에서 전후 방향으로 연장되는 워드선을 겸하고 있다. Drain region 58, source region 57, and constituting a selection transistor for selecting each memory cell in a portion separated by element isolation layer 52 of semiconductor substrate 60, such as a silicon substrate, and The gate electrode 51 is formed, respectively. Among these, the gate electrode 51 also serves as a word line extending in the front-rear direction in FIG. 7.

드레인 영역(58)은, 도 6에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(58)에는, 배선(59)이 접속되어 있다. The drain region 58 is formed in common in the left and right selection transistors in FIG. 6, and a wiring 59 is connected to the drain region 58.

그리고, 소스 영역(57)과, 상방에 배치된, 도 6에서 좌우 방향으로 연장되는 비트선(56) 사이에, 스핀 주입에 의해 자화의 방향이 반전되는 기억층을 갖는 기억 소자(53)가 배치되어 있다. Then, between the source region 57 and the bit lines 56 extending in the left-right direction in FIG. 6, the memory element 53 having a memory layer in which the magnetization direction is reversed by spin injection is formed. It is arranged.

이 기억 소자(53)는, 예를 들면 자기 터널 접합 소자(MTJ 소자)에 의해 구성 된다. 도면에서 참조 부호 61 및 62는 자성층을 나타내고 있고, 2층의 자성층(61, 62) 중，한쪽의 자성층을 자화의 방향이 고정된 자화 고정층으로 하고, 다른쪽의 자성층을 자화의 방향이 변화되는 자화 자유층 즉 기억층으로 한다.This memory element 53 is formed of, for example, a magnetic tunnel junction element (MTJ element). In the drawings, reference numerals 61 and 62 denote magnetic layers, and among the two magnetic layers 61 and 62, one of the magnetic layers is a magnetized pinned layer having a fixed magnetization direction, and the other magnetic layer is changed in the magnetization direction. The magnetization free layer, that is, the memory layer.

또한，기억 소자(53)는, 비트선(56)과, 소스 영역(57)에, 각각 상하의 컨택트층(54)을 개재하여 접속되어 있다. 이에 의해，기억 소자(53)에 전류를 흘려, 스핀 주입에 의해 기억층의 자화의 방향을 반전시킬 수 있다. In addition, the memory element 53 is connected to the bit line 56 and the source region 57 via the upper and lower contact layers 54, respectively. As a result, a current flows through the memory element 53, and the direction of magnetization of the memory layer can be reversed by spin injection.

이러한 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리의 경우, 도 8에 도시한 일반적인 MRAM과 비교하여, 디바이스 구조를 단순화할 수 있고, 그 때문에 고밀도화가 가능하게 된다고 하는 특징도 갖고 있다.In the case of a memory having such a configuration using magnetization inversion by spin injection, the device structure can be simplified compared with the general MRAM shown in Fig. 8, and therefore, the density can be increased.

또한，스핀 주입에 의한 자화 반전을 이용함으로써, 외부 자계에 의해 자화 반전을 행하는 일반적인 MRAM과 비교하여, 소자의 미세화가 진행되어도, 기입의 전류가 증대되지 않는다고 하는 이점이 있다.In addition, the use of magnetization reversal by spin injection has the advantage that the current of writing does not increase even when the element is miniaturized, compared with a general MRAM which performs magnetization reversal by an external magnetic field.

그런데，MRAM의 경우에는, 기억 소자와는 별도로 기입 배선(워드선이나 비트선)을 형성하여, 기입 배선에 전류를 흘려 발생하는 전류 자계에 의해, 정보의 기입(기록)을 행하고 있다. 그 때문에, 기입 배선에, 기입에 필요한 전류량을 충분히 흘릴 수 있다. By the way, in the case of MRAM, writing wirings (word lines and bit lines) are formed separately from the memory elements, and information is written (written) by a current magnetic field generated by passing a current through the write wirings. Therefore, the amount of current required for writing can sufficiently flow through the write wiring.

한편, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리에서는, 기억 소자에 흘리는 전류에 의해 스핀 주입을 행하여, 기억층의 자화의 방향을 반전시킬 필요가 있다.On the other hand, in a memory having a configuration in which magnetization reversal by spin injection is used, it is necessary to perform spin injection by the current flowing through the memory element to reverse the magnetization direction of the memory layer.

그리고, 이와 같이 기억 소자에 직접 전류를 흘려 정보의 기입(기록)을 행하 기 때문에, 기입을 행하는 메모리 셀을 선택하기 위해, 기억 소자를 선택 트랜지스터와 접속하여 메모리 셀을 구성한다. 이 경우, 기억 소자에 흐르는 전류는, 선택 트랜지스터에 흘리는 것이 가능한 전류(선택 트랜지스터의 포화 전류)의 크기로 제한된다. Since information is written (write) by flowing a current directly through the memory element in this manner, in order to select the memory cell to write, the memory element is connected to the selection transistor to form a memory cell. In this case, the current flowing through the storage element is limited to the magnitude of the current (saturation current of the selection transistor) that can flow through the selection transistor.

이 때문에, 선택 트랜지스터의 포화 전류 이하의 전류로 기입을 행할 필요가 있어, 스핀 주입의 효율을 개선하여, 기억 소자에 흘리는 전류를 저감할 필요가 있다． For this reason, it is necessary to write with a current equal to or less than the saturation current of the selection transistor, and it is necessary to improve the efficiency of spin injection and to reduce the current flowing to the storage element.

또한，읽어냄 신호를 크게 하기 위해서는, 큰 자기 저항 변화율을 확보할 필요가 있고, 그것을 위해서는 기억층의 양측에 접하고 있는 중간층을 터널 절연층(터널 배리어층)으로 한 기억 소자의 구성으로 하는 것이 효과적이다. In addition, in order to increase the read signal, it is necessary to secure a large magnetoresistance change rate, and for this purpose, it is effective to have a structure of a memory element having an intermediate layer in contact with both sides of the memory layer as a tunnel insulation layer (tunnel barrier layer). to be.

이와 같이 중간층으로서 터널 절연층을 이용한 경우에는, 터널 절연층이 절연 파괴되는 것을 방지하기 위해, 기억 소자에 흘리는 전류량에 제한이 발생한다. 이 관점에서도, 스핀 주입 시의 전류를 억제할 필요가 있다． When a tunnel insulating layer is used as the intermediate layer in this manner, a limit is placed on the amount of current flowing to the storage element in order to prevent the tunnel insulating layer from being broken down. Also from this point of view, it is necessary to suppress the current during spin injection.

따라서, 스핀 주입에 의해 기억층의 자화의 방향을 반전시키는 구성의 기억 소자에서는, 스핀 주입 효율을 개선하여, 필요로 하는 전류를 줄일 필요가 있다. Therefore, in a memory element having a configuration in which the direction of magnetization of the storage layer is reversed by spin injection, it is necessary to improve the spin injection efficiency and reduce the required current.

따라서, 스핀 주입 시의 전류를 억제하기 위한 해결책으로서, 기억 소자를, 일반적인 자기 터널 접합 소자인 자화 고정층/중간층/기억층이라고 하는 구성으로부터, 자화 고정층/중간층/기억층/중간층/자화 고정층의 적층 구조를 갖고, 또한 기억층의 상하에 형성한 자화 고정층의 자화의 방향을 반대 방향으로 한 구성으로, 변경하는 것이 제안되어 있다(특허 문헌3 참조). Therefore, as a solution for suppressing the current during spin injection, the storage element is a stack of magnetized pinned layer / intermediate layer / memory layer / intermediate layer / magnetized pinned layer from a configuration called a magnetized pinned layer / middle layer / memory layer, which is a general magnetic tunnel junction element. It is proposed to change the structure to a structure in which the magnetization direction of the magnetization pinned layer formed above and below the storage layer is in the opposite direction (see Patent Document 3).

그리고, 상기 특허 문헌3에서, 상하의 자화 고정층의 자화의 방향을 서로 반대 방향으로 함으로써, 스핀 주입 효율을 배증시키는 것이 가능한 것이 기재되어 있다. In Patent Document 3, it is described that the spin injection efficiency can be doubled by making the directions of the magnetizations of the upper and lower magnetization pinning layers opposite to each other.

확실히, 이론적으로는, 상기 특허 문헌3에 기재된 구조를 채용함으로써, 스핀 주입 효율이 배증된다고 생각된다.Indeed, in theory, it is considered that the spin injection efficiency is doubled by employing the structure described in Patent Document 3.

그러나, 상기 특허 문헌3에 기재된 구조의 기억 소자를 실제로 제작하여, 이 기억 소자의 특성을 조사한 결과, 이론과 같은 결과는 얻을 수 없어, 충분한 스핀 주입 효율의 향상이 인정되지 않았다. However, as a result of actually fabricating the memory device having the structure described in Patent Document 3 and examining the characteristics of the memory device, results similar to the theory could not be obtained, and sufficient improvement in spin injection efficiency was not recognized.

상술한 문제의 해결을 위해, 본 발명에서는, 스핀 주입 효율을 향상시킴으로써, 기입에 필요한 전류치를 저감할 수 있는 기억 소자, 및 이 기억 소자를 갖는 메모리를 제공하는 것이다. In order to solve the above problems, the present invention provides a memory device capable of reducing the current value required for writing by improving spin injection efficiency, and a memory having the memory device.

본 발명의 기억 소자는, 정보를 자성체의 자화 상태에 의해 보유하는 기억층을 갖고, 기억층에 대하여, 중간층을 개재하여 자화 고정층이 형성되고, 중간층이 절연체로 이루어지고, 적층 방향으로 스핀 편극한 전자를 주입함으로써, 기억층의 자화의 방향이 변화되어, 기억층에 대하여 정보의 기록이 행해지고, 기억층이 CoFeTa를 주성분으로 하여 이루어지고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 것이다. The memory element of the present invention has a memory layer which holds information by the magnetization state of the magnetic body, and a magnetization pinned layer is formed with respect to the memory layer via an intermediate layer, the intermediate layer is made of an insulator, and spin-polarized in the stacking direction. By injecting electrons, the direction of magnetization of the storage layer is changed, information is recorded on the storage layer, the storage layer is composed of CoFeTa as a main component, and the Ta content is 1 atomic% or more and 20 atomic% or less.

본 발명의 메모리는, 정보를 자성체의 자화 상태에 의해 보유하는 기억층을 갖는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자가 상기 본 발명의 기억 소자의 구성이며, 2종류의 배선의 교차점 부근 또한 2종류의 배선 사이에 기억 소자가 배치되고, 2종류의 배선을 통하여, 기억 소자에 상기 적층 방향의 전류가 흐르는 것이다. The memory of the present invention includes a memory element having a memory layer for holding information in a magnetized state of a magnetic body, and two types of wires intersecting with each other, wherein the memory element is a configuration of the memory element of the present invention. In the vicinity of the intersection point of the wirings, a storage element is arranged between two types of wirings, and a current in the stacking direction flows through the two types of wirings to the storage elements.

상술한 본 발명의 기억 소자의 구성에 따르면, 정보를 자성체의 자화 상태에 의해 보유하는 기억층을 갖고, 이 기억층에 중간층을 개재하여 자화 고정층이 형성되어 있고, 적층 방향으로 스핀 편극한 전자를 주입함으로써, 기억층의 자화의 방향이 변화되어, 기억층에 대하여 정보의 기록이 행해지므로, 적층 방향으로 전류를 흘려 스핀 편극한 전자를 주입함으로써, 스핀 주입에 의한 정보의 기록을 행할 수 있다． According to the above-described configuration of the storage element of the present invention, an electron having a memory layer which holds information by the magnetization state of a magnetic body, and having a magnetization pinned layer formed on the memory layer via an intermediate layer, spin-polarized electrons in the stacking direction By injecting, the direction of magnetization of the storage layer is changed, and information is recorded in the storage layer. Therefore, information by spin injection can be recorded by injecting electrons spin-polarized by flowing a current in the stacking direction.

또한，중간층이 절연체로 이루어지고, 기억층이 CoFeTa를 주성분으로 하여 이루어지고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 것으로 함으로써, 스핀 주입 효율을 대폭 증대시키는 것이 가능해진다. 이에 의해，스핀 주입에 의해 기억층의 자화의 방향을 반전시키기 위해 필요한 전류량(임계치 전류)을 저감할 수 있다．In addition, when the intermediate layer is made of an insulator, the memory layer is made of CoFeTa as a main component, and the Ta content is 1 atomic% or more and 20 atomic% or less, it is possible to greatly increase the spin injection efficiency. As a result, the amount of current (threshold threshold current) required to reverse the direction of magnetization of the memory layer by spin injection can be reduced.

상술한 본 발명의 메모리의 구성에 따르면, 정보를 자성체의 자화 상태에 의해 보유하는 기억층을 갖는 기억 소자와, 서로 교차하는 2종류의 배선을 구비하고, 기억 소자가 상기 본 발명의 기억 소자의 구성이며, 2종류의 배선의 교차점 부근 또한 2종류의 배선 사이에 기억 소자가 배치되고, 이들 2종류의 배선을 통하여 기억 소자에 적층 방향의 전류가 흐름으로써, 2종류의 배선을 통하여 기억 소자의 적 층 방향으로 전류를 흘려 스핀 편극한 전자를 주입함으로써, 스핀 주입에 의한 정보의 기록을 행할 수 있다． According to the above-described configuration of the memory of the present invention, there is provided a memory element having a memory layer for holding information by the magnetization state of a magnetic body, and two kinds of wirings intersecting with each other, and the memory element of the memory element of the present invention described above. The memory device is arranged in the vicinity of the intersection point of the two types of wires and between the two types of wires, and currents in the stacking direction flow through the two types of wires to the memory elements, thereby providing the storage elements with the two types of wires. By injecting electrons spin-polarized by flowing a current in the stacking direction, information can be recorded by spin injection.

또한，스핀 주입에 의해 기억 소자의 기억층의 자화의 방향을 반전시키기 위해 필요한 전류량(임계치 전류)을 저감할 수 있다．In addition, the amount of current (threshold threshold current) required to reverse the direction of magnetization of the memory layer of the memory element by spin injection can be reduced.

먼저, 본 발명의 구체적인 실시 형태의 설명에 앞서, 본 발명의 개요에 대해서 설명한다. First, the outline | summary of this invention is demonstrated prior to description of specific embodiment of this invention.

본 발명은, 상술한 스핀 주입에 의해, 기억 소자의 기억층의 자화의 방향을 반전시켜, 정보의 기록을 행하는 것이다. 기억층은, 강자성층 등의 자성체에 의해 구성되고, 정보를 자성체의 자화 상태(자화의 방향)에 의해 보유하는 것이다.According to the present invention, the above-described spin implantation reverses the direction of magnetization of the memory layer of the memory device and records information. The storage layer is composed of a magnetic body such as a ferromagnetic layer, and holds information by the magnetization state (direction of magnetization) of the magnetic body.

스핀 주입에 의해 자성층의 자화의 방향을 반전시키는 기본적인 동작은, 거대 자기 저항 효과 소자(GMR 소자) 혹은 터널 자기 저항 효과 소자(MTJ 소자)로 이루어지는 기억 소자에 대하여, 그 막면에 수직한 방향으로, 임의의 임계치 이상의 전류를 흘리는 것이다. 이 때, 전류의 극성(방향)은, 반전시키는 자화의 방향에 의존한다.The basic operation of inverting the direction of magnetization of the magnetic layer by spin injection is in a direction perpendicular to the film surface of the memory element formed of a giant magnetoresistive element (GMR element) or a tunnel magnetoresistive element (MTJ element). It is to flow a current above a certain threshold. At this time, the polarity (direction) of the current depends on the direction of magnetization to be inverted.

이 임계치보다 절대치가 작은 전류를 흘린 경우에는, 자화 반전이 발생하지 않는다. When a current having an absolute value smaller than this threshold is passed, no magnetization reversal occurs.

스핀 주입에 의해, 자성층의 자화의 방향을 반전시킬 때에, 필요한 전류의 임계치 Ic는, 현상론적으로, 하기 수학식 1에 의해 표현된다(예를 들면, F. J. Albert 외 저, Appl. Phys. Lett., 77, p.3809, 2000년 등을 참조). When inverting the direction of magnetization of the magnetic layer by spin injection, the threshold value Ic of the required current is phenomenologically expressed by the following equation (for example, FJ Albert et al., Appl. Phys. Lett. , 77, p. 3809, 2000, etc.).

(k: 상수, g^±: 정부의 전류 극성에 대응한 재료 고유의 반전 계수, H_k ^effective: 실효적인 자기 이방성, M_S: 자성층의 포화 자화, V: 자성층의 체적)(k: constant, g ^± : intrinsic inversion coefficient corresponding to the current polarity of the government, H _k ^effective : effective magnetic anisotropy, M _S : saturation magnetization of the magnetic layer, V: volume of the magnetic layer)

본 발명에서는，수학식 1로 표현되는 바와 같이, 전류의 임계치가, 자성층의 체적 V, 자성층의 포화 자화 Ms, 실효적인 자기 이방성의 크기를 제어함으로써, 임의로 설정하는 것이 가능한 것을 이용한다.In the present invention, as represented by Equation 1, the threshold value of the current can be arbitrarily set by controlling the volume V of the magnetic layer, the saturation magnetization Ms of the magnetic layer, and the effective magnetic anisotropy.

그리고, 자화 상태에 의해 정보를 보유할 수 있는 자성층(기억층)과, 자화의 방향이 고정된 자화 고정층을 갖는 기억 소자를 구성한다.Then, a memory element having a magnetic layer (memory layer) capable of holding information in the magnetized state and a magnetized pinned layer having a fixed magnetization direction is constituted.

기억층의 자화 상태를 변화시키는 전류의 임계치는, 실제로는, 예를 들면 기억층의 두께가 2㎚이며, 평면 패턴이 120∼130㎚×100㎚의 대략 타원형의 거대 자기 저항 효과 소자(GMR 소자)에서, +측의 임계치+Ic=+0.6㎃이고, -측의 임계치 -Ic=-0.2㎃이며, 그 때의 전류 밀도는 약 6×10⁶A·㎠이다. 이들은, 상기의 수학식 1에 거의 일치한다(屋上 외 저, 일본 응용자기학회지, Vol.28, No.2, p.149, 2004년 참조). The threshold of the current which changes the magnetization state of the storage layer is actually, for example, a substantially elliptical giant magnetoresistive element (GMR element having a thickness of 2 nm and a planar pattern of 120 to 130 nm x 100 nm). ), The threshold + Ic = +0.6 mA on the + side, and the threshold -Ic = -0.2 mA on the − side, and the current density at that time is about 6 × 10 ⁶ A · cm 2. These are almost identical to the above formula (1) (see Yasawa et al., Japanese Society for Applied Magnetics, Vol. 28, No. 2, p. 149, 2004).

한편, 전류 자장에 의해 자화 반전을 행하는 통상의 MRAM에서는, 기입 전류가 수㎃ 이상 필요로 된다. On the other hand, in a normal MRAM in which magnetization reversal is performed by a current magnetic field, a write current is required several times or more.

이에 대하여, 스핀 주입에 의해 자화 반전을 행하는 경우에는, 상술한 바와 같이, 기입 전류의 임계치가 충분히 작아지기 때문에, 집적 회로의 소비 전력을 저감시키기 위해 유효하다는 것을 알 수 있다.On the other hand, when the magnetization reversal is performed by spin injection, as described above, since the threshold value of the write current is sufficiently small, it can be seen that it is effective for reducing the power consumption of the integrated circuit.

또한，통상의 MRAM에서 필요로 되는, 전류 자계 발생용의 배선(도 8의 참조 부호 105)이 불필요하게 되기 때문에, 집적도에서도 통상의 MRAM에 비해서 유리하다. In addition, since the wiring for the current magnetic field generation (reference numeral 105 in FIG. 8), which is required in the normal MRAM, is unnecessary, the integration degree is advantageous over the conventional MRAM.

그러나, 상술한 바와 같이, 스핀 주입에 의한 자화 반전을 이용하는 구성의 메모리에서는, 기억 소자에 조사에 흘리는 전류에 의해 스핀 주입을 행하여, 기억층의 자화의 방향을 반전시킬 필요가 있다. However, as described above, in a memory having a configuration in which magnetization reversal by spin injection is used, it is necessary to perform spin injection by the current flowing through the memory element in the irradiation to reverse the magnetization direction of the memory layer.

그리고, 이와 같이 기억 소자에 직접 전류를 흘려 정보의 기입(기록)을 행하기 때문에, 기입을 행하는 메모리 셀을 선택하기 위해, 기억 소자를 선택 트랜지스터와 접속하여 메모리 셀을 구성한다. 이 경우, 기억 소자에 흐르는 전류는, 선택 트랜지스터에 흘리는 것이 가능한 전류(선택 트랜지스터의 포화 전류)의 크기로 제한된다.Since information is written (written) by flowing a current directly through the memory element in this manner, in order to select the memory cell to write, the memory element is connected to the selection transistor to form a memory cell. In this case, the current flowing through the storage element is limited to the magnitude of the current (saturation current of the selection transistor) that can flow through the selection transistor.

다양한 검토를 행한 결과, 기억층을 구성하는 강자성층 중, 적어도 1층의 재료를 한정하고, 또한 이 층의 조성을 규정함으로써, 스핀 주입 효율이 개선되어, 기억층의 자화의 방향을 반전시키기 위해 필요로 되는 전류 밀도가 저감되는 것을 발견하였다. As a result of various studies, the spin injection efficiency is improved by limiting the material of at least one layer among the ferromagnetic layers constituting the memory layer and defining the composition of the layer, which is necessary to reverse the direction of magnetization of the memory layer. It was found that the current density to be reduced.

따라서, 본 발명에서는, 기억층을 구성하는 강자성층 중, 적어도 1층을, CoFeTa를 주성분으로 하여 이루어지고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 구성으로 한다.Therefore, in the present invention, at least one of the ferromagnetic layers constituting the memory layer is composed of CoFeTa as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less.

이에 의해，스핀 주입 효율을 향상하여, 기억층의 자화의 방향을 반전시키기 위해 필요로 되는 전류 밀도를 저감할 수 있다．As a result, the spin injection efficiency can be improved, and the current density required to reverse the direction of magnetization of the memory layer can be reduced.

또한，기억층을 구성하는 강자성층 중, 적어도 1층을, CoFeTaB를 주성분으로 하여 이루어지고, Ta의 함유량이 1 원자% 이상 20 원자% 이하이며, B의 함유량이 10 원자% 이상 30 원자% 이하인 구성으로 해도 된다.At least one of the ferromagnetic layers constituting the memory layer has CoFeTaB as a main component, and the Ta content is 1 atomic% or more and 20 atomic% or less, and the B content is 10 atomic% or more and 30 atomic% or less. It is good also as a structure.

이하, 기억층에 Ta를 함유시킴으로써 전류 밀도를 저감할 수 있는 이유에 대해서 설명한다.The reason why the current density can be reduced by including Ta in the memory layer is described below.

상술한 수학식 1에서, 실효적인 자기 이방성 H_K ^effective의 항은, 자성층의 막면 내 방향의 H_K와 막면에 수직인 방향의 H_K로 구성되고, 막면 내에 자기 이방성을 갖는 CoFe나 CoFeB 기억층의 경우, 막면에 수직인 방향의 H_K가 막면 내 방향의 H_K 보다 크고, 막면에 수직인 방향의 H_K가 Ms/2로 표현된다. In the above-described equation (1), wherein in the effective anisotropy H _K ^effective is constituted as in the direction perpendicular to H _K to H _K within the film surface of the magnetic direction and the film surface, CoFe having a magnetic anisotropy in the film surface or CoFeB storage layer for, in the H _K in the direction perpendicular to the film surface is greater than in the direction of the film surface _K H, _K H is the direction perpendicular to the film surface is expressed as Ms / 2.

이 경우, 수학식 1은, 다음 식으로 표현된다.In this case, Equation 1 is expressed by the following equation.

Ic=Ms·V·(H_k+Ms/2)·(k/g)Ic = MsV (H _k + Ms / 2) (k / g)

여기서, H_K≪Ms이다.Here, the H _K «Ms.

상기 수학식 2로부터, 전류의 임계치 Ic를 내리기 위해서는 포화 자화 Ms를 내리는 것이 효과적이라는 것을 알 수 있다.From Equation 2, it can be seen that lowering the saturation magnetization Ms is effective to lower the threshold value Ic of the current.

본 발명에서는，Ta를 첨가함으로써, 포화 자화 Ms가 저하하므로, 전류의 임계치 Ic가 포화 자화 Ms의 제곱에 비례하여 감소한다.In the present invention, since the saturation magnetization Ms decreases by adding Ta, the threshold Ic of the current decreases in proportion to the square of the saturation magnetization Ms.

또한，Ta를 첨가한 경우에는, 다른 원소를 첨가한 경우와 비교하여, 소량의 첨가량으로 포화 자화 Ms가 저하되므로, 원소의 첨가에 의한 MR비의 저하를 억제하는 것이 가능하게 된다.In addition, when Ta is added, since the saturation magnetization Ms decreases with a small amount of addition compared with the case where another element is added, it becomes possible to suppress the fall of MR ratio by addition of an element.

따라서, 포화 자화 Ms를 내림으로써 전류의 임계치 Ic를 내릴 수 있고, 또한，종래와 동등한 MR비의 값을 확보할 수 있다． Therefore, by lowering the saturation magnetization Ms, the threshold value Ic of the current can be lowered, and the value of the MR ratio equivalent to the conventional one can be ensured.

한편 메모리로서의 특성을 유지하기 위해서는, 열에 의한 자화의 반전이 발생하지 않도록, 열 안정성 지표 Δ를 일정치 이상 확보해야만 한다. 일반적으로, Δ는 60 이상 필요하다고 알려져 있다. 이 Δ는, 다음 식으로 표현된다.On the other hand, in order to maintain the characteristics as a memory, the thermal stability index Δ must be secured by a predetermined value or more so that reversal of magnetization by heat does not occur. In general, it is known that Δ is required at least 60. This Δ is expressed by the following equation.

Δ=Ms·V·H_k·(1/2kT) _{Δ = Ms · V · H k} · (1 / 2kT)

여기서, k는 볼츠만 상수, T는 온도이다.Where k is Boltzmann's constant and T is temperature.

상기 수학식 3으로부터, 열 안정성 지표 Δ는, 포화 자화 Ms의 저하와 함께 저하된다.From the above equation (3), the thermal stability index Δ decreases with the decrease in the saturation magnetization Ms.

이 때문에, 포화 자화 Ms의 저하에 수반하는, 전류의 임계치 Ic의 증대를 방지하기 위해서는 이방성 자계 H_K를 증가시키는 것이 필요하다. Therefore, to increase the anisotropic magnetic field H _K is required to prevent, increase of the threshold Ic of the electric current caused by the reduction in the saturation magnetization Ms.

이방성 자계 H_K를 증가시키기 위해서는, 소자의 단축 치수를 작게 하고, 소자의 어스펙트비를 크게 취함으로써 대응할 수 있다. 또한，기억층의 강자성 재료의 H_K를 증가시킴으로써도 대응을 할 수 있고, 그 경우에는, CoFeTa 혹은 CoFeTaB에 의한 기억층과, 다른 H_K가 큰 강자성층을 적층시킴으로써 실현할 수 있다.In order to increase the anisotropic magnetic field H _K, may respond by reducing the speed and dimensions of the device, greatly take the aspect ratio of the device. Further, it is also able to respond by increasing the H _K of the ferromagnetic material of the storage layer, in that case, it can be realized by stacking the memory layer, and a ferromagnetic layer is greater the other H or _K by CoFeTa CoFeTaB.

이상과 같이 본 발명에 따르면, 기억층을 구성하는 강자성층 중, 적어도 1층을, CoFe 또는 CoFeB에 Ta를 첨가한 구성으로 함으로써, MR비, 열 안정성을 확보하면서, 자화 반전 전류를 내릴 수 있다.As described above, according to the present invention, the magnetization reversal current can be lowered while ensuring MR ratio and thermal stability by setting at least one of the ferromagnetic layers constituting the memory layer to Ta and CoFe or CoFeB. .

Ta의 첨가 방법으로서는, CoFeTa 혹은 CoFeTaB 타깃을 제작하는 것이 단순한 방법이다. 그러나，CoFeTa 혹은 CoFeTaB는, 합금 타깃을 만드는 일반적인 핫 프레스 소결법에서는 조성 편석이 크기 때문에, 균질한 박막이 형성되지 않을 가능성이 있다. 또한，진공 용해하여 주입하는 방법에서도 깨지기 쉽기 때문에, 압연에 의한 재결정립 형성은 어려워, 주입한 상태 그대로 사용해야만 한다. 그 때문에, 이 방법은 실행 가능하지만, 타깃의 제작이 어렵다.As a method of adding Ta, a simple method is to produce a CoFeTa or CoFeTaB target. However, since CoFeTa or CoFeTaB has a large compositional segregation in a general hot press sintering method for producing an alloy target, a homogeneous thin film may not be formed. In addition, since it is easy to break even in the method of vacuum melting and injecting, recrystallization by rolling is difficult and must be used as it is. Therefore, this method is feasible, but the production of a target is difficult.

따라서，Ta의 첨가 방법으로서, CoFe층이나 CoFeB층 내에 Ta 극박막을 삽입시키는 방법이나, Ta를 코 스퍼터에 의해 혼입시키는 방법을 채용한다. 그리고, CoFe층이나 CoFeB층 내에 Ta 극박막을 삽입시킴으로써, Ta 첨가량을 재현성 좋게 조정하는 것이 가능해진다.Therefore, as a method of adding Ta, a method of inserting a Ta ultra-thin film into a CoFe layer or a CoFeB layer or a method of mixing Ta by a cosputter is employed. And by inserting a Ta ultra-thin film in a CoFe layer or a CoFeB layer, it becomes possible to adjust the addition amount of Ta reproducibly.

단，MR비를 확보하기 위해서는, 터널 절연층(터널 배리어층)과 직접 접하고 있는 기억층의 계면에 Ta를 포함하지 않도록 기억층을 형성하는 것이 바람직하다. However, in order to secure the MR ratio, it is preferable to form the memory layer so that Ta is not included at the interface of the memory layer directly in contact with the tunnel insulating layer (tunnel barrier layer).

CoFe층이나 CoFeB층에의 Ta의 첨가량은, 1 원자% 이상 20 원자% 이하로 한다. The amount of Ta added to the CoFe layer or the CoFeB layer is 1 atomic% or more and 20 atomic% or less.

Ta 첨가량이 증가할수록 포화 자화 Ms가 저하되지만, 첨가량이 20 원자%를 초과하면 Ms의 저하가 현저해져, 이방성 자계 H_K를 크게 하여 열 안정성 지표 Δ를 확보하는 것이 어렵다. 그 때문에, 기억층의 자화가 너무 작아지게 되어, 메모리의 기억층으로서의 기능을 수행할 수 없게 된다. As the amount of Ta added increases, the saturation magnetization Ms decreases. However, when the amount added exceeds 20 atomic%, the decrease of Ms becomes remarkable, and it is difficult to secure the thermal stability index Δ by increasing the anisotropic magnetic field H _K. As a result, the magnetization of the storage layer becomes too small, making it impossible to perform a function as the storage layer of the memory.

또한，Ta의 하한에 대해서는, Ta 첨가의 효과가 인정되지 것이 1 원자% 이상이고, Ta 첨가량의 증가와 함께 반전 전류가 저감되어, 열 안정성 지표 Δ가 감소해 간다. 그 때문에, 메모리로서 요구되는 특성에 따라, Ta 첨가량을 결정한다.In addition, about the lower limit of Ta, the effect of Ta addition is not recognized by 1 atomic% or more, the inversion current decreases with the increase of Ta addition amount, and thermal stability index (DELTA) decreases. Therefore, the Ta addition amount is determined in accordance with the characteristics required as the memory.

상술한 바와 같이 Ta를 1 원자% 이상 혹은 20 원자% 이하의 양을 첨가함으로써, 기억 소자로서 필요한 열 안정성(지표 Δ)을 확보하면서, 자화 반전 전류를 내릴 수 있다. 이에 의해，선택 트랜지스터의 포화 전류치를 작게 할 수 있다． 즉, 트랜지스터의 게이트 폭을 작게 할 수 있기 때문에, 셀의 미세화가 가능해져, 고용량의 불휘발 메모리를 실현하는 것이 가능하게 된다. By adding Ta in an amount of 1 atomic% or more or 20 atomic% or less as described above, the magnetization inversion current can be lowered while ensuring the thermal stability (indicator Δ) necessary for the memory element. As a result, the saturation current value of the selection transistor can be reduced. That is, since the gate width of the transistor can be made small, the cell can be made fine and a high capacity nonvolatile memory can be realized.

또한，자화량과 연자기 특성의 확보의 관점에서, CoFeTa 합금에서의 강자성 성분인 Co와 Fe의 합계의 함유 비율은, 80 원자% 이상인 것이 바람직하다.In addition, it is preferable that the content rate of the sum total of Co and Fe which are ferromagnetic components in a CoFeTa alloy is 80 atomic% or more from a viewpoint of securing magnetization amount and a soft magnetic characteristic.

또한，구체적으로는，CoFeTa 합금에서，Co의 함유 비율이 32 원자% 이상 90 원자% 이하이고, Fe의 함유 비율이 8 원자% 이상 60 원자% 이하인 것이 바람직하다.Specifically, in the CoFeTa alloy, the content of Co is preferably 32 atomic% or more and 90 atomic% or less, and the content content of Fe is 8 atomic% or more and 60 atomic% or less.

또한，CoFeTaB 합금에서의 강자성 성분인 Co와 Fe의 합계의 함유 비율은, 60 원자% 이상인 것이 바람직하다. Moreover, it is preferable that the content rate of the sum total of Co and Fe which are ferromagnetic components in a CoFeTaB alloy is 60 atomic% or more.

또한，구체적으로는，CoFeTaB 합금에서，Co의 함유 비율이 20 원자% 이상 80 원자% 이하이며, Fe의 함유 비율이 5 원자% 이상 55 원자% 이하인 것이 바람직하다.Specifically, in the CoFeTaB alloy, the Co content is preferably 20 atomic% or more and 80 atomic% or less, and the Fe content is preferably 5 atomic% or more and 55 atomic% or less.

Co와 Fe의 합계의 함유 비율이 60 원자% 이하로 되면, 강자성층으로서의 포화 자화량, 및 보자력이 얻어지지 않게 된다. 또한，일반적으로 CoFe의 비율은 Co:Fe가 90:10 내지 40:60의 범위에 있을 때에 자기 이방성 분산이 적당하게 억제된, 양호한 연자기 특성을 나타낸다. 따라서, 상술한 바와 같이, 본 발명의 경우에서도 강자성 성분으로서 양호한 특성을 얻기 위한 Co와 Fe의 함유 비율을 설정할 수 있다.When the total content of Co and Fe is 60 atomic% or less, the saturation magnetization and the coercive force as the ferromagnetic layer are not obtained. In general, the CoFe ratio shows good soft magnetic properties in which magnetic anisotropy dispersion is appropriately suppressed when Co: Fe is in the range of 90:10 to 40:60. Therefore, as mentioned above, also in the case of this invention, the content ratio of Co and Fe for obtaining favorable characteristics as a ferromagnetic component can be set.

또한，본 발명에서는, 선택 트랜지스터의 포화 전류치를 고려하여, 기억층과 자화 고정층 사이의 비자성의 중간층으로서, 절연체로 이루어지는 터널 절연층을 이용하여 자기 터널 접합(MTJ) 소자를 구성한다. 터널 절연층을 이용하여 자기 터널 접합(MTJ) 소자를 구성함으로써, 비자성 도전층을 이용하여 거대 자기 저항 효과(GMR) 소자를 구성한 경우와 비교하여, 자기 저항 변화율(MR비)을 크게 할 수 있어, 읽어냄 신호 강도를 크게 할 수 있기 때문이다. In addition, in the present invention, in consideration of the saturation current value of the selection transistor, a magnetic tunnel junction (MTJ) element is constructed using a tunnel insulation layer made of an insulator as a nonmagnetic intermediate layer between the storage layer and the magnetization pinned layer. By constructing a magnetic tunnel junction (MTJ) element using the tunnel insulation layer, the magnetoresistance change rate (MR ratio) can be increased as compared with the case of forming a large magnetoresistive effect (GMR) element using a nonmagnetic conductive layer. This is because the read signal strength can be increased.

그리고, 특히, 이 터널 절연층의 재료로서, 산화마그네슘(MgO)을 이용함으로써, 지금까지 일반적으로 이용되어 온 산화알루미늄을 이용한 경우보다, 자기 저항 변화율(MR비)을 크게 할 수 있다．In particular, by using magnesium oxide (MgO) as the material of the tunnel insulation layer, the magnetoresistance change rate (MR ratio) can be made larger than when aluminum oxide has been generally used.

또한，일반적으로, 스핀 주입 효율은 MR비에 의존하여, MR비가 클수록, 스핀 주입 효율이 향상되어, 자화 반전 전류 밀도를 저감할 수 있다． In general, the spin injection efficiency depends on the MR ratio. As the MR ratio increases, the spin injection efficiency is improved, and the magnetization inversion current density can be reduced.

따라서, 중간층인 터널 절연층의 재료로서 산화마그네슘을 이용함으로써, 스핀 주입에 의한 기입 임계치 전류를 저감할 수 있고, 적은 전류로 정보의 기입(기록)을 행할 수 있다. 또한，읽어냄 신호 강도를 크게 할 수 있다． Therefore, by using magnesium oxide as the material of the tunnel insulating layer serving as the intermediate layer, the write threshold current due to spin injection can be reduced, and information can be written (written) with a small current. In addition, the read signal strength can be increased.

이에 의해，MR비(TMR비)를 확보하여, 스핀 주입에 의한 기입 임계치 전류를 저감할 수 있어, 적은 전류로 정보의 기입(기록)을 행할 수 있다． 또한，읽어냄 신호 강도를 크게 할 수 있다． As a result, the MR ratio (TMR ratio) can be ensured, and the write threshold current due to spin injection can be reduced, and information can be written (written) with a small current. In addition, the read signal strength can be increased.

또한，산화마그네슘(MgO)막으로 이루어지는 터널 절연층에 관해서는, MgO막이 결정화되어 있어, 001 방향으로 결정 배향성을 유지하고 있는 것이 보다 바람직하다.As for the tunnel insulation layer made of the magnesium oxide (MgO) film, it is more preferable that the MgO film is crystallized and the crystal orientation is maintained in the 001 direction.

또한，본 발명에서, 기억층과 자화 고정층 사이의 중간층은, 산화마그네슘으로 이루어지는 구성(터널 절연층)으로 하는 것 이외에도, 예를 들면 산화알루미늄, 질화알루미늄, SiO₂, Bi₂O₃, MgF₂, CaF, SrTiO₂, AlLaO₃, Al-N-O 등의 각종 절연체, 유전체, 반도체를 이용하여 구성할 수도 있다.In the present invention, the intermediate layer between the memory layer and the magnetized pinned layer is formed of magnesium oxide (tunnel insulation layer), for example, aluminum oxide, aluminum nitride, SiO ₂ , Bi ₂ O ₃ , MgF ₂ And various insulators such as, CaF, SrTiO ₂ , AlLaO ₃ , Al-NO, dielectrics, and semiconductors.

또한，중간층에 산화마그네슘을 이용한 경우에, 우수한 MR 특성을 얻기 위해서는, 일반적으로, 어닐링 온도를 300℃ 이상, 바람직하게는 340℃∼360℃의 높은 온도로 하는 것이 요구된다. 이것은, 종래 중간층에 이용되고 있는 산화알루미늄의 경우의 어닐링 온도의 범위(250℃∼280℃)와 비교하여, 고온으로 되어 있다. In addition, in the case where magnesium oxide is used for the intermediate layer, in order to obtain excellent MR characteristics, it is generally required to set the annealing temperature to a high temperature of 300 ° C or higher, preferably 340 ° C to 360 ° C. This is high temperature compared with the range (250 degreeC-280 degreeC) of the annealing temperature in the case of aluminum oxide currently used for the intermediate | middle layer.

이것은, 산화마그네슘의 적정한 내부 구조나 결정 구조를 형성하기 위해서는, 높은 온도가 필요해지기 때문이라고 생각된다. This is considered to be because a high temperature is required in order to form an appropriate internal structure or crystal structure of magnesium oxide.

이 때문에, 기억 소자의 강자성층에도, 이 높은 온도의 어닐링에 내성을 갖도록, 내열성이 있는 강자성 재료를 이용하지 않으면, 우수한 MR 특성을 얻을 수 없다.For this reason, excellent MR characteristics cannot be obtained unless the heat-resistant ferromagnetic material is used also in the ferromagnetic layer of the memory element to be resistant to this high temperature annealing.

따라서, 기억층을 구성하는 강자성층에서, 융점이 높은 Ta를 첨가함으로써, 강자성층을 구성하는 자성체의 내열성을 개선할 수 있어, 강자성층과 인접하는 층과의 사이의 원소 확산을 억제하는 효과가 인정되는 것도 알 수 있었다. Therefore, in the ferromagnetic layer constituting the memory layer, by adding Ta having a high melting point, the heat resistance of the magnetic body constituting the ferromagnetic layer can be improved, and the effect of suppressing elemental diffusion between the ferromagnetic layer and the adjacent layer has an effect. It was also appreciated.

B의 함유량에 관해서는, 400℃까지의 내열성을 확보하기 위해서는, 10 원자% 이상이 필요하다. 한편，B의 함유량이 30 원자%를 초과하면, 자성층으로서는 존재할 수 있지만, 기억 소자를 구성하기 위해 필요한 포화 자화량이 얻어지지 않게 되기 때문에, B의 함유량은 30 원자% 이하로 한다.About content of B, in order to ensure heat resistance to 400 degreeC, 10 atomic% or more is required. On the other hand, when the content of B exceeds 30 atomic%, although it may exist as a magnetic layer, since the amount of saturation magnetization necessary for constituting the memory element is not obtained, the content of B is made 30 atomic% or less.

또한，일반적인 MRAM의 구성의 기억층의 재료로서, CoFe 합금이 이용되고 있고, 이 CoFe 합금의 Fe 함유량이 많아지면, 확실히 MR비가 커져, 스핀 주입 효율이 향상되는 경향은 인정된다.Moreover, as a material of the memory layer of the structure of a general MRAM, CoFe alloy is used, and when the Fe content of this CoFe alloy increases, the MR ratio will surely become large and the tendency which spin injection efficiency will improve is recognized.

그러나, 실제로는, MR비의 증대분으로부터 예상되는 정도의 반전 전류 밀도의 감소는 얻어지지 않는다.In practice, however, no reduction in the inversion current density that is expected from the increase in the MR ratio is obtained.

또한，기억 소자에 충분한 기입 전류를 흘리기 위해서는, 터널 절연층(터널 배리어층)의 면적 저항치를 작게 할 필요가 있다． In addition, in order to allow sufficient write current to flow through the storage element, it is necessary to reduce the area resistance of the tunnel insulation layer (tunnel barrier layer).

터널 절연층의 면적 저항치는, 스핀 주입에 의해 기억층의 자화의 방향을 반 전시키기 위해 필요한 전류 밀도를 얻는 관점에서, 수십Ω㎛²정도 이하로 제어할 필요가 있다．Area resistance value of the tunnel insulating layer is, in view by the spin injection to obtain a current density necessary to around half the magnetization direction of the storage layer, it is necessary to control several Ω㎛ to ² or less.

그리고, MgO막으로 이루어지는 터널 절연층에서는, 면적 저항치를 상술한 범위로 하기 위해, MgO막의 막 두께를 1.5㎚ 이하로 설정할 필요가 있다．And in the tunnel insulation layer which consists of MgO films, in order to make area resistance value into the range mentioned above, it is necessary to set the film thickness of MgO film to 1.5 nm or less.

또한，기억층의 자화의 방향을, 작은 전류로 용이하게 반전할 수 있도록, 기억 소자를 작게 하는 것이 바람직하다.In addition, it is preferable to make the memory element small so that the direction of magnetization of the storage layer can be easily reversed with a small current.

따라서, 바람직하게는, 기억 소자의 면적을 0.04㎛²이하로 한다.Therefore, preferably, the area of the storage element is made 0.04 µm ² or less.

본 발명은, 기억층을 구성하는 강자성층 중 적어도 1층을, 상술한 조성 범위를 갖는 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 구성으로 한다.This invention makes the structure which has at least 1 layer of the ferromagnetic layer which comprises a memory layer as a main component CoCoTa or CoFeTaB which has the composition range mentioned above.

즉, 기억층을 구성하는 강자성층 중의 1층 혹은 모든 층을, 상술한 조성 범위를 갖는 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 구성으로 한다.That is, one layer or all layers of the ferromagnetic layers constituting the memory layer are composed mainly of CoFeTa or CoFeTaB having the above-described composition range.

또한，상술한 조성 범위를 갖는 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 구성의 강자성층과, 재료 또는 조성 범위가 서로 다른 강자성층을 직접 적층시키는 것도 가능하다. 또한，강자성층과 연자성층을 적층시키거나, 복수층의 강자성층을 연자성층이나 비자성층을 개재하여 적층시키거나 하는 것도 가능하다. 이와 같이 적층시킨 경우에도, 본 발명의 효과가 얻어진다. It is also possible to directly laminate a ferromagnetic layer having a composition consisting of CoFeTa or CoFeTaB having a composition range as described above and ferromagnetic layers having different materials or composition ranges. In addition, the ferromagnetic layer and the soft magnetic layer may be laminated, or a plurality of ferromagnetic layers may be laminated via the soft magnetic layer or the nonmagnetic layer. Even when laminated in this manner, the effects of the present invention can be obtained.

특히 복수층의 강자성층을 비자성층을 개재하여 적층시킨 구성으로 했을 때에는, 강자성층의 층간의 상호 작용의 강도를 조정하는 것이 가능해지기 때문에, 기억 소자의 치수가 서브미크론 이하로 되어도, 자화 반전 전류가 커지지 않도록 억제하는 것이 가능해진다고 하는 효과가 얻어진다. 이 경우의 비자성층의 재료로서는, Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Cr, Ta, Pd, Pt, Zr, Hf, W, Mo, Nb 또는 그들의 합금을 이용할 수 있다.In particular, when a structure in which a plurality of ferromagnetic layers are laminated via a nonmagnetic layer is made possible, the strength of the interaction between the layers of the ferromagnetic layer can be adjusted, so that the magnetization reversal current can be achieved even when the size of the memory element is submicron or smaller. The effect that it becomes possible to suppress so that it does not become large is acquired. The material of the nonmagnetic layer in this case is Ru, Os, Re, Ir, Au, Ag, Cu, Al, Bi, Si, B, C, Cr, Ta, Pd, Pt, Zr, Hf, W, Mo, Nb Or their alloys.

통상적으로, 기억층은 주로, Co, Fe, Ni, Gd 등의 강자성 재료로 구성되고, 이들 2종 이상의 합금을 하나의 층으로 하여, 1층 이상의 적층 상태로 기억층이 형성된다.Usually, the memory layer is mainly composed of ferromagnetic materials such as Co, Fe, Ni, and Gd, and the memory layer is formed in a laminated state of one or more layers using these two or more alloys as one layer.

기억층을 구성하는 강자성층에, 상술한 조성 범위를 갖는 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 구성을 적용하는 경우에는, 그 강자성층에, 예를 들면, CoFeTa 혹은 CoFeTaB를 주성분으로 하여, Ni, Gd 등의 자성 원소나, 다른 원소로서, C, N, Si, P, Al, Ta, Mo, Cr, Nb, Cu, Zr, W, V, Hf, Gd, Mn, Pd가 첨가된 재료를 이용할 수 있다.In the case of applying the composition containing CoFeTa or CoFeTaB having a composition range as a main component to the ferromagnetic layer constituting the memory layer, for example, Ni, Gd, etc., having CoFeTa or CoFeTaB as a main component to the ferromagnetic layer As a magnetic element or other element of, materials in which C, N, Si, P, Al, Ta, Mo, Cr, Nb, Cu, Zr, W, V, Hf, Gd, Mn, and Pd are added can be used. .

기억층의 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 강자성층 이외의 강자성층이나, 자화 고정층의 강자성층의 재료로서는, NiFe 합금, CoFe 합금, CoFeNi 합금, 또는, Co, Fe, Ni로부터 선택되는 1종류 이상에 Si, B로부터 선택되는 1종류 이상의 원소를 첨가한 재료나, 상기 재료에 또한 P, Al, Mo, Nb, Mn으로부터 선택되는 1종류 이상의 원소를 첨가한 재료, 또는, Co에 Zr, Hf, Nb, Ta, Ti로부터 선택되는 1종류 이상의 원소를 첨가한 아몰퍼스 재료, CoMnSi, CoMnAl이나 CoCrFeAl 등의 호이슬러 재료를 이용할 수 있다. As a material of the ferromagnetic layer other than the ferromagnetic layer mainly composed of CoFeTa or CoFeTaB of the memory layer, or the ferromagnetic layer of the magnetized pinned layer, at least one selected from NiFe alloy, CoFe alloy, CoFeNi alloy, or Co, Fe, Ni Zr, Hf, Nb to a material to which at least one element selected from Si and B is added, a material to which at least one element selected from P, Al, Mo, Nb, and Mn is added to the material; Amorphous materials to which at least one element selected from, Ta, and Ti are added, and a hoistler material such as CoMnSi, CoMnAl, or CoCrFeAl can be used.

자화 고정층은 1방향 이방성을 갖고 있는 것이 바람직하고, 기억층은 1축 이방성을 갖고 있는 것이 바람직하다. 또한，자화 고정층 및 기억층의 각각의 막 두 께는, 1㎚ 내지 30㎚인 것이 바람직하다. It is preferable that the magnetized pinned layer has unidirectional anisotropy, and the memory layer preferably has uniaxial anisotropy. In addition, the film thickness of each of the magnetized pinned layer and the memory layer is preferably 1 nm to 30 nm.

기억 소자의 그 밖의 구성은, 스핀 주입에 의해 정보를 기록하는 기억 소자의 종래 공지의 구성과 마찬가지로 할 수 있다． The other configuration of the storage element can be similar to the conventionally known configuration of the storage element for recording information by spin injection.

자화 고정층은, 강자성층에 의해서만, 혹은 반강자성층과 강자성층의 반강자성 결합을 이용함으로써, 그 자화의 방향이 고정된 구성으로 한다.The magnetization pinned layer has a configuration in which the direction of magnetization is fixed only by the ferromagnetic layer or by using the antiferromagnetic coupling of the antiferromagnetic layer and the ferromagnetic layer.

또한，자화 고정층은, 단층의 강자성층으로 이루어지는 구성, 혹은 복수층의 강자성층을 비자성층을 개재하여 적층한 적층 페리 구조로 한다.In addition, the magnetized pinned layer has a structure consisting of a single ferromagnetic layer or a laminated ferry structure in which a plurality of ferromagnetic layers are laminated via a nonmagnetic layer.

자화 고정층을 적층 페리 구조로 했을 때에는, 자화 고정층의 외부 자계에 대한 감도를 저하시킬 수 있기 때문에, 외부 자계에 의한 자화 고정층의 불필요한 자화 변동을 억제하여, 기억 소자를 안정적으로 동작시킬 수 있다. 또한，각 강자성층의 막 두께를 조정할 수 있어, 자화 고정층으로부터의 누설 자계를 억제할 수 있다.When the magnetized pinned layer has a laminated ferry structure, the sensitivity to the external magnetic field of the magnetized pinned layer can be reduced, so that unnecessary magnetization fluctuations of the magnetized pinned layer due to the external magnetic field can be suppressed and the storage element can be stably operated. Moreover, the film thickness of each ferromagnetic layer can be adjusted and the leakage magnetic field from the magnetized pinned layer can be suppressed.

적층 페리 구조의 자화 고정층을 구성하는 강자성층의 재료로서는, Co, CoFe, CoFeB 등을 이용할 수 있다. 또한，비자성층의 재료로서는, Ru, Re, Ir, Os 등을 이용할 수 있다. Co, CoFe, CoFeB, etc. can be used as a material of the ferromagnetic layer which comprises the magnetized pinned layer of a laminated ferry structure. Moreover, Ru, Re, Ir, Os etc. can be used as a material of a nonmagnetic layer.

반강자성층의 재료로서는, FeMn 합금, PtMn 합금, PtCrMn 합금, NiMn 합금, IrMn 합금, NiO, Fe₂O₃ 등의 자성체를 예로 들 수 있다.Examples of the material of the antiferromagnetic layer include FeMn alloy, PtMn alloy, PtCrMn alloy, NiMn alloy, IrMn alloy, NiO, Fe ₂ O ₃ Magnetic bodies, such as these, are mentioned.

또한，이들 자성체에, Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, Nb 등의 비자성 원소를 첨가하여, 자기 특성을 조정하거나, 그 밖의 결정 구조나 결정성이나 물질의 안정성 등의 각종 물성을 조정하거나 할 수 있다．In addition, nonmagnetic elements such as Ag, Cu, Au, Al, Si, Bi, Ta, B, C, O, N, Pd, Pt, Zr, Hf, Ir, W, Mo, and Nb are added to these magnetic bodies. The magnetic properties can be adjusted, and other physical properties such as other crystal structures, crystallinity, and stability of materials can be adjusted.

또한，기억 소자의 막 구성은, 기억층이 자화 고정층의 상측에 배치되는 구성이어도, 하측에 배치되는 구성이어도 전혀 문제는 없다.In addition, the film structure of the memory element has no problem even if the memory layer is arranged above the magnetized pinned layer or below.

또한，기억 소자의 기억층에 기록된 정보를 읽어내는 방법으로서는, 기억 소자의 기억층에 얇은 절연막을 개재하여, 정보의 기준으로 되는 자성층을 형성하여, 절연층을 통하여 흐르는 강자성 터널 전류에 의해 읽어내도 되고, 자기 저항 효과에 의해 판독해도 된다．In addition, as a method of reading information recorded in the memory layer of the memory element, a magnetic layer serving as a reference of information is formed in the memory layer of the memory element by a ferromagnetic tunnel current flowing through the insulating layer. It may be internal or may be read by the magnetoresistive effect.

계속해서, 본 발명의 실시 형태를 설명한다. Then, embodiment of this invention is described.

본 발명의 일 실시 형태로서, 메모리의 개략 구성도(사시도)를 도 1에 도시한다.As one embodiment of the present invention, a schematic structural diagram (perspective view) of a memory is shown in FIG.

이 메모리는, 서로 직교하는 2종류의 어드레스 배선(예를 들면 워드선과 비트선)의 교차점 부근에, 자화 상태로 정보를 보유할 수 있는 기억 소자가 배치되어 이루어진다.This memory is provided with a memory element capable of holding information in a magnetized state near the intersection of two types of address lines (for example, word lines and bit lines) orthogonal to each other.

즉, 실리콘 기판 등의 반도체 기체(10)의 소자 분리층(2)에 의해 분리된 부분에, 각 메모리 셀을 선택하기 위한 선택용 트랜지스터를 구성하는, 드레인 영역(8), 소스 영역(7), 및 게이트 전극(1)이, 각각 형성되어 있다. 이 중, 게이트 전극(1)은, 도면에서 전후 방향으로 연장되는 한쪽의 어드레스 배선(예를 들면 워드선)을 겸하고 있다. That is, the drain region 8 and the source region 7 constituting a selection transistor for selecting each memory cell in a portion separated by the element isolation layer 2 of the semiconductor substrate 10 such as a silicon substrate. And the gate electrode 1 are formed, respectively. Among these, the gate electrode 1 serves as one address line (for example, word line) extending in the front-rear direction in the figure.

드레인 영역(8)은, 도면에서 좌우의 선택용 트랜지스터에 공통으로 형성되어 있고, 이 드레인 영역(8)에는, 배선(9)이 접속되어 있다. The drain region 8 is formed in common in the left and right selection transistors in the drawing, and the wiring 9 is connected to the drain region 8.

그리고, 소스 영역(7)과, 상방에 배치된, 도면에서 좌우 방향으로 연장되는 다른쪽의 어드레스 배선(예를 들면 비트선)(6) 사이에, 기억 소자(3)가 배치되어 있다. 이 기억 소자(3)는, 스핀 주입에 의해 자화의 방향이 반전되는 강자성층으로 이루어지는 기억층을 갖는다. The storage element 3 is disposed between the source region 7 and the other address wirings (for example, bit lines) 6 arranged above and extending in the left and right directions in the drawing. This memory element 3 has a memory layer made of a ferromagnetic layer whose direction of magnetization is reversed by spin injection.

또한，이 기억 소자(3)는, 2종류의 어드레스 배선(1, 6)의 교차점 부근에 배치되어 있다. This memory element 3 is arranged near the intersection of the two types of address wirings 1 and 6.

이 기억 소자(3)는, 비트선(6)과, 소스 영역(7)에, 각각 상하의 컨택트층(4)을 개재하여 접속되어 있다. The memory element 3 is connected to the bit line 6 and the source region 7 via upper and lower contact layers 4, respectively.

이에 의해，2종류의 어드레스 배선(1, 6)을 통하여, 기억 소자(3)에 상하 방향의 전류를 흘려, 스핀 주입에 의해 기억층의 자화의 방향을 반전시킬 수 있다.Thereby, the up-down current flows to the memory element 3 through the two types of address wirings 1 and 6, and the direction of magnetization of the memory layer can be reversed by spin injection.

또한，본 실시 형태의 메모리의 기억 소자(3)의 단면도를 도 2에 도시한다.2 is a cross-sectional view of the storage element 3 of the memory of this embodiment.

도 2에 도시한 바와 같이, 이 기억 소자(3)는, 스핀 주입에 의해 자화 M1의 방향이 반전되는 기억층(17)에 대하여, 하층에 자화 고정층(31)을 형성하고 있다. 자화 고정층(31) 아래에 반강자성층(12)이 형성되고, 이 반강자성층(12)에 의해, 자화 고정층(31)의 자화의 방향이 고정된다.As shown in Fig. 2, the memory element 3 forms a magnetized pinned layer 31 below the memory layer 17 in which the direction of magnetization M1 is reversed by spin injection. An antiferromagnetic layer 12 is formed under the magnetization pinned layer 31, and the magnetization direction of the magnetization pinned layer 31 is fixed by the antiferromagnetic layer 12.

기억층(17)과 자화 고정층(31) 사이에는, 터널 배리어층(터널 절연층)으로 되는 절연층(16)이 형성되고, 기억층(17)과 자화 고정층(31)에 의해, MTJ 소자가 구성되어 있다. An insulating layer 16 serving as a tunnel barrier layer (tunnel insulating layer) is formed between the memory layer 17 and the magnetization pinned layer 31, and the MTJ element is formed by the memory layer 17 and the magnetization pinned layer 31. Consists of.

또한，반강자성층(12) 아래에는 기초층(11)이 형성되고, 기억층(17) 위에는 캡층(18)이 형성되어 있다. The base layer 11 is formed under the antiferromagnetic layer 12, and the cap layer 18 is formed on the memory layer 17.

자화 고정층(31)은, 적층 페리 구조로 되어 있다.The magnetization pinned layer 31 has a laminated ferry structure.

구체적으로는, 자화 고정층(31)은, 2층의 강자성층(13, 15)이, 비자성층(14)을 개재하여 적층되어 반강자성 결합한 구성이다. Specifically, the magnetization pinned layer 31 has a structure in which two layers of ferromagnetic layers 13 and 15 are laminated via a nonmagnetic layer 14 to be antiferromagnetically coupled.

자화 고정층(31)의 각 강자성층(13, 15)이 적층 페리 구조로 되어 있기 때문에, 강자성층(13)의 자화 M13이 우측 방향, 강자성층(15)의 자화 M15가 좌측 방향으로 되어, 서로 반대 방향이 되어 있다. Since the ferromagnetic layers 13 and 15 of the magnetized pinned layer 31 have a laminated ferry structure, the magnetization M13 of the ferromagnetic layer 13 is in the right direction, and the magnetization M15 of the ferromagnetic layer 15 is in the left direction and mutually It is in the opposite direction.

이에 의해，자화 고정층(31)의 각 강자성층(13, 15)으로부터 누설되는 자속이, 서로 상쇄한다.As a result, the magnetic fluxes leaking from the ferromagnetic layers 13 and 15 of the magnetized pinned layer 31 cancel each other.

본 실시 형태에서는, 특히 기억층(17)을, CoFeTa를 주성분으로 하여, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 구성으로 한다. 또는, 기억층(17)을, CoFeTaB를 주성분으로 하여, Ta의 함유량이 1 원자% 이상 20 원자% 이하이고, B의 함유량이 10 원자% 이상 30 원자% 이하인 구성으로 한다.In this embodiment, in particular, the memory layer 17 has CoFeTa as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less. Alternatively, the memory layer 17 has CoFeTaB as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less, and the content of B is 10 atomic% or more and 30 atomic% or less.

상술한 조성 범위의 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 강자성층에는, 그 밖의 원소로서, Fe, Co, Gd 이외에, Mo, Mn, Cu, Nb, Zr 등의 천이 금속, B, C 등의 경원소를 함유시켜도 된다. In the ferromagnetic layer mainly composed of CoFeTa or CoFeTaB in the above-mentioned composition range, in addition to Fe, Co, and Gd, transition elements such as Mo, Mn, Cu, Nb, and Zr, and light elements such as B and C You may make it contain.

또한，보다 바람직하게는 중간층인 절연층(16)을, 산화마그네슘층으로 한다. 단, 중간층에는 산화마그네슘층 이외에도, 산화알루미늄, 질화알루미늄, SiO₂, Bi₂O₃, MgF₂, CaF, SrTiO₂, AlLaO₃, AlNO 등의 각종 절연체, 유전체, 반도체를 적용 할 수도 있다.More preferably, the insulating layer 16, which is an intermediate layer, is a magnesium oxide layer. However, in addition to the magnesium oxide layer, various insulators, dielectrics, and semiconductors such as aluminum oxide, aluminum nitride, SiO ₂ , Bi ₂ O ₃ , MgF ₂ , CaF, SrTiO ₂ , AlLaO ₃ , and AlNO may be used for the intermediate layer.

자화 고정층(31)의 적층 페리를 구성하는 비자성층(14)의 재료로서는, 상술한 재료를 사용할 수 있다. 비자성층(14)의 막 두께는, 재료에 따라 변동되지만, 바람직하게는, 거의 0.5㎚ 내지 2.5㎚의 범위에서 사용한다.The material mentioned above can be used as a material of the nonmagnetic layer 14 which comprises the laminated ferry of the magnetization pinned layer 31. As shown in FIG. The film thickness of the nonmagnetic layer 14 varies depending on the material, but is preferably used in the range of approximately 0.5 nm to 2.5 nm.

반강자성층(12)의 재료로서도, 상술한 재료를 적용할 수 있다．As the material of the antiferromagnetic layer 12, the above-described materials can be applied.

자화 고정층(31)의 강자성층(13, 15)의 구성 재료는, 예를 들면, Fe, Ni, Co, Gd의 1종 혹은 2종 이상으로 이루어지는 합금 재료를 이용할 수 있다. 또한，Nb, Zr 등의 천이 금속 원소나 B, C 등의 경원소를 함유시킬 수도 있다.As a constituent material of the ferromagnetic layers 13 and 15 of the magnetized pinned layer 31, for example, an alloy material made of one or two or more of Fe, Ni, Co, and Gd can be used. Moreover, you may make it contain transition metal elements, such as Nb and Zr, and light elements, such as B and C.

자화 고정층(31)의 강자성층(13, 15)의 막 두께는, 적절하게 조정하는 것이 가능하며, 1㎚ 이상 5㎚ 이하가 적당하다. The film thickness of the ferromagnetic layers 13 and 15 of the magnetization pinned layer 31 can be adjusted suitably, and 1 nm or more and 5 nm or less are suitable.

본 실시 형태의 기억 소자(3)는, 기초층(11)으로부터 캡층(18)까지를 진공 장치 내에서 연속적으로 형성하고, 그 후 에칭 등의 가공에 의해 기억 소자(3)의 패턴을 형성함으로써, 제조할 수 있다．The memory element 3 of this embodiment continuously forms the base layer 11 to the cap layer 18 in a vacuum apparatus, and then forms a pattern of the memory element 3 by processing such as etching. Can be manufactured.

상술한 본 실시 형태에 따르면, 기억 소자(3)의 기억층(17)을, CoFeTa를 주성분으로 하고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 구성, 또는, CoFeTaB를 주성분으로 하고, Ta의 함유량이 1 원자% 이상 20 원자% 이하이고, B의 함유량이 10 원자% 이상 30 원자% 이하인 구성으로 함으로써, 높은 MR비를 유지하면서, 스핀 반전 효율을 향상시켜, 스핀 주입에 의해 기억층(17)의 자화 M1의 방향을 반전시키기 위해 필요한 전류 밀도를 현저하게 저감하는 것이 가능하게 된다．According to the present embodiment described above, the memory layer 17 of the memory element 3 is composed of CoFeTa as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less, or CoFeTaB is a main component, and Ta By setting the content of 1 to 20 atomic% and the content of B to 10 atomic% or more and 30 atomic% or less, the spin reversal efficiency is improved while maintaining a high MR ratio and the spin layer is injected into the memory layer ( It is possible to remarkably reduce the current density required for inverting the direction of magnetization M1 in 17).

또한，강자성층의 내열성을 높여, 400℃의 어닐링에도 자기 특성이 열화되지 않고 견딜 수 있게 된다. In addition, the heat resistance of the ferromagnetic layer is increased, and the magnetic properties can be tolerated without deterioration even after annealing at 400 ° C.

이에 의해，기억 소자(3)를 구비한 메모리를 제조할 때에, 일반적인 반도체 MOS 형성 프로세스를 적용할 수 있다고 하는 이점을 갖고, 본 실시 형태의 기억 소자(3)를 구비한 메모리를, 범용 메모리로서 적용하는 것이 가능하게 된다. This has the advantage that a general semiconductor MOS forming process can be applied when manufacturing a memory having the memory element 3, and the memory having the memory element 3 of the present embodiment is used as a general purpose memory. It becomes possible to apply.

또한，본 실시 형태에서, 중간층인 절연층(16)을, 산화마그네슘층으로 한 경우에는, 자기 저항 변화율(MR비)을 높게 할 수 있다．In addition, in this embodiment, when the insulating layer 16 which is an intermediate | middle layer is made into the magnesium oxide layer, the magnetoresistance change rate (MR ratio) can be made high.

이와 같이 MR비를 높게 함으로써도, 스핀 주입의 효율을 향상시켜, 기억층(17)의 자화 M1의 방향을 반전시키기 위해 필요한 전류 밀도를 저감할 수 있다．By increasing the MR ratio in this manner, the efficiency of spin injection can be improved, and the current density required to reverse the direction of the magnetization M1 of the memory layer 17 can be reduced.

따라서, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있어, 기억 소자(3)를 구비한 메모리에서, 소비 전력을 저감할 수 있다．Therefore, a highly reliable memory that operates stably can be realized, and power consumption can be reduced in a memory provided with the storage element 3.

다음으로, 본 발명의 다른 실시 형태로서, 메모리를 구성하는 기억 소자의 단면도를 도 3에 도시한다.Next, as another embodiment of this invention, FIG. 3 is sectional drawing of the memory element which comprises a memory.

이 기억 소자(30)는, 스핀 주입에 의해 자화 M1의 방향이 반전되는 기억층(17)에 대하여, 하층에 자화 고정층(31)을 형성하고, 상층에 자화 고정층(32)을 형성하고 있다. 즉, 기억층(17)에 대하여, 상하 2개의 자화 고정층(31, 32)을 형성한 구성이다.The memory element 30 forms a magnetized pinned layer 31 on the lower layer and a magnetized pinned layer 32 on the upper layer with respect to the memory layer 17 whose direction of magnetization M1 is reversed by spin injection. That is, the upper and lower magnetization pinned layers 31 and 32 are formed in the memory layer 17.

상층의 자화 고정층(32)은, 단층의 강자성층(20)만을 갖는 구성이다. The upper magnetized pinned layer 32 is configured to have only a single ferromagnetic layer 20.

기억층(17)과 상층의 자화 고정층(32) 사이에는, 터널 배리어층(터널 절연층)으로 되는 절연층(19)이 형성되고, 기억층(17)과 자화 고정층(32)에 의해, MTJ 소자가 구성되어 있다. An insulating layer 19 serving as a tunnel barrier layer (tunnel insulating layer) is formed between the storage layer 17 and the upper magnetized pinned layer 32, and the MTJ is formed by the memory layer 17 and the magnetized pinned layer 32. An element is comprised.

그리고, 자화 고정층(32) 위에 반강자성층(21)이 형성되고, 이 반강자성층(21)에 의해 자화 고정층(32)의 강자성층(20)의 자화 M20의 방향이 고정된다.The antiferromagnetic layer 21 is formed on the magnetization pinned layer 32, and the antiferromagnetic layer 21 fixes the direction of the magnetization M20 of the ferromagnetic layer 20 of the magnetization pinned layer 32.

또한，반강자성층(21) 위에 캡층(18)이 형성되어 있다. In addition, a cap layer 18 is formed on the antiferromagnetic layer 21.

본 실시 형태에서는, 특히, 기억층(17)이 CoFeTa를 주성분으로 하고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 구성, 또는, 기억층(17)이 CoFeTaB를 주성분으로 하고, Ta의 함유량이 1 원자% 이상 20 원자% 이하이고, B의 함유량이 10 원자% 이상 30 원자% 이하인 구성으로 한다.In the present embodiment, in particular, the memory layer 17 contains CoFeTa as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less, or the memory layer 17 has CoFeTaB as a main component and the content of Ta It is set as the structure which is 1 atomic% or more and 20 atomic% or less, and content of B is 10 atomic% or more and 30 atomic% or less.

또한，보다 바람직하게는, 중간층인 절연층(16, 19)을, 산화마그네슘층으로 한다.More preferably, the insulating layers 16 and 19 which are intermediate | middle layers are made into the magnesium oxide layer.

상술한 조성 범위의 CoFeTa 혹은 CoFeTaB를 주성분으로 하는 강자성층에는, 그 밖의 원소로서, Fe, Gd 이외에, Mo, Mn, Cu, Nb, Zr 등의 천이 금속, B, C 등의 경원소를 함유시켜도 된다. The ferromagnetic layer mainly containing CoFeTa or CoFeTaB in the above-described composition range may contain, as other elements, transition elements such as Mo, Mn, Cu, Nb, Zr, and light elements such as Mo, Mn, Cu, Nb, and Zr, as well as Fe and Gd. do.

그 밖의 구성은, 도 2에 도시한 기억 소자(3)와 마찬가지므로, 동일 부호를 붙이고 중복 설명을 생략한다. The rest of the configuration is similar to that of the storage element 3 shown in Fig. 2, and therefore the same reference numerals are used to omit duplicate explanation.

또한，본 실시 형태의 기억 소자(30)를 이용하여, 도 1에 도시한 메모리와 마찬가지의 구성의 메모리를 구성할 수 있다． In addition, by using the memory element 30 of the present embodiment, a memory having the same configuration as that of the memory shown in FIG. 1 can be configured.

즉, 기억 소자(30)를 2종류의 어드레스 배선의 교차점 부근에 배치하여 메모리를 구성하고, 2종류의 어드레스 배선을 통하여 기억 소자(30)에 상하 방향(적층 방향)의 전류를 흘려, 스핀 주입에 의해 기억층(17)의 자화 M1의 방향을 반전시켜, 기억 소자(30)에 정보의 기록을 행할 수 있다．That is, the memory device 30 is arranged near the intersection of two types of address wirings to form a memory, and a spin injection is performed by flowing a current in the vertical direction (stacking direction) to the memory elements 30 through the two types of address wirings. By this, the direction of the magnetization M1 of the memory layer 17 can be reversed, and information can be recorded in the memory element 30.

상술한 본 실시 형태에 따르면, 기억 소자(30)의 기억층(17)을, CoFeTa를 주성분으로 하고, Ta의 함유량이 1 원자% 이상 20 원자% 이하인 구성, 또는, CoFeTaB을 주성분으로 하고, Ta의 함유량이 1 원자% 이상 20 원자% 이하이고, B의 함유량이 10 원자% 이상 30 원자% 이하인 구성으로 함으로써, 높은 MR비를 확보할 수 있음과 함께, 스핀 주입 효율을 향상시켜, 스핀 주입에 의해 기억층(17)의 자화 M1의 방향을 반전시키기 위해 필요한 전류 밀도를 현저하게 저감하는 것이 가능하게 된다． According to the above-described embodiment, the memory layer 17 of the memory element 30 has CoFeTa as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less, or CoFeTaB is a main component, and Ta When the content of is in the range of 1 atomic% or more and 20 atomic% or less and the content of B is 10 atomic% or more and 30 atomic% or less, high MR ratio can be ensured, spin injection efficiency is improved, and spin injection This makes it possible to significantly reduce the current density required for inverting the direction of the magnetization M1 of the memory layer 17.

또한，강자성층의 내열성을 높여, 400℃의 어닐링에도 자기 특성이 열화되지 않고 견딜 수 있게 된다.In addition, the heat resistance of the ferromagnetic layer is increased, and the magnetic properties can be tolerated without deterioration even after annealing at 400 ° C.

이에 의해，기억 소자(30)를 구비한 메모리를 제조할 때에, 일반적인 반도체 MOS 형성 프로세스를 적용할 수 있다고 하는 이점을 갖고, 본 실시 형태의 기억 소자(30)를 구비한 메모리를, 범용 메모리로서 적용하는 것이 가능하게 된다.This has the advantage that a general semiconductor MOS forming process can be applied when manufacturing a memory having the memory element 30, and the memory having the memory element 30 of the present embodiment is used as a general purpose memory. It becomes possible to apply.

또한，본 실시 형태에서, 중간층인 절연층(16, 19)을, 산화마그네슘층으로 한 경우에는, 자기 저항 변화율(MR비)을 높게 할 수 있다．In addition, in this embodiment, when the insulating layers 16 and 19 which are intermediate | middle layers are used as a magnesium oxide layer, the magnetoresistance change rate (MR ratio) can be made high.

또한, 본 실시 형태에서는, 기억층(17)에 대하여, 하층측과 상층측에 절연층(16, 19)을 개재하여, 각각 자화 고정층(31, 32)이 형성되어 있기 때문에, 이 구성의 작용에 의해서도, 기억층(17)의 자화 M1의 방향을 반전시키기 위해 필요한 전류를 저감할 수 있다． In the present embodiment, the magnetization pinned layers 31 and 32 are formed on the storage layer 17 via the insulating layers 16 and 19 on the lower layer side and the upper layer side. Also, the current required to reverse the direction of the magnetization M1 of the memory layer 17 can be reduced.

따라서, 안정적으로 동작하는 신뢰성이 높은 메모리를 실현할 수 있어, 기억 소자(30)을 구비한 메모리에서, 소비 전력을 저감할 수 있다．Therefore, a highly reliable memory that operates stably can be realized, and power consumption can be reduced in a memory provided with the memory element 30.

(실시예) (Example)

여기서, 본 발명의 기억 소자의 구성에서, 구체적으로 각 층의 재료나 막 두께 등을 선정하여, 특성을 조사하였다.Here, in the configuration of the storage element of the present invention, the material, the film thickness, and the like of each layer were specifically selected, and the characteristics were examined.

실제로는, 메모리에는, 도 1이나 도 6에 도시한 바와 같이, 기억 소자 이외에도 스위칭용의 반도체 회로 등이 존재하지만, 여기서는, 기억층의 자기 저항 특성을 조사할 목적으로, 기억 소자만을 형성한 웨이퍼에 의해 검토를 행하였다．In reality, as shown in Figs. 1 and 6, the memory includes a switching semiconductor circuit and the like in addition to the memory element. The review was conducted.

<실험1>Experiment 1

두께 0.725mm의 실리콘 기판 위에, 두께 300㎚의 열 산화막을 형성하고, 그 위에 도 2에 도시한 구성의 기억 소자(3)를 형성하였다.On the silicon substrate having a thickness of 0.725 mm, a thermal oxide film having a thickness of 300 nm was formed, and the storage element 3 having the configuration shown in FIG. 2 was formed thereon.

구체적으로는, 도 2에 도시한 구성의 기억 소자(3)에서, 각 층의 재료 및 막 두께를, 기초막(11)을 막 두께 3㎚의 Ta막, 반강자성층(12)을 막 두께 20㎚의 PtMn막, 자화 고정층(31)을 구성하는 강자성층(13)을 막 두께 2㎚의 CoFe막, 강자성층(15)을 막 두께 2.5㎚의 CoFeB막, 적층 페리 구조의 자화 고정층(31)을 구성하는 비자성층(14)을 막 두께 0.8㎚의 Ru막, 터널 절연층으로 되는 절연층(배리어층)(16)을 막 두께 0.9㎚의 산화마그네슘막, 기억층(17)을 막 두께 3㎚의 CoFeTa막, 캡층(18)을 막 두께 5㎚의 Ta막으로 선정하고, 또한 기초막(11)과 반강자성층(12) 사이에 도시하지 않은 막 두께 100㎚의 Cu막(후술하는 워드선으로 되는 것)을 형성하여, 각 층을 형성하였다.Specifically, in the memory element 3 having the structure shown in FIG. 2, the material and the film thickness of each layer include the base film 11, the Ta film having a thickness of 3 nm, and the antiferromagnetic layer 12. The ferromagnetic layer 13 constituting the 20 nm PtMn film, the magnetization pinned layer 31 is a CoFe film having a thickness of 2 nm, the ferromagnetic layer 15 is a CoFeB film having a thickness of 2.5 nm, and the magnetized pinned layer 31 having a laminated ferry structure. The nonmagnetic layer 14 constituting the layer 1 is composed of a Ru film having a thickness of 0.8 nm, an insulating layer (barrier layer) 16 serving as a tunnel insulating layer, and a magnesium oxide film having a thickness of 0.9 nm, and a storage layer 17 having a film thickness. A 3 nm CoFeTa film and a cap layer 18 were selected as a Ta film having a thickness of 5 nm, and a Cu film having a thickness of 100 nm (not shown) between the base film 11 and the antiferromagnetic layer 12 (to be described later). A word line) to form each layer.

상기 막 구성에서, PtMn막의 조성은 Pt50Mn50(원자%), CoFe막의 조성은 Co90Fe10(원자%)으로 하였다.In the above film structure, the composition of the PtMn film was Pt50Mn50 (atomic%) and the composition of the CoFe film was Co90Fe10 (atomic%).

CoFeTa막의 Co와 Fe의 비율은 80:20으로 하였다.The ratio of Co and Fe in the CoFeTa film was 80:20.

산화마그네슘막으로 이루어지는 절연층(16) 이외의 각 층은, DC 마그네트론 스퍼터법을 이용하여 성막하였다.Each layer other than the insulating layer 16 which consists of magnesium oxide films was formed into a film using the DC magnetron sputtering method.

산화마그네슘(MgO)막으로 이루어지는 절연층(16)은, RF 마그네트론 스퍼터법을 이용하여 성막하였다.The insulating layer 16 which consists of a magnesium oxide (MgO) film was formed into a film using the RF magnetron sputtering method.

또한，기억 소자(3)의 각 층을 성막한 후에, 자장 내 열처리로에서, 10kOe·360℃·2시간의 열처리를 행하여, 반강자성층(12)의 PtMn막의 규칙화 열처리를 행하였다．In addition, after each layer of the memory element 3 was formed, a heat treatment for 10 kOe · 360 ° C. for 2 hours was performed in a magnetic field heat treatment furnace, and a regular heat treatment of the PtMn film of the antiferromagnetic layer 12 was performed.

다음으로, 워드선 부분을 포토리소그래피에 의해 마스크 한 후에, 워드선 이외의 부분의 적층막에 대하여 Ar 플라즈마에 의해 선택 에칭을 행함으로써, 워드선(하부 전극)을 형성하였다. 이 때에, 워드선 부분 이외에는, 기판의 깊이 5㎚까지 에칭되었다．Next, after masking the word line portion by photolithography, the word line (lower electrode) was formed by performing selective etching with Ar plasma on the laminated film of the portions other than the word line. At this time, except for the word line portion, the substrate was etched to a depth of 5 nm.

그 후, 전자 빔 묘화 장치에 의해 기억 소자(3)의 패턴의 마스크를 형성하고, 적층막에 대하여 선택 에칭을 행하여, 기억 소자(3)를 형성하였다. 기억 소자(3) 부분 이외에는, 워드선의 Cu층 바로 위까지 에칭하였다. Then, the mask of the pattern of the memory element 3 was formed with the electron beam drawing apparatus, the selective etching was performed with respect to the laminated | multilayer film, and the memory element 3 was formed. Except for the portion of the memory element 3, the etching was performed just above the Cu layer of the word line.

또한，특성 평가용의 기억 소자에는, 자화 반전에 필요한 스핀 토크를 발생시키기 위해, 기억 소자에 충분한 전류를 흘릴 필요가 있기 때문에, 터널 절연층의 저항치를 억제할 필요가 있다. 따라서, 기억 소자(3)의 패턴을, 단축 0.09㎛×장 축 0.18㎛의 타원 형상으로 하여, 기억 소자(3)의 면적 저항치(Ω㎛²)가 30Ω㎛²으로 되도록 하였다.In addition, in order to generate the spin torque required for the magnetization reversal, the memory element for characteristic evaluation needs to flow sufficient current to the memory element, and therefore, it is necessary to suppress the resistance value of the tunnel insulation layer. Therefore, the pattern of the memory element 3 was set to an elliptical shape of a single axis of 0.09 탆 x 0.18 탆 long, so that the area resistance value (Ω 탆 ² ) of the memory element 3 was set to 30 Ω 탆 ² .

다음으로, 기억 소자(3) 부분 이외를, 두께 100㎚ 정도의 Al₂O₃의 스퍼터링에 의해 절연하였다.Next, portions other than the memory element 3 were insulated by sputtering of Al ₂ O _{3 having} a thickness of about 100 nm.

그 후, 포토리소그래피를 이용하여, 상부 전극으로 되는 비트선 및 측정용의 패드를 형성하였다.Thereafter, photolithography was used to form bit lines serving as upper electrodes and pads for measurement.

이와 같이 하여, 기억 소자(3)의 시료를 제작하였다. In this way, the sample of the memory element 3 was produced.

상술한 제조 방법에 의해, 각각 기억층(17)의 CoFeTa막의 Ta의 첨가량을 변화시킨, 기억 소자(3)의 각 시료를 작성하였다.Each sample of the memory element 3 in which the addition amount of Ta of the CoFeTa film of the memory layer 17 was changed by the manufacturing method mentioned above was created, respectively.

즉, Ta의 첨가량을, 0 원자%(Co80Fe20), 2 원자%, 5 원자%, 10 원자%, 15 원자%, 20 원자%, 25 원자%, 30 원자%로 한 시료를 각각 제작하였다.That is, the samples which produced 0 atomic% (Co80Fe20), 2 atomic%, 5 atomic%, 10 atomic%, 15 atomic%, 20 atomic%, 25 atomic%, and 30 atomic% were added, respectively.

<실험2>Experiment 2

도 2에 도시한 구성의 기억 소자(3)에서, 각 층의 재료 및 막 두께를, 기초막(11)을 막 두께 3㎚의 Ta막, 반강자성층(12)을 막 두께 20㎚의 PtMn막, 자화 고정층(31)을 구성하는 강자성층(13)을 막 두께 2㎚의 CoFe막, 강자성층(15)을 막 두께 2.5㎚의 CoFeB막, 적층 페리 구조의 자화 고정층(31)을 구성하는 비자성층(14)을 막 두께 0.8㎚의 Ru막, 터널 절연층으로 되는 절연층(배리어층)(16)을 막 두께 0.8㎚의 산화마그네슘막, 기억층(17)을 막 두께 3㎚의 CoFeTaB막, 캡층(18)을 막 두께 5㎚의 Ta막으로 선정하였다.In the storage element 3 having the structure shown in Fig. 2, the material and the film thickness of each layer are based on the Ta film 11 having the film thickness of 3 nm and the antiferromagnetic layer 12 having PtMn having the film thickness of 20 nm. The ferromagnetic layer 13 constituting the film and the magnetized pinned layer 31 constitutes a CoFe film having a thickness of 2 nm, the ferromagnetic layer 15 forms a CoFeB film having a thickness of 2.5 nm, and a magnetized pinned layer 31 having a laminated ferry structure. The nonmagnetic layer 14 is a Ru film having a thickness of 0.8 nm, the insulating layer (barrier layer) 16 serving as a tunnel insulating layer, the magnesium oxide film having a thickness of 0.8 nm, and the memory layer 17, a CoFeTaB having a thickness of 3 nm. The film and the cap layer 18 were selected as a Ta film with a film thickness of 5 nm.

CoFeTaB막의 Co와 Fe의 비율은 80:20으로 하였다.The ratio of Co and Fe in the CoFeTaB film was 80:20.

그 밖의 구성 및 제조 방법은, 실험1의 기억 소자(3)와 마찬가지로 하였다.The other structure and manufacturing method were the same as that of the memory element 3 of Experiment 1.

상술한 제조 방법에 의해, 각각 기억층(17)의 CoFeTaB막의 Ta의 첨가량 및 B의 첨가량을 변화시킨, 기억 소자(3)의 각 시료를 제작하였다.Each sample of the memory element 3 in which the addition amount of Ta and the addition amount of B of the CoFeTaB film of the memory layer 17 were changed by the above-described manufacturing method, respectively.

즉, Ta의 첨가량을, 0 원자%, 5 원자%, 10 원자%, 15 원자%, 20 원자%, 25 원자%, 30 원자%로 하고, B의 첨가량을 5 원자%, 10 원자%, 20 원자%, 30 원자%, 40 원자%로 한 시료(합계 42종류의 조성의 시료)를 각각 제작하였다.That is, the added amount of Ta is 0 atomic%, 5 atomic%, 10 atomic%, 15 atomic%, 20 atomic%, 25 atomic%, 30 atomic%, and the added amount of B is 5 atomic%, 10 atomic%, 20 Samples (samples of 42 kinds of compositions in total) of atomic percent, 30 atomic percent and 40 atomic percent were prepared, respectively.

이들 실험1 및 실험2에서 제작한 기억 소자(3)의 각 시료에 대하여, 각각 이하와 같이 하여 특성의 평가를 행하였다．The characteristics of each sample of the memory device 3 produced in these experiments 1 and 2 were evaluated as follows.

측정에 앞서, 반전 전류의 플러스 방향과 마이너스 방향의 값을 대칭으로 되도록 제어하는 것을 가능하게 하기 때문에, 기억 소자(3)에 대하여, 외부로부터 자계를 공급할 수 있도록 구성하였다. 또한，기억 소자(3)에 흘리는 전압이, 절연층(16)이 파괴되지 않는 범위 내의 1V까지로 되도록 설정하였다.Prior to the measurement, it is possible to control the values in the positive direction and the negative direction of the inversion current to be symmetrical, so that the magnetic field can be supplied to the storage element 3 from the outside. Moreover, the voltage which flows into the memory element 3 was set so that it might be set to 1V in the range which the insulating layer 16 does not destroy.

(반전 전류치·MR비의 측정)(Measurement of inversion current value and MR ratio)

기억 소자(3)에 전류를 흘려, 그 후의 기억 소자(3)의 저항치를 측정하였다. 기억 소자(3)의 저항치를 측정할 때에는, 온도를 실온 25℃로 하고, 워드선의 단자와 비트선의 단자에 걸리는 바이어스 전압이 10㎷로 되도록 조절하였다. 또한，기억 소자(3)에 흘리는 전류량을 변화시켜, 이 기억 소자(3)의 저항치의 측정을 행하고, 측정 결과로부터 저항-전류 곡선을 얻었다. 또한 이 저항-전류 곡선을 얻는 측정은, 양극성(플러스 방향 및 마이너스 방향)의 전류에 대해서 행하였다． An electric current was flowed into the memory element 3, and the resistance value of the memory element 3 after that was measured. When measuring the resistance value of the memory element 3, the temperature was adjusted to 25 ° C at room temperature, and the bias voltage applied to the terminal of the word line and the terminal of the bit line was adjusted to 10 kV. In addition, the amount of current flowing through the memory element 3 was changed to measure the resistance value of the memory element 3, and a resistance-current curve was obtained from the measurement result. In addition, the measurement which obtains this resistance-current curve was performed with respect to the electric current of bipolarity (plus direction and minus direction).

이 저항-전류 곡선으로부터, 저항치가 변화되는 전류치를 구하고, 이것을 자화의 방향을 반전시키는 반전 전류치로 하였다. 양극성의 전류에 대해서, 이 반전 전류치를 구하였다.From this resistance-current curve, a current value at which the resistance value is changed was obtained, and this value was set as an inversion current value that reverses the direction of magnetization. This inversion current value was obtained for the bipolar current.

그리고, 양극성의 반전 전류치의 절대치의 평균치를 계산하고, 이 평균치를 소자 면적으로 나눔으로써, 자화 반전 전류 밀도(MA/㎠)를 산출하였다. And the magnetization inversion current density (MA / cm <2>) was computed by calculating the average value of the absolute value of the bipolar inversion current value, and dividing this average value by element area.

또한，자화 고정층(31)의 기억층(17)측의 강자성층(15)의 자화 M15의 방향과 기억층(17)의 자화 M1의 방향이 반평행 상태에 있어 저항이 높은 상태에서의 저항치와, 이들 자화 M15, M1의 방향이 평행 상태에 있어 저항이 낮은 상태에서의 저항치의 비를 구하고, 이것을 MR비(TMR비)로 하였다.In addition, the direction of the magnetization M15 of the ferromagnetic layer 15 on the storage layer 17 side of the magnetization pinned layer 31 and the direction of the magnetization M1 of the memory layer 17 are in antiparallel states, The ratios of the resistance values in the state where the resistances were low in the directions where the directions of the magnetizations M15 and M1 were parallel were determined to obtain MR ratios (TMR ratios).

실험1의 각 시료의 측정 결과를 도 4a 및 도 4b에 도시하고, 실험2의 각 시료의 측정 결과를 도 5a 및 도 5b에 도시한다. 도 4a 및 도 5a는, Ta의 첨가량(원자%) 혹은 B의 첨가량(원자%)과 MR비의 관계를 도시하고 있고, 도 4b 및 도 5b는, Ta의 첨가량(원자%) 혹은 B의 첨가량(원자%)과 자화 반전 전류 밀도의 관계를 도시하고 있다.The measurement result of each sample of the experiment 1 is shown to FIG. 4A and FIG. 4B, and the measurement result of each sample of the experiment 2 is shown to FIG. 5A and 5B. 4A and 5A show the relationship between the addition amount of Ta (atomic%) or the addition amount of B (atomic%) and the MR ratio, and FIGS. 4B and 5B show the addition amount of Ta (atomic%) or addition amount of B The relationship between (atomic%) and the magnetization inversion current density is shown.

도 4a 및 도 5a로부터, 실험1 및 실험2의 기억 소자(3)의 구성에서, 기억층(17)의 CoFeTa층의 Ta의 첨가량이 1 원자% 이상 20 원자% 이하, CoFeTaB층의 Ta의 첨가량이 1 원자% 이상 20 원자% 이하, B의 첨가량이 10 원자% 이상 30 원자% 이하의 범위로 하는, 즉 본 발명의 범위 내로 함으로써, 75% 이상의 MR비가 확보되어 있는 것을 알 수 있다.4A and 5A, in the configuration of the memory elements 3 of Experiments 1 and 2, the amount of Ta added in the CoFeTa layer of the memory layer 17 is 1 atomic% or more and 20 atomic% or less and the amount of Ta added in the CoFeTaB layer. It turns out that 75% or more of MR ratio is ensured by making this 1 atomic% or more and 20 atomic% or less and the addition amount of B into 10 atomic% or more and 30 atomic% or less, ie, in the range of this invention.

75%의 MR비는 메모리로서, 판독 속도와 마진을 얻기 위해 필요한 값이며, 반 전 전류 밀도를 개선하기 위해 MR비가 희생되었다고 해도, 메모리로서의 특성을 유지할 수 있는 범위이다.The MR ratio of 75% is a memory, and is a value necessary to obtain a read speed and a margin, and is a range in which the characteristics as a memory can be maintained even if the MR ratio is sacrificed to improve the inversion current density.

마찬가지로, 도 4a 및 도 5b로부터, 실험1 및 실험2의 기억 소자(3)의 구성에서, 기억층(17)의 CoFeTa층의 Ta의 첨가량이 1 원자% 이상 20 원자% 이하, CoFeTaB층의 Ta의 첨가량이 1 원자% 이상 20 원자% 이하, B의 첨가량이 10 원자% 이상 30 원자% 이하의 범위로 하는, 즉 본 발명의 범위 내로 함으로써, 자화 반전 전류 밀도를 스핀 반전을 이용한 메모리로서 실현 가능한 3MA/㎠이하로 작게 할 수 있다． Similarly, from FIG. 4A and FIG. 5B, in the configuration of the memory elements 3 of the experiments 1 and 2, the amount of Ta added in the CoFeTa layer of the memory layer 17 is 1 atomic% or more and 20 atomic% or less and Ta in the CoFeTaB layer. The magnetization inversion current density can be realized as a memory using spin inversion by adding an amount of 1 to 20 atomic% or less and B to an amount of 10 atomic% or more and 30 atomic% or less, that is, within the scope of the present invention. 3MA / ㎠ It can be made smaller.

이상의 결과로부터, 기억층(17)의 강자성층이 Ta를 포함하고，MR비의 저하가 인정되어도, 본 발명의 조성 범위로 조정함으로써, 메모리로서의 읽어냄 동작에 필요한 MR비 75%를 유지할 수 있음과 함께, 가장 큰 과제인 반전 전류 밀도를 비약적으로 저감할 수 있다． 그리고, 본 발명의 구성으로 함으로써, 3MA/㎠ 이하의 비교적 작은 전류 밀도로 정보의 기입을 행하는 것이 가능한 기억 소자를 제작할 수 있어, 지금까지 없는 저소비 전력형의 스핀 주입 자화 반전을 이용한 자기 메모리를 실현하는 것이 가능해진다.From the above result, even if the ferromagnetic layer of the memory layer 17 contains Ta, and the fall of MR ratio is recognized, by adjusting to the composition range of this invention, the MR ratio required for the reading operation as a memory can be maintained 75%. In addition, the inversion current density which is the biggest subject can be drastically reduced. In addition, according to the configuration of the present invention, a memory device capable of writing information at a relatively small current density of 3 MA / cm 2 or less can be fabricated, thereby realizing a magnetic memory using a low power consumption spin injection magnetization inversion. It becomes possible.

본 발명에서는, 상술한 각 실시 형태에서 설명한 기억 소자(3, 30)의 막 구성에 한정되지 않고, 다양한 막 구성을 채용하는 것이 가능하다. In the present invention, not only the film configuration of the memory elements 3 and 30 described in the above embodiments but also various film configurations can be adopted.

상술한 각 실시 형태에서는, 자화 고정층(31)이 2층의 강자성층(13, 15)과 비자성층(14)으로 이루어지는 적층 페리 구조로 되어 있지만, 예를 들면, 자화 고 정층을 단층의 강자성층에 의해 구성하여도 된다． In each of the above-described embodiments, the magnetized pinned layer 31 has a laminated ferry structure composed of two layers of ferromagnetic layers 13 and 15 and a nonmagnetic layer 14, but for example, a magnetized fixed layer is formed of a single layer ferromagnetic layer. It may be configured by.

본 발명은, 상술한 실시 형태에 한정되는 것이 아니라, 본 발명의 요지를 일탈하지 않는 범위에서 그 밖의 다양한 구성을 취할 수 있다.This invention is not limited to embodiment mentioned above, A various other structure can be taken in the range which does not deviate from the summary of this invention.

상술한 본 발명에 따르면, 기억층의 자화의 방향을 반전시키기 위해 필요로 되는 전류량(임계치 전류)을 억제할 수 있기 때문에, 정보의 기록에 필요한 전류량을 저감할 수 있다．According to the present invention described above, since the amount of current (threshold threshold current) required to reverse the direction of magnetization of the storage layer can be suppressed, the amount of current necessary for recording information can be reduced.

이에 의해，기억 소자의 동작 마진이 충분히 얻어져, 에러 없이, 고속으로 기억 소자를 동작시킬 수 있다.As a result, the operating margin of the memory element is sufficiently obtained, and the memory element can be operated at high speed without error.

또한，큰 전압을 걸 필요가 없어지기 때문에, 중간층인 절연체가 파괴되지 않는다In addition, since there is no need to apply a large voltage, the insulator in the intermediate layer is not destroyed.

따라서, 안정적으로 동작하는, 신뢰성이 높은 메모리를 실현할 수 있다．Therefore, a highly reliable memory that can operate stably can be realized.

또한，메모리 전체의 소비 전력을 저감하는 것이 가능하게 된다. In addition, it is possible to reduce the power consumption of the entire memory.

Claims

Having a memory layer which holds information by the magnetization state of the magnetic body,

A magnetized pinned layer is formed with respect to the memory layer via an intermediate layer,

The intermediate layer is made of an insulator,

By injecting electrons spin-polarized in the stacking direction, the direction of magnetization of the memory layer is changed, and information is recorded on the memory layer,

At least one of the ferromagnetic layers constituting the memory layer is composed of CoFeTa as a main component, and the content of Ta is 1 atomic% or more and 20 atomic% or less.

The method of claim 1,

At least one of the ferromagnetic layers constituting the memory layer is composed of CoFeTaB as a main component, and the Ta content is 1 atomic% or more and 20 atomic% or less, and the content of B is 10 atomic% or more and 30 atomic% or less. A memory element characterized by the above-mentioned.

The method of claim 1,

And said intermediate layer is made of magnesium oxide.

A storage element having a storage layer for holding information by the magnetization state of the magnetic body,

It is provided with two types of wiring crossing each other,

In the memory element, a magnetization pinned layer is formed with respect to the memory layer via an intermediate layer, the intermediate layer is made of an insulator, and the magnetization direction of the memory layer is changed by injecting electrons spin-polarized in the stacking direction. Information is recorded on the memory layer, and at least one of the ferromagnetic layers constituting the memory layer is composed of CoFeTa as a main component, and the content of Ta is not less than 1 atomic% and not more than 20 atomic%,

The memory element is arranged near the intersection of the two types of wirings and between the two types of wirings.

A current in the stacking direction flows through the two kinds of wirings to the storage element.

The method of claim 4, wherein

In the memory element, at least one of the ferromagnetic layers constituting the memory layer is composed of CoFeTaB as a main component, and the Ta content is 1 atomic% or more and 20 atomic% or less, and the content of B is 10 atomic% or more. 30 atomic% or less.