KR20070014897A - 와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치 - Google Patents

와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치 Download PDF

Info

Publication number
KR20070014897A
KR20070014897A KR1020050069899A KR20050069899A KR20070014897A KR 20070014897 A KR20070014897 A KR 20070014897A KR 1020050069899 A KR1020050069899 A KR 1020050069899A KR 20050069899 A KR20050069899 A KR 20050069899A KR 20070014897 A KR20070014897 A KR 20070014897A
Authority
KR
South Korea
Prior art keywords
burst
decoding
state
decoded
block
Prior art date
Application number
KR1020050069899A
Other languages
English (en)
Other versions
KR101182461B1 (ko
Inventor
김한주
구영모
이은옥
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050069899A priority Critical patent/KR101182461B1/ko
Priority to EP06015771.6A priority patent/EP1748592B1/en
Priority to US11/495,631 priority patent/US7779328B2/en
Publication of KR20070014897A publication Critical patent/KR20070014897A/ko
Application granted granted Critical
Publication of KR101182461B1 publication Critical patent/KR101182461B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1829—Arrangements specially adapted for the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2996—Tail biting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 고속의 패킷 데이터 전송을 위한 와이브로 시스템에서 연접 버스트를 복호하는 방법 및 장치에 관한 것이다. 연접 복호기는 수신 버스트를 적어도 하나의 분할블록으로 분할하여, 상기 적어도 하나의 분할블록 중 하나를 복호하고, 상기 복호화된 블록에 대한 순환상태를 만족하는지를 검사한다. 연접 복호화 제어기는, 상기 복호화된 블록의 순환상태 검사결과에 따라 상기 수신 버스트의 프레임 품질 정보를 결정하고, 상기 프레임 품질 정보에 따라, 상기 수신 버스트에 대한 복호를 중단할지의 여부를 결정한다. 여기서 상기 수신 버스트의 전체 분할블록 개수에 대한, 순환상태를 가지지 않는 분할블록 개수의 비율이, 미리 정해지는 임계값을 초과하지 않는 경우, 상기 수신 버스트에 대한 복호는 중단된다. 이러한 본 발명은 불량한 버스트에 대해서 연접 과정을 강제로 종료함으로써 전력 소모를 줄일 수 있다.
Wibro, Burst Quality, Convolutional Coding, Turbo Coding, Decoding, Circular State

Description

와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및 장치{METHOD AND APPARATUS FOR EFFICIENT DECODING OF CONCATENATED BURST IN WIBRO SYSTEM}
도 1은 전형적인 와이브로 시스템의 네트워크 구조를 나타낸 도면.
도 2는 본 발명의 바람직한 실시예에 따른 와이브로 송신기의 구조를 나타낸 도면.
도 3은 본 발명의 바람직한 실시예에 따른 와이브로 수신기의 구조를 나타낸 도면.
도 4는 본 발명의 일 실시예에 따라 HARQ를 지원하는 버스트의 연접 부호화 동작을 나타낸 흐름도.
도 5는 본 발명의 일 실시예에 따른 HARQ를 지원하는 버스트의 연접 복호화 동작을 나타낸 흐름도.
도 6은 와이브로 시스템에 적용되는 길쌈 부호기 구조의 간략화된 예를 나타낸 도면.
도 7은 테일 비트 길쌈 부호화기의 초기화 예를 나타낸 도면.
도 8은 와이브로 시스템에 적용되는 터보 부호기의 구조를 나타낸 도면.
도 9는 와이브로 시스템에 적용되는 구속장 9인 터보 부호를 위한 순환 메모리 상태들의 일 예를 나타낸 도면.
도 10은 본 발명의 바람직한 실시예에 따른 연접 복호 동작을 나타낸 흐름도.
도 11은 본 발명의 바람직한 실시예에 따라 버스트 종류를 구분하여 연접 버스트의 복호를 제어하는 동작을 나타낸 흐름도.
도 12는 본 발명의 바람직한 실시예에 따른 순환상태 검사 동작을 나타낸 흐름도.
도 13은 본 발명의 바람직한 실시예에 따라 순환상태를 검사할 수 있는 연접 복호기 구조를 나타낸 도면.
본 발명은 고속의 패킷 데이터 전송을 위한 무선 디지털 통신 시스템에 관한 것으로서, 특히 와이브로(Wibro) 시스템에서 연접 버스트를 복호하는 방법 및 장치에 관한 것이다.
기존의 무선랜(Wireless Local Area Network: WLAN)은 도달거리가 짧아서 단말이 이동 중일 때나 AP(Access Point)에서 멀어지면 성능이 떨어지고, 제3세대 이동통신 시스템을 기반으로 하는 무선 인터넷은 무선랜과 같은 문제점은 없지만 가격이 비싼 단점이 있다. 휴대 인터넷으로도 불리는 와이브로(Wireless Broadband Internet: WiBro)는 휴대폰처럼 언제 어디서나 이동하면서 초고속 인터넷을 이용할 수 있는 서비스로, 무선 인터넷과 무선랜의 중간영역에 위치한다. 와이브로는 2.3GHz의 주파수 대역을 사용하고 인터넷 속도(즉 서비스 대역폭)는 1Mbps 정도이다.
도 1은 전형적인 와이브로 시스템의 네트워크 구조를 나타낸 것이다.
도 1을 참조하면, 와이브로 시스템은 단말에 해당하는 PSS(Portable Subscriber Station)(102), 기지국에 해당하는 RAS(Radio Access Station)(104), 제어국에 해당하는 ACR(Access Control Router)(106), 홈 에이전트(Home Agent: HA)(108), 인증 서버(Authentication, Authorization and Accounting server: AAA 서버)(110)로 구성된다. 단말(102)은 가입자가 휴대 인터넷 서비스를 제공받기 위해 사용하는 기기이다. 기지국(104)은 유선 네트워크 종단에서 무선 인터페이스를 통해 상기 단말(102)과 송수신하며, 제어국(106)은 단말(102)과 기지국(104)를 제어하고 IP 패킷을 라우팅한다. HA(108)은 홈 네트워크에서 단말의 IP 이동성을 지원하며, AAA 서버(110)는 적법한 사용자에 한해 휴대 인터넷의 접속을 허용하고, 휴대 인터넷 서비스를 제공하기 위해 사용자 및 기기에 대한 인증, 권한 검증 및 과금을 수행한다. 사업자 IP 네트워크(112)는 상기 제어국(106)을 HA(108)와 AAA 서버(110) 및 공용 IP 네트워크(114)로 연결한다.
와이브로 시스템은 하향링크와 상향링크를 시간으로 구분하는 시분할 다중화(Time Division Multiplexing: TDD) 방식을 사용하며, 다중접속 방식으로는 직교주파수분할 다중 접속(Orthogonal Frequency Division Multiplexing Access: OFDMA) 가 사용된다. OFDMA 심볼은 복수의 부반송파들로 이루어지며, 데이터가 전송되는 데이터 부반송파, 채널 및 동기 등을 추정시 사용되는 파일럿 부반송파, 그리고 보호 구간과 직류 부반송파가 포함되는 널 반송파로 구성된다.
하향링크 전송은 한 개의 프리앰블 심볼, 기본채널(Fundamental Channel: 이하 FCH라 칭함) 데이터 및 하향링크 매핑(Downlink mapping: DL-MAP) 정보, 데이터 심볼의 순서로 이루어진다. 상향링크 전송은 제어 심볼로부터 시작되며, 상하향 전송 시간을 구반하기 위한 보호 시간이 상향링크 프레임의 중간과 마지막에서 하향링크 및 상향링크 사이에 삽입된다.
무선 인터페이스에서 제어 정보 혹은 사용자 데이터의 전송 단위는, 소정 크기의 연접 버스트들(concatenated Bursts)이다. 연접 버스트는 서로 다른 사용자에게 할당될 수 있는 여러 개의 프로토콜 데이터 유닛(Protocol Data Unit: 이하 PDU라 칭함)들이 연접되어 있는 형태로 구성된다. 복합 자동 재전송 요청(Hybrid Automatic Repeat reQuest: HARQ) 버스트의 경우도, 분할과정을 거치므로 연접 버스트에 해당된다. FCH 버스트 또한 단지 하나의 블록으로 구성되는 연접 버스트로 간주될 수 있다.
연접 부호화는, 입력 버스트를 미리 정해진 연접규칙을 적용하여 작은 블록들로 분할한 후, 각 분할블록(fragment block)을 부호화한 후 다시 연접하여 부호화된 연접 버스트를 생성하는 방식이다. 연접과정은 버스트의 부호화 방법, 할당된 부채널 개수, 적용되는 변조방식, 그리고 HARQ 지원여부에 따라 적용된다.
연접 버스트는 앞서 설명한 대로 여러 개의 PDU들을 포함하하며, 각 PDU 내 부에는 해당 PDU 자체에 대한 품질을 나타내는 32비트 CRC(Cyclic Redundancy Codes)가 포함된다. 그러나 버스트의 연접 부호화는 PDU 단위가 아니라, 연접규칙에서 정의되어 있는 분할블록 단위로 진행된다. 각각의 연접 부호화 과정에서는 단순히 분할블록만을 부호화하기 때문에, 전체 연접 버스트에 대한 버스트 품질 비트는 삽입되지 않는다. 따라서 부호화된 연접 버스트의 복호시, 수신기는 전체 연접 버스트에 대한 버스트 품질 정보를 얻을 수 없다. 그러므로 수신기는 전체 연접 버스트를 완전히 복호하고, 복호된 전체 연접 버스트를 복수의 PDU 단위로 분할한 후 각 PDU의 CRC를 검사해야만, 전체 연접 버스트의 성공적인 복호여부를 알 수 있다.
HARQ 버스트나, 프레임 제어 정보인 MAP 버스트의 경우, 전체 연접 버스트에 대한 버스트 품질 정보를 측정할 수 있게 하기 위해 입력 버스트의 마지막에 CRC가 삽입된 채로 부호화가 진행된다. 따라서 상기 MAP 버스트와 HARQ 버스트의 경우에는, 전체 연접 버스트에 대한 복호과정을 마친 후 복호된 버스트에 포함된 CRC를 검사함으로써 버스트 품질 정보를 얻을 수 있다. 결과적으로 종래 기술에 의한 복호화는, 모든 분할블록들의 연접 복호화를 마친 후에야 전체 연접 버스트에 대한 버스트 품질 정보를 얻을 수 있다는 문제점이 있었다.
따라서 상기한 바와 같이 동작되는 종래 기술의 문제점을 해결하기 위하여 창안된 본 발명은, 와이브로 시스템에서 전체 연접 버스트의 버스트 품질 정보 및 각 분할블록별 버스트 품질 정보를 얻기 위한 방법 및 장치를 제공한다.
본 발명은 와이브로 시스템에서 전체 연접 버스트 및 각 분할블록별 버스트 품질 정보를 바탕으로 각 버스트별로 차등적인 복호 알고리즘을 적용하는 방법 및 장치를 제공한다.
상기한 바와 같은 목적을 달성하기 위하여 창안된 본 발명의 실시예는, 와이브로 시스템에서 연접 버스트를 복호하는 방법에 있어서,
수신 버스트를 적어도 하나의 분할블록으로 분할하는 과정과,
상기 적어도 하나의 분할블록 중 하나를 복호하고, 상기 복호화된 블록에 대한 순환상태를 만족하는지를 검사하는 과정과,
상기 복호화된 블록의 순환상태 검사결과에 따라 상기 수신 버스트의 프레임 품질 정보를 결정하는 과정과,
상기 프레임 품질 정보에 따라, 상기 수신 버스트에 대한 복호를 중단할지의 여부를 결정하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예는, 와이브로 시스템에서 연접 버스트를 복호하는 장치에 있어서,
수신 버스트를 적어도 하나의 분할블록으로 분할하여, 상기 적어도 하나의 분할블록 중 하나를 복호하고, 상기 복호화된 블록에 대한 순환상태를 만족하는지를 검사하는 연접 복호기와,
상기 복호화된 블록의 순환상태 검사결과에 따라 상기 수신 버스트의 프레임 품질 정보를 결정하고, 상기 프레임 품질 정보에 따라 상기 수신 버스트에 대한 복호를 중단할지의 여부를 결정하는 연접 복호화 제어기를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예는, 와이브로 시스템에서 복수의 버스트들로 구성되는 프레임을 복호하는 방법에 있어서,
상기 프레임의 구조를 나타내는 기본채널(FCH) 버스트를 복호하고, 상기 복호화된 버스트에 대한 순환상태를 만족하는지를 검사하는 과정과,
상기 복호화된 버스트의 순환상태 검사결과에 따라 상기 FCH 버스트의 프레임 품질 정보를 결정하는 과정과,
상기 프레임 품질 정보에 따라, 상기 프레임의 이후 버스트들에 대한 복호를 중단할지의 여부를 결정하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예는, 와이브로 시스템에서 복수의 버스트들로 구성되는 프레임을 복호하는 장치에 있어서,
상기 프레임의 구조를 나타내는 기본채널(FCH) 버스트를 복호하고, 상기 복호화된 버스트에 대한 순환상태를 만족하는지를 검사하는 연접 복호기와,
상기 복호화된 버스트의 순환상태 검사결과에 따라 상기 FCH 버스트의 프레임 품질 정보를 결정하고, 상기 프레임 품질 정보에 따라, 상기 프레임의 이후 버스트들에 대한 복호를 중단할지의 여부를 결정하는 연접 복호화 제어기를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리 를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
후술되는 본 발명의 주요한 요지는, 와이브로 시스템의 연접 버스트에 대하여 전체 연접 버스트 및 각 분할블록별 버스트 품질 정보를 얻는 것이다. 여기서 연접 버스트는 하나 또는 그 이상의 분할블록으로 구성되는, FCH 버스트, HARQ 버스트, MAP 버스트 및 일반 데이터 버스트 등을 의미한다.
도 2는 본 발명의 바람직한 실시예에 따른 와이브로 송신기(200)의 구조를 나타낸 것이다. 도시한 바와 같이, 와이브로 송신기(200)는, 연접 부호화 제어기(202), 연접 부호기(204), 심볼 매핑기(206), 부반송파 매핑기(208), 역고속퓨리에변환(Inverse Fast Fourier Transform: 이하 IFFT라 칭함)부(210), 보호구간(Guard Interval) 추가기(212), RF 유닛(214)으로 구성된다. 여기에서는 와이브로 송신에 관련된 주요한 구성요소들만을 도시하였음에 유의하여야 한다.
연접 부호화 제어기(202)는 연접 규칙과, 분할블록 개수, 각 분할블록의 크기 등을 나타내는 연접 버스트 정보를 입력으로 하여 연접 부호기(204)를 제어한다. 연접 부호기(204)는 상기 연접 부호화 제어기(202)의 제어하에, 입력 버스트를 소정 분할블록들로 분할하고, 상기 분할블록들을 해당하는 부호화 방식에 따라 각각 부호화한 후 연접하여, 연접 버스트를 생성한다. 심볼 매핑기(206)는 상기 연접 버스트의 각 부호화된 비트들을 해당하는 변조 방식에 따른 변조 심볼들로 매핑한다.
부반송파 매핑기(208)는 미리 정해지는 매핑 패턴에 따라 상기 변조 심볼들을 데이터 부반송파들에 매핑하고 소정의 파일럿 심볼들을 파일럿 부반송파들에 매핑하며, IFFT부(210)는 상기 부반송파 매핑기(208)로부터 출력되는 부반송파 신호들을 소정 개수의 샘플들로 구성된 OFDM 심볼로 변환한다. 보호구간 추가기(212)는 상기 OFDM 심볼에, 심볼간 간섭을 방지하기 위한 보호구간으로서의 접두부호(prefix) 혹은 접미부호(suffix)를 삽입하여 OFDM 전송 심볼을 생성한다. 통상적으로, 상기 OFDM 심볼의 마지막 몇 개의 샘플들을 복사하여 상기 OFDM 심볼의 앞단에 삽입하는 주기적 접두부호(Cyclic Prefix: 이하 CP라 칭함)가 사용된다. 상기 OFDM 전송 심볼은 RF 유닛(214)에 의해 RF(Radio Frequency) 대역의 신호로 변환되어 안테나를 통해 전송된다.
도 3은 본 발명의 바람직한 실시예에 따른 와이브로 수신기(300)의 구조를 나타낸 것이다. 도시한 바와 같이 와이브로 수신기(300)는, RF 유닛(304), 보호구간 제거기(306), 고속퓨리에변환(FFT)부(308), 병렬/직렬 변환부(Parallel to Serial Converter: P/S)(310), 심볼 디매핑기(312), 연접 혹호기(314) 및 연접 복호화 제어기(302)로 구성된다. 마찬가지로 여기에서는 와이브로 수신에 관련된 주요한 구성요소들만을 도시하였다.
RF 유닛(304)은 RF 신호를 수신하여 OFDM 전송 심볼을 포함하는 기저대역 신호로 변환하며, 보호구간 제거기(306)는 상기 OFDM 전송 심볼에서 보호구간에 해당하는 샘플들을 제거하여 OFDM 심볼을 출력한다. FFT부(308)는 상기 OFDM 심볼의 샘플들을 주파수 영역으로 변환하여 부반송파 신호들을 출력한다. 병렬/직렬 변환기(310)는 병렬로 입력되는 상기 부반송파 신호들을 변조 심볼열로 변환하며, 심볼 디매핑기(312)는 상기 병렬/직렬 변환기(310)로부터 출력되는 변조 심볼열을 원래의 정보 값들로 디매핑한다.
연접 복호화 제어기(302)는 연접 규칙과, 분할블록 개수, 각 분할블록의 크기 등을 나타내는 연접 버스트 정보를 입력으로 하여 연접 복호기(314)를 제어한다. 연접 복호기(314)는 상기 연접 복호화 제어기(302)의 제어하에, 상기 심볼 디매핑기(312)로부터의 정보 값들을 분할된 블록 단위로 복호하여 원래의 정보 비트들을 복원하고, 상기 복원된 정보 비트들을 상기 분할된 블록 단위로 연접하여 연접 버스트의 정보 비트들을 출력한다.
도 4는 본 발명의 일 실시예에 따라 HARQ를 지원하는 버스트의 연접 부호화 동작을 나타낸 흐름도이다.
도 4를 참조하면, 402단계에서 연접 부호화 제어기는 연접 버스트 정보를 입력받고 404단계에서 상기 연접 버스트 정보에 따라, 연접규칙과 분할블록 개수 및 각 분할블록의 크기를 결정한다. 406단계에서 연접 부호기는 입력 버스트가 HARQ를 지원하는 경우에, 입력 버스트에 16비트 CRC를 첨부(attach)한다. 408단계에서 상기 연접 부호기는 상기 CRC가 첨부된 버스트를 상기 결정된 크기와 개수에 따른 분 할블록들로 분할하고 첫 번째 분할블록을 부호화하기 위하여 410단계로 진행한다.
410단계에서 연접 부호기는 부호화하고자 하는 분할블록의 부호화 방식 및 부호율에 따라 내부 메모리 상태 및 부호화 관련된 매개변수를 초기화한다. 412단계에서 연접 부호기는 상기 분할블록을 해당하는 부호화 방식 및 부호율에 따라 부호화한다. 414단계에서 연접 부호기는 상기 입력 버스트의 마지막 분할블록이 부호화되었는지를 판단한다. 만일 마지막 분할블록이 부호화되지 않았으면, 416단계에서 다음 분할블록을 읽어 들여 410단계로 복귀한다. 상기 입력 버스트의 마지막 분할블록이 부호화되었으면, 418단계에서 연접 부호기는 상기 부호화된 블록들을 분할된 순서로 조립하여 부호화된 연접 버스트를 출력한다.
도 5는 본 발명의 일 실시예에 따른 HARQ를 지원하는 버스트의 연접 복호화 동작을 나타낸 흐름도이다.
도 5를 참조하면, 502단계에서 연접 복호화 제어기는 연접 버스트 정보를 입력받고 504단계에서 상기 연접 버스트 정보에 따라, 연접규칙과 분할블록 개수 및 각 분할블록의 크기를 결정한다. 상기 연접 버스트 정보는 미리 정해지거나 혹은 송신기로부터 수신기로 전송되는 제어 정보로부터 획득될 수 있다. 506단계에서 연접 복호기는 수신 버스트를 상기 결정된 크기와 개수에 따른 분할블록들로 분할하고 첫 번째 분할블록을 복호하기 위하여 508단계로 진행한다.
508단계에서 연접 복호기는 부호화하고자 하는 분할블록의 부호화 방식 및 부호율에 따라 메모리 상태 및 부호화 관련 파라미터를 초기화화고, 부호화하고자 하는 분할블록의 각 정보 비트들에 대응하는 LLR(Log Likelihood Ratio) 값들을 복 호기 입력 값으로서 추출한다. 510단계에서 연접 복호기는 상기 분할블록의 LLR 값들을, 해당 분할블록의 부호화 방식 및 부호율에 따라 복호화한다.
512단계에서 연접 복호기는 상기 수신 버스트의 마지막 분할블록이 복호화되었는지를 판단한다. 만일 마지막 분할블록이 복호화되지 않았으면, 516단계에서 다음 분할블록을 읽어들여 상기 508단계로 복귀한다. 상기 수신 버스트의 마지막 분할블록이 복호화되었으면, 514단계에서 연접 복호기는 상기 복호화된 블록들을 분할된 순서로 조립하여 복호화된 연접 버스트를 생성하고, 상기 수신 버스트가 HARQ를 지원하는 경우에 상기 복호화된 연접 버스트에 포함된 CRC를 검사하여 상기 연접 버스트의 오류 유무를 판단한다. 518단계에서 연접 복호기는 상기 복호화된 연접 버스트를 상기 CRC 검사 결과와 함께 출력하고, 연접 복호화를 종료한다.
와이브로 시스템에서는, 길쌈 부호화(Convolutional Coding), 터보 부호화(Turbo Code), 저밀도 패리티검사(Low Density Parity Check: LDPC) 부호 등 다양한 부호화 방식을 사용한다. 이들 중 상기 길쌈 부호화와 터보 부호화 과정에서 부호화된 정보어(Codeword)는 순환상태(circular state)를 가지는 특징이 있다. 각각의 부호기에서 부호어가 순환상태를 가지도록 하는 동작을 설명하면 다음과 같다.
도 6은 와이브로 시스템에 적용되는 길쌈 부호기 구조의 간략화된 예를 나타낸 것이다.
도시한 바와 같이, 입력 비트들은 직렬 연결된 6개의 레지스터들(602, 604, 606, 608, 610, 612)에, 매 클럭마다 한 비트씩 순차적으로 쉬프트하면서 입력된다. 제1 가산기(614)는 입력 비트, 제1 레지스터(602)의 출력 비트, 제2 레지스터 (604)의 출력 비트, 제3 레지스터(606)의 출력 비트, 마지막 레지스터(612)의 출력 비트를 가산하여 부호화된 비트열 X를 생성한다. 제2 가산기(616)는 입력 비트, 제2 레지스터(604)의 출력 비트, 제3 레지스터(606)의 출력 비트, 제5 레지스터(610)의 출력 비트, 마지막 레지스터(612)의 출력 비트를 가산하여 부호화된 비트열 Y를 생성한다. 상기 제1 및 제2 가산기(614,616)는 각 입력들을 더한 후 모듈로 2 연산을 수행하여 각각 1 비트의 결과를 출력한다.
일반적인 길쌈 부호화기는 부호화 이전과 이후에 상기 레지스터들(602 내지 612)의 메모리 상태를 일치시킴으로써, 부호화된 비트들의 복호를 용이하게 한다. 상기 직렬 연결된 레지스터들(602 내지 612)은 부호화 이전에 모두 0으로 초기화된다. N개의 입력 비트들 b0, b1, b3, ... bN-1의 순서대로 상기 레지스터들(602 내지 612)에 쉬프트하면서 입력되면서, 상기 가산기들(614, 616)에 의해 부호화 비트들이 출력된다. 마지막 비트 bN-1이 입력된 이후에는, 레지스터 개수만큼의 테일 비트들이 순차적으로 상기 레지스터들(602 내지 612)에 입력되어, 최종 메모리 상태는 초기와 마찬가지로 0이 된다. 즉 상기 테일 비트들은, 최종 메모리 상태가 초기 메모리 상태와 동일하게 되도록 정해진다.
상기 테일 비트들은 정보를 담고 있지 않으므로 테일 비트 부호화는, 상기 테일 비트들의 개수만큼 전송율을 감소시킨다. 이러한 단점을 극복하기 위하여 와이브로 시스템에서는 입력 데이터를 이용하여 최종 메모리 상태를 초기 상태와 동일하게 만드는 테일 비팅 부호화(tail-biting coding)를 사용한다. 이것은 부호기 메모리 상태를 입력 비트들을 이용하여 초기화하여 최종 메모리 상태가 초기 메모리 상태와 동일하도록 만드는 것이다. 이러한 테일-비팅을 이용하여 테일 비트들에 의한 전송율의 손실 없이, 성능 열화가 없는 길쌈 부호를 생성할 수 있다.
길쌈 부호기에서 테일 비팅은, 부호화 하고자 하는 정보 블록의 마지막 K-1개의 비트들(여기서 K는 부호기의 구속장(constraint length))로, 메모리 상태를 초기화함으로써 간단하게 구현 할 수 있다. 도 7은 테일 비트 길쌈 부호화기(tail-bited convolutional coder)의 초기화 예를 나타내었다.
도시한 바와 같이 N개의 입력 비트들 b0, b1, b3, ... bN-1으로 구성된 정보 블록이 주어지면, 직렬 연결된 6개의 레지스터들(702, 704, 706, 708, 710, 712)은 부호화 이전에 bN -1, bN -2, bN -3, bN -4, bN -5, bN -6으로 각각 초기화된다. N개의 입력 비트들이 순서대로 상기 레지스터들(702 내지 712)에 쉬프트하면서 입력되면서, 도 6에 도시한 바와 같은 가산기들에 의해 부호화기 이루어진 후, 마지막 비트 bN-1이 입력된 이후의 메모리 상태는 초기 메모리 상태와 동일하게 된다.
또한 와이브로 시스템은 길쌈 부호기를 기반으로 하는 터보 부호를 사용한다. 터보 부호는 이중 이진 길쌈 (duo binary circular recursive systematic convolutional) 부호를 사용한다. 다시 말하면 터보 부호는 2개의 길쌈 부호기들을 연접한 형태로 구성된다. 터보 부호를 구성하는 상기 각 길쌈 부호기는 구성 부호기(constituent encoder)라 칭한다.
도 8은 와이브로 시스템에 적용되는 터보 부호기의 구조를 나타낸 것이다. 여기에서는 설명의 편의를 위하여 간략화된 메모리 구조를 가지는 구성 부호기를 도시하였다.
도 8을 참조하면, 부호화될 정보 블록의 비트들은 교대로 A와 B로서 입력된다. 즉 정보 블록의 MSB(Most Significant Bit)가 A로서 입력되고 다음 MSB가 B로서 입력되며, 상기 정보 블록은 이러한 동작에 의해 입력 비트열 A와 B로 구분된다. 터보 부호기는 순환상태를 지원하기 위해, 상기 입력 비트열 A 및 B를 그대로 시스티메틱 비트열로서 출력한다. 내부 인터리버(800)는 상기 입력 비트열 A및 B를 각각 인터리빙하여 인터리빙된 비트열 A' 및 B'를 출력한다.
먼저 스위치(802)는 상기 입력 비트열 A 및 B를 선택하여 구성 부호기(804)로 입력한다. 구성 부호기(804)의 초기 메모리 상태, 즉 레지스터들(808, 812, 816)은 모두 0으로 초기화된다. 구성 부호기(804)에서 입력 비트열 A의 각 비트는 순차적으로 제1 가산기(806)로 입력되며, 입력 비트열 B의 각 비트는 제1 내지 제3 가산기들(806, 810, 814)에 동시에 입력된다. 제1 가산기(806)는 A의 비트와 B의 비트 및 마지막 레지스터(816)의 출력 비트를 가산하여 제1 레지스터(808)로 출력한다. 제2 가산기(810)는 제1 레지스터(808)의 출력 비트와 B의 비트를 가산하여 제2 레지스터(812)로 출력한다. 제3 가산기(814)는 제2 레지스터(812)의 출력 비트와 B의 비트를 가산하여 제3 레지스터(816)로 출력한다. 매 비트 입력시마다, 제4 가산기(818)는 제1 가산기(806)의 출력 비트와 제2 레지스터(812)의 출력 비트와 제3 레지스터(816)의 출력 비트를 가산하여 출력한다. 또한 제5 가산기(820)는 제1 가산기(806)의 출력 비트와 제3 레지스터(816)의 출력 비트를 가산하여 출력한다. 상기 제1 및 제2 가산기(806,810)는 각 입력들을 더한 후 모듈로 2 연산을 수행하여 각각 1 비트의 결과를 출력한다.
입력 비트열 A와 B에 대응하는 구성 부호기(804)의 첫 번째 부호화된 비트열들은 상기 레지스터들(808, 812, 816)의 메모리 상태를 다시 초기화하기 위한 상태 값이 된다. 구체적으로 터보 부호기는 구성 부호기(804)의 첫 번째 부호화된 비트열에 따른 상태 값들과 상기 상태값들에 대응하는 순환 메모리 상태를 매핑하는 순환상태 표를 구비한다. 예를 들어 첫 번째 부호화된 비트열이 출력된 이후 3개의 레지스터들(808, 812, 816)의 최종 값 S1, S2, S3에 대한 상태값 S는 4S1+2S2+S3으로 계산된다.
첫 번째 부호화된 비트열에 따라 결정된 상태 값과 정보 블록의 크기 N에 따라 구성 부호기(804)의 순환 메모리 상태가 결정되면, 상기 순환 메모리 상태에 따라 상기 레지스터들(808, 812, 816)은 다시 초기화된 후, 마찬가지 동작을 거쳐 구성 부호기(804)로부터 두 번째 부호화된 비트열들이 생성된다. 입력 비트열 A와 B에 대한 상기 두 번째 부호화된 비트열들은 패리티 비트열 Y1 및 W1이 된다.
다음으로 스위치(802)는 상기 인터리빙된 비트열 A' 및 B'를 선택하여 구성 부호기(804)로 입력한다. 구성 부호기(804)는 앞서 설명한 바와 같이 초기 메모리 상태를 0으로 초기화한 후 상기 인터리빙된 비트열 A' 및 B'를 부호화하여 순환 메모리 상태를 계산하고, 레지스터들(808, 812, 816)을 상기 순환 메모리 상태에 따라 초기화한 후, 다시 상기 인터리빙된 비트열 A' 및 B'를 부호화하여 패리티 비트 열 Y2 및 Y2를 얻는다. 다시 말해서 한 개의 패리티 쌍(Y, W)을 얻기 위해서 구성 부호기(804)의 동작이 두 번 진행되며, 두 번째 동작에서 패리티 비트열들을 얻을 수 있다.
도 9에는 와이브로 시스템에 적용되는 구속장 9인 터보 부호를 위한 순환 메모리 상태들의 일 예를 나타내었다. 도시한 바와 같이, 순환 메모리 상태는, 첫 번째 부호화된 비트열에 대응하는 상태 값 S와 정보 블록의 크기 N의 모듈로-7 연산 값(N mod 7)에 따라 정해진다. 상기 N의 모듈로-7 연산 값에 따른 순환 메모리 상태는 [0, 6, 4, 2, 7, 1, 3, 5], [0, 3, 7, 4, 5, 6, 2, 1], [0, 5, 3, 6, 2, 7, 1, 4], [0, 4, 1, 5, 6, 2, 7, 3], [0, 2, 5, 7, 1, 3, 4, 6], [0, 7, 6, 1, 3, 4, 5, 2] 중 하나가 된다.
상기와 같이 초기 메모리 상태와 최종 메모리 상태를 동일하게 하는 부호기의 특성을 이용하면, 각 분할블록을 복호하는 과정에서 전체 연접 버스트에 대한 버스트 품질 정보를 얻을 수 있다. 즉, 연접 버스트의 버스트 품질 정보는, 각 분할블럭의 복호과정에서 획득되는 복호기 내부의 순환상태 검사결과로부터 얻어진다. 복호화 과정은 입력 LLR 값들을 이용하여 정보 비트열과 가장 유사한 복호 비트열을 찾는 것으로, 복호기는 입력 LLR 값들의 상태천이에 따라 발생하는 가능한 모든 상태값들 중에서 가장 신뢰도가 높은 상태를 결정하고 상기 결정된 상태에 따라 각 복호된 비트를 결정한다. 이때 각각의 복호된 비트가 출력될 때마다 상기 상태 값은 이전 복호된 비트의 영향을 받게 된다.
오류가 없는 이상적인 환경에서, 최초 복호된 비트가 출력될 때의 상태 값은 최종 복호된 비트가 출력될 때와 동일하다. 이러한 상황을 순환상태를 만족한다 라고 칭한다. 따라서 복호기의 내부 상태가 순환상태를 만족하면 해당 분할블록의 복호가 성공한 것으로 판단한다. 복호기의 내부 상태가 순환상태를 만족하지 않으면 해당 분할블록의 복호는 당연히 실패한 것이다. 반면 복호에 실패하였다 하더라도, 우연히 복호기의 내부 상태가 순환상태를 만족할 수 있다. 이와 같이 순환상태 검사결과가 정확한 복호결과가 될 수는 없지만, 적어도 순환상태를 만족하지 않은 경우는 모두 복호실패로 간주할 수 있으므로, 본 발명의 바람직한 실시예에서는 상기 순환상태 검사결과를 각 분할블록의 복호 실패에 대한 척도로 사용한다.
앞서 설명한 바와 같이, 와이브로 시스템에서 전체 버스트에 대한 CRC는 HARQ를 지원하는 버스트에 대해서만 적용된다. 따라서 하기에서는, 버스트 CRC를 포함하지 않는 일반적인 연접 버스트에 대해, 각 분할블록의 복호가 완료될 때마다 전체 연접 버스트에 대한 버스트 품질 정보를 계산하여, 상기 버스트 품질 정보에 따라 나머지 분할블록들을 계속하여 복호할지의 여부를 판단하는 본 발명의 바람직한 실시예를 개시한다.
도 10은 본 발명의 바람직한 실시예에 따른 연접 복호 동작을 나타낸 흐름도이다. 여기에서 연접 버스트는, 전체 연접 버스트에 대한 CRC를 포함하지 않는 일반 버스트 혹은 CRC를 포함하는 HARQ 버스트가 될 수 있다.
도 10을 참조하면, 1002단계에서 연접 복호화 제어기는 연접 버스트 정보를 입력받고, 1004단계에서 상기 연접 버스트 정보에 따라 연접규칙과 분할블록 개수 및 각 분할블록의 크기를 결정한다. 상기 연접 버스트 정보는 미리 정해지거나 혹은 송신기로부터 수신기로 전송되는 제어 정보로부터 획득될 수 있다. 1006단계에서 연접 복호기는 수신 버스트를 상기 결정된 크기와 개수에 따른 분할블록들로 분할하고 첫 번째 분할블록을 복호하기 위하여 1008단계로 진행한다.
1008단계에서 연접 복호기는 부호화하고자 하는 상기 분할블록의 부호화 방식 및 부호율에 따라 메모리 상태 및 부호화 관련 파라미터를 초기화한다. 1010단계에서 연접 복호기는 상기 분할블록을 해당하는 부호화 방식 및 부호율에 따라 복호화하고, 상기 분할블록의 순환상태를 검사하여 순환상태 검사결과를 출력한다.
1012단계에서 연접 복호기는 상기 복호화된 블록의 순환상태 검사결과에 따라 상기 수신 버스트의 연접 복호화를 종료할 것인지를 판단한다. 상기 1012단계의 세부 동작은 도 11에 도시하였으며, 그 상세한 설명은 후술될 것이다. 만일 연접 복호화를 종료하지 않는 경우, 1016단계에서 상기 수신 버스트의 다음 분할블록을 읽어들여 상기 1008단계로 복귀한다. 반면 연접 복호화를 중단하여야 할 경우라면, 1014단계로 진행하여 상기 연접 복호기는 상기 복호화된 블록들을 분할된 순서로 조립하여 연접 버스트를 생성하고 상기 연접 버스트에 대한 최종적인 버스트 품질 정보를 결정한다. 여기서 상기 버스트 품질 정보는 각 복호화된 블록들의 순환상태 검사결과에 따라 정해진다. 만일 상기 연접 버스트가 CRC를 포함하는 HARQ 버스트라면, 상기 버스트 품질 정보는 상기 CRC 검사 결과를 더 포함할 수 있다. 1018단계에서 연접 복호화 제어기는 상기 버스트 품질 정보를 출력한다. 상기 버스트 품질 정보는 상기 연접 복호기로부터 출력되는 복호화된 연접 버스트와 함께 상위계 층으로 전달된다. 여기서 상위계층이라 함은 상기 복호화된 연접 버스트를 분석하고 처리하는 프로세싱 유닛을 의미한다.
이상과 같이 연접 복호기는, 각 분할블록을 복호하는 과정에서 순환상태 검사를 통해 각 분할블록의 순환상태 검사결과를 얻는다. 상기 얻어진 각 분할블록의 순환상태 검사결과는 연접 복호화 제어기로 전달되고, 연접 복호화 제어기는 상기 각 분할블록의 순환상태 검사결과 뿐만 아니라, 연접규칙, 분할블록 개수, 각 분할블럭 크기 등을 통해, 각 분할블록의 복호가 완료될 때마다 전체 연접 버스트에 대한 버스트 품질 지시(Burst Quality indication value: BQI) 값을 계산한다.
구체적인 실시예로서, 연접 복호화 제어기는 상기 계산된 연접 버스트의 BQI 값에 따라, 다음 분할블록에 대한 복호과정을 진행하거나 상기 연접 버스트에 대한 복호과정을 종료한다. 상기 복호과정이 종료되면, 상기 BQI 값을 포함하는 버스트 품질 정보를 상위계층으로 전달한다. 연접 복호과정이 마지막 분할블록까지 진행되었을 경우, 연접 복호화 제어기는 최종 복호된 연접 버스트에 대해 계산된 BQI 값을 포함하는 버스트 품질 정보를 상위계층으로 전달한다.
와이브로 시스템에 적용되는 버스트의 종류는 크게 제어 버스트와 데이터 버스트로 나뉘어 진다. 제어 버스트는 프레임 구조나 전송되는 데이터 버스트의 부호화 방법 및 부반송파 매핑 정보와 같은 중요한 정보들로 구성되는 FCH 버스트나 MAP 버스트이고, 데이터 버스트는 사용자 데이터로 구성되어 있다. 따라서 복호 과정에서는 버스트의 종류에 따라 다른 제어가 적용되는 것이 바람직하다. 특히 제어 버스트의 경우는, 복호 실패시 전체 프레임 복호에 큰 영향을 미치게 되므로 버스 트 품질의 정확한 측정이 요구되며, 버스트 품질에 따라서 복호과정의 종료 및 진행여부가 결정된다.
도 11은 본 발명의 바람직한 실시예에 따라 버스트 종류를 구분하여 연접 버스트의 복호를 제어하는 동작을 나타낸 흐름도이다.
도 11을 참조하면, 1102단계에서 연접 복호화 제어기는 연접 버스트의 복호에 필요한 초기화를 수행하여, 연접 복호기가 상기 연접 버스트의 첫 번째 분할블록에 대한 복호를 수행하도록 한다. 연접 복호기는 상기 분할블록을 복호한 후 상기 복호된 분할블록에 대한 순환상태를 검사하여 그 순환상태 검사결과를 연접 복호화 제어기에 전달한다. 1104단계에서 연접 복호화 제어기는 상기 순환상태 검사결과를 참조하여 전체 연접 버스트에 대한 버스트 품질 지시(BQI) 값을 계산한다. 일 예로서 상기 BQI 값은, 상기 연접 버스트의 전체 분할블록 개수(Total_Blocks)에 대한, 순환상태를 가지지 않는 분할블록의 개수(Bad_Blocks)의 비율로서, 하기 <수학식 1>과 같이 계산된다.
Figure 112005042192973-PAT00001
따라서 순환상태를 가지지 않는 분할블록들이 많아질수록 상기 BQI 값은 작아지게 되고, 순환상태를 만족하는 분할블록들이 많을수록 상기 BQI 값은 커지게 된다. 여기서 순환상태를 가지지 않는 분할블록들의 개수(Bad_Blocks)는, 현재까지의 복호화된 분할블록들 중 순환상태를 가지지 않는 분할블록들의 개수가 된다.
1106단계에서 연접 복호화 제어기는 상기 연접 버스트가 중요도 있는 정보인지를 판단한다. 예를 들어 상기 연접 버스트가 제어 버스트 혹은 높은 우선순위를 가지는 데이터 버스트인지를 판단한다. 상기 연접 버스트의 종류는 상위계층으로부터 얻을 수 있다. 이때 일부 제어 버스트는 연접 복호 과정을 마치기 전까지는 데이터 버스트와 동일하게 간주되고, 상위계층에서 버스트 분석(burst parsing)하는 동작시에 제어 버스트로 판단될 수 있다. 따라서 각 연접 버스트의 중요도는 연접 복호 과정 도중 상위계층에서 중요성을 판단할 수 있는 범위 내에서 정해질 수 있다.
만일 중요도 있는 버스트가 아니라면 1114단계로 진행한다. 반면 중요도 있는 버스트라면 1108단계로 진행하여 상기 BQI 값이 미리 정해지는 임계값을 초과하는지를 판단한다. 여기서 상기 임계값은 설계자의 의도 혹은 상기 연접 버스트 정보에 따라 정해질 수 있다. 예를 들어 순환상태를 가지지 않는 분할블록들이 전체 연접 버스트의 50%를 초과하는 경우에 연접 복호화를 종료하고자 하는 경우, 상기 임계값은 0.5가 된다. 상기 BQI 값이 상기 임계값을 초과하면 상기 1114단계로 진행하고, 그렇지 않으면 1110단계로 진행하여 버스트 품질 정보를 복호실패로 설정한 후 1112단계로 진행한다. 여기서 상위계층의 필요에 따라 버스트 품질 정보는 각 분할블록의 순환상태 검사결과 및 상기 BQI 값을 더 포함할 수 있다.
상기 1114단계에서 연접 복호화 제어기는 상기 버스트 품질 정보를 복호성공으로 설정하고 1116단계로 진행한다. 마찬가지로 상기 버스트 품질 정보는, 상위계층의 필요에 따라, 각 분할블록의 순환상태 검사결과 및 상기 BQI 값을 더 포함할 수 있다. 상기 1116단계에서 연접 복호화 제어기는 다음 분할블록을 연접 복호기로 입력하고, 1118단계에서 상기 다음 분할블록이 마지막 분할블록인지를 판단한다. 만일 마지막 분할블록이 아니라면 상기 1104단계로 복귀한다. 반면 마지막 분할블록이라면 상기 1112단계로 진행한다. 상기 1112단계에서 연접 복호화 제어기는 연접 복호 과정을 종료하고 상기 버스트 품질 정보를 출력한다. 상기 마지막 분할블록을 포함하는 전체 복호화된 연접 버스트는 연접 복호기로부터 출력되어, 상기 버스트 품질 정보와 함께 상위계층으로 전달된다.
연접 복호기에서, 각 분할블록의 순환상태 검사는, 분할블록의 첫 번째 복호된 비트에 대한 상태 값과 마지막 복호된 비트에 대한 상태 값을 비교함으로써 수행된다. 즉 앞서 설명한 바와 같이 최초 메모리 상태와 최종 메모리 상태를 일치시키는 부호기의 특성상, 복호기의 상기 상태 값들은 일치하여야 한다. 만일 상기 상태 값들이 일치하지 않는다면 이는 복호에 실패한 것으로 간주된다. 연접 복호기는, 상기 상태 값들이 일치한다면, 적어도 복호에 성공하였을 가능성이 높은 것으로 판단한다.
도 12는 본 발명의 바람직한 실시예에 따른 순환상태 검사 동작을 나타낸 것이며, 도 13은 본 발명의 바람직한 실시예에 따라 순환상태를 검사할 수 있는 연접 복호기 구조를 나타낸 것이다.
도 12와 도 13을 참조하면, 1202단계에서 복호기 코어부(1304)는 입력 LLR 값들(1302)에 의하여 복호화를 시작하면서, 마지막 복호 비트를 검출할 것인지를 판단한다. 여기서 복호 비트들의 검출 순서는, 복호 알고리즘에 따라 달라질 수 있 다. 따라서 여기서 마지막 복호 비트라 함은, 대응하는 정보 비트의 순서가 아닌 복호 비트의 순서를 의미하는 것으로 이해되어야 한다. 마지막 복호 비트를 검출하지 않을 것이라면 1206단계로 진행한다.
상기 1206단계에서 복호기 코어부(1304)는 첫 번째 복호 비트를 검출할 것인지를 판단한다. 만일 첫 번째 복호 비트를 검출할 것이라면, 1208단계에서 복호기 코어부(1304)의 상태 값이 상태 메모리(1308)에 S2로서 저장된다. 상기 1208단계에서 첫 번째 복호 비트에 대한 상태 값(S2)을 저장하였거나, 혹은 상기 1206단계에서 상기 첫 번째 복호 비트를 검출할 것이 아니라면, 복호기 코어부(1304)는 1210단계로 진행하여 해당 복호 비트를 검출한다.
반면 상기 1202단계에서 마지막 복호 비트를 검출할 것이라면, 1204단계에서 복호기 코어부(1304)의 상태 값이 상태 메모리(1308)에 S1로서 저장되고, 1212단계에서 복호기 코어부(1304)는 마지막 복호 비트를 검출하여 전체 복호 비트들을 복호 결과(1306)로서 출력한다.
마지막 복호 비트를 포함하는 복호 결과(1306)를 얻은 후, 순환상태 검사기(1310)는 상기 상태 메모리(1308)에 저장된 두 개의 상태 값들 S1과 S2를 비교한다. 상기 S1과 S2가 같은 경우 1218단계에서 순환상태 검사기(1310)는 현재 분할블록이 성공적으로 복호된 것으로 간주한다. 반면 상기 S1과 S2가 다른 경우 1216단계에서 순환상태 검사기(1310)는 현재 분할블록의 복호에 실패한 것으로 간주한다. 1220단계에서 순환상태 검사기(1310)는 상기 현재 분할블록의 복호성공 혹은 복호실패를 나타내는 순환상태 검사결과를 연접 복호화 제어기로 제공한다. 터보 복호 기의 경우에는 반복 복호과정을 수행하기 때문에, 순환상태 검사기(1310)는 마지막 반복 복호과정에서 상기 순환상태 검사결과를 출력한다.
연접 버스트 정보와 앞서 언급된 BQI 및 임계값에 따라, 연접 복호화 제어기의 동작은 네 가지로 나뉘어진다.
첫 번째는 FCH 버스트이다. 앞서 언급한 바와 같이 FCH 버스트는 연접규칙이 적용되지 않는 1개의 독립된 버스트로서, 랜덤화가 적용되지 않는 것을 제외하고는 일반 연접 버스트와 동일한 부호화 및 복호화 과정을 거치게 된다. FCH 버스트 또한 길쌈 부호화가 적용된다. 따라서 연접 복호화 제어기는 FCH 버스트의 경우, 연접규칙을 적용하지 않고 심볼 디매핑을 통해 얻은 LLR값을 바로 복호기로 전달하게 되며, 연접 복호기로부터 얻은 순환상태 검사결과를 확인하여 순환상태를 만족하지 않는 경우 이후의 버스트에 대한 복호를 중단한다. 이는 FCH 버스트가 프레임의 맨 앞에 위치하면서 상기 프레임을 분석하는데 필요한 정보를 담고 있기 때문이다. 따라서 FCH 버스트가 복호기 순환상태를 만족하지 않는다면 연접 복호화 제어기는 상기 프레임의 이후 버스트들에 대한 복호를 중단한다. 반면 FCH 버스트가 복호기 순환상태를 만족한다면 상기 프레임의 이후 버스트들에 대한 복호를 진행한다.
두 번째는 중요도가 높은 버스트 중에서 CRC와 같은 버스트 품질 판단 정보가 미리 삽입되어 있는 연접 버스트이다. 연접 복호화 제어기는 상기 연접 버스트의 복호과정에서 얻어지는 상기 <수학식 1>과 같은 값을 상기 연접 버스트의 BQI 값으로 간주하며, 매 분할블록 복호시마다 상기 BQI 값을 갱신한다. 그리고 상기 갱신된 BQI 값을 미리 정해지는 임계값과 비교하여, 상기 BQI 값이 상기 임계값보다 작거나 같은 경우는 현재 분할블록에서 연접 복호화 과정을 종료하고, 상기 BQI 값을 상위 계층으로 전송한다. 반면 상기 BQI 값이 상기 임계값보다 큰 경우는 다음 분할블록에 대한 연접 복호화 과정을 계속 진행한다. 연접 복호화 과정이 맨 마지막 분할블록까지 진행된 경우, 연접 복호화 제어기는 연접 버스트의 맨 뒤에 삽입되어 있는 CRC를 검사한 결과와 상기 BQI 값을 버스트 품질 정보에 포함시켜 상위계층으로 전송하고 연접 복호화 과정을 종료한다.
세 번째는 중요도가 높은 버스트 중에서 버스트 품질 판단 정보가 삽입되어 있지 않은 연접 버스트이다. 이 경우는 상기 두 번째 경우와 동일하게, 연접 복호화 제어기는 연접 버스트의 복호 과정에서 얻어지는 상기 <수학식 1>과 같은 값을 상기 연접 버스트의 BQI 값으로 간주하며, 매 분할블럭 복호시마다 상기 BQI 값을 갱신한다. 그리고 상기 갱신된 BQI 값이 상기 임계값보다 작거나 같은 경우는 현재 분할블록에서 연접 복호화 과정을 종료하고, 상기 BQI 값을 상위계층으로 전송한다. 반면 상기 BQI 값이 상기 임계값보다 큰 경우는, 다음 분할블록에 대한 연접 복호 과정을 계속 진행한다. 연접 버스트에 대한 복호화 과정이 마지막 분할블록까지 진행된 경우, 연접 복호화 제어기는 상기 BQI 값만을 버스트 품질 정보에 포함시켜 상위계층으로 전송하게 된다.
네 번째는 중요도가 낮은 버스트이다. 이 경우는 매 분할블록의 복호가 완료된 후 상기 < 수학식 1>과 같은 BQI 값을 계산하게 되며, 연접 복호 과정이 중간에 멈추지 않고 마지막 분할블록까지 진행된 후, 상기 계산된 BQI 값이 상위계층으로 전송된다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되지 않으며, 후술되는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은, 와이브로 시스템에 적용되는 부호어의 특징을 이용하여 복호기에서 순환상태를 검사함으로써 전체 버스트에 대한 버스트 품질 정보 및 각 분할블럭의 버스트 품질 지시 값을 얻을 수 있다. 또한 얻어진 각 분할블록의 버스트 품질 지시 값과 연접 버스트 정보를 바탕으로, 각 버스트 별로 차등적인 복호 알고리즘을 적용함으로써, 효율적인 연접 복호화를 수행할 수 있다. 이로써 본 발명은, HARQ 버스트 뿐만 아니라 모든 연접 버스트에 대한 버스트 품질 정보를 얻을 수 있으며, 불량한 버스트에 대해서 연접 과정을 강제로 종료함으로써 품질이 낮은 버스트에 대해 불필요한 복호과정을 수행하지 않게 되므로 와이브로 시스템에서 복호에 따른 전력 소모를 줄일 수 있다. 이와 동시에 품질이 나쁜 버스트에 대해서도 상위계층에서 빠르게 결과를 알 수 있고 모든 버스트의 품질 정보를 알 수 있으므로 각 연접 버스트에 대한 상위계층 처리를 효율적으로 적용할 수 있게 된다.

Claims (30)

  1. 와이브로 시스템에서 연접 버스트를 복호하는 방법에 있어서,
    수신 버스트를 적어도 하나의 분할블록으로 분할하는 과정과,
    상기 적어도 하나의 분할블록 중 하나를 복호하고, 상기 복호화된 블록에 대한 순환상태를 만족하는지를 검사하는 과정과,
    상기 복호화된 블록의 순환상태 검사결과에 따라 상기 수신 버스트의 프레임 품질 정보를 결정하는 과정과,
    상기 프레임 품질 정보에 따라, 상기 수신 버스트에 대한 복호를 중단할지의 여부를 결정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  2. 제 1 항에 있어서, 상기 검사하는 과정은,
    상기 복호화된 블록의 첫 번째 복호 비트를 얻으면서 결정된 제1 상태 값과 마지막 복호 비트를 얻으면서 결정된 제2 상태 값이 동일한 경우 상기 복호화된 블록이 순환상태를 만족하는 것으로 판단하는 것을 특징으로 하는 상기 방법.
  3. 제 1 항에 있어서, 상기 수신 버스트가 미리 정해지는 중요도 있는 정보를 포함하는지를 판단하여, 상기 수신 버스트가 중요도 있는 정보를 포함하면, 상기 프레임 품질 정보를 결정하는 것을 특징으로 하는 상기 방법.
  4. 제 3 항에 있어서, 상기 수신 버스트가 제어 버스트이거나 높은 우선순위를 가지는 데이터 버스트이면, 상기 프레임 품질 정보를 결정하는 것을 특징으로 하는 상기 방법.
  5. 제 1 항에 있어서, 상기 수신 버스트의 전체 분할블록 개수에 대한, 순환상태를 가지지 않는 분할블록 개수의 비율을 상기 프레임 품질 정보로서 결정하는 것을 특징으로 하는 상기 방법.
  6. 제 5 항에 있어서, 상기 비율이 미리 정해지는 임계값을 초과하지 않는 경우, 상기 수신 버스트에 대한 복호를 중단할 것으로 결정하는 것을 특징으로 하는 상기 방법.
  7. 제 6 항에 있어서, 상기 비율이 상기 임계값을 초과하는 경우, 상기 수신 버스트의 다음 분할블록을 복호하는 것을 특징으로 하는 상기 방법.
  8. 제 1 항에 있어서, 상기 수신 버스트에 대한 복호가 중단되면, 상기 버스트 품질 정보를 상위계층으로 출력하는 것을 특징으로 하는 상기 방법.
  9. 제 1 항에 있어서, 상기 복호화된 블록이 상기 수신 버스트의 마지막 블록이면, 상기 프레임 품질 정보를 상위계층으로 출력하는 과정을 더 포함하는 것을 특징으로 하는 상기 방법.
  10. 제 9 항에 있어서, 상기 복호화된 블록이 상기 수신 버스트의 마지막 블록이고 상기 수신 버스트가 송신기에 의해 삽입된 버스트 품질 판단 정보를 포함하면, 상기 버스트 품질 판단 정보에 따른 상기 수신 버스트의 오류 유무를 상기 버스트 품질 정보에 포함하여 상위계층으로 출력하는 과정을 더 포함하는 것을 특징으로 하는 상기 방법.
  11. 와이브로 시스템에서 연접 버스트를 복호하는 장치에 있어서,
    수신 버스트를 적어도 하나의 분할블록으로 분할하여, 상기 적어도 하나의 분할블록 중 하나를 복호하고, 상기 복호화된 블록에 대한 순환상태를 만족하는지 를 검사하는 연접 복호기와,
    상기 복호화된 블록의 순환상태 검사결과에 따라 상기 수신 버스트의 프레임 품질 정보를 결정하고, 상기 프레임 품질 정보에 따라 상기 수신 버스트에 대한 복호를 중단할지의 여부를 결정하는 연접 복호화 제어기를 포함하는 것을 특징으로 하는 상기 장치.
  12. 제 11 항에 있어서, 상기 연접 복호기는,
    상기 복호화된 블록을 복호화하여 복수의 복호 비트들을 출력하는 복호기 코어부와,
    상기 복호화된 블록의 첫 번째 복호 비트를 얻으면서 결정된 제1 상태 값과 마지막 복호 비트를 얻으면서 결정된 제2 상태 값을 저장하는 상태 메모리와,
    상기 제1 상태 값과 상기 제2 상태 값이 동일한 경우 상기 복호화된 블록이 순환상태를 만족하는 것으로 판단하는 순환상태 검사기를 포함하는 것을 특징으로 하는 상기 장치.
  13. 제 11 항에 있어서, 상기 순환상태 검사기는,
    상기 수신 버스트가 미리 정해지는 중요도 있는 정보를 포함하는지를 판단하여, 상기 수신 버스트가 중요도 있는 정보를 포함하면, 상기 복호화된 블록에 대한 순환상태를 만족하는지를 검사하는 것을 특징으로 하는 상기 장치.
  14. 제 11 항에 있어서, 상기 연접 복호화 제어기는,
    상기 수신 버스트가 제어 버스트이거나 높은 우선순위를 가지는 데이터 버스트이면, 상기 프레임 품질 정보를 결정하는 것을 특징으로 하는 상기 장치.
  15. 제 11 항에 있어서, 상기 연접 복호화 제어기는,
    상기 수신 버스트의 전체 분할블록 개수에 대한, 순환상태를 가지지 않는 분할블록 개수의 비율을 상기 프레임 품질 정보로서 결정하는 것을 특징으로 하는 상기 장치.
  16. 제 15 항에 있어서, 상기 연접 복호화 제어기는,
    상기 비율이 미리 정해지는 임계값을 초과하지 않는 경우, 상기 수신 버스트에 대한 복호를 중단할 것으로 결정하는 것을 특징으로 하는 상기 장치.
  17. 제 16 항에 있어서, 상기 연접 복호화 제어기는,
    상기 비율이 상기 임계값을 초과하는 경우, 상기 수신 버스트의 다음 분할블록을 복호하도록 상기 복호기를 제어하는 것을 특징으로 하는 상기 장치.
  18. 제 11 항에 있어서, 상기 연접 복호화 제어기는,
    상기 수신 버스트에 대한 복호가 중단되면, 상기 버스트 품질 정보를 상위계층으로 출력하는 것을 특징으로 하는 상기 장치.
  19. 제 11 항에 있어서, 상기 연접 복호화 제어기는,
    상기 복호화된 블록이 상기 수신 버스트의 마지막 블록이면, 상기 프레임 품질 정보를 상위계층으로 출력하는 것을 특징으로 하는 상기 장치.
  20. 제 19 항에 있어서, 상기 연접 복호화 제어기는,
    상기 복호화된 블록이 상기 수신 버스트의 마지막 블록이고 상기 수신 버스트가 송신기에 의해 삽입된 버스트 품질 판단 정보를 포함하면, 상기 버스트 품질 판단 정보에 따른 상기 수신 버스트의 오류 유무를 상기 버스트 품질 정보에 포함하여 상위계층으로 출력하는 것을 특징으로 하는 상기 장치.
  21. 와이브로 시스템에서 복수의 버스트들로 구성되는 프레임을 복호하는 방법에 있어서,
    상기 프레임의 맨 앞에 배치되어 상기 프레임의 구조를 나타내는 기본채널(FCH) 버스트를 복호하고, 상기 복호화된 버스트에 대한 순환상태를 만족하는지를 검사하는 과정과,
    상기 복호화된 버스트의 순환상태 검사결과에 따라 상기 FCH 버스트의 프레임 품질 정보를 결정하는 과정과,
    상기 프레임 품질 정보에 따라, 상기 프레임의 이후 버스트들에 대한 복호를 중단할지의 여부를 결정하는 과정을 포함하는 것을 특징으로 하는 상기 방법.
  22. 제 21 항에 있어서, 상기 검사하는 과정은,
    상기 복호화된 버스트의 첫 번째 복호 비트를 얻으면서 결정된 제1 상태 값과 마지막 복호 비트를 얻으면서 결정된 제2 상태 값이 동일한 경우 상기 복호화된 버스트가 순환상태를 만족하는 것으로 판단하는 것을 특징으로 하는 상기 방법.
  23. 제 21 항에 있어서, 상기 복호된 버스트가 순환상태를 만족하지 않는 경우, 상기 프레임에 대한 복호를 중단할 것으로 결정하는 것을 특징으로 하는 상기 방 법.
  24. 제 23 항에 있어서, 상기 복호된 버스트가 순환상태를 만족하는 경우, 상기 프레임의 다음 버스트를 복호하는 것을 특징으로 하는 상기 방법.
  25. 제 21 항에 있어서, 상기 프레임에 대한 복호가 중단되면, 상기 버스트 품질 정보를 상위계층으로 출력하는 것을 특징으로 하는 상기 방법.
  26. 와이브로 시스템에서 복수의 버스트들로 구성되는 프레임을 복호하는 장치에 있어서,
    상기 프레임의 맨 앞에 배치되어 상기 프레임의 구조를 나타내는 기본채널(FCH) 버스트를 복호하고, 상기 복호화된 버스트에 대한 순환상태를 만족하는지를 검사하는 연접 복호기와,
    상기 복호화된 버스트의 순환상태 검사결과에 따라 상기 FCH 버스트의 프레임 품질 정보를 결정하고, 상기 프레임 품질 정보에 따라, 상기 프레임의 이후 버스트들에 대한 복호를 중단할지의 여부를 결정하는 연접 복호화 제어기를 포함하는 것을 특징으로 하는 상기 장치.
  27. 제 26 항에 있어서, 상기 연접 복호기는,
    상기 FCH 버스트를 복호화하여 복수의 복호 비트들을 출력하는 복호기 코어부와,
    상기 복호화된 버스트의 첫 번째 복호 비트를 얻으면서 결정된 제1 상태 값과 마지막 복호 비트를 얻으면서 결정된 제2 상태 값을 저장하는 상태 메모리와,
    상기 제1 상태 값과 상기 제2 상태 값이 동일한 경우 상기 복호화된 버스트가 순환상태를 만족하는 것으로 판단하는 순환상태 검사기를 포함하는 것을 특징으로 하는 상기 장치.
  28. 제 26 항에 있어서, 상기 연접 복호화 제어기는,
    상기 복호된 버스트가 순환상태를 만족하지 않는 경우, 상기 프레임에 대한 복호를 중단할 것으로 결정하는 것을 특징으로 하는 상기 장치.
  29. 제 28 항에 있어서, 상기 연접 복호화 제어기는,
    상기 복호된 버스트가 순환상태를 만족하는 경우, 상기 프레임의 다음 버스트를 복호하는 것을 특징으로 하는 상기 장치.
  30. 제 28 항에 있어서, 상기 연접 복호화 제어기는,
    상기 프레임에 대한 복호가 중단되면, 상기 버스트 품질 정보를 상위계층으로 출력하는 것을 특징으로 하는 상기 장치.
KR1020050069899A 2005-07-29 2005-07-29 와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치 KR101182461B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050069899A KR101182461B1 (ko) 2005-07-29 2005-07-29 와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치
EP06015771.6A EP1748592B1 (en) 2005-07-29 2006-07-28 Method and apparatus for efficiently decoding a concatenated burst in a Wireless Broadband Internet (WiBro) system
US11/495,631 US7779328B2 (en) 2005-07-29 2006-07-31 Method and apparatus for efficiently decoding concatenated burst in a WiBro system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069899A KR101182461B1 (ko) 2005-07-29 2005-07-29 와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치

Publications (2)

Publication Number Publication Date
KR20070014897A true KR20070014897A (ko) 2007-02-01
KR101182461B1 KR101182461B1 (ko) 2012-09-12

Family

ID=37308862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069899A KR101182461B1 (ko) 2005-07-29 2005-07-29 와이브로 시스템에서 연접 버스트의 효율적인 복호 방법 및장치

Country Status (3)

Country Link
US (1) US7779328B2 (ko)
EP (1) EP1748592B1 (ko)
KR (1) KR101182461B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4436315B2 (ja) * 2005-12-26 2010-03-24 京セラ株式会社 畳み込み符号化器、通信装置、及び畳み込み符号化方法
US8539532B2 (en) * 2007-11-23 2013-09-17 International Business Machines Corporation Retransmission manager and method of managing retransmission
US8514886B2 (en) * 2007-11-23 2013-08-20 International Business Machines Corporation Method and user device for receiving digital transmissions
CN101442400B (zh) * 2007-11-23 2012-03-07 国际商业机器公司 在数字内容传送系统中使用的质量管理器和方法
KR100921004B1 (ko) * 2007-12-07 2009-10-09 한국전자통신연구원 무선 접속 시스템에서 자원 재할당 및 대역 요청 방법
US8194588B2 (en) * 2007-12-13 2012-06-05 Qualcomm Incorporated Coding block based HARQ combining scheme for OFDMA systems
ATE533244T1 (de) * 2009-02-27 2011-11-15 Research In Motion Ltd Kodeblock-neusortierung vor der vorwärtsfehlerkorrektur-dekodierung basierend auf einer vorhergesagten kodeblockzuverlässlichkeit
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
CN103384975B (zh) * 2013-01-14 2016-06-08 华为技术有限公司 译码方法和装置
KR102064890B1 (ko) * 2013-10-22 2020-02-11 삼성전자 주식회사 내부 및 외부 메모리를 선택적으로 사용하는 harq 데이터 처리 장치 및 그 처리 방법
CN104853401B (zh) * 2015-04-20 2019-01-04 小米科技有限责任公司 控制接入的方法和装置
CN104853403B (zh) * 2015-04-20 2019-02-12 小米科技有限责任公司 控制智能设备接入的方法和装置
CN109150378B (zh) * 2017-06-16 2021-04-09 华为技术有限公司 一种数据处理方法及数据处理装置
EP3637653A4 (en) 2017-06-16 2020-05-06 Huawei Technologies Co., Ltd. DATA PROCESSING METHOD AND DATA PROCESSING DEVICE
CN109150199B (zh) 2017-06-17 2024-06-25 华为技术有限公司 一种极化Polar码的交织处理方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2807895B1 (fr) * 2000-04-18 2002-06-07 Canon Kk Procedes et dispositifs de codage et de decodage et systemes les mettant en oeuvre
FR2822315B1 (fr) 2001-03-19 2003-06-06 Mitsubishi Electric Inf Tech Procede et dispositif d'optimisation, sous contrainte de performances, de la taille de blocs de donnees codees
GB2403106B (en) 2003-06-18 2007-08-15 Motorola Inc Arrangement and method for iterative decoding

Also Published As

Publication number Publication date
EP1748592A3 (en) 2012-05-30
US7779328B2 (en) 2010-08-17
US20070038922A1 (en) 2007-02-15
EP1748592B1 (en) 2013-06-26
KR101182461B1 (ko) 2012-09-12
EP1748592A2 (en) 2007-01-31

Similar Documents

Publication Publication Date Title
EP1748592B1 (en) Method and apparatus for efficiently decoding a concatenated burst in a Wireless Broadband Internet (WiBro) system
US9172504B2 (en) Method, apparatus and system for downlink channel transmission
KR101490543B1 (ko) 무선 통신 시스템에서 다단 순환 중복 검사 코드
US20090041166A1 (en) Method and apparatus to improve information decoding when its characteristics are known a priori
KR102662470B1 (ko) 조기 종료를 위해 극성 코드에서 분산 crc를 인터리빙하는 시스템 및 방법
KR20090130176A (ko) Ｌｄｐｃ 코딩을 위한 방법 및 시스템
KR20090036667A (ko) 무선통신시스템에서 하이브리드 에이알큐 수행 장치 및방법
US8259867B2 (en) Methods and systems for turbo decoding in a wireless communication system
US8548102B2 (en) Tail-biting convolutional decoding
US8726138B2 (en) Methods and systems for modified maximum-likelihood based TBCC decoding
WO2009088533A1 (en) Decoding scheme using a-priori information about transmitted messages
EP2567463B1 (en) Technique for processing encoded information in a wireless communication network
US7747931B2 (en) Apparatus and method for decoding burst in an OFDMA mobile communication system
US7392450B2 (en) Method and apparatus of compensating for signal receiving error at receiver in packet-based communication system
KR100897660B1 (ko) 전송 데이터를 수신하는데 사용하기 위한 복수의 채널로부터 하나의 채널을 선택하는 방법, 디바이스 및 수신기
KR101168772B1 (ko) 직교주파수분할다중접속방식의 이동통신 시스템에서버스트의 복호 장치 및 방법
US20080279297A1 (en) Method and Apparatus for Decoding Transmission Signals in a Wireless Communication System
Shao et al. A novel cross coding scheme for OFDM systems
JP2008187605A (ja) 通信装置
Sadeghi et al. Multichannel processing of DVB/RCS turbo codes

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050729

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20100729

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20050729

Comment text: Patent Application

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111223

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120830

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120906

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120906

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150828

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160830

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee