KR20070013035A - Method of measuring threshold voltage in a nand flashmemory device - Google Patents

Method of measuring threshold voltage in a nand flashmemory device Download PDF

Info

Publication number
KR20070013035A
KR20070013035A KR1020050067369A KR20050067369A KR20070013035A KR 20070013035 A KR20070013035 A KR 20070013035A KR 1020050067369 A KR1020050067369 A KR 1020050067369A KR 20050067369 A KR20050067369 A KR 20050067369A KR 20070013035 A KR20070013035 A KR 20070013035A
Authority
KR
South Korea
Prior art keywords
threshold voltage
cell
bias
program
memory cell
Prior art date
Application number
KR1020050067369A
Other languages
Korean (ko)
Inventor
양해종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050067369A priority Critical patent/KR20070013035A/en
Publication of KR20070013035A publication Critical patent/KR20070013035A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3413—Circuits or methods to recover overprogrammed nonvolatile memory cells detected during program verification, usually by means of a "soft" erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Abstract

A method for measuring a threshold voltage of a NAND flash memory device is provided to measure a more accurate threshold voltage by using a positive voltage after changing a threshold voltage of an erase cell to a threshold voltage of a program cell, so that the threshold voltage is measured not in a test pattern, in a chip level. A memory cell is programmed to have a threshold voltage higher than a threshold voltage of a program cell. Soft erase is performed for the memory cell to have a positive threshold potential. A threshold voltage of the memory cell is measured by performing a read operation. The measured threshold voltage is compared with the threshold voltage distribution of the program cell. The above steps are repeated if the measured threshold voltage is different from the threshold voltage distribution of the program cell. The soft erase is performed by applying a bias higher or lower than the soft bias.

Description

낸드 플래시 메모리 소자의 문턱 전압 측정 방법{Method of measuring threshold voltage in a NAND flashmemory device}Method of measuring threshold voltage of NAND flash memory device {Method of measuring threshold voltage in a NAND flashmemory device}

도 1은 일반적인 플래시 메모리 소자의 문턱 전압 분포를 나타내는 분포도이다.1 is a distribution diagram illustrating a threshold voltage distribution of a general flash memory device.

도 2는 플래시 메모리 소자의 일부를 나타내는 회로도이다.2 is a circuit diagram illustrating a part of a flash memory device.

도 3은 본 발명에 따른 문턱 전압 측정을 위한 프로그램 바이어스 인가 시의 문턱 전압 분포도이다.3 is a threshold voltage distribution diagram when a program bias is applied for threshold voltage measurement according to the present invention.

도 4는 본 발명에 따른 문턱 전압 측정을 위한 소프트 소거 동작 시의 문턱 전압 분포도이다.4 is a threshold voltage distribution diagram during a soft erase operation for measuring a threshold voltage according to the present invention.

도 5는 본 발명에 따른 문턱 전압 측정을 나타내는 순서도이다.5 is a flowchart illustrating threshold voltage measurement according to the present invention.

도 6은 소프트 소거 바이어스에 따른 문턱 전압 분포도이다.6 is a threshold voltage distribution diagram according to a soft erase bias.

본 발명은 낸드 플래시 메모리 소자의 문턱 전압 측정 방법에 관한 것으로, 특히 셀의 문턱 전압을 일반적인 프로그램 셀의 문턱 전압보다 높여 놓은 상태에서 소프트 소거(soft erase)하여 소거 셀의 문턱 전압을 측정하는 방법에 관한 것이다.The present invention relates to a method of measuring a threshold voltage of a NAND flash memory device, and more particularly, to a method of measuring a threshold voltage of an erase cell by soft erasing while a threshold voltage of a cell is higher than a threshold voltage of a general program cell. It is about.

도 1는 종래의 플래시 메모리 소자의 문턱 전압 분포를 나타내는 분포도이다. 도 1을 참조하면, 낸드 플래시 셀의 경우 프로그램 셀은 문턱 전압이 0V 보다 큰 양전압 영역에 분포하고 있고, 소거된 셀의 문턱 전압은 0V보다 작은 음전압 영역에 분포하고 있다. 소자에 있어서, 이러한 문턱 전압의 분포를 측정하는 것은 셀의 신뢰성을 체크하기 위해서 매우 중요하다.1 is a distribution diagram illustrating a threshold voltage distribution of a conventional flash memory device. Referring to FIG. 1, in the case of a NAND flash cell, a program cell is distributed in a positive voltage region having a threshold voltage greater than 0V, and a threshold voltage of an erased cell is distributed in a negative voltage region less than 0V. In a device, measuring this distribution of threshold voltages is very important for checking cell reliability.

도 2는 플래시 메모리 소자의 일부를 나타내는 회로도이다. 일반적으로 낸드 플래시의 경우 셀을 프로그램 하기 위해 16V 이상의 고전압을 워드라인(WL0~WL31)에 인가하여야하고, 이를 위해 NMOS 트랜지스터로만 구성된 워드라인 드라이버를 사용한다. 이는 워드라인에 포지티브 바이어스(positive bias)를 인가하여 프로그램 셀의 문턱 전압 분포 측정을 할 수 있다. 그러나 워드라인 드라이버는 네가티브 바이어스(negative bias)를 전달할 수 없다. 따라서 칩 레벨(Chip level)에서 소거 셀의 문턱 전압 분포를 측정하기 위해서는 기존의 로우 데코더(row decoder)회로에 워드라인에 네가티브 바이어스(negative bias)를 인가할 수 있도록 고전압 PMOS 트랜지스터와 삼중웰 구조의 고전압 NMOS 트랜지스터를 추가하여야 한다. 이는 공정 프로세스 스텝이 증가하고, 칩 사이즈가 증가하는 단점이 있다.2 is a circuit diagram illustrating a part of a flash memory device. In general, in the case of NAND flash, a high voltage of 16V or higher must be applied to word lines WL0 to WL31 to program a cell. A word line driver composed of NMOS transistors is used for this purpose. This may measure the threshold voltage distribution of the program cell by applying a positive bias to the word line. However, wordline drivers cannot deliver negative bias. Therefore, in order to measure the threshold voltage distribution of the erase cell at the chip level, a high voltage PMOS transistor and a triple well structure may be applied to a conventional row decoder circuit to apply a negative bias to a word line. High voltage NMOS transistors must be added. This has the disadvantage of increasing process process steps and increasing chip size.

따라서, 본 발명은 셀의 문턱 전압을 일반적인 프로그램 셀의 문턱 전압보다 높여 놓은 상태에서 소프트 소거(soft erase)를 실시하여 소거 셀의 문턱 전압을 프로그램 셀의 문턱 전압 으로 변동시킨 후 양의 전압을 이용하여 문턱 전압을 측정함으로써, 테스트 패턴에서 간접적으로 측정하는 대신 칩 레벨에서 측정할 수 있어 더욱 정확한 문턱 전압을 측정하는 낸드 플래시 메모리 소자의 문턱 전압 측정을 측정하는 데 있다.Therefore, the present invention uses a positive voltage after changing the threshold voltage of the erase cell to the threshold voltage of the program cell by performing a soft erase in a state in which the threshold voltage of the cell is higher than the threshold voltage of a general program cell. Therefore, by measuring the threshold voltage, it is possible to measure at the chip level instead of indirectly in the test pattern to measure the threshold voltage measurement of the NAND flash memory device measuring a more accurate threshold voltage.

본 발명에 따른 낸드 플래시 메모리 소자의 문턱전압 측정 방법은 메모리 셀의 워드 라인에 프로그램 셀의 문턱 전압 보다 높은 문턱 전압을 갖도록 프로그램 바이어스 보다 큰 제 1 바이어스를 인가하는 제 1 단계와 상기 메모리 셀의 비트 라인에 제 2 바이어스를 인가하여 소프트 소거를 실시하는 제 2 단계와, 독출 동작을 실시하여 상기 메모리 셀의 문턱 전압을 측정하는 제 3 단계, 및 측정된 상기 문턱 전압을 프로그램 셀의 문턱 전압 분포와 비교하여 상기 프로그램 셀의 문턱 전압 분포와 같을 경우 문턱 전압 측정 과정을 마치고, 상기 프로그램 셀의 문턱 전압 분포와 다를 경우 상기 제 1 단계부터 상기 제 3 단계까지 순서대로 재 실시하며, 상기 제 2 단계에서 상기 제 2 바이어스 보다 낮거나 높은 바이어스를 이용하여 재 실시한다.A method of measuring a threshold voltage of a NAND flash memory device according to the present invention includes applying a first bias greater than a program bias to a word line of a memory cell so as to have a threshold voltage higher than that of a program cell and bits of the memory cell. A second step of performing a soft erase by applying a second bias to the line, a third step of performing a read operation to measure the threshold voltage of the memory cell, and measuring the measured threshold voltage with a threshold voltage distribution of the program cell. In comparison, when the threshold voltage distribution of the program cell is equal to the threshold voltage measurement process, the threshold voltage measurement process is finished, and when the threshold voltage distribution of the program cell is different, the process is repeated in the first step to the third step, and in the second step Redo is performed using a bias lower or higher than the second bias.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. It is provided to inform you.

낸드 플래시 메모리 셀이 소거 셀인 경우를 예를 들어 본 발명에 따른 플래시 메모리 셀의 문턱 전압 측정 방법을 설명하면 다음과 같다.For example, when a NAND flash memory cell is an erase cell, a threshold voltage measuring method of a flash memory cell according to the present invention will be described.

도 3은 본 발명에 따른 문턱 전압 측정을 위한 프로그램 바이어스 인가 시의 문턱 전압 분포도이다. 도 1과 같이 구성된 낸드 플래시 메모리 소자의 워드 라인(WL0~WL31)에 외부 바이어스를 인가한다. 이때, 낸드 플래시 메모리 소자의 셀이 프로그램 셀이 갖는 문턱 전압 분포보다 높은 문턱 전압 레벨을 가지도록 프로그램 시 인가하는 바이어스 보다 높은 약 20V의 바이어스를 인가하는 것이 바람직하다. 도 3을 참조하면, 외부 바이어스를 워드 라인(WL0~WL31)에 인가하고, 프로그램 전위를 메모리 셀의 비트라인에 인가하여 셀의 문턱 전압 분포가 프로그램 셀의 문턱 전압 분포보다 높은 문턱 전압 레벨을 나타내고 있다. 이 후, 프로그램 동작 시에 실시하는 프로그램 유무를 확인하는 검증을 위한 독출 동작은 실시하지 않는다. 이는 바이어스가 외부에서 인가되기 때문에 독출 동작을 실시할 경우 추가적인 내부 바이어스 즉, 프로그램 바이어스(약 16V)가 인가되기 때문에 셀의 문턱 전압 분포가 변하기 때문이다.3 is a threshold voltage distribution diagram when a program bias is applied for threshold voltage measurement according to the present invention. An external bias is applied to the word lines WL0 to WL31 of the NAND flash memory device configured as shown in FIG. 1. In this case, it is preferable to apply a bias of about 20V higher than the bias applied during programming so that the cell of the NAND flash memory device has a threshold voltage level higher than that of the program cell. Referring to FIG. 3, an external bias is applied to word lines WL0 to WL31, and a program potential is applied to a bit line of a memory cell, thereby indicating a threshold voltage level of a cell having a threshold voltage distribution higher than that of a program cell. have. Thereafter, a read operation for verifying whether or not a program is executed during the program operation is not performed. This is because the threshold voltage distribution of the cell changes because an additional internal bias, that is, a program bias (about 16V) is applied when the read operation is performed because the bias is applied from the outside.

도 4는 본 발명에 따른 문턱 전압 측정을 위한 소프트 소거 동작 시의 문턱 전압 분포도이다. 도 4를 참조하면, 외부 바이어스를 인가하여 셀의 문턱 전압 분포를 높은 문턱 전압 레벨로 변동시킨 후, 외부 바이어스를 워드 라인(WL0~WL31)에 인가하고, 소거 전위를 메모리 셀의 비트라인에 인가하여 메모리 셀의 문턱 전압 분포를 낮춘다. 이때 외부 바이어스는 실제 소거 동작을 하기 위한 바이어스(약 19V)가 아닌, 소프트 바이어스(약 16V)를 인가한다. 이는 셀의 문턱 전압 분포를 측정하기 위한 것으로 셀의 문턱 전압 분포도의 레프트 테일(left tail)이 1V 정도에 오도록 하는 것이 바람직하다. 이는 셀의 문턱 전압 분포를 일반적인 프로그램 셀의 문턱 전압 분포와 같게 하여 포지티브 바이어스(positive bias)를 이용한 문턱 전압 측정을 하기 위함이다. 그 후, 워드 라인(WL0~WL31)에 독출 동작을 위한 독출 바이어스(약 7V)를 인가하여 셀의 문턱 전압을 측정한다.4 is a threshold voltage distribution diagram during a soft erase operation for measuring a threshold voltage according to the present invention. Referring to FIG. 4, after the external bias is applied to change the threshold voltage distribution of the cell to a high threshold voltage level, the external bias is applied to the word lines WL0 to WL31, and the erase potential is applied to the bit line of the memory cell. This lowers the threshold voltage distribution of the memory cell. At this time, the external bias applies a soft bias (about 16V), not a bias (about 19V) for the actual erase operation. This is to measure the threshold voltage distribution of the cell, so that the left tail of the threshold voltage distribution of the cell is preferably about 1V. This is to measure the threshold voltage using positive bias by making the threshold voltage distribution of the cell equal to the threshold voltage distribution of a general program cell. Thereafter, a read bias (about 7 V) for a read operation is applied to the word lines WL0 to WL31 to measure the threshold voltage of the cell.

따라서, 낸드 플래시 메모리 셀이 음의 문턱 전압 분포를 갖는 소거 셀 일 경우에도 외부 바이어스로 인한 프로그램 동작과 소프트 소거 동작에 의하여 프로그램 셀과 동일한 양의 문턱 전압 분포를 갖도록 하여 프로그램 셀의 문턱 전압 분포 측정 방법과 동일하게 워드라인에 포지티브 바이어스(positive bias)를 인가하여 소거 셀의 문턱 전압 분포 측정을 할 수 있다.Therefore, even when the NAND flash memory cell is an erase cell having a negative threshold voltage distribution, the threshold voltage distribution of the program cell is measured by having the same positive threshold voltage distribution as that of the program cell by a program operation and a soft erase operation due to external bias. Similarly to the method, a positive bias is applied to the word line to measure the threshold voltage distribution of the erase cell.

도 5는 본 발명에 따른 문턱 전압 측정을 나타내는 순서도이다. 도 5를 참조하면, 약 20V의 외부 프로그램 바이어스를 인가하여 셀의 문턱 전압 분포를 프로그램 셀의 문턱 전압 레벨보다 높게 한다. 그 후, 소프트 소거를 실시하여 문턱 전압 분포를 낮추어 준다. 그 후, 셀의 문턱 전압을 독출 동작을 통하여 측정한다. 이때, 측정된 문턱 전압 분포에서 최소 문턱 전압 레벨 즉, 분포도의 레프트 테일이 기준치( 약 1V)에 분포하는지 여부를 판별하여 기준치와 다를 경우, 상기한 외부 프로그램 바이어스 인가하는 단계부터 셀의 문턱 전압을 독출 하는 동작을 재 실시 하여 다시 기준치와 비교한다. 이때, 소프트 소거 동작시 인가하는 소프트 바이어스를 높이거나 낮추어 소거한다. 판별 결과가 기준치와 같을 경우 측정 단계를 마치게 된다.5 is a flowchart illustrating threshold voltage measurement according to the present invention. Referring to FIG. 5, an external program bias of about 20 V is applied to make the cell's threshold voltage distribution higher than the program cell's threshold voltage level. Thereafter, soft erase is performed to lower the threshold voltage distribution. Thereafter, the threshold voltage of the cell is measured through a read operation. In this case, when the threshold voltage distribution is different from the threshold value, the minimum threshold voltage level, that is, whether or not the left tail of the distribution map is distributed to the reference value (about 1V) is different from the reference value. Retry the reading operation and compare it with the reference value again. At this time, the soft bias applied during the soft erase operation is increased or decreased to erase the soft bias. If the determination result is equal to the reference value, the measurement step is completed.

도 6은 소프트 소거 바이어스에 따른 문턱 전압 분포도이다. 도 6을 참조하면, 소프트 바이어스에 따라 셀의 문턱 전압 분포가 변하는 것을 나타낸다. 예를 들어 소프트 바이어스가 1V 증가함에 따라 셀의 문턱 전압 분포도 동일하게 1V씩 변하는 것을 볼 수 있다. 따라서, 셀의 문턱 전압 독출 동작 시 기준치와 다른 문턱 전압 분포가 측정될 경우, 소프트 바이어스를 이용하여 문턱 전압 분포를 조절할 수 있다.6 is a threshold voltage distribution diagram according to a soft erase bias. Referring to FIG. 6, the threshold voltage distribution of the cell changes according to the soft bias. For example, as the soft bias increases by 1V, the threshold voltage distribution of the cell also changes by 1V. Therefore, when a threshold voltage distribution different from the reference value is measured during the threshold voltage read operation of the cell, the threshold voltage distribution may be adjusted using soft bias.

상기에서 설명한 본 발명의 기술적 사상이 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

본 발명에 따르면, 셀의 문턱 전압을 일반적인 프로그램 셀의 문턱 전압보다 높여 놓은 상태에서 소프트 소거(soft erase)를 실시하여 소거 셀의 문턱 전압을 프로그램 셀의 문턱 전압으로 변동시킨 후 양의 전압을 이용하여 문턱 전압을 측정함으로써, 테스트 패턴에서 간접적으로 측정하는 대신 칩 레벨에서 측정할 수 있어 더욱 정확한 문턱 전압을 측정하는 낸드 플래시 메모리 소자의 문턱 전압 측정할 수 있다.According to the present invention, soft erase is performed while the threshold voltage of the cell is higher than the threshold voltage of a general program cell to change the threshold voltage of the erase cell to the threshold voltage of the program cell, and then use a positive voltage. Therefore, by measuring the threshold voltage, it is possible to measure at the chip level instead of indirectly in the test pattern, thereby measuring the threshold voltage of the NAND flash memory device measuring a more accurate threshold voltage.

Claims (4)

메모리 셀이 프로그램 셀의 문턱 전압 보다 높은 문턱 전압을 갖도록 프로그램하는 제 1 단계;Programming a memory cell to have a threshold voltage higher than a threshold voltage of the program cell; 상기 메모리 셀이 양의 문턱 전위를 갖도록 소프트 소거를 실시하는 제 2 단계;Performing a soft erase such that the memory cell has a positive threshold potential; 독출 동작을 실시하여 상기 메모리 셀의 문턱 전압을 측정하는 제 3 단계; 및Performing a read operation to measure a threshold voltage of the memory cell; And 측정된 상기 문턱 전압을 프로그램 셀의 문턱 전압 분포와 비교하는 제 4단계;A fourth step of comparing the measured threshold voltage with a threshold voltage distribution of a program cell; 상기 제 3 단계에서 상기 측정된 문턱 전압이 상기 프로그램 셀의 문턱 전압 분포와 다를 경우 상기 제 1 단계부터 상기 제 3 단계를 재실시하는 제 5단계로 이루어지며,In the third step, if the measured threshold voltage is different from the threshold voltage distribution of the program cell, a fifth step of performing the third step from the first step, 상기 제 2 단계에서 상기 소프트 바이어스 보다 낮거나 높은 바이어스를 인가하여 소프트 소거를 실시하는 낸드 플래시 메모리 소자의 문턱 전압 측정 방법.And performing a soft erase by applying a bias lower or higher than the soft bias in the second step. 제 1 항에 있어서, 상기 제 1 단계는The method of claim 1, wherein the first step 프로그램 바이어스 보다 큰 바이어스를 상기 메모리 셀의 워드 라인에 인가하고, 상기 메모리 셀의 비트 라인에 프로그램 전위를 인가하여 상기 메모리 셀의 문턱 전압 레벨을 상기 프로그램 셀의 문턱 전압보다 높게 하는 낸드 플래시 메모리 소자의 문턱 전압 측정 방법.A bias greater than a program bias is applied to a word line of the memory cell, and a program potential is applied to a bit line of the memory cell so that the threshold voltage level of the memory cell is higher than the threshold voltage of the program cell. How to measure the threshold voltage. 제 2 항에 있어서, 상기 제 2 단계는The method of claim 2, wherein the second step 소프트 바이어스를 상기 워드라 인에 인가하고, 상기 비트 라인에 소거 전위를 인가하여 상기 메모리 셀의 문턱 전압 레벨을 상기 양의 문턱 전압 레벨로 이동시키는 낸드 플래시 메모리 소자의 문턱 전압 측정 방법.And applying a soft bias to the word line, and applying an erase potential to the bit line to shift the threshold voltage level of the memory cell to the positive threshold voltage level. 제 1 항에 있어서, 상기 제 4 단계는The method of claim 1, wherein the fourth step 상기 3 단계에서 측정한 문턱 전압을 레벨이 상기 프로그램 셀의 문턱 전압 레벨보다 낮을 경우 상기 제 2 바이어스보다 낮은 바이어스를 이용한 상기 제 2 단계를 재실시하고, 상기 측정한 문턱 전압을 레벨이 상기 프로그램 셀의 문턱 전압 레벨보다 높을 경우 상기 제 2 바이어스보다 높은 바이어스를 이용한 상기 제 2 단계를 재실시하는 낸드 플래시 메모리 소자의 문턱 전압 측정 방법.When the threshold voltage measured in the step 3 is lower than the threshold voltage level of the program cell, the second step using the bias lower than the second bias is performed again, and the measured threshold voltage is set to the program cell level. And performing a second step using a bias higher than the second bias when the threshold voltage level is higher than the threshold voltage level of the NAND flash memory device.
KR1020050067369A 2005-07-25 2005-07-25 Method of measuring threshold voltage in a nand flashmemory device KR20070013035A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050067369A KR20070013035A (en) 2005-07-25 2005-07-25 Method of measuring threshold voltage in a nand flashmemory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050067369A KR20070013035A (en) 2005-07-25 2005-07-25 Method of measuring threshold voltage in a nand flashmemory device

Publications (1)

Publication Number Publication Date
KR20070013035A true KR20070013035A (en) 2007-01-30

Family

ID=38012922

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050067369A KR20070013035A (en) 2005-07-25 2005-07-25 Method of measuring threshold voltage in a nand flashmemory device

Country Status (1)

Country Link
KR (1) KR20070013035A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818477B2 (en) 2015-06-22 2017-11-14 Samsung Electronics Co., Ltd. Methods of programming memory cells in non-volatile memory devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818477B2 (en) 2015-06-22 2017-11-14 Samsung Electronics Co., Ltd. Methods of programming memory cells in non-volatile memory devices
US10573378B2 (en) 2015-06-22 2020-02-25 Samsung Electronics Co., Ltd. Methods of programming memory devices

Similar Documents

Publication Publication Date Title
US7558120B2 (en) Semiconductor integrated circuit device comprising MOS transistor having charge storage layer and method for testing semiconductor memory device
JP2005149695A (en) Method of measuring threshold voltage for nand flash memory device
TWI765582B (en) A semiconductor device and reading method thereof
US20100214847A1 (en) Semiconductor storage device and read voltage correction method
TWI585768B (en) Non-volatile memory apparatus and writing circuit and method for non-volatile memory apparatus
US20100124121A1 (en) Method of erasing flash memory device
CN109686392B (en) Nonvolatile memory device and error compensation method for verifying the same
JP3708912B2 (en) Semiconductor integrated circuit device
JP6502538B1 (en) Semiconductor memory device and analysis system
JP2008262623A (en) Nonvolatile semiconductor memory device
US7330374B2 (en) Nonvolatile semiconductor memory device, such as an EEPROM or a flash memory, with reference cells
US20050213363A1 (en) Non-volatile memory device and inspection method for non-volatile memory device
US6490198B2 (en) Test methods for semiconductor non-volatile memories
US6987703B2 (en) Nonvolatile semiconductor storage device and write time determining method therefor
KR20120069115A (en) Semiconductor memory device and method for operating thereof
US8064262B2 (en) Semiconductor device and method using stress information
CN113113072B (en) Method for loading trim value in chip test
KR20070013035A (en) Method of measuring threshold voltage in a nand flashmemory device
TWI722756B (en) Memory device
US7567459B2 (en) Method of measuring a channel boosting voltage in a NAND flash memory device
JP2005228371A (en) Semiconductor memory device and its threshold voltage control method
US10431321B1 (en) Embedded transconductance test circuit and method for flash memory cells
TWI628659B (en) Nonvolatile memory apparatus and refresh method thereof
US5745411A (en) Semiconductor memory device
KR101035580B1 (en) Methode for trimming a reference cell of flash memory device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination