KR20070001738A - Semiconductor device having double gate spacer layer and method of fabricating the same - Google Patents

Semiconductor device having double gate spacer layer and method of fabricating the same Download PDF

Info

Publication number
KR20070001738A
KR20070001738A KR1020050057371A KR20050057371A KR20070001738A KR 20070001738 A KR20070001738 A KR 20070001738A KR 1020050057371 A KR1020050057371 A KR 1020050057371A KR 20050057371 A KR20050057371 A KR 20050057371A KR 20070001738 A KR20070001738 A KR 20070001738A
Authority
KR
South Korea
Prior art keywords
film
layer
spacer
gate stack
semiconductor device
Prior art date
Application number
KR1020050057371A
Other languages
Korean (ko)
Inventor
김영대
조호진
김해원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050057371A priority Critical patent/KR20070001738A/en
Publication of KR20070001738A publication Critical patent/KR20070001738A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

A semiconductor device having a double spacer layer and its manufacturing method are provided to control a short between a gate stack and an adjacent conductive contact by employing a sequential layered structure as a spacer layer of a nitride layer and an oxide layer. A semiconductor substrate(200) has an active region(202) defined by a trench isolation layer(210). A gate stack is formed on the semiconductor substrate. A nitride layer is formed on the gate stack and the semiconductor substrate. A spacer layer(230) where a nitride layer(231) and an oxide layer(232) are sequentially arranged is formed by oxidizing a surface of the nitride layer. A BPSG layer(240) is formed on the spacer layer. The BPSG layer is flowed by using a wet oxidation.

Description

이중 스페이서막을 갖는 반도체소자 및 그 제조방법{Semiconductor device having double gate spacer layer and method of fabricating the same}Semiconductor device having a double spacer film and a method of manufacturing the same {Semiconductor device having double gate spacer layer and method of fabricating the same}

도 1은 종래의 단일 스페이서막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a conventional semiconductor device having a single spacer film and a method of manufacturing the same.

도 2 내지 도 4는 본 발명에 따른 이중 스페이서막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도이다.2 to 4 are cross-sectional views illustrating a semiconductor device having a double spacer film and a method of manufacturing the same according to the present invention.

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 이중 스페이서막을 갖는 반도체소자 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a semiconductor device having a double spacer film and a method of manufacturing the same.

일반적으로 반도체소자는 다수의 능동소자 및 수동소자들로 구성된다. 일 예로서, 디램(DRAM; Dynamic Random Access Memory)소자의 경우에는 하나의 트랜지스터와 하나의 커패시터가 하나의 단위 셀을 구성한다. 디램소자뿐만 아니라 대부분의 반도체소자는 기본적으로 모스(MOS; Metal Oxide Semiconductor) 트랜지스터를 포함한다. 이와 같은 추세와 함께 반도체기술의 지속적인 발전으로 인하여, 모스 트랜지스터의 구조도 다양하게 변화되고 있으며, 특히 소자의 집적도가 증가함에 따라 스페이서막의 채용은 필수적으로 요구되고 있다. 스페이서막은 게이트스택 위에 형성되어 게이트스택을 보호하는 한편, 이온주입시의 이온주입마스크막으로도 사용된다. 이와 같은 스페이서막은 질화막의 단일막으로 구성되는 것이 일반적이다.In general, a semiconductor device is composed of a plurality of active devices and passive devices. For example, in the case of a dynamic random access memory (DRAM) device, one transistor and one capacitor constitute one unit cell. Most semiconductor devices as well as DRAM devices basically include a metal oxide semiconductor (MOS) transistor. Due to the continuous development of semiconductor technology along with such a trend, the structure of the MOS transistor is also changed in various ways, and in particular, as the integration of devices increases, the adoption of a spacer film is required. The spacer film is formed on the gate stack to protect the gate stack and is also used as an ion implantation mask film during ion implantation. Such a spacer film is generally composed of a single film of a nitride film.

도 1은 이와 같은 종래의 단일 스페이서막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도이다.1 is a cross-sectional view illustrating a conventional semiconductor device having such a single spacer film and a method of manufacturing the same.

도 1을 참조하면, 반도체기판(100)에 트랜치 소자분리막(110)을 형성하여 활성영역(102)을 한정한다. 다음에 전면에 게이트절연막패턴(121), 게이트도전막패턴(122), 금속실리사이드막패턴(123) 및 하드마스크막패턴(124)이 순차적으로 적층되어 이루어지는 게이트스택(120)을 형성한다. 그리고 게이트스택(120)의 위에 스페이서막(130)을 형성한다. 다음에 스페이서막(130) 위에 절연막(140)을 형성한다.Referring to FIG. 1, a trench isolation layer 110 is formed on a semiconductor substrate 100 to define an active region 102. Next, the gate stack 120 formed by sequentially stacking the gate insulating film pattern 121, the gate conductive film pattern 122, the metal silicide film pattern 123, and the hard mask film pattern 124 is formed on the entire surface. The spacer layer 130 is formed on the gate stack 120. Next, an insulating layer 140 is formed on the spacer layer 130.

이와 같은 종래의 단일 스페이서막을 갖는 반도체소자에 있어서, 스페이서막(130)은 질화막으로 형성하고, 절연막(140)의 경우에는 보론이 도핑된 포스포-실리케이트-글라스(boron doped phospho-silicate-glass; 이하 BPSG)막으로 형성한다. 특히 BPSG막의 경우, 상대적으로 좋은 유동성으로 인하여 게이트스택(120)들 사이에 보이드(void)를 유발시키지 않고 잘 채울 수 있는 물질로서 많이 사용되고 있다.In the conventional semiconductor device having a single spacer film, the spacer film 130 is formed of a nitride film, and in the case of the insulating film 140, boron-doped phospho-silicate-glass; Or BPSG) film. In particular, in the case of the BPSG film, due to its relatively good fluidity, it is widely used as a material that can fill well without causing voids between the gate stacks 120.

그런데 절연막(140)으로서 BPSG막을 형성하고, 게이트스택(120)들 사이를 BPSG막으로 매립시키는 한편 BPSG막을 평탄화시키기 위해서 BPSG막을 플로우(flow)시켜야 한다. 이와 같은 BPSG막의 플로우를 위하여 습식산화(wet oxidation)방법을 사용하는 경우가 있다. 그런데 습식산화방법을 사용하여 BPSG막을 폴로우시키게 되면, 인산(H3PO4)이 BPSG막 내부에 생성되어 하부의 스페이서막(130)인 질화막을 식각시킨다. 그러면 스페이서막(130)의 두께가 얇아지게 되고, 그에 따라 BPSG막 내부의 보론(boron)과 포스포러스(phosphorous)가 얇아진 스페이서막(130)을 관통하여 반도체기판(100)에 침투하여 소자의 동작특성을 열악하게 할 수 있으며, 스페이서막(130)의 두께가 많이 감소된 부분에서는, 후속공정에서 스페이서막(130) 사이에 형성되는 도전성 컨택과 게이트스택(120) 사이의 숏(short)을 유발하여 소자의 안정성을 저해할 수 있다.However, the BPSG film must be formed as the insulating film 140, and the BPSG film must be flowed to fill the BPSG film between the gate stacks 120 and to planarize the BPSG film. The wet oxidation method is sometimes used for such a flow of the BPSG film. However, when the BPSG film is followed using the wet oxidation method, phosphoric acid (H 3 PO 4 ) is generated inside the BPSG film to etch the nitride film, which is the spacer film 130 below. Then, the thickness of the spacer layer 130 becomes thin, and thus penetrates the semiconductor substrate 100 by penetrating through the spacer layer 130 in which the boron and the phosphorous become thinner, thereby operating the device. In a portion where the thickness of the spacer layer 130 is greatly reduced, a short between the conductive contact and the gate stack 120 formed between the spacer layers 130 in a subsequent process may be caused. This can impair the stability of the device.

본 발명이 이루고자 하는 기술적 과제는, 절연막으로서의 BPSG막 내의 인산에 의해서도 스페이서막의 두께가 감소되는 것을 억제하여 소자의 동작특성 및 안정성을 열화시키지 않도록 하는 이중 스페이서막을 갖는 반도체소자를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a double spacer film which suppresses the thickness of the spacer film from being reduced even by phosphoric acid in the BPSG film as the insulating film so as not to deteriorate the operation characteristics and stability of the device.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 이중 스페이서막을 갖는 반도체소자의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having the double spacer film as described above.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 이중 스페이서막을 갖는 반도체소자는, 반도체기판 위에 배치되는 게이트스택; 상기 반도체기판 및 게이트스택 위에서 질화막 및 산화막이 순차적으로 적층되어 구성되는 스페이서막; 및 상기 스페이서막 위에 배치되는 보론이 도핑된 포스포-실리케이트-글라스(BPSG)막을 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, a semiconductor device having a double spacer film according to the present invention, the gate stack disposed on a semiconductor substrate; A spacer film formed by sequentially stacking a nitride film and an oxide film on the semiconductor substrate and the gate stack; And a phospho-silicate-glass (BPSG) film doped with boron disposed on the spacer film.

상기 게이트스택은, 게이트절연막패턴, 게이트도전막패턴, 금속실리사이드막패턴 및 하드마스크막패턴이 순차적으로 적층되는 구조를 포함하는 것이 바람직하다.The gate stack may include a structure in which a gate insulating film pattern, a gate conductive film pattern, a metal silicide film pattern, and a hard mask film pattern are sequentially stacked.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 이중 스페이서막을 갖는 반도체소자의 제조방법은, 반도체기판 위에 게이트스택을 형성하는 단계; 상기 게이트스택 및 반도체기판 위에 질화막을 형성하는 단계; 상기 질화막의 표면을 산화시켜 질화막 및 산화막이 순차적으로 배치되는 구조의 스페이서막을 형성하는 단계; 및 상기 스페이서막 위에 보론이 도핑된 포스포-실리케이트-글라스(BPSG)막을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above technical problem, a method of manufacturing a semiconductor device having a double spacer film according to the present invention, forming a gate stack on a semiconductor substrate; Forming a nitride film on the gate stack and the semiconductor substrate; Oxidizing a surface of the nitride film to form a spacer film having a structure in which a nitride film and an oxide film are sequentially disposed; And forming a phospho-silicate-glass (BPSG) film doped with boron on the spacer film.

본 발명에 있어서, 습식산화방법을 사용하여 상기 보론이 도핑된 포스포-실리케이트-글라스(BPSG)막을 플로우시키는 단계를 더 포함하는 것이 바람직하다.In the present invention, it is preferable to further include the step of flowing the boron-doped phospho-silicate-glass (BPSG) film using a wet oxidation method.

상기 질화막은 200Å 이하의 두께를 갖도록 형성하는 것이 바람직하다.The nitride film is preferably formed to have a thickness of 200 kPa or less.

상기 질화막 표면의 산화는 20Å 이하의 산화막이 형성되도록 수행하는 것이 바람직하다.Oxidation of the surface of the nitride film is preferably performed so that an oxide film of 20 kPa or less is formed.

상기 질화막 표면의 산화는 화학기상증착법 또는 원자층증착법을 사용하여 수행할 수 있다.Oxidation of the surface of the nitride film may be performed using chemical vapor deposition or atomic layer deposition.

이하 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하기로 한다. 그러나 본 발명의 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되서는 안된다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 2 내지 도 4는 본 발명에 따른 이중 스페이서막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도이다.2 to 4 are cross-sectional views illustrating a semiconductor device having a double spacer film and a method of manufacturing the same according to the present invention.

먼저 도 4를 참조하면, 본 발명에 따른 이중 스페이서막을 갖는 반도체소자는, 트랜치 소자분리막(210)에 의해 한정되는 활성영역(202)을 갖는 반도체기판(200)을 포함한다. 반도체기판(200)은 실리콘기판이지만, 절연막 위의 실리콘(SOI; Silicon On Insulator) 기판이나 또는 다른 유사한 기판일 수도 있다. 또한 트랜치 소자분리막(210) 대신에 로코스(LOCOS: LOCal Oxidation of Silicon) 소자분리막일 수도 있다. 반도체기판(200) 위에는 게이트스택(220)이 배치된다. 게이트스택(220)은 게이트절연막패턴(221), 게이트도전막패턴(222), 금속실리사이드막패턴(223) 및 하드마스크막패턴(224)이 순차적으로 적층되는 구조를 갖는다. 게이트절연막패턴(221)은 산화막으로 이루어지고, 게이트도전막패턴(222)은 폴리실리콘막으로 이루어지고, 금속실리사이드막패턴(223)은 텅스텐실리사이드막으로 이루어지며, 그리고 하드마스크막패턴(224)은 질화막으로 이루어진다. 그러나 반드시 이에 한정되는 것은 아니며, 이와 유사한 다른 막으로 이루어질 수도 있다.First, referring to FIG. 4, a semiconductor device having a double spacer film according to the present invention includes a semiconductor substrate 200 having an active region 202 defined by a trench device isolation film 210. The semiconductor substrate 200 is a silicon substrate, but may also be a silicon on insulator (SOI) substrate or other similar substrate on the insulating film. In addition, instead of the trench device isolation layer 210, a LOCOS (LOCal Oxidation of Silicon) device isolation layer may be used. The gate stack 220 is disposed on the semiconductor substrate 200. The gate stack 220 has a structure in which the gate insulating film pattern 221, the gate conductive film pattern 222, the metal silicide film pattern 223, and the hard mask film pattern 224 are sequentially stacked. The gate insulating film pattern 221 is made of an oxide film, the gate conductive film pattern 222 is made of a polysilicon film, the metal silicide film pattern 223 is made of a tungsten silicide film, and the hard mask film pattern 224. Is made of a nitride film. However, the present invention is not limited thereto, and may be made of other similar films.

반도체기판(200) 및 게이트스택(220) 위에는 질화막(231) 및 산화막(232)이 순차적으로 적층되어 이루어지는 스페이서막(230)이 배치된다. 질화막(231)은 후속의 절연막으로서의 BPSG막 내의 보론(B) 및 포스포러스(P)가 반도체기판(200) 내로 침투하는 것을 억제한다. 산화막(232)은 후속의 절연막으로서의 BPSG막 내의 인산 (H3PO4)이 질화막(231)을 식각하여 질화막(231)의 두께가 감소하는 것을 억제한다. 스페이서막(230) 위에는 절연막으로서 BPSG막(240)이 배치된다. 이 BPSG막(240)은 스페이서막(230) 사이의 공간을 매립하도록 충분히 플로우된다.On the semiconductor substrate 200 and the gate stack 220, a spacer film 230 formed by sequentially stacking the nitride film 231 and the oxide film 232 is disposed. The nitride film 231 suppresses the penetration of boron B and phosphorus P in the BPSG film as a subsequent insulating film into the semiconductor substrate 200. The oxide film 232 suppresses that the phosphoric acid (H 3 PO 4 ) in the BPSG film as a subsequent insulating film etches the nitride film 231, thereby reducing the thickness of the nitride film 231. The BPSG film 240 is disposed on the spacer film 230 as an insulating film. The BPSG film 240 flows sufficiently to fill the space between the spacer films 230.

이와 같은 구조의 이중 스페이서막을 갖는 반도체소자의 제조방법은 다음과 같다.A method of manufacturing a semiconductor device having a double spacer film having such a structure is as follows.

먼저 도 2를 참조하면, 반도체기판(200)에 트랜치 소자분리막(210)을 형성하여 활성영역(202)을 한정한다. 다음에 반도체기판(200) 전면에 게이트절연막(221'), 게이트도전막(222'), 금속실리사이드막(223') 및 하드마스크막(224')을 순차적으로 형성한다. 게이트절연막(221')은 산화막으로 형성할 수 있다. 게이트도전막(222')은 폴리실리콘막으로 형성할 수 있다. 금속실리사이드막(223')은 텅스텐실리사이드막으로 형성할 수 있다. 그리고 하드마스크막(224')은 질화막으로 형성할 수 있다.First, referring to FIG. 2, a trench isolation layer 210 is formed on a semiconductor substrate 200 to define an active region 202. Next, the gate insulating film 221 ′, the gate conductive film 222 ′, the metal silicide film 223 ′, and the hard mask film 224 ′ are sequentially formed on the entire surface of the semiconductor substrate 200. The gate insulating film 221 ′ may be formed of an oxide film. The gate conductive film 222 ′ may be formed of a polysilicon film. The metal silicide layer 223 ′ may be formed of a tungsten silicide layer. The hard mask film 224 ′ may be formed of a nitride film.

다음에 도 3을 참조하면, 소정의 패터닝공정을 수행하여 게이트절연막패턴(221), 게이트도전막패턴(222), 금속실리사이드막패턴(223) 및 하드마스크막패턴(224)이 순차적으로 배치되는 게이트스택(220)을 형성한다. 구체적으로 상기 게이트스택(220)을 형성하기 위하여, 먼저 하드마스크막(224') 위에 포토레지스트막패턴(미도시)을 형성한다. 이 포토레지스트막패턴은 하드마스크막(224')의 일부표면을 노출시키는 개구부를 갖는다. 다음에 상기 포토레지스트막패턴을 식각마스크로 한 식각으로 하드마스크막(224'), 금속실리사이드막(223'), 게이트도전막(222') 및 게이트절연막(221')의 노출부분을 순차적으로 제거한다. 그리고 포토레지스트막패턴을 통상의 방법, 예컨대 애싱(ashing)공정을 통해 제거한다.3, the gate insulating film pattern 221, the gate conductive film pattern 222, the metal silicide film pattern 223, and the hard mask film pattern 224 are sequentially disposed by performing a predetermined patterning process. The gate stack 220 is formed. Specifically, in order to form the gate stack 220, a photoresist film pattern (not shown) is first formed on the hard mask film 224 ′. This photoresist film pattern has an opening that exposes a part of the surface of the hard mask film 224 '. Next, the exposed portions of the hard mask layer 224 ', the metal silicide layer 223', the gate conductive layer 222 ', and the gate insulating layer 221' are sequentially formed by etching using the photoresist layer pattern as an etching mask. Remove The photoresist film pattern is then removed through a conventional method such as an ashing process.

상기 게이트스택(230)을 형성한 후, 반도체기판(200)의 노출면 및 게이트스택(230) 위에 질화막(231) 및 산화막(232)이 순차적으로 배치되는 이중 스페이서막(230)을 형성한다. 이를 위하여 먼저 질화막(231)을 대략 200Å 이하의 두께로 형성한다. 다음에 질화막(231)의 표면을 산화시켜 산화막(232)을 대략 20Å 이하의 두께로 형성한다. 산화막(232)의 형성은 화학기상증착(CVD; Chemical Vapor Deposition)법 또는 원자층증착(ALD; Atomic Layer Deposition)법을 사용하여 수행할 수 있다.After forming the gate stack 230, a double spacer layer 230 in which the nitride layer 231 and the oxide layer 232 are sequentially disposed is formed on the exposed surface of the semiconductor substrate 200 and the gate stack 230. To this end, first, the nitride film 231 is formed to a thickness of about 200 μs or less. Next, the surface of the nitride film 231 is oxidized to form an oxide film 232 having a thickness of approximately 20 kPa or less. The oxide layer 232 may be formed using a chemical vapor deposition (CVD) method or an atomic layer deposition (ALD) method.

다음에 도 4에 나타낸 바와 같이, 전면에 절연막으로서 BPSG막(240)을 형성한다. 다음에 습식산화방법을 사용하여 BPSG막(240)을 플로우시켜, 상부표면을 평탄화시킨다. 이때 BPSG막(240) 내에 인산(H3PO4)이 들어가더라도, 질화막(231)과 BPSG막(240) 사이에 산화막(232)이 배치됨으로써, BPSG막(240) 내의 인산(H3PO4)에 의한 질화막(231)의 식각은 발생하지 않는다. 따라서 질화막(231)이 원하지 않게 얇아지는 현상이 억제되며, 그 결과 BPSG막(240) 내의 보론(B) 및 포스포러스(P)가 질화막(231)을 통해 반도체기판(200)으로 침투하여 소자의 동작특성을 열화시키는 현상 또한 억제된다. 이 외에도 질화막(231) 및 산화막(232)의 이중 구조로 스페이서막(230)이 형성되므로, 후속공정에서 게이트스택(220) 사이에 배치되는 도전성 컨택, 예컨대 랜딩플러그컨택(LPC; Landing Plug Contact)과 게이트스택(220)의 게 이트도전막패턴(222)이나 금속실리사이드막패턴(223) 사이의 전기적인 절연능력도 향상된다.Next, as shown in Fig. 4, a BPSG film 240 is formed on the entire surface as an insulating film. Next, the BPSG film 240 is flowed using a wet oxidation method to planarize the upper surface. At this time, even if phosphoric acid (H 3 PO 4 ) enters the BPSG film 240, the oxide film 232 is disposed between the nitride film 231 and the BPSG film 240, whereby the phosphoric acid (H 3 PO 4 ) in the BPSG film 240 is formed. Etching of the nitride film 231 does not occur. Therefore, the phenomenon in which the nitride film 231 is undesirably thinned is suppressed. As a result, boron (B) and phosphorus (P) in the BPSG film 240 penetrate into the semiconductor substrate 200 through the nitride film 231 to form a device. The phenomenon of deterioration of operating characteristics is also suppressed. In addition, since the spacer layer 230 is formed in a double structure of the nitride layer 231 and the oxide layer 232, a conductive contact disposed between the gate stack 220 in a subsequent process, for example, a landing plug contact (LPC). And the electrical insulating capability between the gate conductive film pattern 222 or the metal silicide film pattern 223 of the gate stack 220 is improved.

지금까지 설명한 바와 같이, 본 발명에 따른 이중 스페이서막을 갖는 반도체소자 및 그 제조방법에 의하면, 습식산화방법에 의해 절연막으로서의 BPSG막을 플로우시키더라도, 스페이서막으로서 질화막과 산화막이 순차적으로 적층되는 구조를 채용함으로써, BPSG막 내의 인산이 질화막을 식각하지 못하도록 산화막이 버퍼막 역할을 수행하며, 이로 인하여 BPSG막 내의 보론 및 포스포러스가 반도체기판 내로 침투하여 소자의 동작속도를 열악하게 하는 현상을 억제할 수 있으며, 그 외에도 게이트스택과 인접한 도전성 컨택 사이의 숏 발생도 억제하여 소자의 안정성의 저하를 방지할 수 있다는 이점이 제공된다.As described so far, according to the semiconductor device having the double spacer film and the manufacturing method thereof according to the present invention, even when the BPSG film as the insulating film is flown by the wet oxidation method, the nitride film and the oxide film are sequentially stacked as the spacer film. Thus, the oxide film acts as a buffer so that phosphoric acid in the BPSG film does not etch the nitride film, thereby preventing the boron and phosphorus in the BPSG film from penetrating into the semiconductor substrate and deteriorating the operation speed of the device. In addition, it is possible to suppress the occurrence of a short between the gate stack and the adjacent conductive contact, thereby preventing the deterioration of the stability of the device.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능함은 당연하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the technical spirit of the present invention. .

Claims (7)

반도체기판 위에 배치되는 게이트스택;A gate stack disposed on the semiconductor substrate; 상기 반도체기판 및 게이트스택 위에서 질화막 및 산화막이 순차적으로 적층되어 구성되는 스페이서막; 및A spacer film formed by sequentially stacking a nitride film and an oxide film on the semiconductor substrate and the gate stack; And 상기 스페이서막 위에 배치되는 보론이 도핑된 포스포-실리케이트-글라스(BPSG)막을 구비하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자.And a phospho-silicate-glass (BPSG) film doped with boron disposed on the spacer film. 제1항에 있어서,The method of claim 1, 상기 게이트스택은, 게이트절연막패턴, 게이트도전막패턴, 금속실리사이드막패턴 및 하드마스크막패턴이 순차적으로 적층되는 구조를 포함하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자.The gate stack includes a structure in which a gate insulating layer pattern, a gate conductive layer pattern, a metal silicide layer pattern, and a hard mask layer pattern are sequentially stacked. 반도체기판 위에 게이트스택을 형성하는 단계;Forming a gate stack on the semiconductor substrate; 상기 게이트스택 및 반도체기판 위에 질화막을 형성하는 단계;Forming a nitride film on the gate stack and the semiconductor substrate; 상기 질화막의 표면을 산화시켜 질화막 및 산화막이 순차적으로 배치되는 구조의 스페이서막을 형성하는 단계; 및Oxidizing a surface of the nitride film to form a spacer film having a structure in which a nitride film and an oxide film are sequentially disposed; And 상기 스페이서막 위에 보론이 도핑된 포스포-실리케이트-글라스(BPSG)막을 형성하는 단계를 포함하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자의 제조방법.Forming a boron-doped phospho-silicate-glass (BPSG) film on the spacer film. 제3항에 있어서,The method of claim 3, 습식산화방법을 사용하여 상기 보론이 도핑된 포스포-실리케이트-글라스(BPSG)막을 플로우시키는 단계를 더 포함하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자의 제조방법.A method of manufacturing a semiconductor device having a double spacer film, further comprising flowing a boron-doped phospho-silicate-glass (BPSG) film using a wet oxidation method. 제3항에 있어서,The method of claim 3, 상기 질화막은 200Å 이하의 두께를 갖도록 형성하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자의 제조방법.The nitride film is a semiconductor device manufacturing method having a double spacer film, characterized in that formed to have a thickness of less than 200Å. 제3항에 있어서,The method of claim 3, 상기 질화막 표면의 산화는 20Å 이하의 산화막이 형성되도록 수행하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자의 제조방법.The oxidation of the surface of the nitride film is a method of manufacturing a semiconductor device having a double spacer film, characterized in that to form an oxide film of 20 Å or less. 제3항에 있어서,The method of claim 3, 상기 질화막 표면의 산화는 화학기상증착법 또는 원자층증착법을 사용하여 수행하는 것을 특징으로 하는 이중 스페이서막을 갖는 반도체소자의 제조방법.The method of manufacturing a semiconductor device having a double spacer film, characterized in that the oxidation of the surface of the nitride film is carried out using chemical vapor deposition or atomic layer deposition.
KR1020050057371A 2005-06-29 2005-06-29 Semiconductor device having double gate spacer layer and method of fabricating the same KR20070001738A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050057371A KR20070001738A (en) 2005-06-29 2005-06-29 Semiconductor device having double gate spacer layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050057371A KR20070001738A (en) 2005-06-29 2005-06-29 Semiconductor device having double gate spacer layer and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20070001738A true KR20070001738A (en) 2007-01-04

Family

ID=37869077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050057371A KR20070001738A (en) 2005-06-29 2005-06-29 Semiconductor device having double gate spacer layer and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20070001738A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748252B1 (en) 2012-11-26 2014-06-10 International Business Machines Corporation Replacement metal gate transistors using bi-layer hardmask

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748252B1 (en) 2012-11-26 2014-06-10 International Business Machines Corporation Replacement metal gate transistors using bi-layer hardmask

Similar Documents

Publication Publication Date Title
US7087948B2 (en) Forming electronic structures having dual dielectric thicknesses and the structure so formed
US7365400B2 (en) Semiconductor device and method for manufacturing the same
KR20100093859A (en) Method of fabricating semiconductor device having buried wiring
US20140159131A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
JP2002026143A (en) Method for forming oxide layer on trench sidewall
US9305927B2 (en) Semiconductor device and method of manufacturing the same
JP2005150769A (en) Semiconductor device and its manufacturing method
US6680511B2 (en) Integrated circuit devices providing improved short prevention
KR20120074850A (en) Methods of manufacturing a semiconductor device
TW465028B (en) Semiconductor device and method of production thereof
JP2003243293A (en) Manufacturing method for semiconductor device
TW202243139A (en) Dynamic random access memory and method of fabricating the same
KR20070001738A (en) Semiconductor device having double gate spacer layer and method of fabricating the same
KR20090035145A (en) Semiconductor device and method for manufacturing the same
KR100653983B1 (en) Method for forming the storage node contact
KR100305026B1 (en) Manufacturing method of semiconductor device
JPH1197529A (en) Manufacture of semiconductor device
KR100906646B1 (en) Semiconductor memory device and method for manufacturing the same
KR20000066714A (en) Manufacturing method for semiconductor device
US20230230883A1 (en) Method of manufacturing semiconductor device
US20220130836A1 (en) Semiconductor structure formation method and semiconductor structure
KR100506050B1 (en) Contact formation method of semiconductor device
US9825041B1 (en) Integrated circuit structure with insulated memory device and related methods
KR100310823B1 (en) Contact hole formation method of semiconductor device
KR20000004880A (en) Semiconductor device and method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination