KR20070001338A - Method of manufacturing etching mask and method of manufacturing the minor pattern - Google Patents
Method of manufacturing etching mask and method of manufacturing the minor pattern Download PDFInfo
- Publication number
- KR20070001338A KR20070001338A KR1020050056731A KR20050056731A KR20070001338A KR 20070001338 A KR20070001338 A KR 20070001338A KR 1020050056731 A KR1020050056731 A KR 1020050056731A KR 20050056731 A KR20050056731 A KR 20050056731A KR 20070001338 A KR20070001338 A KR 20070001338A
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- pattern
- photoresist
- film
- photoresist pattern
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title abstract description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 129
- 238000000034 method Methods 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 238000004380 ashing Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000007687 exposure technique Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000006552 photochemical reaction Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
도 1은 본 발명의 일 실시예에 따른 식각 마스크 제조 방법을 나타내는 공정 순서도이다.1 is a flowchart illustrating a method of manufacturing an etch mask according to an embodiment of the present invention.
도 2 내지 도 7은 도 1에 도시된 식각 마스크 제조 방법을 이용한 미세 패턴을 형성하는 방법을 나타내는 단면도들이다.2 to 7 are cross-sectional views illustrating a method of forming a fine pattern using the etching mask manufacturing method illustrated in FIG. 1.
본 발명은 식각 마스크 제조 방법 및 이를 이용한 미세 패턴 제조 방법에 관한 것이다. 보다 상세하게는 기존의 포토레지스트 패턴의 형성 간격보다 작은 형성 간격을 갖는 식각 마스크 및 이를 이용한 미세 패턴 제조 방법에 관한 것이다.The present invention relates to an etching mask manufacturing method and a fine pattern manufacturing method using the same. More specifically, the present invention relates to an etching mask having a formation interval smaller than that of a conventional photoresist pattern and a method of manufacturing a fine pattern using the same.
반도체 소자의 고집적화가 요구됨에 따라 100nm 이하의 선폭을 갖는 초 미세 패턴을 구현하고자 하는 가공기술이 대두되고 있는 실정이다. 상기 미세 패턴을 형성하기 위한 가공 기술은 주로 감광성 물질인 포토레지스트(photoresist)를 이용한 포토리소그라피(photolithography) 기술에 의해 이루어져 왔다. 상기 포토리소그라피 기술은 포토레지스트 막 형성 공정, 상기 포토레지스트 막에 형성하고자 하는 패턴의 정렬/노광 공정 및 포토레지스트의 현상 공정을 수행하여 포토레지스트 패턴을 형성하는데 있다.As high integration of semiconductor devices is required, processing technologies for realizing ultra-fine patterns having a line width of 100 nm or less are on the rise. The processing technology for forming the fine pattern has been mainly made by a photolithography technique using a photoresist, a photosensitive material. The photolithography technique is performed to form a photoresist pattern by performing a photoresist film formation process, an alignment / exposure process of patterns to be formed on the photoresist film, and a photoresist development process.
상기 정렬/노광 공정은 포토레지스트 막이 형성된 기판 상에 소정의 회로 패턴이 형성된 마스크를 얼라인 시킨 후, 포토레지스트막에 광 화학 반응(photo chemical reaction)이 일어나도록 상기 마스크의 회로 패턴의 이미지를 갖는 광을 포토레지스트 막 상에 투영하는 공정이다. 그 결과, 상기 포토레지스트막은 마스크의 회로 패턴의 이미지와 대응되도록 선택적으로 분자구조가 변화된다. 이어서 수행되는 현상 공정을 통하여 웨이퍼 상에 포토레지스트 패턴이 형성된다. 현상 공정은 상기 노광 공정에 의해 변형된 포토레지스트를 선택적으로 제거 또는 잔류시킴으로서 상기 회로 패턴과 대응되는 형상을 갖는 포토레지스트 패턴을 형성하는 공정이다. The alignment / exposure process includes aligning a mask on which a predetermined circuit pattern is formed on a substrate on which a photoresist film is formed, and then having an image of the circuit pattern of the mask so that a photochemical reaction occurs in the photoresist film. It is a process of projecting light on a photoresist film. As a result, the photoresist film is selectively changed in molecular structure so as to correspond to the image of the circuit pattern of the mask. Then, a photoresist pattern is formed on the wafer through a developing process. The developing step is a step of forming a photoresist pattern having a shape corresponding to the circuit pattern by selectively removing or remaining the photoresist deformed by the exposure process.
상술한 포토리소그라피 공정에 의해 형성되는 포토레지스트 패턴의 해상도는 Rayleigh's equation(R = k1λ/ NA, R: 한계 해상도, λ: 파장, k1: 상수, NA: 렌즈의 개구수)에 따른다. 즉, 사용되는 빛의 파장이 짧을수록 상기 포토레지스트 패턴은 더 우수한 해상도를 갖으며, 선폭 또한 작아진다. 실제로 1980년 대 초에는 436nm의 파장을 갖는 G-line 광, 365nm의 파장을 갖는 I-line 광이 적용되는 노광 장치를 이용하여 약 500 내지 350nm의 해상도를 포토레지스트 패턴을 형성하였으나, 최근 248nm의 파장을 갖는 KrF 광 또는 198nm의 파장을 갖는 ArF 광을 이용한 노광 기술이 도입됨에 따라 우수한 해상도를 갖는 포토레지스트 패턴을 형성할 수 있게 되었다.The resolution of the photoresist pattern formed by the above-described photolithography process depends on Rayleigh's equation (R = k1λ / NA, R: limit resolution, λ: wavelength, k1: constant, NA: numerical aperture of the lens). That is, the shorter the wavelength of light used, the better the photoresist pattern has and the smaller the line width. In the early 1980s, photoresist patterns with a resolution of about 500 to 350 nm were formed using an exposure apparatus to which G-line light having a wavelength of 436 nm and I-line light having a wavelength of 365 nm were applied. The introduction of an exposure technique using KrF light having a wavelength or ArF light having a wavelength of 198 nm enables the formation of a photoresist pattern having excellent resolution.
상술한 광을 이용한 포토레지스트 패턴의 제조 방법을 구체적으로 설명하면, 먼저 기판 상에 감광성 폴리머를 포함하는 포토레지스트를 균일한 두께를 갖도록 코팅한 후 열처리하여 포토레지스트막을 형성한다. 이어서, 상기 포토레지스트막이 형성된 기판을 노광 장치에 개재한 후 약 193nm이하의 파장을 갖는 광원을 이용한 선택적 노광 공정을 수행한다. 이후, 노광된 포토레지스트막에 현상, 세정 및 베이킹 공정을 순차적으로 수행하여 상기 포토레지스트 패턴을 형성하였다.The method of manufacturing the photoresist pattern using the above-described light will be described in detail. First, a photoresist including a photosensitive polymer is coated on a substrate to have a uniform thickness, and then heat treated to form a photoresist film. Subsequently, after the substrate on which the photoresist film is formed is interposed in an exposure apparatus, a selective exposure process using a light source having a wavelength of about 193 nm or less is performed. Thereafter, the photoresist pattern was formed by sequentially developing, cleaning and baking the exposed photoresist film.
그러나, 상술한 방법은 100nm 이상의 간격으로 순차적으로 반복되는 배열을 포토레지스트 패턴만을 형성할 수 있기 때문에 100nm 이하의 간격으로 배열되는 미세 패턴을 형성하기 어려운 문제점을 갖는다.However, the above-described method has a problem in that it is difficult to form fine patterns arranged at intervals of 100 nm or less because only the photoresist pattern can be formed in an array that is sequentially repeated at intervals of 100 nm or more.
따라서, 상술한 문제점을 해결하기 위한 본 발명의 목적은 제1 포토레지스트 패턴 및 제2 포토레지스트 패턴을 이용하여 미세한 간격으로 배열된 패턴으로 이루어진 식각 마스크의 제조 방법을 제공하는데 있다.Accordingly, an object of the present invention for solving the above problems is to provide a method of manufacturing an etch mask consisting of a pattern arranged at a fine interval using the first photoresist pattern and the second photoresist pattern.
본 발명의 다른 목적은 상기 방법으로 형성된 식각 마스크를 적용하여 미세한 간격으로 배열된 미세 패턴의 제조 방법을 포토레지스트 패턴을 적용하여 미세 선폭을 갖는 패턴의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method of manufacturing a pattern having a fine line width by applying a photoresist pattern to a method of manufacturing fine patterns arranged at minute intervals by applying the etching mask formed by the above method.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 식각 마스크 제조 방법에 따르면, 기판 상에 제2 마스크막 및 제1 마스크막을 순차적으로 형성한다. 상기 제1 마스크막 상에 제1 간격으로 배열된 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴에 노출된 상기 제1 마스크막을 건식식각하여 제1 마스크 패턴을 형성한다. 상기 제1 포토레지스트 패턴을 제거한다. 상기 제1 간격의 보다 작은 제2 간격으로 배열되며, 상기 제1 마스크 패턴의 상면과 상기 제1 마스크 패턴 사이에 노출된 제2 마스크막 상면에 형성되는 제2 포토레지스트 패턴을 형성한다. 상기 제2 포토레지스트 패턴에 노출된 제2 마스크막을 건식식각하여 제2 마스크 패턴을 형성함으로서 미세한 폭의 간격을 배열된 식각 마스크를 형성할 수 있다. According to the etching mask manufacturing method according to an embodiment of the present invention for achieving the above object, the second mask film and the first mask film are sequentially formed on the substrate. A first photoresist pattern is formed on the first mask layer at first intervals. The first mask layer exposed to the first photoresist pattern is dry-etched to form a first mask pattern. The first photoresist pattern is removed. A second photoresist pattern may be formed on the second mask layer, wherein the second photoresist pattern is formed at a second interval smaller than the first interval and is formed between the upper surface of the first mask pattern and the second mask layer exposed between the first mask pattern. The second mask pattern exposed by the second photoresist pattern may be dry-etched to form a second mask pattern, thereby forming an etch mask having an interval of a small width.
상기 식각 마스크를 제거하기 위해 적용되는 상기 제1 마스크막 및 제2 마스크막은 질화막을 적용하고, 상기 제2 마스크 패턴은 상기 제1 마스크 패턴의 상면과 상기 마스크 패턴의 사이에 노출된 기판 상에 형성한다. The first mask layer and the second mask layer applied to remove the etch mask are applied with a nitride film, and the second mask pattern is formed on a substrate exposed between an upper surface of the first mask pattern and the mask pattern. do.
상기 다른 목적을 달성하기 위한 본 발명의 일 실시예에 따른 패턴 제조 방법에 따르면, 대상막이 형성된 기판 상에 제2 마스크막 및 제1 마스크막을 순차적으로 형성한다. 상기 제1 마스크막 상에 제1 간격으로 배열된 제1 포토레지스트 패턴을 형성한다. 상기 제1 포토레지스트 패턴에 노출된 상기 제1 마스크막을 건식식각하여 제1 마스크 패턴을 형성한다. 상기 제1 포토레지스트 패턴을 제거한다. 상기 제1 마스크 패턴의 상면과 상기 제1 마스크 패턴 사이에 노출된 제2 마스크막 상면에 형성되고, 상기 제1 간격의 보다 작은 제2 간격으로 배열되는 제2 포토레지스트 패턴을 형성하다. 상기 제2 포토레지스트 패턴에 노출된 제2 마스크막을 건식식각하여 제2 마스크 패턴을 형성한다. 상기 제2 포토레지스트 패턴을 제거하여 제1 마스크 패턴과 제2 마스크 패턴을 포함하는 식각 마스크를 형성한다. 상기 식각 마스크에 노출된 대상막을 건식식각함으로써 미세한 간격으로 배열된 대상막 패턴을 형성할 수 있다. According to the pattern manufacturing method according to an embodiment of the present invention for achieving the above another object, the second mask film and the first mask film are sequentially formed on the substrate on which the target film is formed. A first photoresist pattern is formed on the first mask layer at first intervals. The first mask layer exposed to the first photoresist pattern is dry-etched to form a first mask pattern. The first photoresist pattern is removed. A second photoresist pattern is formed on the upper surface of the first mask pattern and the upper surface of the second mask layer exposed between the first mask pattern and arranged at a second smaller interval of the first interval. The second mask layer exposed to the second photoresist pattern is dry-etched to form a second mask pattern. The second photoresist pattern is removed to form an etch mask including the first mask pattern and the second mask pattern. Dry etching the target film exposed to the etching mask may form the target film patterns arranged at minute intervals.
상기 대상막은 산화막, 폴리실리콘, 금속막, 금속질화막으로 이루어진 군으으로부터 선택된 어느 하나를 사용할 수 있다.The target film may be any one selected from the group consisting of an oxide film, polysilicon, a metal film, and a metal nitride film.
이에 따른 본 발명의 식각 마스크 제조 방법 및 이를 이용한 패턴 제조 방법은 기존의 노광 장비 및 노광 기술을 이용하여 보다 우수한 프로파일 및 미세한 간격으로 배열된 식각 마스크 및 패턴을 형성할 수 있다. 즉, 상술한 방법은 60nm 이하의 디자인 룰을 갖는 반도체 소자 제조시 공정 비용의 증가를 방지할 수 있다.Accordingly, the etching mask manufacturing method and the pattern manufacturing method using the same according to the present invention can form an etching mask and a pattern arranged at a superior profile and fine intervals using existing exposure equipment and exposure techniques. That is, the above-described method can prevent an increase in the process cost when manufacturing a semiconductor device having a design rule of 60nm or less.
첨부된 도면에 있어서, 기판, 층(막), 포토레지스트, 마스크 또는 패턴들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 마스크, 포토레지스트 또는 패턴들이 기판, 각 층(막), 영역 또는 패턴들의 "상면", "상에", "저면에" "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 마스크, 포토레지스트 또는 패턴 직접 기판, 각 층(막), 마스크 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 마스크 또는 다른 패턴들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 마스크, 간격 또는 패턴들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 마스크, 간격 또는 패턴들을 구분하기 위한 것이다. 따라서, "제1", "제2" 및/또는 "제3"은 각 층(막), 간격, 또는 패턴들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.In the accompanying drawings, the dimensions of the substrate, layer (film), photoresist, mask or pattern is shown in an enlarged scale than actual for clarity of the invention. In the present invention, each layer (film), mask, photoresist or pattern is a "top", "on", "bottom", "top" or "bottom" of the substrate, each layer (film), region or pattern. When referred to as being formed in a "layer, film, photoresist or pattern, it is meant to be formed on or beneath each layer (film), mask or patterns, or on another layer (film). Other masks or other patterns may be additionally formed on the substrate. Further, where each layer (film), mask, spacing or pattern is referred to as "first", "second" and / or "third", it is not intended to limit these members but only each layer (film), To distinguish between masks, gaps, or patterns. Thus, "first", "second" and / or "third" may be used selectively or interchangeably for each layer (film), spacing, or pattern, respectively.
식각 마스크 제조 방법.Etch mask manufacturing method.
도 1은 본 발명의 일 실시예에 따른 식각 마스크 제조 방법을 나타내는 공정 순서도이다.1 is a flowchart illustrating a method of manufacturing an etch mask according to an embodiment of the present invention.
도 1을 참조하면, 기판 상에 제2 마스크막 및 제1 마스크막을 순차적으로 형성한다(단계 S110). 상기 제1 마스크막 및 제2 마스크막은 질화막이며, 상기 질화막의 예로서는 실리콘 질화막 및 실리콘 산질화막을 들 수 있다. Referring to FIG. 1, a second mask film and a first mask film are sequentially formed on a substrate (step S110). The first mask film and the second mask film are nitride films, and examples of the nitride film include a silicon nitride film and a silicon oxynitride film.
상기 제1 마스크막 상에 제1 간격으로 배열된 제1 포토레지스트 패턴을 형성한다(단계 S120).A first photoresist pattern is formed on the first mask layer at first intervals (step S120).
구체적으로, 상기 제1 마스크막이 형성된 기판 상에 포토레지스트를 스핀 코팅한 후 포토레지스트가 도포된 기판을 소프트 베이킹 처리하여 제1 포토레지스트막을 형성한다. 상기 포토레지스트는 적어도 하나의 광산 발생제, 블러킹 그룹, 광과 선택적으로 반응하는 감광성 수지 및 용매를 포함한다. 상기 소프트 베이킹 공정은 기판 상에 코팅된 포토레지스트의 접착력을 증가 및 상기 포토레지스트의 용매를 증발시키기 위하여 약 110 내지 120℃가열하는 공정이다.Specifically, after spin-coating a photoresist on the substrate on which the first mask film is formed, the substrate on which the photoresist is applied is soft baked to form a first photoresist film. The photoresist comprises at least one photoacid generator, blocking group, photosensitive resin and solvent that selectively react with light. The soft baking process is about 110 to 120 ° C. heating to increase the adhesion of the photoresist coated on the substrate and to evaporate the solvent of the photoresist.
노광 장치에 레티클을 개재한 후 상기 레티클을 투과한 광을 상기 제1 포토레지스트막에 축소 투영시켜 상기 포토레지스트막을 선택적으로 노광한다. 이 때, 상기 광은 248nm이하의 파장을 갖는 KrF 광 또는 193nm이하의 파장을 갖는 ArF광을 사용할 수 있다. 본 실시예에서는 193nm이하의 파장을 갖는 ArF 광을 사용한다. After the reticle is interposed in the exposure apparatus, the light transmitted through the reticle is reduced and projected onto the first photoresist film to selectively expose the photoresist film. In this case, the light may be KrF light having a wavelength of 248nm or less, or ArF light having a wavelength of 193nm or less. In this embodiment, ArF light having a wavelength of 193 nm or less is used.
노광 공정이 수행된 제1 포토레지스트막이 형성된 기판을 포스트 베이킹 처 리한 후 현상액을 이용하여 제1 포토레지스트막을 현상하여 예비 포토레지스트 패턴을 형성한다. 상기 포스트 베이킹 공정은 제1 포토레지스트막 내에 잔류하는 용매의 양을 줄이기 위한 공정이며, 상기 현상 공정은 현상액을 이용하여 광에 의해 선택적으로 노광된 제1 포토레지스트막의 일부분을 선택적으로 용해시키는 공정이다.After the substrate on which the first photoresist film on which the exposure process has been performed is post-baked, the first photoresist film is developed using a developer to form a preliminary photoresist pattern. The post-baking step is a step for reducing the amount of solvent remaining in the first photoresist film, and the developing step is a step of selectively dissolving a portion of the first photoresist film selectively exposed by light using a developer. .
예비 포토레지스트 패턴이 형성된 기판에 잔류하는 현상액을 제거하는 린스 공정과 하드 베이킹 공정을 순차적으로 수행하여 제1 간격으로 배열된 제1 포토레지스트 패턴을 형성한다. 일 예로 상기 제1 포토레지스트 패턴의 제1 선폭은 약 50nm의 선폭을 갖고, 제1 포토레지스트 패턴은 제1 간격인 약 120nm의 간격으로 배치된다.A rinse process and a hard baking process for removing the developer remaining on the substrate on which the preliminary photoresist pattern is formed are sequentially performed to form first photoresist patterns arranged at first intervals. For example, the first line width of the first photoresist pattern has a line width of about 50 nm, and the first photoresist pattern is disposed at an interval of about 120 nm, which is a first interval.
상기 제1 포토레지스트 패턴에 노출된 상기 제1 마스크막을 식각하여 제1 마스크 패턴을 형성한다(단계 S130).The first mask layer exposed to the first photoresist pattern is etched to form a first mask pattern (step S130).
구체적으로, 제1 마스크 패턴은 상기 제1 포토레지스트 패턴에 노출된 제1 마스크막을 상기 제2 마스크막의 상면이 노출될 건식식각 공정을 수행하여 형성할 수 있다. 상기 건식 식각 공정으로 예로서는 플라즈마를 이용한 건식식각 공정 또는 스퍼터링 이온을 이용한 건식 식각 공정, 식각이온을 이용한 건식 식각 공정을 들 수 있다. 상기 제1 마스크 패턴은 상기 제1 포토레지스트 패턴과 동일한 선폭을 갖고, 상기 제1 포토레지스트 패턴과 동일한 제1 간격으로 배열된다.In detail, the first mask pattern may be formed by performing a dry etching process to expose the top surface of the second mask layer to the first mask layer exposed to the first photoresist pattern. Examples of the dry etching process may include a dry etching process using plasma, a dry etching process using sputtering ions, and a dry etching process using etching ions. The first mask pattern has the same line width as the first photoresist pattern and is arranged at the same first interval as the first photoresist pattern.
상기 제1 포토레지스트 패턴을 제거하여 제1 마스크 패턴을 기판으로 노출시킨다(단계 S140). 상기 제1 포토레지스트 패턴은 산소가스를 이용한 플라즈마 에싱 공정 또는 오존 가스를 이용한 플라즈마 에싱 공정을 수행하여 제거할 수 있다. 또한, 추가적으로 세정액을 이용한 스트립 공정을 더 수행할 수 있다.The first photoresist pattern is removed to expose the first mask pattern to the substrate (step S140). The first photoresist pattern may be removed by performing a plasma ashing process using oxygen gas or a plasma ashing process using ozone gas. In addition, a strip process using a cleaning liquid may be further performed.
상기 제1 마스크 패턴의 상면과 상기 제1 마스크 패턴 사이에 노출된 제2 마스크막의 상면에 형성되며, 상기 제1 간격의 보다 작은 제2 간격으로 배열되는 제2 포토레지스트 패턴을 형성한다(단계 S150).A second photoresist pattern is formed on the top surface of the first mask pattern and the top surface of the second mask film exposed between the first mask patterns and is arranged at a second smaller interval of the first gap (step S150). ).
구체적으로, 상기 제1 마스크 패턴이 형성된 제2 마스크막 상에 제1 마스크 패턴을 덮도록 포토레지스트를 스핀 코팅한 후 포토레지스트가 도포된 기판을 소프트 베이킹 처리하여 제2 포토레지스트막을 형성한다.Specifically, after spin-coating a photoresist to cover the first mask pattern on the second mask layer on which the first mask pattern is formed, a second photoresist layer is formed by soft baking the substrate on which the photoresist is applied.
상기 제2 포토레지스트막에 포토리소그라피 공정을 수행하여 제1 간격보다 작은 제2 간격으로 배열된 제2 포토레지스트 패턴을 형성한다. 상기 제2 포토레지스트 패턴은 제1 마스크 패턴의 상면과 상기 제1 마스크 패턴 사이에 노출된 제2 마스크막의 상면에 각각 형성된다. 상기 제2 포토레지스트 패턴을 형성하기 위한 포토리소그라피 공정은 위에서 상세히 설명하였기에 중복을 피하기 위해 생략한다.A photolithography process is performed on the second photoresist film to form second photoresist patterns arranged at a second interval smaller than the first interval. The second photoresist pattern is formed on the top surface of the first mask pattern and the top surface of the second mask layer exposed between the first mask pattern. Since the photolithography process for forming the second photoresist pattern has been described in detail above, it is omitted to avoid duplication.
일 예로 상기 제2 포토레지스트 패턴의 상기 제1 마스크 패턴과 동일한 제1 선폭을 갖고, 제1 포토레지스트 패턴의 제1 간격보다 약 0.5배 작은 제2 간격인 약 60nm의 간격으로 배치된다. For example, the second photoresist pattern has a first line width that is the same as the first mask pattern of the second photoresist pattern and is disposed at an interval of about 60 nm, which is a second interval that is about 0.5 times smaller than the first interval of the first photoresist pattern.
상기 제2 포토레지스트 패턴에 노출된 제2 마스크막을 건식식각하여 제2 마스크 패턴을 형성한다(단계 S160).The second mask layer exposed to the second photoresist pattern is dry-etched to form a second mask pattern (step S160).
구체적으로, 제2 마스크 패턴은 상기 제2 포토레지스트 패턴에 노출된 제2 마스크막을 상기 기판의 상면이 노출될 건식식각 공정을 수행하여 형성할 수 있다. 상기 건식 식각 공정으로 예로서는 플라즈마를 이용한 건식식각 공정 또는 스퍼터링 이온을 이용한 건식 식각 공정, 식각이온을 이용한 건식 식각 공정을 들 수 있다. 상기 제2 마스크 패턴은 상기 제2 포토레지스트 패턴과 동일한 선폭을 갖고, 상기 제2 포토레지스트 패턴과 동일한 제2 간격으로 배열된다.In detail, the second mask pattern may be formed by performing a dry etching process on the upper surface of the substrate to expose the second mask layer exposed to the second photoresist pattern. Examples of the dry etching process may include a dry etching process using plasma, a dry etching process using sputtering ions, and a dry etching process using etching ions. The second mask pattern has the same line width as that of the second photoresist pattern and is arranged at the same second interval as the second photoresist pattern.
상기 제2 포토레지스트 패턴을 제거하여 제1 마스크 패턴과 제2 마스크 패턴을 포함하는 식각 마스크를 형성한다(단계 S170). 상기 제2 포토레지스트 패턴은 산소가스를 이용한 플라즈마 에싱 공정 또는 오존 가스를 이용한 플라즈마 에싱 공정을 수행하여 제거할 수 있다. 또한, 세정 용액을 이용한 스트립 공정을 더 수행하여 제거할 수 있다.The second photoresist pattern is removed to form an etching mask including the first mask pattern and the second mask pattern (step S170). The second photoresist pattern may be removed by performing a plasma ashing process using oxygen gas or a plasma ashing process using ozone gas. In addition, the strip process using the cleaning solution can be further performed to remove.
상기 제2 포토레지스트 패턴이 제거됨으로 인해 형성된 식각 마스크는 제2 마스크 패턴 및 상기 제2 마스크 패턴에 제1 마스크 패턴이 적층된 구조를 갖는 제3 마스크 패턴이 상기 기판 상에 반복형성 되는 구조를 갖는다. 즉, 식각 마스크는 상기 제1 높이를 갖는 제2 마스크 패턴과 제1 높이보다 큰 제2 높이를 갖는 제3 마스크 패턴이 제2 간격으로 상기 기판 상에 배열됨으로서 형성된다.The etching mask formed by removing the second photoresist pattern has a structure in which a third mask pattern having a structure in which a first mask pattern is stacked on the second mask pattern and the second mask pattern is repeatedly formed on the substrate. . That is, the etching mask is formed by arranging a second mask pattern having the first height and a third mask pattern having a second height greater than the first height on the substrate at second intervals.
상기한 식각 마스크 제조 방법은 기존의 포토레지스트 기술과 기존의 노광 장치를 이용하여 미세한 간격으로 배열된 패턴으로 이루어진 식각 마스크를 형성할 수 있다. 따라서, 미세한 선폭을 갖는 패턴들을 형성할 수 있어 반도체 소자의 제조 비용 감소 및 반도체 소자의 생산성을 증가시킬 수 있다.The etching mask manufacturing method described above may form an etching mask having a pattern arranged at minute intervals using a conventional photoresist technology and a conventional exposure apparatus. Therefore, patterns having a fine line width can be formed, thereby reducing the manufacturing cost of the semiconductor device and increasing the productivity of the semiconductor device.
미세 패턴 제조 방법Fine pattern manufacturing method
도 2 내지 도 7은 도 1에 도시된 식각 마스크 형성방법을 이용하여 패턴을 형성하는 방법을 나타내는 단면도들이다.2 to 7 are cross-sectional views illustrating a method of forming a pattern using the etching mask forming method illustrated in FIG. 1.
도 2를 참조하면, 상기 대상막(110)이 형성된 기판(100) 상에 제2 마스크막(112) 및 제1 마스크막(114)을 순차적으로 형성한다. 상기 대상막(110)의 예로서는 금속막, 산화막, 폴리실리콘막, 베리어막 등을 들 수 있다. 상기 대상막(110)은 이들을 단독 또는 혼합하여 사용할 수 있다.Referring to FIG. 2, the
상기 금속막의 예로서 텅스텐막, 알루미늄막, 티타늄막, 구리막등을 들 수 있고, 상기 대상막은 디램, 에스램, 플래쉬 메모리를 제조하는 적용될 수 있는 막으로 금속막 상에 산화막이 적층된 구조를 가질 수 있고, 제1 산화막 상에 금속막과 제2 산화막이 순차적으로 적층된 구조를 가질 수 있다. 상기 제2 마스크막 및 제1 마스크막은 실리콘 질화막이다.Examples of the metal film may include a tungsten film, an aluminum film, a titanium film, a copper film, and the like, and the target film may be an applicable film for manufacturing DRAM, SRAM, or flash memory. It may have a structure in which a metal film and a second oxide film are sequentially stacked on the first oxide film. The second mask film and the first mask film are silicon nitride films.
도 3을 참조하면, 상기 제1 마스크막(114) 상에 제1 간격(P1)으로 이격되어 배열되는 제1 포토레지스트 패턴(116)을 형성한다. 본 실시예서 상기 제1 포토레지스트 패턴(116)의 선폭은 약 50nm의 선폭을 갖고, 제1 포토레지스트 패턴은 제1 간격(P1)인 약 120nm의 간격으로 배치된다.Referring to FIG. 3, a
도 4를 참조하면, 상기 제1 포토레지스트 패턴(116)에 노출된 상기 제1 마스크막을 식각하여 제1 마스크 패턴(114a)을 형성한다. 상기 제1 마스크 패턴(114a)은 상기 제1 포토레지스트 패턴에 노출된 제1 마스크막을 상기 제2 마스크막(116)의 상면이 노출될 때까지 건식식각하여 형성한다. 이후, 상기 플라즈마 에싱/또는 스트립 공정을 수행하여 제1 포토레지스트 패턴을 제1 마스크 패턴으로부터 제거한 다. 상기 제1 마스크 패턴(114a)은 상기 제1 포토레지스트 패턴과 동일한 선폭을 갖고, 상기 제1 포토레지스트 패턴과 동일한 제1 간격(P1)으로 배열된다.Referring to FIG. 4, the first mask layer exposed to the
도 5를 참조하면, 상기 제1 마스크 패턴(114a)의 상면과 상기 제1 마스크 패턴 사이에 노출된 제2 마스크막(112)의 상면에 형성되며, 상기 제1 간격(P1) 보다 작은 제2 간격(P2)으로 배열되는 제2 포토레지스트 패턴(116)을 형성한다.Referring to FIG. 5, a second portion formed on an upper surface of the
구체적으로, 상기 제1 마스크 패턴(114a)이 형성된 제2 마스크막(112) 상에 제1 마스크 패턴을 덮도록 포토레지스트를 스핀 코팅한 후 포토레지스트가 도포된 기판을 소프트 베이킹 처리하여 제2 포토레지스트막을 형성한다.Specifically, after spin coating the photoresist to cover the first mask pattern on the
상기 제2 포토레지스트막에 포토리소그라피 공정을 수행하여 제1 간격(P1)보다 작은 제2 간격(P2)으로 배열된 제2 포토레지스트 패턴을 형성한다. 상기 제2 포토레지스트 패턴은 제1 마스크 패턴의 상면과 상기 제1 마스크 패턴 사이에 노출된 제2 마스크막의 상면에 각각 형성된다. 상기 제2 포토레지스트 패턴을 형성하기 위한 포토리소그라피 공정은 위에서 상세히 설명하였기에 중복을 피하기 위해 생략한다.A photolithography process is performed on the second photoresist film to form a second photoresist pattern arranged at a second interval P2 smaller than the first interval P1. The second photoresist pattern is formed on the top surface of the first mask pattern and the top surface of the second mask layer exposed between the first mask pattern. Since the photolithography process for forming the second photoresist pattern has been described in detail above, it is omitted to avoid duplication.
일 예로 상기 제2 포토레지스트 패턴(116)은 상기 제1 마스크 패턴(112a)과 동일한 제1 선폭을 갖고, 제1 포토레지스트 패턴(114)의 제1 간격보다 약 0.5배 작은 제2 간격인 약 60nm의 간격으로 이격되어 배치된다. For example, the
도 6을 참조하면, 상기 제2 포토레지스트 패턴(114)에 노출된 제2 마스크막(112)을 건식식각하여 제2 마스크 패턴(112a)을 형성한다.Referring to FIG. 6, the
구체적으로, 제2 마스크 패턴(112a)은 상기 제2 포토레지스트 패턴에 노출된 제2 마스크막을 상기 기판의 상면이 노출될 건식식각하여 형성된다. 상기 제2 마스크 패턴(112a)은 상기 제2 포토레지스트 패턴(116)과 동일한 선폭을 갖고, 상기 제2 포토레지스트 패턴(116)과 동일한 제2 간격(P2)으로 배열된다. 상기 제2 포토레지스트 패턴을 제거하여 제1 마스크 패턴(114a)과 제2 마스크 패턴(112a)을 포함하는 식각 마스크(120)를 형성한다.Specifically, the
상기 제2 포토레지스트 패턴이 제거됨으로 인해 형성된 식각 마스크는 제2 마스크 패턴(112a) 및 상기 제2 마스크 패턴(112a)에 제1 마스크 패턴(114a)이 적층된 구조를 갖는 제3 마스크 패턴(119)을 포함한다. 즉, 식각 마스크(120)는 상기 제1 높이를 갖는 제2 마스크 패턴(112a)과 제1 높이보다 큰 제2 높이를 갖는 제3 마스크 패턴(119)이 제2 간격으로 상기 대상막 상에 반복 배열된 구조를 갖는다.The etching mask formed by removing the second photoresist pattern may include a
도 7을 참조하면, 상기 식각 마스크(120)에 노출된 대상막(110)을 건식식각하여 대상막 패턴(110a)을 형성한 후 상기 식각 마스크를 상기 대상막 패턴으로부터 제거한다. 상기 대상막 패턴(110a)은 상기 식각 마스크를 구성하는 제2 마스크 패턴과 제3 마스크 패턴과 동일한 선폭을 가질 뿐만 아니라 상기 제2 마스크 패턴과 제3 마스크 패턴이 서로 이격 간격과 동일한 제2 간격(P2)을 갖는다.Referring to FIG. 7, the
본 발명에 따른 식각 마스크 제조 방법 및 이를 이용한 미세 패턴 제조 방법은 제1 포토레지스트 패턴과 제2 포토레지스트 패턴을 적용하여 패턴과 패턴의 이격 간격이 약 50%감소된 식각 마스크를 형성할 수 있다. 이러한 방법은 기존의 노광 장비 및 기존의 포토레지스트 기술을 이용하여 보다 우수한 프로파일 및 보다 작은 선폭을 갖는 미세 패턴을 형성할 수 있다.In the method of manufacturing an etching mask and a method of manufacturing a fine pattern using the same, the etching mask may be formed by applying a first photoresist pattern and a second photoresist pattern to reduce the distance between the pattern and the pattern by about 50%. This method can use existing exposure equipment and existing photoresist technology to form fine patterns with better profiles and smaller line widths.
또한, 차세대 고집적의 반도체 장치의 제조공정에 적용할 수 있어 반도체 소자 제조의 경쟁력을 확보할 수 있다.In addition, it can be applied to the manufacturing process of the next-generation highly integrated semiconductor device can secure the competitiveness of semiconductor device manufacturing.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050056731A KR20070001338A (en) | 2005-06-29 | 2005-06-29 | Method of manufacturing etching mask and method of manufacturing the minor pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050056731A KR20070001338A (en) | 2005-06-29 | 2005-06-29 | Method of manufacturing etching mask and method of manufacturing the minor pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20070001338A true KR20070001338A (en) | 2007-01-04 |
Family
ID=37868751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050056731A KR20070001338A (en) | 2005-06-29 | 2005-06-29 | Method of manufacturing etching mask and method of manufacturing the minor pattern |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20070001338A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101069436B1 (en) * | 2009-06-16 | 2011-09-30 | 주식회사 하이닉스반도체 | Method for fabricating fine patterns and method for fabricating PRAM device by using the same |
-
2005
- 2005-06-29 KR KR1020050056731A patent/KR20070001338A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101069436B1 (en) * | 2009-06-16 | 2011-09-30 | 주식회사 하이닉스반도체 | Method for fabricating fine patterns and method for fabricating PRAM device by using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2919004B2 (en) | Pattern formation method | |
KR100479600B1 (en) | A forming method of contact | |
US6100014A (en) | Method of forming an opening in a dielectric layer through a photoresist layer with silylated sidewall spacers | |
US20080153299A1 (en) | Semiconductor Device And Method For Forming A Pattern In The Same With Double Exposure Technology | |
TWI488218B (en) | Method of slimming radiation-sensitive material lines in lithographic applications | |
KR100777927B1 (en) | Method for forming fine patten of semiconductor device | |
KR20120126442A (en) | Method for forming pattern of Semiconductor Device | |
US6764946B1 (en) | Method of controlling line edge roughness in resist films | |
JPH11186235A (en) | Manufacture of semiconductor device | |
KR100835486B1 (en) | Method for forming fine patterns of semiconductor devices | |
JP2005150494A (en) | Method of manufacturing semiconductor device | |
US20080160256A1 (en) | Reduction of line edge roughness by chemical mechanical polishing | |
JP2009016789A (en) | Method for forming fine pattern of semiconductor element | |
US6361928B1 (en) | Method of defining a mask pattern for a photoresist layer in semiconductor fabrication | |
JP2010156819A (en) | Semiconductor device manufacturing method | |
KR20070001338A (en) | Method of manufacturing etching mask and method of manufacturing the minor pattern | |
KR101033354B1 (en) | Method for Forming Fine Patten of Semiconductor Device | |
US20030073041A1 (en) | Partial photoresist etching | |
KR100602129B1 (en) | Method for forming pattern using multi-level exposure process | |
US6548384B2 (en) | Method for performing lithographic process to a multi-layered photoresist layer | |
KR100810422B1 (en) | Method of forming pattern in a semiconductor device | |
KR101096209B1 (en) | Method for manufacturing the semiconductor device | |
US9773671B1 (en) | Material composition and process for mitigating assist feature pattern transfer | |
KR20030001134A (en) | A forming method of self align contact | |
KR20040051912A (en) | Method for forming a micro pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |