KR20070000885A - 유기발광다이오드 표시장치와 그 구동장치 - Google Patents

유기발광다이오드 표시장치와 그 구동장치 Download PDF

Info

Publication number
KR20070000885A
KR20070000885A KR1020050056551A KR20050056551A KR20070000885A KR 20070000885 A KR20070000885 A KR 20070000885A KR 1020050056551 A KR1020050056551 A KR 1020050056551A KR 20050056551 A KR20050056551 A KR 20050056551A KR 20070000885 A KR20070000885 A KR 20070000885A
Authority
KR
South Korea
Prior art keywords
control signal
signal
transistor
response
node
Prior art date
Application number
KR1020050056551A
Other languages
English (en)
Other versions
KR100682361B1 (ko
Inventor
윤수영
박권식
전민두
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050056551A priority Critical patent/KR100682361B1/ko
Priority to US11/473,320 priority patent/US7649513B2/en
Priority to JP2006175038A priority patent/JP4489731B2/ja
Publication of KR20070000885A publication Critical patent/KR20070000885A/ko
Application granted granted Critical
Publication of KR100682361B1 publication Critical patent/KR100682361B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기발광다이오드 표시장치 구동장치와 이를 이용한 유기발광다이오드 표시장치에 관한 것으로 특히, 구동회로의 동작의 신뢰성을 향상시킬 수 있는 유기발광다이오드 표시장치 구동장치와 이를 이용한 유기발광다이오드 표시장치에 관한 것이다.
이 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호를 제1 신호라인에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인으로부터의 제2 제어신호에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로와, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호를 상기 제2 신호라인에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터를 포함하는 리셋신호 구동회로를 구비한다.

Description

유기발광다이오드 표시장치 구동장치와 이를 이용한 유기발광다이오드 표시장치{Apparatus For Driving Organic Light Emitting Diode Display And Organic Light Emitting Diode Display Using The Same}
도 1은 종래의 유기발광다이오드 표시장치를 나타내는 도면.
도 2는 도 1의 게이트 구동회로와 리셋신호 구동회로를 나타내는 도면.
도 3은 도 2의 게이트 구동회로와 리셋신호 구동회로에서 발생되는 스캔신호와 리셋신호를 나타내는 도면.
도 4는 도 2의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 도면.
도 5는 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 도면.
도 6는 도 5의 유기발광다이오드 표시장치와 다른 유기발광다이오드 구동회로를 구비하는 유기발광다이오드 표시장치를 나타내는 도면.
도 7은 도 5의 게이트 구동회로와 리셋신호 구동회로를 나타내는 도면.
도 8은 도 7의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 도면.
도 9는 도 7의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 다른 도면.
도 10은 도 7의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 또 다른 도면.
도 11은 도 5의 게이트 구동회로와 리셋신호 구동회로를 나타내는 다른 도면.
도 12는 도 11의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 도면.
도 13는 도 12의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 다른 도면.
도 14은 도 13의 게이트 구동회로와 리셋신호 구동회로를 구체적으로 나타내는 또 다른 도면.
<도면의 주요 부분에 대한 부호의 설명>
11, 101 : 데이터 구동회로 12, 102, 202 : 게이트 구동회로
16, 106, 206 : 리셋라인 구동회로 13, 103 : OLED 패널
D1, D2, … Dm : 데이터 라인 G1, G2, … Gn : 게이트 라인
S1, S2, … Sm : 전원전압공급라인 R1, R2, … Rn : 리셋라인
15, 105, 107 : OLED 구동회로
본 발명은 유기발광다이오드 표시장치 구동장치와 이를 이용한 유기발광다이오드 표시장치에 관한 것으로 특히, 유기발광다이오드 표시장치의 픽셀구동회로의 동작의 신뢰성을 향상시킬 수 있는 유기발광다이오드 표시장치 구동장치와 이를 이용한 유기발광다이오드 표시장치에 관한 것이다.
최근 음극선관(Cathode Ray Tude)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 대두되고 있다. 이러한 평판 표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시 패널(Plasma Display Panel) 및 발광 다이오드(Light Emitting Diode : 이하, LED라 함) 표시장치 등이 있다.
이들 중 LED 표시장치는 전자와 정공의 재결합으로 형광체를 발광시키는 LED를 이용하며, 이러한 LED는 형광체로 무기 화합물을 사용하는 무기 LED(Inorganic Light Emitting Diode) 표시장치와 유기 화합물을 사용하는 유기 LED(Organic Light Emitting Diode : 이하 OLED라 한다) 표시장치로 구분된다. 이러한 OLED 표시장치는 저전압 구동, 자기발광, 박막형, 넓은 시야각, 빠른 응답속도 및 높은 콘트라스트 등의 많은 장점을 가지고 있어 차세대 표시장치로 기대되고 있다.
OLED는 통상 음극과 양극 사이에 적층된 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층으로 구성된다. 이러한 OLED에서는 양극과 음극 사이에 소정의 전압을 인가하는 경우 음극으로부터 발생된 전자가 전자 주입층 및 전자 수송층을 통해 발광층 쪽으로 이동하고, 양극으로부터 발생된 정공이 정공 주입층 및 정공 수송층을 통해 발광층 쪽으로 이동한다. 이에 따라, 발광층에서는 전자 수송층과 정공 수송층으로부터 공급되어진 전자와 정공이 재결합함에 의해 빛을 방출하게 된다.
이러한 OLED를 이용하는 액티브 매트릭스 타입 OLED 표시장치는 도 1에 도시된 바와 같이 n 개의 게이트라인들(G1 내지 Gn : 단, n은 양의 정수)과 m 개의 데이터라인들(D1 내지 Dm : 단, m은 양의 정수)의 교차로 정의된 영역에 n×m 매트릭스 형태로 배열된 n×m 개의 화소(P[i,j])들을 구비하는 OLED 패널(13)과, 각 화소(P[i,j])에 고전위 전원전압을 공급하는 전원전압공급라인들(S1 내지 Sm)과, 각 화소(P[i,j])에 리셋신호를 공급하는 리셋라인들(R1 내지 Rn)과, 게이트라인들(G1 내지 Gn)을 구동하는 게이트 구동회로(12) 및 리셋라인들(R1 내지 Rn)을 구동하는 리셋신호 구동회로(16)를 구비한다. 단, P[i,j]는 i행, j열에 위치한 화소, i는 n보다 작거나 같은 양의 정수, j는 m보다 작거나 같은 양의 정수를 말한다.
게이트 구동회로(12)는 게이트라인들(G1 내지 Gn)에 수평라인을 선택하는 스캔신호를 순차적으로 공급한다.
리셋신호 구동회로(16)는 게이트 구동회로(12)와 동일한 구조를 가지며, 게이트 구동회로(12)와는 독립적으로 동작하여 리셋라인들(G1 내지 Gn)에 리셋신호를 순차적으로 공급한다.
데이터 구동회로(11)는 외부로부터 입력된 디지털 데이터 전압을 아날로그 데이터 전압으로 변환한다. 그리고, 데이터 구동회로(12)는 아날로그 데이터 전압을 스캔신호가 공급될 때마다 데이터라인들(D1 내지 Dm)에 공급하게 된다.
화소(P[i,j])들 각각은 제i 게이트라인(Gi)에 스캔신호가 공급될 때 제j 데이터라인(Dj)으로부터의 데이터 전압을 공급받아 그 데이터 전압에 상응하는 빛을 발생하게 된다.
이를 위하여, 각 화소(P[i,j])들은 제j 전원전압공급라인(Sj)에 양극이 접속된 OLED와, OLED를 구동하기 위하여 OLED의 음극에 접속됨과 아울러 제i 게이트라인(Gi), 제j 데이터라인(Dj) 및 제i 리셋라인(Ri)과 접속되고 저전위 전원전압(Vss)이 공급되는 OLED 구동회로(15)를 구비한다.
제i 행 제j 열의 화소(P[i,j])에 포함된 OLED 구동회로(15)는 제i 게이트라인(Gi)로부터의 스캔신호에 응답하여 제j 데이터라인(Dj)으로부터의 데이터 전압을 제1 노드(N1)에 공급하는 제1 트랜지스터(T1)와, 제1 노드(N1) 상의 전압에 응답하여 OLED에 흐르는 전류량을 제어하는 제2 트랜지스터(T2)와, 제i 리셋라인(Ri)으로부터의 리셋신호에 응답하여 제1 노드(N1)를 방전시키는 제3 트랜지스터(T3)를 구비한다.
OLED 구동회로(15)의 제1 트랜지스터(T1)는 제i 게이트라인(Gi)을 통해 스캔신호가 공급되면 턴-온되어 제j 데이터라인(Dj)으로부터 공급된 데이터 전압을 제1 노드(N1)에 공급한다. 제1 노드(N1)에 공급된 데이터 전압은 제2 트랜지스터(T2)의 게이트단자로 공급된다. 이와 같이 공급되는 데이터 전압에 의해 제2 트랜지스터(T2)가 턴-온되면, OLED를 통해 전류가 흐르게 된다. 이 때, OLED를 통해 흐르는 전류는 고전위 전원전압(Vdd)에 의해 발생되며, 그 전류량은 제2 트랜지스터(T2)의 게이트전극에 인가되는 데이터 전압의 크기에 비례한다. 그리고, 제1 트랜지스터(T1)가 턴-오프 되어도 제1 노드(N1) 상에 플로팅(Float)된 데이터 전압에 의해 제2 트랜지스터(T2)는 턴-온 상태를 유지하게 되며, 제i 리셋라인(Ri)으로부터 공급되는 리셋신호에 의해 제3 트랜지스터(T3)가 턴-온되어 제1 노드(N1)가 방전될 때까지 제2 트랜지스터(T2)는 턴-온 상태를 유지한다. 이 때, 제i 리셋라인(Ri)으로부터의 리셋신호는 제i 게이트라인으로부터의 스캔신호보다 1/2 프레임기간 지연되어 공급된다.
이와 같이 제i 게이트라인(Gi)에 공급되는 스캔신호와 이에 지연되어 제i 리셋라인(Ri)에 공급되는 리셋신호를 발생하기 위하여 게이트 구동회로(12)와 리셋신호 구동회로(16)는 도 2에서 보는 바와 같이 각각 n 개의 스테이지로 구성된다.
도 2를 참조하면, 게이트 구동회로(12)와 리셋신호 구동회로(16)는 각각 종속적으로 접속된 n 개의 스테이지들(제1 내지 제n 스테이지)을 구비한다.
게이트 구동회로(12)에서 제1 스테이지에는 제1 스타트신호(Vst1)가 입력되고 제2 내지 제n 스테이지들에는 스타트신호로서 이전 단 스캔신호(Vg_i)가 입력된다. 그리고, 제1 내지 제n-1 스테이지에는 이전 단 스캔신호(Vg_i+1)가 스테이지 리셋신호로써 입력되고 제n 스테이지에는 도시하지 않은 더미(Dummy) 스테이지로부터 스테이지 리셋신호가 입력된다. 또한, 각 스테이지는 동일한 회로구성을 가지며 4 개의 클럭신호(C1 내지 C4) 중 어느 하나의 클럭신호에 응답하여 제1 스타트신호(Vst1) 또는 이전 단 스캔신호(Vg_i)를 쉬프트시킴으로써 1 수평기간의 펄스폭 을 가지는 스캔신호를 발생한다.
이러한 게이트 구동회로(12)와 동일한 구성을 가지는 리셋신호 구동회로(16)에 공급되는 제2 스타트신호(Vst2)는 제1 스타트신호(Vst1)와 1/2 프레임기간의 시간 간격을 두고 공급된다. 이와 같이, 제1 스타트신호(Vst1)보다 지연되어 공급되는 제2 스타트신호(Vst2)에 의해 제i 리셋라인에 공급되는 리셋신호는 제i 게이트라인(Gi)에 공급되는 스캔신호보다 1/2 프레임기간 지연되어 공급된다.
도 3은 게이트 구동회로(12)에 의해 게이트라인들(G1 내지 Gn)에 공급되는 스캔신호(Vg_i)와, 리셋신로 구동회로(16)에 의해 리셋라인들(R1 내지 Rn)에 공급되는 리셋신호(Vr_i)의 파형을 나타낸다. 도 3에서 "Vg_i"는 제i 게이트라인(Gi)에 공급되는 스캔신호, "Vr_i"는 제i 리셋라인(Ri)에 공급되는 리셋신호를 말한다. 한편, 도 3에서 스캔신호(Vg_i)와 리셋라인(Vr_i)를 동일한 위상에 도시하였지만, 이는 두 신호간에 1/2 프레임기간의 시간 간격이 있음을 나타내기 위함이며, 두 신호는 각각 다른 라인에서 발생되는 신호이다.
도 4는 도 2의 게이트 구동회로(12) 및 리셋라인 구동회로(16)의 구성을 구체적으로 나타낸 것이다. 게이트 구동회로(12)와 리셋라인 구동회로(16) 각 스테이지 구성은 동일하므로, 이러한 게이트 구동회로(12)와 리셋라인 구동회로(16)의 동작에 대하여 게이트 구동회로(12)의 제1 및 제2 스테이지를 기준으로 설명하기로 한다.
도 4를 참조하면, 게이트 구동회로(12)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이 (High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회로(12) 및 리셋라인 구동회로(16)는 각 게이트라인들 및 리셋라인들에 순차적으로 스캔신호 및 리셋신호를 공급하게 된다.
한편, 각종 신호 인가에 의하여 각 스테이지의 Q 노드나 게이트라인 또는 리셋라인에 일정 이상의 전하가 차징(Charging)되는 경우에는 클럭신호가 회로에 인가될 때 불필요한 출력을 발생시키며, 이는 구동회로의 동작의 신뢰성을 저하시킨다. 따라서 각 스테이지의 Q 노드, 게이트라인 및 스캔라인의 불필요한 전하를 확실하게 방전시켜 불필요한 출력을 방지함으로써 구동회로의 동작의 신뢰성을 향상시킬 수 있는 방법이 요구된다.
따라서, 본 발명의 목적은 동작의 신뢰성을 향상시킬 수 있는 구동회로 장치와 이를 이용한 유기발광다이오드 표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 따른 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로와, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로를 구비한다.
상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 다른 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부를 포함하는 게이트 구동회로와, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 리셋신호 구동회로와, 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 트랜지스터(T3)와, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 트랜지스터(T4)를 구비한다.
상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급 하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로와, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로와, 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T3)와, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제4 트랜지스터(T4)를 구비한다.
상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로와, 제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 신호라인(R1)및 제4 신호라인(R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로와, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4)를 구비한다.
상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제3 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터 및 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 게이트 구동회로와, 제3 Q 노드 상의 전압에 응답하여 제3 제어신호(Vr_1)를 상기 제3 신호라인(R1)및 제4 신호라인(R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제1 트랜지스터(T3)를 포함하는 리셋신호 구동회로와, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제2 트랜지스터(T4)와, 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T5)와, 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제4 트랜지스터(T6)를 구비한다.
상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제3 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 유기발광 다이오드 표시장치 구동장치는 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로와, 제3 Q 노드 상의 전압에 응 답하여 상기 제3 제어신호(Vr_1)를 상기 제3 신호라인(R1)및 제4 신호라인(R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로와, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4)와, 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제5 트랜지스터(T5)와, 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제6 트랜지스터(T6)를 구비한다.
상기 제1 내지 제6 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제6 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제3 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 구동회로 내장형 유기발광다이오드 표시장치는 서로 교차하는 제1 신호라인(G1) 및 데이터라인과, 고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과, 상기 제1 신호라인(G1)에 평 행하게 배치되는 제2 신호라인(R1)과, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 유기발광다이오드를 구동하고 상기 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_2)에 응답하여 초기화되는 유기발광다이오드 구동회로를 포함하는 화소와, 제1 Q 노드 상의 전압에 응답하여 상기 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로 및 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로를 포함하는 유기발광 다이오드 표시장치 구동장치와, 상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고, 상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 신호라인(G1), 제2 신호라인(R1), 데이터라인, 전원전압공급라인 및 상기 화소가 형성되는 기판과 동일한 기판 상에 형성된다.
상기 유기발광다이오드 구동회로는 스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제3 트랜지스터(T1)와, 상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제4 트랜지스터(T2)와, 상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제5 트랜지스터(T3)를 구비한다.
상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 다른 구동회로 내장형 유기발광다이오드 표시장치는 서로 교차하는 제1 신호라인(G1) 및 데이터라인과, 고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과, 상기 제1 신호라인(G1)에 평행하게 배치되는 제2 신호라인(R1)과, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 유기발광다이오드를 구동하고 상기 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_2)에 응답하여 초기화되는 유기발광다이오드 구동회로를 포함하는 화소와, 제1 Q 노드 상의 전압에 응답하여 상기 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터 및 상기 제1 Q 및 제 1 QB 노드를 제어하는 제1 제어부를 포함하는 게이트 구동회로, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터 및 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 리셋신호 구동회로, 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 트랜지스터(T3) 및 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 트랜지스터(T4)를 포함하는 유기발광 다이오드 표시장치 구동장치와, 상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고, 상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 신호라인(G1), 제2 신호라인(R1), 데이터라인, 전원전압공급라인 및 상기 화소가 형성되는 기판과 동일한 기판 상에 형성된다.
상기 유기발광다이오드 구동회로는 스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제3 트랜지스터(T1)와, 상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제4 트랜지스터(T2)와, 상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제5 트랜지스터(T3)를 구비한다.
상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 구동회로 내장형 유기발광다이오드 표시장치는 서로 교차하는 제1 신호라인(G1) 및 데이터라인과, 고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과, 상기 제1 신호라인(G1)에 평행하게 배치되는 제2 신호라인(R1)과, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 유기발광다이오드를 구동하고 상기 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_2)에 응답하여 초기화되는 유기발광다이오드 구동회로를 포함하는 화소와, 제1 Q 노드 상의 전압에 응답하여 상기 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동 회로, 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T3), 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제4 트랜지스터(T4)를 포함하는 유기발광 다이오드 표시장치 구동장치와, 상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 신호라인(G1), 제2 신호라인(R1), 데이터라인, 전원전압공급라인 및 상기 화소가 형성되는 기판과 동일한 기판 상에 형성된다.
상기 유기발광다이오드 구동회로는 스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제5 트랜지스터(T1)와, 상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제6 트랜지스터(T2)와, 상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제7 트랜지스터(T3)를 구비한다.
상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 구동회로 내장형 유기발광다이오드 표시장치는 데이터전압이 공급되는 데이터라인과, 상기 데이터라인과 교차하는 제1 및 제2 신호라인(G1, G2)과, 고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과, 상기 제1 및 제2 신호라인(G1, G2)에 평행하게 배치되는 제3 및 제4 신호라인(R1, R2)과, 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 상기 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 상기 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로 및 제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 및 제4 신호라인(R1, R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4)를 구비하는 유기발광 다이오드 표시장치 구동장치와, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생 되는 전류로 발광되는 제1 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제1 유기발광다이오드를 구동하고 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제1 유기발광다이오드 구동회로를 포함하는 제1 화소와, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제2 유기발광다이오드 및 상기 제2 신호라인(G2)으로부터의 제2 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제2 유기발광다이오드를 구동하고 상기 제4 신호라인(R2)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제2 유기발광다이오드 구동회로를 포함하는 제2 화소와, 상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고, 상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 내지 제4 신호라인(G1, G2, R1, R2), 데이터라인, 전원전압공급라인 및 상기 제1 및 제2 화소가 형성되는 기판과 동일한 기판 상에 형성된다.
상기 유기발광다이오드 구동회로는 스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제5 트랜지스터(T1)와, 상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제6 트랜지스터(T2)와, 상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제7 트랜지스터(T3)를 구비한다.
상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지 스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 구동회로 내장형 유기발광다이오드 표시장치는 데이터전압이 공급되는 데이터라인과, 상기 데이터라인과 교차하는 제1 및 제2 신호라인(G1, G2)과, 고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과, 상기 제1 및 제2 신호라인(G1, G2)에 평행하게 배치되는 제3 및 제4 신호라인(R1, R2)과, 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 상기 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터 및 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 게이트 구동회로, 제3 Q 노드 상의 전압에 응답하여 제3 제어신호(Vr_1)를 상기 제3 및 제4 신호라인(R1, R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제1 트랜지스터(T3)를 포함하는 리셋신호 구동회로, 상기 제1 신호 라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제2 트랜지스터(T4), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T5), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제4 트랜지스터(T6)를 구비하는 유기발광 다이오드 표시장치 구동장치와, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제1 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제1 유기발광다이오드를 구동하고 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제1 유기발광다이오드 구동회로를 포함하는 제1 화소와, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제2 유기발광다이오드 및 상기 제2 신호라인(G2)으로부터의 제2 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제2 유기발광다이오드를 구동하고 상기 제4 신호라인(R2)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제2 유기발광다이오드 구동회로를 포함하는 제2 화소와, 상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고, 상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 내지 제4 신호라인(G1, G2, R1, R2), 데이터라인, 전원전압공급라인 및 상기 제1 및 제2 화소가 형성되는 기판과 동일한 기판 상에 형성된다.
상기 유기발광다이오드 구동회로는 스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제5 트랜지스터(T1)와, 상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제6 트랜지스터(T2)와, 상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제7 트랜지스터(T3)를 구비한다.
상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
본 발명의 실시예에 따른 또 다른 구동회로 내장형 유기발광다이오드 표시장치는 데이터전압이 공급되는 데이터라인과, 상기 데이터라인과 교차하는 제1 및 제2 신호라인(G1, G2)과, 고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과, 상기 제1 및 제2 신호라인(G1, G2)에 평행하게 배치되는 제3 및 제4 신호라인(R1, R2)과, 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 제3 신호 라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로, 제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 및 제4 신호라인(R1, R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제5 트랜지스터(T5), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제6 트랜지스터(T6)를 구비하는 유기발광 다이오드 표시장치 구동장치와, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제1 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제1 유기발광다이오드를 구동하고 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제1 유기발광다이오드 구동회로를 포함하는 제1 화소와, 상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광 되는 제2 유기발광다이오드 및 상기 제2 신호라인(G2)으로부터의 제2 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제2 유기발광다이오드를 구동하고 상기 제4 신호라인(R2)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제2 유기발광다이오드 구동회로를 포함하는 제2 화소와, 상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고, 상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 내지 제4 신호라인(G1, G2, R1, R2), 데이터라인, 전원전압공급라인 및 상기 제1 및 제2 화소가 형성되는 기판과 동일한 기판 상에 형성된다.
상기 유기발광다이오드 구동회로는 스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제7 트랜지스터(T1)와, 상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제8 트랜지스터(T2)와, 상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제9 트랜지스터(T3)를 구비한다.
상기 제1 내지 제9 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터이다.
상기 제1 내지 제9 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터이다.
상기 제2 제어신호는 상기 제1 제어신호보다 지연된다.
상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연된다.
이하, 도 5 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 실시예에 따른 구동회로 내장형 OLED 표시장치는 n 개의 게이트라인들(G1 내지 Gn : 단, n은 양의 정수)과 m 개의 데이터라인들(D1 내지 Dm : 단, m은 양의 정수)의 교차로 정의된 영역에 n×m 매트릭스 형태로 배열된 n×m 개의 화소(P[i,j])들, 데이터라인들(D1 내지 Dm)과 나란히 배열되어 고전위 전원전압(Vdd)을 각 화소(P[i,j])에 공급하는 m 개의 전원전압공급라인들(S1 내지 Sm), 게이트라인들(G1 내지 Gn)과 나란히 배열되어 리셋신호를 각 화소(P[i,j])에 공급하는 리셋라인들(R1 내지 Rn), 게이트라인들(G1 내지 Gn)을 구동하는 게이트 구동회로(102) 및 리셋라인들(R1 내지 Rn)을 구동하는 리셋신호 구동회로(106)를 포함하는 구동회로 내장 OLED 패널(103)과 데이터라인들(D1 내지 Dm)을 구동하는 데이터 구동회로(101)를 구비한다. 단, P[i,j]는 i행, j열에 위치한 화소, i는 n보다 작거나 같은 양의 정수, j는 m보다 작거나 같은 양의 정수를 말한다.
게이트 구동회로(102)는 게이트라인들(G1 내지 Gn)에 수평라인을 선택하는 스캔신호를 순차적으로 공급한다. 이 게이트 구동회로(102)는 비정질 실리콘(a-Si)을 이용한 다수의 트랜지스터들로 구성되며, OLED 패널(103)의 기판 상 일측에 형성된다.
리셋신호 구동회로(106)는 게이트 구동회로(102)와 동일한 구조를 가지며, 게이트 구동회로(102)와는 독립적으로 동작하여 리셋라인들(G1 내지 Gn)에 리셋신호를 순차적으로 공급한다. 이 리셋신호 구동회로(106)는 화소(P[i,j])들로 이루어진 화소영역(108)을 사이에 두고 게이트 구동회로(102)의 반대 편 일측에 형성된 다.
데이터 구동회로(101)는 외부로부터 입력된 디지털 데이터 전압을 아날로그 데이터 전압으로 변환한다. 그리고, 데이터 구동회로(102)는 아날로그 데이터 전압을 스캔신호가 공급될 때마다 데이터라인들(D1 내지 Dm)에 공급하게 된다.
화소(P[i,j])들 각각은 제i 게이트라인(Gi)에 스캔신호가 공급될 때 제j 데이터라인(Dj)으로부터의 데이터 전압을 공급받아 그 데이터 전압에 상응하는 빛을 발생하게 된다.
이를 위하여, 각 화소(P[i,j])들은 제j 전원전압공급라인(Sj)에 양극이 접속된 OLED와, OLED를 구동하기 위하여 OLED의 음극에 접속됨과 아울러 제i 게이트라인(Gi), 제j 데이터라인(Dj) 및 제i 리셋라인(Ri)과 접속되고 저전위 전원전압(Vss)이 공급되는 OLED 구동회로(105)를 구비한다. 한편, 각 화소(P[i,j])내의 회로 구성은 도 6에서 보는 바와 같이 OLED 구동회로(107)가 OLED의 양극에 접속된 구조도 가능하다. 이와 같은 OLED와 OLED 구동회로의 접속구조는 화소(P[i,j])의 회로 구성에서 선택적 사항이다.
제i 행 제j 열의 화소(P[i,j])에 포함된 OLED 구동회로(105)는 제i 게이트라인(Gi)로부터의 스캔신호에 응답하여 제j 데이터라인(Dj)으로부터의 데이터 전압을 제1 노드(N1)에 공급하는 제1 트랜지스터(T1)와, 제1 노드(N1) 상의 전압에 응답하여 OLED에 흐르는 전류량을 제어하는 제2 트랜지스터(T2)와, 제i 리셋라인(Ri)으로부터의 리셋신호에 응답하여 제1 노드(N1)를 방전시키는 제3 트랜지스터(T3)를 구비한다.
OLED 구동회로(105)의 제1 트랜지스터(T1)는 제i 게이트라인(Gi)을 통해 스캔신호가 공급되면 턴-온되어 제j 데이터라인(Dj)으로부터 공급된 데이터 전압을 제1 노드(N1)에 공급한다. 제1 노드(N1)에 공급된 데이터 전압은 제2 트랜지스터(T2)의 게이트단자로 공급된다. 이와 같이 공급되는 데이터 전압에 의해 제2 트랜지스터(T2)가 턴-온되면, OLED를 통해 전류가 흐르게 된다. 이 때, OLED를 통해 흐르는 전류는 고전위 전원전압(Vdd)에 의해 발생되며, 그 전류량은 제2 트랜지스터(T2)의 게이트전극에 인가되는 데이터 전압의 크기에 비례한다. 그리고, 제1 트랜지스터(T1)가 턴-오프 되어도 제1 노드(N1) 상에 플로팅(Float)된 데이터 전압에 의해 제2 트랜지스터(T2)는 턴-온 상태를 유지하게 되며, 제i 리셋라인(Ri)으로부터 공급되는 리셋신호에 의해 제3 트랜지스터(T3)가 턴-온되어 제1 노드(N1)가 방전될 때까지 제2 트랜지스터(T2)는 턴-온 상태를 유지한다. 이 때의 리셋신호는 제2 트랜지스터(T2)의 열화에 의한 특성변화를 방지하기 위하여 공급되는 것으로써, 제i 리셋라인(Ri)으로부터의 리셋신호는 제i 게이트라인으로부터의 스캔신호보다 소정의 시간 간격을 두고 공급된다. 이러한 시간 간격은 제2 트랜지스터의 1/2 프레임기간 정도가 적당하지만, 이는 필요에 따라 조절이 가능하다.
이와 같이 제i 게이트라인(Gi)에 공급되는 스캔신호와 이 스캔신호에 지연되어 제i 리셋라인(Ri)에 공급되는 리셋신호를 발생하기 위하여 게이트 구동회로(102)와 리셋신호 구동회로(106)는 도 7에서 보는 바와 같이 각각 n 개의 스테이지로 구성된다.
도 7을 참조하면, 게이트 구동회로(102)와 리셋신호 구동회로(106)는 각각 종속적으로 접속된 n 개의 스테이지들(제1 내지 제n 스테이지)을 구비한다.
게이트 구동회로(12)에서 제1 스테이지에는 제1 스타트신호(Vst1)가 입력되고 제2 내지 제n 스테이지들에는 스타트신호로써 이전 단 스캔신호(Vg_i-1)가 입력된다. 그리고, 제1 내지 제n-1 스테이지에는 다음 단 스캔신호(Vg_i+1)가 스테이지 리셋신호로써 입력되고 제n 스테이지에는 도시하지 않은 더미(Dummy) 스테이지로부터 스테이지 리셋신호가 입력된다. 또한, 각 스테이지는 동일한 회로구성을 가지며 4 개의 클럭신호(C1 내지 C4) 중 어느 하나의 클럭신호에 응답하여 제1 스타트신호(Vst1) 또는 이전 단 스캔신호(Vg_i)를 쉬프트시킴으로써 1 수평기간의 펄스폭을 가지는 스캔신호를 발생한다.
이러한 게이트 구동회로(12)와 동일한 구성을 가지는 리셋신호 구동회로(16)에 공급되는 제2 스타트신호(Vst2)는 제1 스타트신호(Vst1)와 소정의 시간 간격을 두고 공급된다. 이와 같이, 제1 스타트신호(Vst1)보다 지연되어 공급되는 제2 스타트신호(Vst2)에 의해 제i 리셋라인에 공급되는 리셋신호는 제i 게이트라인(Gi)에 공급되는 스캔신호보다 소정 기간 지연되어 공급된다.
도 8은 도 7의 게이트 구동회로(102) 및 리셋라인 구동회로(106)의 구체적인 구성과 함께 이러한 게이트 구동회로(102) 및 리셋라인 구동회로(106)로 이루어진 OLED 표시장치 구동장치를 나타낸 것이다. 도 7에 도시된 OLED 표시장치 구동장치는 제i 리셋라인(Ri)으로부터의 리셋신호(Vr_i)에 응답하여 게이트 구동회로(102)의 제i 스테이지 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 제i 게이트라인(Gi)으로부터의 스캔신호(Vg_i)에 응답하여 리셋라인 구동회로(106)의 제i 스테이지 Q 노드를 방전시키는 제2 트랜지스터(T2)를 구비한다.
도 8을 참조하면, 게이트 구동회로(102)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회로(102) 및 리셋라인 구동회로(106)는 각 게이트라인들 및 리셋라인들에 순차적으로 스캔신호 및 리셋신호를 공급하게 된다.
한편, 제1 스타트신호(Vst1)과 제2 스타트신호(Vst2)의 시간 간격이 1/2 프레임기간이라 하면, 제1 스캔신호(Vg_1)보다 1/2 프레임기간 후에 발생하는 제1 리셋신호(Vr_1)에 의해 제3 트랜지스터(T1)가 턴-온되어 게이트 구동회로(102)의 제1 스테이지 Q 노드가 방전된다. 이 후, 1/2 프레임기간 후에 발생하는 제1 스캔신호(Vg_1)에 턴-온되는 제2 트랜지스터(T2)를 통해 리셋신호 구동회로(106)의 제1 스테이지 Q 노드가 방전된다. 마찬가지로, 게이트 구동회로(102) 및 리셋신호 구동회로(106)의 제2 내지 제n 스테이지에서도 이와 같은 동작이 순차적으로 발생한다.
이와 같이, 서로 다른 구동회로의 출력을 이용하여 Q 노드를 한번 더 방전시킴으로써 구동 중 발생하는 부분적 충전에 의한 회로의 신뢰성 저하를 극복할 수 있다.
도 9는 도 7의 게이트 구동회로(102) 및 리셋라인 구동회로(106)의 구체적인 다른 구성과 함께 이러한 게이트 구동회로(102) 및 리셋라인 구동회로(106)로 이루어진 OLED 표시장치 구동장치를 나타낸 것이다. 도 9에 도시된 OLED 표시장치 구동장치는 제i 리셋라인(Ri)으로부터의 리셋신호(Vr_i)에 응답하여 제i 게이트라인(Gi)를 방전시키는 제3 트랜지스터(T3) 및 제i 게이트라인(Gi)으로부터의 스캔신호(Vg_i)에 응답하여 제i 리셋라인(Ri)을 방전시키는 제4 트랜지스터(T4)를 구비한다.
도 9를 참조하면, 게이트 구동회로(102)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회 로(102) 및 리셋라인 구동회로(106)는 각 게이트라인들 및 리셋라인들에 순차적으로 스캔신호 및 리셋신호를 공급하게 된다.
한편, 제1 스타트신호(Vst1)과 제2 스타트신호(Vst2)의 시간 간격이 1/2 프레임기간이라 하면, 제1 스캔신호(Vg_1)보다 1/2 프레임기간 후에 발생하는 제1 리셋신호(Vr_1)에 의해 제3 트랜지스터(T1)가 턴-온되어 제1 게이트라인(G1)이 방전된다. 이 후, 1/2 프레임기간 후에 발생하는 제1 스캔신호(Vg_1)에 턴-온되는 제4 트랜지스터(T2)를 통해 제1 리셋라인(R1)이 방전된다. 마찬가지로, 게이트 구동회로(102) 및 리셋신호 구동회로(106)의 제2 내지 제n 스테이지에서도 이와 같은 동작이 순차적으로 발생한다.
이와 같이, 서로 다른 구동회로의 출력을 이용하여 게이트라인들 및 리셋라인들을 한번 더 방전시킴으로써 구동 중 발생하는 부분적 충전에 의한 회로의 신뢰성 저하를 극복할 수 있다.
도 10은 도 7의 게이트 구동회로(102) 및 리셋라인 구동회로(106)의 구체적인 또 다른 구성과 함께 이러한 게이트 구동회로(102) 및 리셋라인 구동회로(106)로 이루어진 OLED 표시장치 구동장치를 나타낸 것이다. 도 10에 도시된 OLED 표시장치 구동장치는 제i 리셋라인(Ri)으로부터의 리셋신호(Vr_i)에 응답하여 게이트 구동회로(102)의 제i 스테이지 Q 노드를 방전시키는 제1 트랜지스터(T1)와, 제i 게이트라인(Gi)으로부터의 스캔신호(Vg_i)에 응답하여 리셋라인 구동회로(106)의 제i 스테이지 Q 노드를 방전시키는 제2 트랜지스터(T2)와, 제i 리셋라인(Ri)으로부터의 리셋신호(Vr_i)에 응답하여 제i 게이트라인(Gi)를 방전시키는 제3 트랜지스터(T3) 및 제i 게이트라인(Gi)으로부터의 스캔신호(Vg_i)에 응답하여 제i 리셋라인(Ri)를 방전시키는 제4 트랜지스터를 구비한다.
도 10을 참조하면, 게이트 구동회로(102)의 제1 스테이지에 스타트신(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회로(102) 및 리셋라인 구동회로(106)는 각 게이트라인들 및 리셋라인들에 순차적으로 스캔신호 및 리셋신호를 공급하게 된다.
한편, 제1 스타트신호(Vst1)과 제2 스타트신호(Vst2)의 시간 간격이 1/2 프레임기간이라 하면, 제1 스캔신호(Vg_1)보다 1/2 프레임기간 후에 발생하는 제1 리셋신호(Vr_1)에 의해 제1 및 제3 트랜지스터(T1, T3)가 턴-온되어 게이트 구동회로(102)의 제1 스테이지 Q 노드 및 제1 게이트라인(G1)이 방전된다. 이 후, 1/2 프레임기간 후에 발생하는 제1 스캔신호(Vg_1)에 턴-온되는 제2 및 제4 트랜지스터(T2)를 통해 리셋신호 구동회로(106)의 제1 스테이지 Q 노드 및 제1 리셋라인(R1) 이 방전된다. 마찬가지로, 게이트 구동회로(102) 및 리셋신호 구동회로(106)의 제2 내지 제n 스테이지에서도 이와 같은 동작이 순차적으로 발생한다.
이와 같이, 서로 다른 구동회로의 출력을 이용하여 Q 노드, 게이트라인들 및 리셋라인들을 한번 더 방전시킴으로써 구동 중 발생하는 부분적 충전에 의한 회로의 신뢰성 저하를 극복할 수 있다.
도 11은 도 7에서의 게이트 구동회로(102) 및 리셋신호 구동회로(106)와 다른 구성을 가지는 게이트 구동회로(202) 및 리셋신호 구동회로(207)을 나타낸다.
도 11에서의 게이트 구동회로(202)는 도 7에서의 게이트 구동회로와 동일한 구성을 가지지만, 리셋신호 구동회로(206)가 도 7에서의 리셋신호 구동회로(106)와는 다른 구성을 가진다. 즉, 도 11에서의 게이트 구동회로(202)는 n 개의 스테이지를 구비하지만, 리셋신호 구동회로(206)는 n/2 개의 스테이지만을 구비한다.
도 11을 참조하면, 게이트 구동회로(202)의 제1 스테이지에는 제1 스타트신호(Vst1)가 입력되고 제2 내지 제n 스테이지들에는 스타트신호로써 이전 단 스캔신호(Vg_i-1)가 입력된다. 그리고, 제1 내지 제n-1 스테이지에는 다음 단 스캔신호(Vg_i+1)가 스테이지 리셋신호로써 입력되고 제n 스테이지에는 도시하지 않은 더미(Dummy) 스테이지로부터 스테이지 리셋신호가 입력된다. 또한, 각 스테이지는 동일한 회로구성을 가지며 4 개의 클럭신호(C1 내지 C4) 중 어느 하나의 클럭신호에 응답하여 제1 스타트신호(Vst1) 또는 이전 단 스캔신호(Vg_i)를 쉬프트시킴으로써 1 수평기간의 펄스폭을 가지는 스캔신호를 발생한다.
한편, n/2 개의 스테이지를 구비하는 리셋신호 구동회로(206)의 제1 스테이 지에는 제2 스타트신호(Vst2)가 입력되고 제2 내지 제n/2 스테이지들에는 스타트신호로써 이전 단 리셋신호(Vr_k-1 : 단, k는 n/2 보다 작거나 같은 양의 정수)가 입력된다. 그리고, 제1 내지 제(n/2)-1 스테이지에는 다음 단 리셋신호(Vr_k+1)가 스테이지 리셋신호로써 입력되고 제n/2 스테이지에는 도시하지 않은 더미(Dummy) 스테이지로부터 스테이지 리셋신호가 입력된다. 이러한 리셋신호 구동회로(206)에 공급되는 클럭신호는 게이트 구동회로(202)에 공급되는 클럭신호의 1/2클럭주파수를 가진다. 또한, 리셋신호 구동회로(206)의 제k 스테이지는 제2k-1 리셋라인(R2k)과 제2k 리셋라인(R2k-1)에 동시에 리셋신호를 공급한다. 그리고, 제2 스타트신호(Vst2)는 제1 스타트신호(Vst1)와 소정의 시간 간격을 두고 공급된다. 이와 같은 시간 간격은, 제k 리셋라인에 공급되는 리셋신호가 제2k 게이트라인(G2k)에 공급되는 스캔신호보다 지연될 수 있는 정도가 적당하다.
도 12는 도 11의 게이트 구동회로(202) 및 리셋라인 구동회로(206)의 구체적인 구성과 함께 이러한 게이트 구동회로(202) 및 리셋라인 구동회로(206)로 이루어진 OLED 표시장치 구동장치를 나타낸 것이다. 도 12에 도시된 OLED 표시장치 구동장치는 제k 리셋라인(Rk)으로부터의 리셋신호(Vr_k)에 응답하여 게이트 구동회로(202)의 제2k-1 스테이지 Q 노드를 방전시키는 제1 트랜지스터(T1)와, 제k 리셋라인(Rk)으로부터의 리셋신호(Vr_k)에 응답하여 게이트 구동회로(202)의 제2k 스테이지 Q 노드를 방전시키는 제2 트랜지스터(T2)와, 제2k-1 게이트라인(G2k-1)으로부터의 스캔신호(Vg_2k-1)에 응답하여 리셋신호 구동회로(206)의 제k 스테이지 Q 노드를 방전시키는 제3 트랜지스터(T3) 및 제2k-1 게이트라인(G2k-1)으로부터의 스캔신 호(Vg_2k-1)에 응답하여 제2k-1 및 제2k 리셋라인(R2k-1, R2k)을 방전시키는 제4 트랜지스터(T4)를 구비한다.
도 12를 참조하면, 게이트 구동회로(202)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회로(202)는 각 게이트라인들에 순차적으로 스캔신호를 공급하게 된다.
리셋라인 구동회로(206)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 리셋신호(Vr_1)로써 제1 및 제2 리셋라인(R1, R2)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제3 클럭신호(C3)에 의해 제2 스테이지에서 발생되는 제2 리셋신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충 전이 이루어져 제1 및 제2 리셋라인(R1, R2)은 제1 스테이지의 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 리셋신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 리셋라인 구동회로(206)는 각 리셋라인들에 순차적으로 리셋신호를 공급하게 된다.
한편, 제1 스타트신호(Vst1)과 제2 스타트신호(Vst2)의 시간 간격이 1/2 프레임기간이라 하면, 제1 스캔신호(Vg_1)보다 1/2 프레임기간 후에 발생하는 제1 리셋신호(Vr_1)에 의해 제1 및 제2 트랜지스터(T1)가 턴-온되어 게이트 구동회로(202)의 제1 스테이지 Q 노드 및 제2 스테이지 Q노드가 방전되고, 이 후 1/2 프레임기간 후에 발생하는 제1 스캔신호(Vg_1)에 의해 턴-온되는 제3 및 제4 트랜지스터(T3)를 통해 리셋신호 구동회로(206)의 제1 스테이지 Q 노드와 제1 및 제2 리셋라인(R1, R2)가 방전된다. 마찬가지로, 게이트 구동회로(202)의 제2 내지 제n 스테이지 및 리셋신호 구동회로(206)의 제2 내지 제n/2 스테이지에서도 이와 같은 동작이 순차적으로 발생한다.
이와 같이, 서로 다른 구동회로의 출력을 이용하여 게이트 구동회로의 Q 노드와 리셋신호 구동회로의 Q 노드 및 리셋라인을 한번 더 방전시킴으로써 구동 중 발생하는 부분적 충전에 의한 회로의 신뢰성 저하를 극복할 수 있다.
도 13은 도 11의 게이트 구동회로(202) 및 리셋라인 구동회로(206)의 구체적인 다른 구성과 함께 이러한 게이트 구동회로(202) 및 리셋라인 구동회로(206)로 이루어진 OLED 표시장치 구동장치를 나타낸 것이다. 도 12에 도시된 OLED 표시장 치 구동장치는 제k 리셋라인(Rk)으로부터의 리셋신호(Vr_k)에 응답하여 제2k-1 및 제2k 게이트라인(G2k-1, G2k)을 방전시키는 제5 및 제6 트랜지스터와, 제2k-1 게이트라인(G2k-1)으로부터의 스캔신호(Vg_2k-1)에 응답하여 리셋신호 구동회로(206)의 제k 스테이지 Q 노드를 방전시키는 제3 트랜지스터(T3) 및 제2k-1 게이트라인(G2k-1)으로부터의 스캔신호(Vg_2k-1)에 응답하여 제2k-1 및 제2k 리셋라인(R2k-1, R2k)을 방전시키는 제4 트랜지스터(T4)를 구비한다.
도 13을 참조하면, 게이트 구동회로(202)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회로(202)는 각 게이트라인들에 순차적으로 스캔신호를 공급하게 된다.
리셋라인 구동회로(206)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 리셋신호(Vr_1)로써 제1 및 제2 리셋 라인(R1, R2)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제3 클럭신호(C3)에 의해 제2 스테이지에서 발생되는 제2 리셋신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 및 제2 라인(R1, R2)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 리셋신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 리셋라인 구동회로(206)는 각 리셋라인들에 순차적으로 리셋신호를 공급하게 된다.
한편, 제1 스타트신호(Vst1)과 제2 스타트신호(Vst2)의 시간 간격이 1/2 프레임기간이라 하면, 제1 스캔신호(Vg_1)보다 1/2 프레임기간 후에 발생하는 제1 리셋신호(Vr_1)에 의해 제5 및 제6 트랜지스터(T5, T6)가 턴-온되어 제1 및 제2 게이트라인(G1, G2)이 방전되고, 이 후 1/2 프레임기간 후에 발생하는 제1 스캔신호(Vg_1)에 의해 턴-온되는 제3 및 제4 트랜지스터(T3)를 통해 리셋신호 구동회로(206)의 제1 스테이지 Q 노드와 제1 및 제2 리셋라인(R1, R2)이 방전된다. 마찬가지로, 게이트 구동회로(202)의 제2 내지 제n 스테이지 및 리셋신호 구동회로(206)의 제2 내지 제n/2 스테이지에서도 이와 같은 동작이 순차적으로 발생한다.
이와 같이, 서로 다른 구동회로의 출력을 이용하여 게이트라인과 리셋신호 구동회로의 Q 노드 및 리셋라인을 한번 더 방전시킴으로써 구동 중 발생하는 부분적 충전에 의한 회로의 신뢰성 저하를 극복할 수 있다.
도 14는 도 11의 게이트 구동회로(202) 및 리셋라인 구동회로(206)의 구체적 인 또 다른 구성과 함께 이러한 게이트 구동회로(202) 및 리셋라인 구동회로(206)로 이루어진 OLED 표시장치 구동장치를 나타낸 것이다. 도 12에 도시된 OLED 표시장치 구동장치는 제k 리셋라인(Rk)으로부터의 리셋신호(Vr_k)에 응답하여 게이트 구동회로(202)의 제2k-1 스테이지 Q 노드를 방전시키는 제1 트랜지스터(T1)와, 제k 리셋라인(Rk)으로부터의 리셋신호(Vr_k)에 응답하여 게이트 구동회로(202)의 제2k 스테이지 Q 노드를 방전시키는 제2 트랜지스터(T2)와, 제2k-1 게이트라인(G2k-1)으로부터의 스캔신호(Vg_2k-1)에 응답하여 리셋신호 구동회로(206)의 제k 스테이지 Q 노드를 방전시키는 제3 트랜지스터(T3) 및 제2k-1 게이트라인(G2k-1)으로부터의 스캔신호(Vg_2k-1)에 응답하여 제2k-1 및 제2k 리셋라인(R2k-1, R2k)을 방전시키는 제4 트랜지스터(T4)와, 제k 리셋라인(Rk)으로부터의 리셋신호(Vr_k)에 응답하여 제2k-1 및 제2k 게이트라인(G2k-1, G2k)을 방전시키는 제5 및 제6 트랜지스터를 구비한다.
도 14를 참조하면, 게이트 구동회로(202)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 스캔신호(Vg_1)로써 제1 게이트라인(G1)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제2 클럭신호(C2)에 의해 제2 스테이지에서 발생되는 제2 스캔신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 게이트라인(G1)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 스캔신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 게이트 구동회로(202)는 각 게이트라인들에 순차적으로 스캔신호를 공급하게 된다.
리셋라인 구동회로(206)의 제1 스테이지에 스타트신호(Vst1)가 입력되면, Q 노드의 충전 및 QB 노드의 방전이 이루어진다. 이어서, 하이(High) 전압의 제1 클럭신호는 풀-업 트랜지스터(T-up)를 통해 제1 리셋신호(Vr_1)로써 제1 및 제2 리셋라인(R1, R2)에 공급됨과 동시에 제2 스테이지에 공급되어 제2 스테이지의 Q 노드의 충전 및 QB 노드의 방전이 이루어진다.
이어서, 제3 클럭신호(C3)에 의해 제2 스테이지에서 발생되는 제2 리셋신호(Vg_2)는 제1 스테이지에 공급되어 제1 스테이지의 Q 노드의 방전 및 QB 노드의 충전이 이루어져 제1 및 제2 라인(R1, R2)은 풀-다운 트랜지스터(T_dn)를 통해 방전된다. 마찬가지로, 제2 스테이지의 Q 노드의 방전, QB 노드의 충전은 제3 스테이지에서 공급되는 리셋신호(Vg_3)에 의해 이루어진다. 이와 같은 동작으로 리셋라인 구동회로(206)는 각 리셋라인들에 순차적으로 리셋신호를 공급하게 된다.
한편, 제1 스타트신호(Vst1)과 제2 스타트신호(Vst2)의 시간 간격이 1/2 프레임기간이라 하면, 제1 스캔신호(Vg_1)보다 1/2 프레임기간 후에 발생하는 제1 리셋신호(Vr_1)에 의해 제1, 제2 제5 및 제6 트랜지스터(T1, T2, T5, T6)가 턴-온되어 게이트 구동회로(202)의 제1 및 제2 스테이지 Q노드와 제1 및 제2 게이트라인(G1, G2)이 방전되고, 이 후 1/2 프레임기간 후에 발생하는 제1 스캔신호(Vg_1)에 의해 턴-온되는 제3 및 제4 트랜지스터(T3)를 통해 리셋신호 구동회로(206)의 제1 스테이지 Q 노드와 제1 및 제2 리셋라인(R1, R2)이 방전된다. 마찬가지로, 게이트 구동회로(202)의 제2 내지 제n 스테이지 및 리셋신호 구동회로(206)의 제2 내지 제n/2 스테이지에서도 이와 같은 동작이 순차적으로 발생한다.
이와 같이, 서로 다른 구동회로의 출력을 이용하여 게이트 구동회로 및 리셋신호 구동회로의 Q 노드와 게이트라인 및 리셋라인을 한번 더 방전시킴으로써 구동 중 발생하는 부분적 충전에 의한 회로의 신뢰성 저하를 극복할 수 있다.
상술한 바와 같이 본 발명의 실시예에 따른 유기발광다이오드 표시장치 구동장치는 서로 다른 구동회로의 출력을 이용하여 게이트 구동회로 및 리셋신호 구동회로의 Q 노드와 게이트라인 및 리셋라인을 한번 더 방전시킴으로써 구동회로의 동작의 신뢰성이 확보된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (90)

  1. 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로와;
    제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로를 구비하는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  3. 제 2 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  4. 제 3 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  5. 제 1 항에 있어서,
    상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  6. 제 5 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  7. 제 6 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  8. 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호 라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부를 포함하는 게이트 구동회로와;
    제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 리셋신호 구동회로와;
    상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 트랜지스터(T3)와;
    상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 트랜지스터(T4)를 구비하는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  9. 제 8 항에 있어서,
    상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  10. 제 9 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  11. 제 10 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  12. 제 8 항에 있어서,
    상기 제1 및 제2 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  13. 제 12 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  14. 제 13 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  15. 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로와;
    제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로와;
    상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T3)와;
    상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제4 트랜지스터(T4)를 구비하는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  16. 제 15 항에 있어서,
    상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  17. 제 16 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  18. 제 17 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  19. 제 15 항에 있어서,
    상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  20. 제 19 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  21. 제 20 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  22. 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로와;
    제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 신호라인(R1)및 제4 신호라인(R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로와;
    상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4)를 구비하는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  23. 제 22 항에 있어서,
    상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  24. 제 23 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  25. 제 24 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  26. 제 22 항에 있어서,
    상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  27. 제 26 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  28. 제 27 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  29. 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터 및 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 게이트 구동회로와;
    제3 Q 노드 상의 전압에 응답하여 제3 제어신호(Vr_1)를 상기 제3 신호라인(R1)및 제4 신호라인(R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제1 트랜지스터(T3)를 포함하는 리셋신호 구동회로와;
    상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제2 트랜지스터(T4)와;
    상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T5)와;
    상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제4 트랜지스터(T6)를 구비하는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  30. 제 29 항에 있어서,
    상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  31. 제 30 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  32. 제 31 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  33. 제 29 항에 있어서,
    상기 제1 내지 제4 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  34. 제 30 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  35. 제 34 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  36. 제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로와;
    제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 신호라인(R1)및 제4 신호라인(R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로와;
    상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4)와;
    상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제5 트랜지스터(T5)와;
    상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제6 트랜지스터(T6)를 구비하는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  37. 제 36 항에 있어서,
    상기 제1 내지 제6 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  38. 제 37 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  39. 제 38 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  40. 제 36 항에 있어서,
    상기 제1 내지 제6 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  41. 제 40 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  42. 제 41 항에 있어서,
    상기 제3 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  43. 서로 교차하는 제1 신호라인(G1) 및 데이터라인과;
    고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과;
    상기 제1 신호라인(G1)에 평행하게 배치되는 제2 신호라인(R1)과;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 유기발광다이오드를 구 동하고 상기 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_2)에 응답하여 초기화되는 유기발광다이오드 구동회로를 포함하는 화소와;
    제1 Q 노드 상의 전압에 응답하여 상기 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로 및 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로를 포함하는 유기발광 다이오드 표시장치 구동장치와;
    상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고;
    상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 신호라인(G1), 제2 신호라인(R1), 데이터라인, 전원전압공급라인 및 상기 화소가 형성되는 기판과 동일한 기판 상에 형성되는 것을 특징으로 하는 구동회로 내장형 유기발광다이오드 표시장치.
  44. 제 42 항에 있어서,
    상기 유기발광다이오드 구동회로는,
    스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제3 트랜지스터(T1)와;
    상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제4 트랜지스터(T2)와;
    상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제5 트랜지스터(T3)를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  45. 제 44 항에 있어서,
    상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  46. 제 45 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  47. 제 46 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  48. 제 44 항에 있어서,
    상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  49. 제 48 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  50. 제 49 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  51. 서로 교차하는 제1 신호라인(G1) 및 데이터라인과;
    고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과;
    상기 제1 신호라인(G1)에 평행하게 배치되는 제2 신호라인(R1)과;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 유기발광다이오드를 구 동하고 상기 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_2)에 응답하여 초기화되는 유기발광다이오드 구동회로를 포함하는 화소와;
    제1 Q 노드 상의 전압에 응답하여 상기 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터 및 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부를 포함하는 게이트 구동회로, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터 및 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 리셋신호 구동회로, 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 트랜지스터(T3) 및 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 트랜지스터(T4)를 포함하는 유기발광 다이오드 표시장치 구동장치와;
    상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고;
    상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 신호라인(G1), 제2 신호라인(R1), 데이터라인, 전원전압공급라인 및 상기 화소가 형성되는 기판과 동일한 기판 상에 형성되는 것을 특징으로 하는 구동회로 내장형 유기발광다이오드 표시장치.
  52. 제 51 항에 있어서,
    상기 유기발광다이오드 구동회로는,
    스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제3 트랜지스터(T1)와;
    상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제4 트랜지스터(T2)와;
    상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제5 트랜지스터(T3)를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  53. 제 52 항에 있어서,
    상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  54. 제 53 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  55. 제 54 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  56. 제 52 항에 있어서,
    상기 제1 내지 제5 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  57. 제 56 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  58. 제 57 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  59. 서로 교차하는 제1 신호라인(G1) 및 데이터라인과;
    고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과;
    상기 제1 신호라인(G1)에 평행하게 배치되는 제2 신호라인(R1)과;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 유기발광다이오드를 구동하고 상기 제2 신호라인(R1)으로부터의 제2 제어신호(Vr_2)에 응답하여 초기화되는 유기발광다이오드 구동회로를 포함하는 화소와;
    제1 Q 노드 상의 전압에 응답하여 상기 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부 및 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터를 포함하는 게이트 구동회로, 제2 Q 노드 상의 전압에 응답하여 상기 제2 제어신호(Vr_1)를 상기 제2 신호라인(R1)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부 및 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 리셋신호 구동회로, 상기 제2 신호라인(R1)으로부터의 상기 제2 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T3), 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제2 신호라인(R1)을 방전시키는 제4 트랜지스터(T4)를 포함하는 유기발광 다이오드 표시장치 구동장치와;
    상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 신호라인(G1), 제2 신호라인(R1), 데이터라인, 전원전압공급라인 및 상기 화소가 형성되는 기판과 동일한 기판 상에 형성되는 것을 특징으로 하는 구동회로 내장형 유기발광다이오드 표시장치.
  60. 제 59 항에 있어서,
    상기 유기발광다이오드 구동회로는,
    스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제5 트랜지스터(T1)와;
    상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제6 트랜지스터(T2)와;
    상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제7 트랜지스터(T3)를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  61. 제 60 항에 있어서,
    상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  62. 제 61 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  63. 제 62 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  64. 제 60 항에 있어서,
    상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  65. 제 64 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  66. 제 65 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  67. 데이터전압이 공급되는 데이터라인과;
    상기 데이터라인과 교차하는 제1 및 제2 신호라인(G1, G2)과;
    고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과;
    상기 제1 및 제2 신호라인(G1, G2)에 평행하게 배치되는 제3 및 제4 신호라 인(R1, R2)과;
    제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 상기 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 상기 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로 및 제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 및 제4 신호라인(R1, R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4)를 구비하는 유기발광 다이오드 표시장치 구동장치와;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광 되는 제1 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제1 유기발광다이오드를 구동하고 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제1 유기발광다이오드 구동회로를 포함하는 제1 화소와;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제2 유기발광다이오드 및 상기 제2 신호라인(G2)으로부터의 제2 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제2 유기발광다이오드를 구동하고 상기 제4 신호라인(R2)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제2 유기발광다이오드 구동회로를 포함하는 제2 화소와;
    상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고;
    상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 내지 제4 신호라인(G1, G2, R1, R2), 데이터라인, 전원전압공급라인 및 상기 제1 및 제2 화소가 형성되는 기판과 동일한 기판 상에 형성되는 것을 특징으로 하는 구동회로 내장형 유기발광다이오드 표시장치.
  68. 제 67 항에 있어서,
    상기 유기발광다이오드 구동회로는,
    스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제5 트랜지스터(T1)와;
    상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제6 트랜지스터(T2)와;
    상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제7 트랜지스터(T3)를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  69. 제 68 항에 있어서,
    상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  70. 제 69 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  71. 제 70 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  72. 제 68 항에 있어서,
    상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  73. 제 72 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  74. 제 73 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  75. 데이터전압이 공급되는 데이터라인과;
    상기 데이터라인과 교차하는 제1 및 제2 신호라인(G1, G2)과;
    고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과;
    상기 제1 및 제2 신호라인(G1, G2)에 평행하게 배치되는 제3 및 제4 신호라인(R1, R2)과;
    제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 상기 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전 압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터 및 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부를 포함하는 게이트 구동회로, 제3 Q 노드 상의 전압에 응답하여 제3 제어신호(Vr_1)를 상기 제3 및 제4 신호라인(R1, R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제1 트랜지스터(T3)를 포함하는 리셋신호 구동회로, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제2 트랜지스터(T4), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제3 트랜지스터(T5), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제4 트랜지스터(T6)를 구비하는 유기발광 다이오드 표시장치 구동장치와;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제1 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제1 유기발광다이오드를 구동하고 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제1 유기발광다이오드 구동회로를 포함하는 제1 화소와;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제2 유기발광다이오드 및 상기 제2 신호라인(G2)으로부터의 제2 제어신호 (Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제2 유기발광다이오드를 구동하고 상기 제4 신호라인(R2)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제2 유기발광다이오드 구동회로를 포함하는 제2 화소와;
    상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고;
    상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 내지 제4 신호라인(G1, G2, R1, R2), 데이터라인, 전원전압공급라인 및 상기 제1 및 제2 화소가 형성되는 기판과 동일한 기판 상에 형성되는 것을 특징으로 하는 구동회로 내장형 유기발광다이오드 표시장치.
  76. 제 75 항에 있어서,
    상기 유기발광다이오드 구동회로는,
    스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제5 트랜지스터(T1)와;
    상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제6 트랜지스터(T2)와;
    상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제7 트랜지스터(T3)를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  77. 제 76 항에 있어서,
    상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  78. 제 77 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  79. 제 78 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  80. 제 76 항에 있어서,
    상기 제1 내지 제7 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  81. 제 80 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  82. 제 81 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  83. 데이터전압이 공급되는 데이터라인과;
    상기 데이터라인과 교차하는 제1 및 제2 신호라인(G1, G2)과;
    고전위 전원전압이 공급되고 상기 데이터라인에 평행하게 배치되는 전원전압공급라인과;
    상기 제1 및 제2 신호라인(G1, G2)에 평행하게 배치되는 제3 및 제4 신호라인(R1, R2)과;
    제1 Q 노드 상의 전압에 응답하여 제1 제어신호(Vg_1)를 상기 제1 신호라인(G1)에 공급하는 제1 풀-업 트랜지스터, 제1 QB 노드 상의 전압에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제1 풀-다운 트랜지스터, 상기 제1 Q 및 제1 QB 노드를 제어하는 제1 제어부, 제2 Q 노드 상의 전압에 응답하여 제2 제어신호(Vg_2)를 제2 신호라인(G2)에 공급하는 제2 풀-업 트랜지스터, 제2 QB 노드 상의 전압에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제2 풀-다운 트랜지스터, 상기 제2 Q 및 제2 QB 노드를 제어하는 제2 제어부, 제3 신호라인(R1)으로부터의 제3 제어신호(Vr_1)에 응답하여 상기 제1 Q 노드를 방전시키는 제1 트랜지스터(T1) 및 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 Q 노드를 방전시키는 제2 트랜지스터(T2)를 포함하는 게이트 구동회로, 제3 Q 노드 상의 전압에 응답하여 상기 제3 제어신호(Vr_1)를 상기 제3 및 제4 신호라인(R1, R2)에 공급하는 제3 풀-업 트랜지스터, 제3 QB 노드 상의 전압에 응답하여 상기 제3 및 제4 신호라인(R1, R2)을 방전시키는 제3 풀-다운 트랜지스터, 상기 제3 Q 및 제3 QB 노드를 제어하는 제3 제어부 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 제3 Q 노드를 방전시키는 제3 트랜지스터(T3)를 포함하는 리셋신호 구동회로, 상기 제1 신호라인(G1)으로부터의 상기 제1 제어신호(Vg_1)에 응답하여 상기 제3 및 제4 신호라인(R1, R2)를 방전시키는 제4 트랜지스터(T4), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제1 신호라인(G1)을 방전시키는 제5 트랜지스터(T5), 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 상기 제2 신호라인(G2)을 방전시키는 제6 트랜지스터(T6)를 구비하는 유기발광 다이오드 표시장치 구동장치와;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제1 유기발광다이오드 및 상기 제1 신호라인(G1)으로부터의 제1 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제1 유기발광다이오드를 구동하고 상기 제3 신호라인(R1)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제1 유기발광다이오드 구동회로를 포함하는 제1 화소와;
    상기 전원공급라인으로부터의 고전위 전원전압에 의해 발생되는 전류로 발광되는 제2 유기발광다이오드 및 상기 제2 신호라인(G2)으로부터의 제2 제어신호(Vg_1)에 응답하여 상기 데이터라인으로부터의 데이터전압으로 상기 제2 유기발광다이오드를 구동하고 상기 제4 신호라인(R2)으로부터의 상기 제3 제어신호(Vr_1)에 응답하여 초기화되는 제2 유기발광다이오드 구동회로를 포함하는 제2 화소와;
    상기 데이터라인에 상기 데이터 전압을 공급하는 데이터 구동회로를 구비하고;
    상기 유기발광 다이오드 표시장치 구동장치는 상기 제1 내지 제4 신호라인(G1, G2, R1, R2), 데이터라인, 전원전압공급라인 및 상기 제1 및 제2 화소가 형성되는 기판과 동일한 기판 상에 형성되는 것을 특징으로 하는 구동회로 내장형 유기발광다이오드 표시장치.
  84. 제 83 항에 있어서,
    상기 유기발광다이오드 구동회로는,
    스캔신호에 응답하여 데이터 전압을 제1 노드에 공급하는 제7 트랜지스터(T1)와;
    상기 제1 노드 상의 전압에 의해 유기발광다이오드에 흐르는 전류량을 제어하는 제8 트랜지스터(T2)와;
    상기 제2 제어신호에 응답하여 상기 제1 노드를 방전시키는 제9 트랜지스터(T3)를 구비하는 것을 특징으로 하는 유기발광다이오드 표시장치.
  85. 제 84 항에 있어서,
    상기 제1 내지 제9 트랜지스터 중 적어도 어느 하나 이상은 비정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  86. 제 85 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  87. 제 86 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  88. 제 84 항에 있어서,
    상기 제1 내지 제9 트랜지스터 중 적어도 어느 하나 이상은 다결정질 트랜지스터인 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  89. 제 80 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
  90. 제 89 항에 있어서,
    상기 제2 제어신호는 상기 제1 제어신호보다 1/2 프레임기간 지연되는 것을 특징으로 하는 유기발광 다이오드 표시장치 구동장치.
KR1020050056551A 2005-06-25 2005-06-28 유기발광다이오드 표시장치와 그 구동장치 KR100682361B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050056551A KR100682361B1 (ko) 2005-06-28 2005-06-28 유기발광다이오드 표시장치와 그 구동장치
US11/473,320 US7649513B2 (en) 2005-06-25 2006-06-23 Organic light emitting diode display
JP2006175038A JP4489731B2 (ja) 2005-06-25 2006-06-26 有機発光ダイオード表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050056551A KR100682361B1 (ko) 2005-06-28 2005-06-28 유기발광다이오드 표시장치와 그 구동장치

Publications (2)

Publication Number Publication Date
KR20070000885A true KR20070000885A (ko) 2007-01-03
KR100682361B1 KR100682361B1 (ko) 2007-02-15

Family

ID=37868612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050056551A KR100682361B1 (ko) 2005-06-25 2005-06-28 유기발광다이오드 표시장치와 그 구동장치

Country Status (1)

Country Link
KR (1) KR100682361B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049592A (ko) * 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20130073213A (ko) * 2011-12-23 2013-07-03 엘지디스플레이 주식회사 유기발광 표시장치의 발광제어신호 발생 장치
KR101372959B1 (ko) * 2008-04-19 2014-03-12 엘지디스플레이 주식회사 액정표시장치의 게이트 구동용 쉬프트 레지스터
KR20180055007A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20190018804A (ko) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 게이트 구동회로를 이용한 표시패널

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372959B1 (ko) * 2008-04-19 2014-03-12 엘지디스플레이 주식회사 액정표시장치의 게이트 구동용 쉬프트 레지스터
KR20130049592A (ko) * 2011-11-04 2013-05-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20130073213A (ko) * 2011-12-23 2013-07-03 엘지디스플레이 주식회사 유기발광 표시장치의 발광제어신호 발생 장치
KR20180055007A (ko) * 2016-11-15 2018-05-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20190018804A (ko) * 2017-08-16 2019-02-26 엘지디스플레이 주식회사 게이트 구동회로를 이용한 표시패널

Also Published As

Publication number Publication date
KR100682361B1 (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
KR101169053B1 (ko) 유기발광다이오드 표시장치
US7649513B2 (en) Organic light emitting diode display
JP5236156B2 (ja) 有機発光ダイオード表示装置
KR101184065B1 (ko) 유기발광다이오드 표시장치
KR100580554B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동방법
KR100606416B1 (ko) 유기전계발광 다이오드의 구동 장치 및 구동방법
US20070063933A1 (en) Emission control line driver and organic light emitting display using the emission control line driver
US8629816B2 (en) Emission control driver and organic light emitting display using the same
KR100568596B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR100682361B1 (ko) 유기발광다이오드 표시장치와 그 구동장치
KR20050070342A (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
US7486261B2 (en) Electro-luminescent display device
US20050078066A1 (en) Electro-luminescence display device
KR101147836B1 (ko) 유기발광다이오드 표시장치
KR100493971B1 (ko) 레벨 쉬프터를 내장한 일렉트로-루미네센스 표시 장치
US7327336B2 (en) Apparatus and method for driving electro-luminescent display panel and method of fabricating electro-luminescent display device
KR100607515B1 (ko) 일렉트로-루미네센스 표시장치와 그의 구동방법
KR100806818B1 (ko) 전계발광 표시장치 및 그 구동방법
KR20060016588A (ko) 일렉트로-루미네센스 표시 패널의 구동 방법 및 장치
KR100774873B1 (ko) 일렉트로-루미네센스 표시장치 및 그 구동 방법
KR100538331B1 (ko) 일렉트로 루미네센스 표시장치
KR100520829B1 (ko) 일렉트로-루미네센스 표시패널의 구동 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14