KR20060126226A - Integral measurement apparatus and method used in photo process for manufacturing semiconductor device - Google Patents

Integral measurement apparatus and method used in photo process for manufacturing semiconductor device Download PDF

Info

Publication number
KR20060126226A
KR20060126226A KR1020050047959A KR20050047959A KR20060126226A KR 20060126226 A KR20060126226 A KR 20060126226A KR 1020050047959 A KR1020050047959 A KR 1020050047959A KR 20050047959 A KR20050047959 A KR 20050047959A KR 20060126226 A KR20060126226 A KR 20060126226A
Authority
KR
South Korea
Prior art keywords
wafer
unit
measurement
overlay
measuring
Prior art date
Application number
KR1020050047959A
Other languages
Korean (ko)
Inventor
도병훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050047959A priority Critical patent/KR20060126226A/en
Publication of KR20060126226A publication Critical patent/KR20060126226A/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Multimedia (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

An integrated measurement apparatus and a method of a photo process for manufacturing a semiconductor apparatus are provided to prevent skip of measurement by employing a critical measuring unit, an overlay measuring unit, and an inspection performing unit. A critical dimension measuring unit(111) measures a critical dimension of a pattern formed on a wafer. An overlay measuring unit(121) measures an overlay of the pattern formed on the wafer. An inspection performing unit(131) inspects whether the pattern formed on the wafer is formed as designed. A wafer loading unit(141) loads the wafer to be measured in the critical dimension measuring unit, the overlay measuring unit, and the inspection performing unit. A wafer alignment unit(151) receives and aligns the wafer from the wafer loading unit to easily convey it to the critical dimension measuring unit, the overlay measuring unit, and the inspection performing unit.

Description

반도체 장치의 제조를 위한 포토 공정의 통합 계측 장치 및 방법{Integral measurement apparatus and method used in photo process for manufacturing semiconductor device}Integrated measurement apparatus and method used in photo process for manufacturing semiconductor device

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.BRIEF DESCRIPTION OF THE DRAWINGS In order to better understand the drawings cited in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 본 발명에 따른 반도체 장치 제조를 위한 포토 공정의 통합 계측 장치의 구성도이다. 1 is a block diagram of an integrated measurement device of a photo process for manufacturing a semiconductor device according to the present invention.

도 2는 도 1에 도시된 통합 계측 장치의 계측 방법을 도시한 흐름도이다2 is a flowchart illustrating a measurement method of the integrated measurement device shown in FIG. 1.

본 발명은 웨이퍼 계측 장치에 관한 것으로서, 특히 포토 공정에서 웨이퍼에 형성된 반도체 장치의 진행 상태를 통합적으로 계측하는 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer measuring apparatus, and more particularly, to an apparatus for integrally measuring the progress of a semiconductor device formed on a wafer in a photo process.

실리콘으로 구성된 웨이퍼에 다수개의 반도체 장치들을 제조하기 위해서는 이온 증착 공정, 포토 공정, 식각 공정 등을 거쳐야 한다. 포토 공정은 반도체 장치의 미세 패턴을 형성하기 위하여 웨이퍼 상에 포토 레지스트(Photo-resist)를 도포하고, 레티클에 형성된 패턴을 전사하기 위하여 웨이퍼 상에 도포된 포토 레지스 트를 노광하고, 노광된 포토 레지스트를 현상하는 일련의 공정을 여러 번 반복적으로 수행하는 과정으로 이루어진다. In order to manufacture a plurality of semiconductor devices on a wafer made of silicon, an ion deposition process, a photo process, an etching process, and the like must be performed. The photo process applies a photoresist on a wafer to form a fine pattern of a semiconductor device, exposes a photoresist applied on the wafer to transfer a pattern formed on the reticle, and exposes the exposed photoresist. It consists of a process of repeatedly performing a series of processes for developing.

포토 공정은 반도체 산업에서 사용되는 가장 어려운 기술 중의 하나이다. 각 웨이퍼 내에 그리고 웨이퍼간에 높은 균일성을 갖는 최소 선폭을 얻기 위해서는 포토 공정에서 각 변수를 제어하는 것이 가장 중요하다. 노출에너지, 포토레지스트의 화학조성, 현상시간 및 소성 온도들은 선폭(CD; Critical Dimension) 및 그 균일성에 영향을 줄 수 있는 변수의 일부에 지나지 않으며, 제어하여야할 가장 중요한 변수는 포토레지스트의 두께이다. 포토리소그래피(photolithography)의 광학적 성질 때문에 층 두께에서 수 나노미터의 변동이 있으면 최종 임계치수에 상당한 영향을 줄 수 있기 때문이다. Photo processing is one of the most difficult technologies used in the semiconductor industry. It is most important to control each variable in the photo process to obtain the minimum line width with high uniformity within and between wafers. Exposure energy, chemical composition of photoresist, development time and firing temperature are only a few of the variables that can affect the critical dimension (CD) and its uniformity. The most important parameter to control is the thickness of the photoresist. . Because of the optical nature of photolithography, variations in layer thickness of several nanometers can have a significant impact on the final critical dimension.

이와 같이, 포토의 메인 공정들, 예컨대, 도포, 노광, 현상이 끝난 후에는 이들에 대한 계측을 실행한다. 계측 단계에서는 선폭 계측, 오버레이(Overlay) 계측, 검사(Inspection) 등이 수행된다.In this way, after the main processes of the photo, for example, coating, exposure and development, measurement is performed on them. In the measurement step, line width measurement, overlay measurement, inspection, and the like are performed.

선폭 및 프로파일의 수치와 설계치수로부터 미세 구조물 선폭의 편차는 포토레지스트 및 에칭 공정의 정확도와 안정성에 대한 중요한 지표이며, 그러한 편차를 감소시키기 위한 선폭 제어은 반도체 처리공정에 있어서 중요한 부분이다. 현재의 선폭이 초미세화됨으로 인해, 사진평판 공정에 의해 생성되는 표면 미세구조물의 측정 및 검사를 위해 주사식 전자 현미경(SEM; Scanning Electron Microscope)이 주로 사용되고 있다. 주사식 전자 현미경은 패턴의 이미지를 육안으로 볼 수 있게 구현해준다. Deviation of the microstructure line width from the values and design dimensions of the line width and profile is an important indicator of the accuracy and stability of the photoresist and etching process, and line width control to reduce such deviation is an important part of the semiconductor processing process. As the current line width becomes very small, Scanning Electron Microscopes (SEM) are mainly used for the measurement and inspection of the surface microstructures produced by the photolithography process. Scanning electron microscopy makes it possible to visualize images of patterns.

웨이퍼에 형성되는 반도체 소자는 고집적화를 위하여 여러 층 또는 여러 패턴들이 순차적으로 적층된다. 상기 포토 공정은 웨이퍼 상에 소정의 영역을 정의하는 감광막 패턴을 형성하는 공정이다. 이 때, 상기 감광막 패턴은 하부에 형성된 패턴에 대하여 정렬되어야 한다. 이에 따라, 상기 감광막 패턴을 형성한 후에는 상기 감광막 패턴의 정렬상태를 확인하기 위하여 상기 감광막 패턴과 하부 패턴간의 오버레이를 측정한다. In the semiconductor device formed on the wafer, several layers or patterns are sequentially stacked for high integration. The photo process is a process of forming a photosensitive film pattern defining a predetermined region on the wafer. At this time, the photoresist pattern should be aligned with respect to the pattern formed below. Accordingly, after the photoresist pattern is formed, an overlay between the photoresist pattern and the lower pattern is measured to confirm the alignment of the photoresist pattern.

포토 공정에서 웨이퍼에 형성된 포토레지스트막이 설계대로 형성되어 있는지를 계측하기 위하여 작업자가 스코프를 이용하여 검사하는 과정을 거치게 된다. In the photo process, an operator inspects using a scope to measure whether the photoresist film formed on the wafer is formed as designed.

상기와 같이, 종래의 포토 공정의 선폭, 오버레이 및 검사를 수행하는 계측 공정들이 각각 독립적으로 운용되고 있고, 이들을 계측하는 장치들이 서로 멀리 떨어져 있는 경우가 많다. 따라서, 이들 계측 공정을 모두 수행하는데는 많은 시간이 걸리게 되며, 시간을 줄이기 위해 경우에 따라서는 계측 공정 중 일부를 스킵(skip)하는 경우도 발생하게 된다. 이와 같이, 계측 공정을 하나라도 스킵할 경우에는 웨이퍼에 형성되는 반도체 장치들이 불량으로 될 확률이 매우 높아져서 생산성이 떨어지는 문제점이 있다. As described above, the measurement processes for performing the line width, overlay, and inspection of the conventional photo process are independently operated, and the apparatuses for measuring them are often far from each other. Therefore, it takes a long time to perform all of these measurement processes, and in some cases skip some of the measurement processes to reduce the time. As such, when any of the measurement processes are skipped, there is a problem in that the productivity of the semiconductor devices formed on the wafer becomes very high and becomes poor.

본 발명의 목적은 포토 공정의 계측 시간을 줄이고, 계측 공정들 중 일부가 스킵되는 것을 방지하기 위하여 선폭, 오버레이 및 검사 공정을 통합적으로 실시할 수 있는 포토 공정의 통합 계측 장치 및 방법을 제공하는 것이다. SUMMARY OF THE INVENTION An object of the present invention is to provide an integrated measuring apparatus and method of a photo process that can perform the line width, overlay, and inspection processes integrally to reduce the measurement time of the photo process and to prevent some of the measurement processes from being skipped. .

상기 기술적 과제를 이루기 위하여 본 발명은The present invention to achieve the above technical problem

웨이퍼에 형성된 반도체 소자들의 공정 진행 상태를 계측하는 계측 장치에 있어서, 상기 웨이퍼에 형성된 패턴의 선폭을 계측하는 선폭 계측부; 상기 웨이퍼에 형성된 패턴의 오버레이를 측정하는 오버레이 계측부; 및 상기 웨이퍼에 형성된 패턴이 설계대로 진행되었는지 여부를 검사하는 검사 진행부를 구비하는 포토 공정의 통합 계측 장치를 제공한다.A measuring apparatus for measuring a process progress state of semiconductor elements formed on a wafer, comprising: a line width measuring unit measuring a line width of a pattern formed on the wafer; An overlay measurement unit measuring an overlay of a pattern formed on the wafer; And an inspection progress unit for inspecting whether the pattern formed on the wafer has proceeded as designed.

상기 다른 기술적 과제를 이루기 위하여 본 발명은 또한The present invention also to achieve the above other technical problem

웨이퍼에 형성된 반도체 소자들의 공정 진행 상태를 계측하는 계측 장치의 계측 방법에 있어서, (a) 상기 계측 장치의 내부에 상기 웨이퍼를 로딩하는 단계, (b) 상기 로딩된 웨이퍼를 계측이 용이하도록 정렬하는 단계, 및 (c) 상기 웨이퍼에 형성된 패턴의 선폭, 오버레이 및 패턴 검사를 수행하는 단계를 포함하는 통합 계측 장치의 계측 방법을 제공한다. A measuring method of a measuring device for measuring a process progress state of semiconductor elements formed on a wafer, the method comprising: (a) loading the wafer inside the measuring device, (b) aligning the loaded wafer to facilitate measurement And (c) performing the line width, overlay, and pattern inspection of the pattern formed on the wafer.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals in the drawings denote like elements.

도 1은 본 발명에 따른 반도체 장치 제조를 위한 포토 공정의 통합 계측 장치의 구성도이다. 도 1을 참조하면, 통합 계측 장치(101)는 선폭 계측부(111), 오버레이 계측부(121), 검사 실행부(131), 웨이퍼 로딩부(141) 및 웨이퍼 정렬부(151)를 구비한다.1 is a block diagram of an integrated measurement device of a photo process for manufacturing a semiconductor device according to the present invention. Referring to FIG. 1, the integrated measurement apparatus 101 includes a line width measurement unit 111, an overlay measurement unit 121, an inspection execution unit 131, a wafer loading unit 141, and a wafer alignment unit 151.

선폭 계측부(111)는 웨이퍼에 반도체 소자들을 제조하기 위해 형성된 패턴의 선폭을 계측한다. 선폭 계측부(111)는 주사식 전자 현미경을 구비하는 것이 바람직하다. 선폭 계측부(111)는 웨이퍼가 계측 장치(101)의 내부로 들어오면, 전자빔(주사식 전자 현미경인 경우 전자총으로부터 발사됨)을 방출하여 상기 웨이퍼의 패턴의 표면에 조사한다. 상기 전자빔이 상기 패턴에 조사되면 상기 패턴으로부터 2차 전자, X선 등이 발생하게 된다. 선폭 계측부(111)는 상기 2차 전자들을 검출하고 이를 전기적인 신호로 변환하여 상기 패턴의 이미지를 통합 계측 장치(101)에 설치된 모니터(미도시)에 디스플레이하고, 동시에 상기 패턴의 선폭을 측정하여 상기 측정된 값을 상기 모니터에 표시하거나 프린터(미도시)를 통해서 인쇄한다. The line width measuring unit 111 measures the line width of a pattern formed to manufacture semiconductor devices on a wafer. It is preferable that the line width measurement part 111 be equipped with a scanning electron microscope. When the wafer enters the inside of the measuring apparatus 101, the line width measuring section 111 emits an electron beam (which is emitted from an electron gun in the case of a scanning electron microscope) and irradiates the surface of the pattern of the wafer. When the electron beam is irradiated to the pattern, secondary electrons, X-rays, etc. are generated from the pattern. The line width measurement unit 111 detects the secondary electrons and converts the secondary electrons into electrical signals to display an image of the pattern on a monitor (not shown) installed in the integrated measurement device 101, and simultaneously measure the line width of the pattern. The measured value is displayed on the monitor or printed through a printer (not shown).

오버레이 계측부(121)는 웨이퍼에 형성된 패턴의 오버레이를 측정한다. 오버레이 계측부(121)는 상기 웨이퍼가 오버레이 계측부(121)로 입력되면, 웨이퍼를 정렬시킨 후, 가시광을 웨이퍼 위에 방사한다. 오버레이 계측부(121)는 상기 웨이퍼로부터 반사되는 반사광을 검출하여 상기 웨이퍼 상에 형성된 이전의 패턴과 현재 패턴과의 벗어난 정도를 측정한다. The overlay measurement unit 121 measures the overlay of the pattern formed on the wafer. When the wafer is input to the overlay measurement unit 121, the overlay measurement unit 121 emits visible light on the wafer after aligning the wafer. The overlay measurement unit 121 detects the reflected light reflected from the wafer to measure the degree of deviation between the previous pattern and the current pattern formed on the wafer.

검사 실행부(131)는 웨이퍼상에 형성된 반도체 소자의 진행 상태가 설계대로 되었는지 여부를 검사한다. 검사 실행부(131)는 스코프(Scope) 또는 오구스트(August)를 구비하고, 사용자가 직접 스코프를 보면서 검사를 수행할 수도 있다. The inspection execution unit 131 inspects whether the progress state of the semiconductor element formed on the wafer is as designed. The test execution unit 131 may include a scope or an August, and the user may perform an inspection while directly viewing the scope.

웨이퍼 로딩부(141)에는 선폭 계측, 오버레이 계측 및 검사가 수행되어야 할 웨이퍼가 로딩된다. 웨이퍼 로딩부(141)에 웨이퍼를 로딩하는 것은 작업자가 직접 수행할 수도 있고 다른 이송 장비에 의해 기계적으로 수행될 수도 있다. The wafer loading unit 141 is loaded with a wafer to be subjected to line width measurement, overlay measurement and inspection. Loading the wafer into the wafer loading unit 141 may be performed directly by an operator or may be mechanically performed by other transfer equipment.

웨이퍼 정렬부(151)는 웨이퍼 로딩부(141)로부터 이송된 웨이퍼를 선폭 계측 부(111), 오버레이 계측부(121) 및 검사 실행부(131)로 이송이 용이하도록 정렬한다. 웨이퍼 정렬부(151)는 통합 계측 장치(101)에 저장된 프로그램이나 작업자의 조작에 의해 상기 정렬된 웨이퍼를 선폭 계측부(111), 오버레이 계측부(121) 및 검사 실행부(131) 중 하나로 이송한다. The wafer alignment unit 151 aligns the wafer transferred from the wafer loading unit 141 to the line width measurement unit 111, the overlay measurement unit 121, and the inspection execution unit 131 so as to facilitate the transfer. The wafer alignment unit 151 transfers the aligned wafers to one of the line width measurement unit 111, the overlay measurement unit 121, and the inspection execution unit 131 by a program stored in the integrated measurement device 101 or an operator's operation.

웨이퍼를 계측할 때, 계측 레시피(recipe)의 작성 방법에 따라 한 롯트(lot)에서 단 한 장의 웨이퍼를 선택하여 선폭 계측, 오버레이 계측 및 검사를 모두 수행할 수도 있고, 한 롯트에서 여러 장의 웨이퍼들을 선택한 후 하나의 웨이퍼에 하나의 계측만을 수행할 수도 있다. When measuring wafers, depending on how you write the measurement recipe, you can select just one wafer from a lot to perform linewidth measurement, overlay metrology, and inspection. After selection, only one measurement may be performed on one wafer.

이와 같이, 통합 계측 장치(101)가 선폭 계측부(111), 오버레이 계측부(121) 및 검사 실행부(131)를 모두 구비함으로써, 포토 공정에서 필요한 계측 시간이 대폭적으로 단축되며, 계측이 스킵되는 것을 방지할 수 있다. 또한, 작업자가 계측을 위해 웨이퍼를 이송하거나 통합 계측 장치(101)를 조작하는 경우가 감소되어 인력의 감축 효과를 가져온다. As such, since the integrated measurement device 101 includes all of the line width measurement unit 111, the overlay measurement unit 121, and the inspection execution unit 131, the measurement time required for the photo process can be greatly shortened, and the measurement is skipped. It can prevent. In addition, the case in which the operator transfers the wafer for the measurement or operates the integrated measurement device 101 is reduced, resulting in a reduction in manpower.

도 2는 도 1에 도시된 통합 계측 장치(101)의 계측 방법을 도시한 흐름도이다. 도 1을 참조하여 본 발명에 따른 계측 방법을 설명하기로 한다. 도 2를 참조하면, 계측 방법은 제1 내지 제3 단계(211∼231)를 포함한다. FIG. 2 is a flowchart illustrating a measurement method of the integrated measurement device 101 shown in FIG. 1. A measurement method according to the present invention will be described with reference to FIG. 1. Referring to FIG. 2, the measurement method includes first to third steps 211 to 231.

제1 단계(211)는 계측 장치(101)의 내부에 웨이퍼를 로딩하는 단계이다. 웨이퍼가 외부에서 계측 장치(101)로 입력되면, 입력된 웨이퍼는 웨이퍼 로딩부(141)에 로딩된다. The first step 211 is a step of loading a wafer into the measurement apparatus 101. When the wafer is input to the measurement apparatus 101 from the outside, the input wafer is loaded into the wafer loading unit 141.

제2 단계(221)는 상기 로딩된 웨이퍼를 계측이 용이하도록 정렬하는 단계이 다. 제1 단계(211)동안 웨이퍼 로딩부(141)에 로딩된 웨이퍼는 제2 단계(211)동안 웨이퍼 정렬부(151)로 이송되어 웨이퍼 정렬부(151)에서 정렬된다.The second step 221 is to align the loaded wafer to facilitate measurement. The wafer loaded in the wafer loading unit 141 during the first step 211 is transferred to the wafer alignment unit 151 during the second step 211 and aligned at the wafer alignment unit 151.

제3 단계(231)는 상기 웨이퍼에 형성된 패턴의 선폭, 오버레이 및 패턴 검사를 수행하는 단계이다. 패턴의 선폭, 오버레이 및 검사는 순차적으로 수행될 수도 있고, 그 일부만 수행될 수도 있다. The third step 231 is to perform line width, overlay, and pattern inspection of the pattern formed on the wafer. The line width, overlay, and inspection of the pattern may be performed sequentially, or only a portion thereof.

본 기술 분야의 통상의 지식을 가진 자라면 본 발명의 실시예로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이며, 따라서, 본 발명의 진정한 기술적 보호의 범위는 첨부된 특허청구범위에 기재된 청구항들의 기술적 사상에 의해 정해져야 할 것이다.Those skilled in the art will appreciate that various modifications and other equivalent embodiments are possible from the embodiments of the present invention, and therefore, the true technical protection scope of the present invention shall be defined by the technical spirit of the claims set forth in the appended claims. Should be decided by

상술한 바와 같이 본 발명에 따라 통합 계측 장치(101)가 선폭 계측부(111), 오버레이 계측부(121) 및 검사 실행부(131)를 모두 구비함으로써, 포토 공정에서 필요한 웨이퍼의 계측 시간이 대폭적으로 단축되며, 계측이 스킵되는 것을 방지할 수 있다. 또한, 작업자가 계측을 위해 웨이퍼를 이송하거나 계측 장치를 조작하는 경우가 감소되어 인력의 감축 효과를 가져온다. As described above, according to the present invention, the integrated measurement device 101 includes all of the line width measurement unit 111, the overlay measurement unit 121, and the inspection execution unit 131, thereby drastically shortening the measurement time of the wafer required in the photo process. It is possible to prevent the measurement from being skipped. In addition, the operator is less likely to transport the wafer or to operate the measuring device for measurement, resulting in a reduction in manpower.

Claims (4)

웨이퍼에 형성된 반도체 소자들의 공정 진행 상태를 계측하는 계측 장치에 있어서,In the measuring device for measuring the process progress of the semiconductor elements formed on the wafer, 상기 웨이퍼에 형성된 패턴의 선폭을 계측하는 선폭 계측부;A line width measuring unit measuring a line width of the pattern formed on the wafer; 상기 웨이퍼에 형성된 패턴의 오버레이를 측정하는 오버레이 계측부; 및An overlay measurement unit measuring an overlay of a pattern formed on the wafer; And 상기 웨이퍼에 형성된 패턴이 설계대로 진행되었는지 여부를 검사하는 검사 진행부를 구비하는 것을 특징으로 하는 포토 공정의 통합 계측 장치.And an inspection progress portion for inspecting whether the pattern formed on the wafer has proceeded as designed. 제1항에 있어서, 상기 선폭 계측부, 상기 오버레이 계측부 및 상기 검사 실행부에서 계측될 웨이퍼가 로딩되는 웨이퍼 로딩부를 더 구비하는 것을 특징으로 하는 포토 공정의 통합 계측 장치.The integrated measurement apparatus of claim 1, further comprising a wafer loading unit on which the wafer to be measured by the line width measurement unit, the overlay measurement unit, and the inspection execution unit is loaded. 제1항에 있어서, 상기 웨이퍼 로딩부로부터 웨이퍼를 받아서 상기 선폭 계측부, 상기 오버레이 계측부 및 상기 검사 실행부로 이송이 용이하도록 정렬하는 웨이퍼 정렬부를 더 구비하는 것을 특징으로 하는 포토 공정의 통합 계측 장치. The integrated measurement apparatus according to claim 1, further comprising a wafer alignment unit for receiving a wafer from the wafer loading unit and aligning the wafer to facilitate transfer to the line width measurement unit, the overlay measurement unit, and the inspection execution unit. 웨이퍼에 형성된 반도체 소자들의 공정 진행 상태를 계측하는 계측 장치의 계측 방법에 있어서,In the measuring method of the measuring device for measuring the process progress state of the semiconductor elements formed on the wafer, (a) 상기 계측 장치의 내부에 상기 웨이퍼를 로딩하는 단계;(a) loading the wafer inside the metrology device; (b) 상기 로딩된 웨이퍼를 계측이 용이하도록 정렬하는 단계; 및(b) aligning the loaded wafer to facilitate metrology; And (c) 상기 웨이퍼에 형성된 패턴의 선폭, 오버레이 및 패턴 검사를 수행하는 단계를 포함하는 것을 특징으로 하는 통합 계측 장치의 계측 방법. (c) measuring the line width, overlay, and pattern of the pattern formed on the wafer.
KR1020050047959A 2005-06-03 2005-06-03 Integral measurement apparatus and method used in photo process for manufacturing semiconductor device KR20060126226A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050047959A KR20060126226A (en) 2005-06-03 2005-06-03 Integral measurement apparatus and method used in photo process for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050047959A KR20060126226A (en) 2005-06-03 2005-06-03 Integral measurement apparatus and method used in photo process for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20060126226A true KR20060126226A (en) 2006-12-07

Family

ID=37730207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050047959A KR20060126226A (en) 2005-06-03 2005-06-03 Integral measurement apparatus and method used in photo process for manufacturing semiconductor device

Country Status (1)

Country Link
KR (1) KR20060126226A (en)

Similar Documents

Publication Publication Date Title
JP4912241B2 (en) Inspection method and inspection apparatus, lithographic apparatus, lithographic processing cell, and device manufacturing method
US10816907B2 (en) Method for determining an optimized set of measurement locations for measurement of a parameter of a lithographic process, metrology system and computer program products for implementing such methods
US10571812B2 (en) Method of calibrating focus measurements, measurement method and metrology apparatus, lithographic system and device manufacturing method
US11048174B2 (en) Method of controlling a patterning process, lithographic apparatus, metrology apparatus lithographic cell and associated computer program
JP2022001965A (en) Lithographic process and lithographic apparatus, and inspection process and inspection apparatus
KR102379329B1 (en) Method of determining a position of a feature
CN115427893A (en) Removing artifacts from images
US9188974B1 (en) Methods for improved monitor and control of lithography processes
US6546125B1 (en) Photolithography monitoring using a golden image
JP2023550904A (en) Metrology methods and associated metrology and lithography apparatus
US10831107B2 (en) Method for of measuring a parameter relating to a structure formed using a lithographic process
US20080309903A1 (en) Exposure apparatus, method of manufacturing device, method applied to exposure apparatus and computer-readable medium
KR20060126226A (en) Integral measurement apparatus and method used in photo process for manufacturing semiconductor device
JP4607072B2 (en) How to verify consistent measurement results across multiple CD measurement tools
JP2013149928A (en) Lithography apparatus and method of manufacturing article
TWI810749B (en) A method of monitoring a lithographic process and associated apparatuses
US11886125B2 (en) Method for inferring a local uniformity metric
EP4361727A1 (en) Method of tilt metrology and associated apparatuses
EP3879342A1 (en) Method for inferring a local uniformity metric and associated appratuses
KR100588912B1 (en) Fine alignment method for alignment measurement apparatus
KR100678464B1 (en) Apparatus of automatically detecting optimum lithography process parameters and methods of automatically detecting optimum lithography process parameters using the same
KR20210133151A (en) Information processing apparatus and information processing method
KR20230147100A (en) New interface regulations for lithography devices
EP3376290A1 (en) Metrology method and method of device manufacture
TW202318098A (en) A method of monitoring a lithographic process and associated apparatuses

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination