KR20060117102A - Receiver for satellite digital multimedia broadcasting including bypass circuit - Google Patents
Receiver for satellite digital multimedia broadcasting including bypass circuit Download PDFInfo
- Publication number
- KR20060117102A KR20060117102A KR1020050039871A KR20050039871A KR20060117102A KR 20060117102 A KR20060117102 A KR 20060117102A KR 1020050039871 A KR1020050039871 A KR 1020050039871A KR 20050039871 A KR20050039871 A KR 20050039871A KR 20060117102 A KR20060117102 A KR 20060117102A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- receiver
- stage
- intermediate frequency
- digital multimedia
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/90—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H20/00—Arrangements for broadcast or for distribution combined with broadcast
- H04H20/65—Arrangements characterised by transmission systems for broadcast
- H04H20/71—Wireless systems
- H04H20/74—Wireless systems of satellite networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H2201/00—Aspects of broadcast communication
- H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
- H04H2201/11—Aspects of broadcast communication characterised by the type of broadcast system digital multimedia broadcasting [DMB]
Abstract
Description
도 1은 종래의 위성 디지털 멀티미디어 방송 수신기의 블럭도이다.1 is a block diagram of a conventional satellite digital multimedia broadcasting receiver.
도 2는 본 발명의 일실시예에 따른 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용 수신기의 블럭도이다.2 is a block diagram of a satellite digital multimedia broadcasting receiver having a bypass circuit according to an embodiment of the present invention.
도 3은 본 발명의 다른 실시예에 따른 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용 수신기의 블럭도이다.3 is a block diagram of a satellite digital multimedia broadcasting receiver having a bypass circuit according to another embodiment of the present invention.
도 4는 본 발명의 또 다른 실시예에 따른 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용 수신기의 블럭도이다.4 is a block diagram of a satellite digital multimedia broadcasting receiver having a bypass circuit according to another embodiment of the present invention.
<도면의 주요 부분에 관한 부호의 설명><Explanation of symbols on main parts of the drawings>
210, 310, 410:RF단 220, 320, 420:IF단210, 310, 410:
220a, 320a, 420a:제1 수신부 220b, 320b, 420b:제2 수신부220a, 320a, 420a: first receiver 220b, 320b, 420b: second receiver
203a, 303a, 403a:제1 필터 203b, 303b, 403b:제2 필터203a, 303a, 403a: first filter 203b, 303b, 403b: second filter
SW21a, SW31a, SW41a:제1 스위치 SW21b, SW31b, SW41b:제2 스위치SW21a, SW31a, SW41a: first switch SW21b, SW31b, SW41b: second switch
본 발명은 수신기에 관한 것으로, 더욱 상세하게는 위성 디지털 멀티미디어 방송용 수신기에 관한 것이다.The present invention relates to a receiver, and more particularly to a receiver for satellite digital multimedia broadcasting.
도 1은 종래의 위성 디지털 멀티미디어 방송 수신기의 블럭도이다.1 is a block diagram of a conventional satellite digital multimedia broadcasting receiver.
도시된 바와 같이, 종래의 위성 디지털 멀티미디어 방송 수신기(100)는 저잡음증폭기(Low Noise Amplifier; LNA)(101), 제1 믹서(Mixer)(102a), 제2 믹서(102b), 제1 저대역통과필터(Low Pass Filter; LPF)(103a), 제2 LPF(103b), 제1 LNA(104a), 제2 LNA(104b), 위상고정루프(Phase Locked Loop; PLL)(105), 국부발진기(Local Oscillator; LO)(106) 및 위상국부발진기(Phase Local Oscillator; PLO)(107)로 구성된다.As shown, the conventional satellite digital
여기서, 제1 또는 제2 LPF(103a, 103b)에서 각각 제1 또는 제2 믹서(102a, 102b)에서 출력되는 중간 주파수 대역 중 선택적으로 원하는 주파수 대역만 필터링 한다. Here, only the desired frequency band is selectively filtered among the intermediate frequency bands output from the first or
현재 위성 DMB 주파수 대역은 2605 MHz 내지 2655 MHz의 주파수 대역을 할당받아 사용하고 있으며, 이동통신사별로 할당받아 사용되는 주파수 대역이 2605MHz 내지 2630 MHz, 2630MHz 내지 2655 MHz로 나뉘어 서비스를 하게 된다. 따라서, 이러한 다른 대역의 주파수 신호가 동시에 입력되어 중간주파수로 변환되는 경우 원하지 않는 간섭 신호가 발생되어 노이즈를 제거하기 위한 필터링 과정이 반드시 있어야 한다. Currently, the satellite DMB frequency band is used by being assigned a frequency band of 2605 MHz to 2655 MHz, and the frequency band used by being allocated to mobile carriers is divided into 2605 MHz to 2630 MHz and 2630 MHz to 2655 MHz to serve. Therefore, when frequency signals of different bands are simultaneously input and converted into intermediate frequencies, unwanted interference signals are generated and a filtering process must be performed to remove noise.
그러나, 위에서 언급한 두 대역 신호 중 어느 하나의 대역 신호만이 입력되는 경우는 간섭 신호의 발생이 없으므로 이러한 필터링 과정이 필요없게 된다.However, when only one of the above-mentioned two band signals is input, since no interference signal is generated, this filtering process is unnecessary.
현재의 위성 DMB 수신기는 이러한 필터링 또는 바이패스의 구분없이 모든 신호의 필터링 과정을 거치게 된다.Current satellite DMB receivers go through the filtering process of all signals without such filtering or bypass separation.
필터 회로는 수신하고자 하는 주파수의 대역을 선택적으로 선별하여 수신기의 출력 신호대역에 노이즈를 제거하는 역할을 하지만, 필터 자체도 부하로 취급될 수 있으며, 부하로 작용할 수 있는 필터의 존재는 위성 디지털 멀티미디어 방송을 수신할 수 있는 휴대용 이동통신 단말기의 전체 소비전력, 크기 및 공정상에 악영향을 가져올 수 있는 문제점이 발생한다.The filter circuit selectively removes noise in the output signal band of the receiver by selectively selecting a band of a frequency to be received, but the filter itself can be treated as a load, and the presence of a filter capable of acting as a load is a satellite digital multimedia. There is a problem that may adversely affect the overall power consumption, size and process of the portable mobile communication terminal that can receive a broadcast.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 입력신호 대역에 따라 중간 주파수 대역을 선택적으로 필터링하거나 바이패스할 수 있는 위성 디지털 멀티미디어 방송 수신기를 제공하는 데 있다.An object of the present invention for solving the above problems is to provide a satellite digital multimedia broadcasting receiver capable of selectively filtering or bypassing an intermediate frequency band according to an input signal band.
본 발명의 다른 목적은, 소자에 의한 노이즈, 부하의 손실을 감소시켜 성능이 향상된 수신기를 제공하는 데 있다.Another object of the present invention is to provide a receiver having improved performance by reducing noise and load loss caused by a device.
상술한 과제를 해결하기 위한 본 발명에 따른 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용 수신기는 안테나로부터 수신된 DMB(DIGITAL MULTIMEDIA BROADCASTING) 주파수를 중간주파수로 변환하는 RF단; 상기 RF단에서 변화된 중간주파수를 기저대역(base-band) 신호로 변환하는 IF단; 및 상기 RF단에 수신된 신호를 중간 주파수로 변환하도록 주파수를 공급하는 주파수 공급부;를 포함하되, 상기 IF단은 제1 필터와 제1 스위치가 병렬 연결되는 제1 바이패스 필터부 및 제1 저잡음 증폭기로 구성되며 I-채널을 형성하는 제1 수신부와, 제2 필터와 제2 스위치가 병렬 연결되는 제2 바이패스 필터부 및 제2 저잡음 증폭기로 구성되며 Q-채널을 형성하는 제2 수신부를 포함하고, 상기 제1 및 제2 스위치가 온(on)이면 I/Q 채널의 중간주파수가 바이패스되며, 상기 제1 및 제2 스위치가 오프(off)이면 I/Q 채널의 중간주파수가 제1 및 제2 필터에 의해 필터링되는 것을 특징으로 한다.A satellite digital multimedia broadcasting receiver having a bypass circuit according to the present invention for solving the above problems is an RF stage for converting DMB (DIGITAL MULTIMEDIA BROADCASTING) frequency received from an antenna to an intermediate frequency; An IF stage for converting the intermediate frequency changed in the RF stage into a base-band signal; And a frequency supply unit configured to supply a frequency to convert the signal received at the RF stage into an intermediate frequency, wherein the IF stage includes a first bypass filter unit and a first low noise in which a first filter and a first switch are connected in parallel. A first receiver configured as an amplifier and forming an I-channel, a second bypass filter unit in which a second filter and a second switch are connected in parallel, and a second receiver configured as a second low noise amplifier and forming a Q-channel. And the intermediate frequency of the I / Q channel is bypassed when the first and second switches are on, and the intermediate frequency of the I / Q channel is zero when the first and second switches are off. And filtered by the first and second filters.
여기서, 상기 DMB 주파수 대역은 2605(MHz) 내지 2655(MHz)이다. Here, the DMB frequency band is 2605 (MHz) to 2655 (MHz).
여기서, 상기 DMB 주파수 대역은 2605(MHz) 내지 2630(MHz) 주파수 대역인 제1 DMB 주파수 대역 및 2630(MHz) 내지 2655(MHz) 주파수 대역인 제2 DMB 주파수 대역으로 구분되며, 상기 제1 또는 제2 DMB 주파수 대역 신호 중 어느 하나만이 입력 신호인 경우 상기 제1 및 제2 스위치가 온(on) 되어 I/Q 채널의 중간주파수가 바이패스되도록 구현된다. Here, the DMB frequency band is divided into a first DMB frequency band of 2605 (MHz) to 2630 (MHz) frequency band and a second DMB frequency band of 2630 (MHz) to 2655 (MHz) frequency band, wherein the first or When only one of the second DMB frequency band signals is an input signal, the first and second switches are turned on to implement an intermediate frequency of the I / Q channel.
여기서, 상기 제1 또는 제2 믹서는 하향변환 믹서(Down-Conversion Mixer)인 것이 바람직하다.Here, the first or second mixer is preferably a down-conversion mixer.
여기서, 상기 위상고정루프는 주파수 조합기와 전압제어 발진기로 구성되는 것이 바람직하다.Here, the phase locked loop is preferably composed of a frequency combiner and a voltage controlled oscillator.
여기서, 상기 제1 및 제2 수신부의 저잡음증폭기는 프로그래머블 이득제어 또는 가변이득제어 증폭기로 구현되는 것이 바람직하다.Here, the low noise amplifiers of the first and second receivers may be implemented as a programmable gain control or a variable gain control amplifier.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms, and only the embodiments make the disclosure of the present invention complete, and the general knowledge in the art to which the present invention belongs. It is provided to fully inform the person having the scope of the invention, which is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 일실시예에 따른 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용 수신기의 블록 도이다. 2 is a block diagram of a satellite digital multimedia broadcasting receiver having a bypass circuit according to an embodiment of the present invention.
도시된 바와 같이, 위성 디지털 멀티미디어 방송용 수신기(200)는 RF단(210), IF단(220) 및 주파수 공급부(230)를 포함한다.As shown, the satellite digital
<회로구성><Circuit configuration>
RF단(210)은 RF용 저잡음 증폭기(Low-Noise Amplifier; LNA)(211), 제1 믹서(212a) 및 제2 믹서(212b)를 포함한다.The
IF단(220)은 제1 수신부(220a)와 제2 수신부(220b)로 구성된다.The
제1 수신부(220a)는 제1 바이패스 필터부(221a) 및 제1 저잡음 증폭기 (222a)를 포함한다. The
제1 바이패스 필터부(221a)는 제1 필터(221a1)와 제1 스위치(SW21a)로 구성되며, 서로 병렬로 연결된다. The first
제2 수신부(220b)는 제2 바이패스 필터부(221b) 및 제2 저잡음 증폭기(222b)를 포함한다. The second receiver 220b includes a
제2 바이패스 필터부(221b)는 제2 필터(221b1)와 제2 스위치(SW21b)로 구성되며, 서로 병렬로 연결된다. The second
주파수 공급부(230)는 위상고정루프부(Phase Locked Loop; PLL)(231), 국부발진부(Local Oscillator; LO)(232) 및 위상국부발진부(Phase Local Oscillator; PLO)(233)를 포함하여 이루어진다.The
<연결관계><Connection relationship>
위성 디지털 멀티미디어 방송 수신기(200)의 RF단(210)의 RF용 LNA(211)의 입력단에 위성 신호가 입력되고, RF용 LNA(211)의 출력은 제1 믹서(212a)와 제2 믹서(212b)로 입력된다.The satellite signal is input to the input terminal of the RF LNA 211 of the
여기서, 주파수 공급부(230)의 PLL(231)의 출력 주파수는 LO(232)에 입력되고, LO(232)의 출력은 PLO(233)에 입력되며, PLO(232)의 출력은 각각 동위상(In phase)과 직각위상(Quadrature phase)으로 분할되어 동위상 주파수는 제1 믹서(212a)에 공급되고, 직각위상 주파수는 제2 믹서(212b)에 공급된다.Here, the output frequency of the
제1 믹서(212a)의 출력은 IF단(220)의 제1 수신부(220a)의 제1 바이패스 필터부(221a)의 제1 필터(221a1)와 병렬로 연결된 제1 스위치(SW21a)의 일단에 공통 으로 연결되며, 제1 필터(221a1) 타단과 제1 스위치(SW21a)의 타단은 공통으로 제1 LNA(222a)의 입력단에 연결되어 I-채널을 구성한다.The output of the
제2 믹서(212b)의 출력은 IF단(220)의 제2 수신부(220b)의 제2 바이패스 필터부(221b)의 제2 필터(221b1)와 병렬로 연결된 제2 스위치(SW21b)의 일단에 공통으로 연결되며, 제2 필터(221b1) 타단과 제2 스위치(SW21b)의 타단은 공통으로 제2 LNA(222b)의 입력단에 연결되어 Q-채널을 구성한다.The output of the
<동작설명><Description of operation>
RF용 LNA(211)는 미약한 위성 신호를 잡음까지 증폭되는 것을 최대한 억제하면서 신호를 증폭하며, 제1 믹서(212a)와 제2 믹서(212b) 각각의 수단에 신호를 전달한다.The RF LNA 211 amplifies the signal while suppressing the amplification of the weak satellite signal to the noise as much as possible, and transmits the signal to the respective means of the
PLL(231)은 LO(232)의 출력 주파수가 흔들리지 않고 일정한 주파수에서 고정될 수 있도록 하고 LO(232)에서 사용되는 전압제어 발진기(Voltage Control Oscillator; VCO)의 전압을 정교하게 조절하여 LO(232)의 출력 주파수를 원하는 주파수로 이동하고 고정시켜 준다.The
또한, PLL(231)은 주파수 조합기와 VCO로 구성되며 VCO는 DMB(Digital Multimedia Broadcasting)-S 주파수 범위를 처리할 수 있다.In addition, the
여기서, 조합기는 20-bit sigma-delta fractional-N 아키텍처로 구성되어 고속 스위칭, 초고해상도 주파수 및 광대역에 따른 잡음특성이 좋은 특성이 있다.Here, the combiner is composed of a 20-bit sigma-delta fractional-N architecture and has a good noise characteristic according to fast switching, ultra high resolution frequency, and broadband.
LO(232)는 위성 신호를 기저대역(base-band)으로 변환하기 위한 주파수를 발진한다.
PLO(233)는 동위상 또는 직각위상(90°)의 주파수를 발생하여 믹서(212a, 212b)에 각각 공급한다.PLO 233 generates a frequency in phase or quadrature (90 °) and supplies it to
제1 믹서(212a)는 하향변환(Down-Converter)으로 작용하는 믹서(mixer)이며, LNA(211)를 통해 증폭된 주파수와 PLL(231), LO(232) 및 PLO(233)를 통해 동위상 주파수를 혼합하여 수신된 위성 주파수를 동위상의 기저대역 주파수 신호로 변환한다.The
제1 LPF(221a1)는 제1 믹서(212a)에서 출력되는 주파수 신호 중 선택적으로 원하는 주파수 신호를 필터링하는 역할을 한다.The first LPF 221a1 filters the desired frequency signal selectively among the frequency signals output from the
제1 LNA(222a)는 프로그래머블 이득 증폭기(Programmable Gain Amplifier; PGA)또는 가변이득 증폭기(Variable Gain Amplifier; VGA)로 구성되어, 위성 주파수 신호를 기저대역으로 변환된 주파수 신호로 I-채널을 형성한다.The
같은 구조로, 제1 믹서(212b)는 하향변환으로 작용하는 믹서이며, LNA(211)를 통한 증폭된 주파수와 PLL(231), LO(232) 및 PLO(233)를 통한 직각위상 주파수를 혼합하여 수신된 위성 주파수를 직각위상의 기저대역 주파수 신호로 변환한다.In the same structure, the
여기서, 제1 수신부(220a)의 제1 바이패스 필터부(221a)와 제2 수신부(220b)의 제2 바이패스 필터부(221b)는 수신기(200)의 칩 내부에 구현되어 제1 필터(221a1)와 제2 필터(221b1)를 선택적으로 사용할 수 있게 구성된다.Here, the first
RF단(210)에 입력되는 위성 신호의 대역은 2605(MHz) 내지 2655(MHz)이며, 위성 신호의 대역은 2605(MHz) 내지 2630(MHz)의 제1 위성 DMB 대역과 2630(MHz) 내지 2655(MHz)의 제2 위성 DMB 대역으로 할당되어 서비스가 수행된다.The band of the satellite signal input to the
여기서, 제1 위성 DMB 대역과 제2 위성 DMB 대역 신호가 동시에 RF단(210)에 입력되는 경우에는 상호 간섭에 의한 노이즈 주파수가 발생되고 이러한 노이즈 주파수를 제거하기 위해 필터(221a1, 221b1)가 필요하게 된다.Here, when the first satellite DMB band and the second satellite DMB band signal are simultaneously input to the
그러나, 제1 위성 DMB 대역과 제2 위성 DMB 대역 신호 중 어느 하나의 신호만이 RF단(210)에 입력되는 경우에는 IF단(220)에서의 중간 주파수 영역은 서로 간섭이 심하게 발생할 수 있는 주변 대역의 주파수가 존재하지 않기 때문에 IF단(220)에서의 중간 주파수 영역에서의 간섭은 아주 미약하게 된다.However, when only one signal of the first satellite DMB band signal and the second satellite DMB band signal is input to the
따라서, 제1 또는 제2 필터(221a1, 221b1)의 역할이 무의미하기 때문에 바이패스용 제1 또는 제2 스위치(SW21a, SW21b)를 이용하여 제1 또는 제2 필터(221a1, 221b1)를 통과하지 않고 바이패스 하게 된다.Therefore, since the role of the first or second filters 221a1 and 221b1 is meaningless, the first or second filters SW21a and SW21b for bypass do not pass through the first or second filters 221a1 and 221b1. It will bypass.
이렇게 하면, 수신기 전체의 소비전력과 제1 또는 제2 필터(221a1, 221b1)에 의한 노이즈 성분이 감소하게 된다.This reduces the power consumption of the entire receiver and the noise components caused by the first or second filters 221a1 and 221b1.
도 3 내지 도 4은 본 발명의 다른 실시예에 따른 바이패스 회로를 구비한 위성 디지털 멀티미디어 방송용 수신기의 블록 도이다.3 to 4 are block diagrams of a satellite digital multimedia broadcasting receiver having a bypass circuit according to another embodiment of the present invention.
도 3 내지 도 4에 도시된 수신기의 소자 구성 및 동작은 도 2에서 설명된 부분과 동일하므로, 이하에서는 바이패스 필터부의 구성만을 설명하기로 한다. Since the device configuration and operation of the receiver illustrated in FIGS. 3 to 4 are the same as those described in FIG. 2, only the configuration of the bypass filter unit will be described below.
도 3에 도시된 바와 같이, 제1 수신부(320a)는 제1 바이패스 필터부(321a) 및 제1 저잡음 증폭기(322a)가 병렬로 연결되는 것은 도 2에 도시된 바이패스 필터부와 동일하지만, 제1 스위치(SW31a)가 수신기(300)의 칩 외부에 구현되는 것이 다 르며, 제2 수신부(320b)도 제1 수신부(320a)와 동일한 구성을 갖는다.As shown in FIG. 3, the
또한, 도 4에 도시된 바와 같이, 제1 수신부(420a)는 제1 바이패스 필터부(421a) 및 제1 저잡음 증폭기(422a)가 병렬로 연결되는 것은 도 2에 도시된 바이패스 필터부와 동일하지만, 제1 필터(421a1)가 수신기(400)의 칩 외부에 구현되는 것이 다르며, 제2 수신부(420b)도 제1 수신부(420a)와 동일한 구성을 갖는다. In addition, as illustrated in FIG. 4, the
이러한 구조에 의하여 위성 디지털 멀티미디어 방송 주파수를 수신하는 수신기에서 중간 주파수 대역을 선택적으로 필터링하거나 바이패스가 가능하며, 바이패스에 의해 필요 없는 소자에 의한 노이즈, 부하의 손실을 감소시켜 수신기의 성능을 향상시키는 것이 가능하게 된다.This structure enables selective filtering or bypass of intermediate frequency bands in receivers receiving satellite digital multimedia broadcasting frequencies, and improves receiver performance by reducing noise and load loss caused by elements that are not required by bypass. It becomes possible to make it.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, the technical configuration of the present invention described above may be modified in other specific forms by those skilled in the art to which the present invention pertains without changing its technical spirit or essential features. It will be appreciated that it may be practiced. Therefore, the above-described embodiments are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.
상술한 본 발명의 구성에 따르면, 위성 디지털 멀티미디어 방송 주파수를 수신하는 수신기에서 중간 주파수 대역을 선택적으로 필터링하거나 바이패스가 가능한 위성 디지털 멀티미디어 방송 수신기를 구현하는 것이 가능하게 된다.According to the above-described configuration of the present invention, it is possible to implement a satellite digital multimedia broadcasting receiver capable of selectively filtering or bypassing an intermediate frequency band in a receiver for receiving a satellite digital multimedia broadcasting frequency.
또한, 바이패스에 의해 필요 없는 소자에 의한 노이즈, 부하의 손실을 감소시켜 수신기의 성능을 향상시키는 것이 가능하게 된다.In addition, it is possible to improve the performance of the receiver by reducing noise and load loss caused by unnecessary elements by the bypass.
Claims (6)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039871A KR100783502B1 (en) | 2005-05-12 | 2005-05-12 | Receiver for satellite digital multimedia broadcasting including bypass circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050039871A KR100783502B1 (en) | 2005-05-12 | 2005-05-12 | Receiver for satellite digital multimedia broadcasting including bypass circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060117102A true KR20060117102A (en) | 2006-11-16 |
KR100783502B1 KR100783502B1 (en) | 2007-12-11 |
Family
ID=37704765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050039871A KR100783502B1 (en) | 2005-05-12 | 2005-05-12 | Receiver for satellite digital multimedia broadcasting including bypass circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100783502B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113676241A (en) * | 2021-07-05 | 2021-11-19 | 中国人民解放军国防科技大学 | Multi-frequency outbound signal power amplification method and system of Beidou short message system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9160468B1 (en) * | 2012-06-15 | 2015-10-13 | Maxlinear, Inc. | Method and system for reconfigurable time-interleaved ADC for direct conversion K-band and L-band I/Q |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980020721A (en) * | 1996-09-11 | 1998-06-25 | 이형도 | Primary Conversion Tuner for Satellite Broadcasting |
KR100298892B1 (en) | 1998-07-13 | 2001-09-22 | 이형도 | A digital tuner having a switching trap |
KR100281392B1 (en) * | 1998-11-30 | 2001-02-01 | 전주범 | How to Eliminate Adjacent Channel Interference in Digital Television Receivers |
KR100617739B1 (en) * | 1999-11-18 | 2006-08-28 | 삼성전자주식회사 | Apparatus for receiving radio frequency in code division multiple access telecommunication terminal and method thereof |
KR20030067876A (en) * | 2002-02-08 | 2003-08-19 | 삼성전기주식회사 | Adjacent channel trap circuit of color television tuner |
-
2005
- 2005-05-12 KR KR1020050039871A patent/KR100783502B1/en active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113676241A (en) * | 2021-07-05 | 2021-11-19 | 中国人民解放军国防科技大学 | Multi-frequency outbound signal power amplification method and system of Beidou short message system |
Also Published As
Publication number | Publication date |
---|---|
KR100783502B1 (en) | 2007-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6781424B2 (en) | Single chip CMOS transmitter/receiver and method of using same | |
KR101913238B1 (en) | Radio frequency receiver and receiving method | |
US7769359B2 (en) | Adaptive wireless receiver | |
US5852772A (en) | Receiver IF system with active filters | |
US7890069B2 (en) | Selectable low noise amplifier for wireless communication | |
US20100048196A1 (en) | Method and system for a variable system on demand | |
KR20090075615A (en) | Tuner | |
US9054748B2 (en) | Reconfigurable wideband receiver | |
US11031962B2 (en) | Carrier aggregated signal transmission and reception | |
US20060068748A1 (en) | Communication semiconductor integrated circuit and radio communication system | |
US11064446B2 (en) | Apparatus and methods for wideband receivers | |
US20070049330A1 (en) | Wireless transceiver for supporting a plurality of communication or broadcasting services | |
JP3816356B2 (en) | Wireless transmitter | |
US20040116097A1 (en) | Tunable multi-band receiver by on-chip selectable filtering | |
JP2006141022A (en) | Zero-if receiver for digital multimedia broadcasting | |
US7830456B1 (en) | System and method for frequency multiplexing in double-conversion receivers | |
KR100783502B1 (en) | Receiver for satellite digital multimedia broadcasting including bypass circuit | |
US20070015479A1 (en) | Integrated wireless receiver and a wireless receiving method thereof | |
US7327198B2 (en) | Method and system for a polyphase clock for a second intermediate frequency (IF) mixer to improve signal quality | |
JP6952040B2 (en) | Receiver and receiving system | |
JP3746209B2 (en) | Wireless transceiver | |
AU9520898A (en) | Direct conversion receiver pre-selection | |
US7190939B2 (en) | Time division IQ channel direct conversion receiver and method therefor | |
US20090186591A1 (en) | Receiver | |
US8139159B2 (en) | Single down-conversion television tuner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Publication of correction | ||
FPAY | Annual fee payment |
Payment date: 20121123 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131119 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141120 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161123 Year of fee payment: 10 |