KR20060109054A - Method of forming capacitor of semiconductor device - Google Patents

Method of forming capacitor of semiconductor device Download PDF

Info

Publication number
KR20060109054A
KR20060109054A KR1020050031300A KR20050031300A KR20060109054A KR 20060109054 A KR20060109054 A KR 20060109054A KR 1020050031300 A KR1020050031300 A KR 1020050031300A KR 20050031300 A KR20050031300 A KR 20050031300A KR 20060109054 A KR20060109054 A KR 20060109054A
Authority
KR
South Korea
Prior art keywords
layer
film
cap oxide
hole
nitride
Prior art date
Application number
KR1020050031300A
Other languages
Korean (ko)
Inventor
최동구
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050031300A priority Critical patent/KR20060109054A/en
Publication of KR20060109054A publication Critical patent/KR20060109054A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for forming a capacitor of a semiconductor device is provided to prevent the generation of bridges between adjacent capacitors by using a double type TEOS(TetraEthylOrtho Silicate) oxide layer as a cap oxide layer structure instead of a PSG(Phosphor Silicate Glass) layer. A first nitride layer(23) and a first cap oxide layer(24) are sequentially formed on a semiconductor substrate(20) with a bit line(21) and a storage node contact(22). A first hole is formed on the resultant structure by etching selectively the first cap oxide layer. A sacrificial layer for filling the first hole is formed thereon. A second nitride layer(26) and a second cap oxide layer(27) are formed on the resultant structure. A second hole for exposing the second nitride layer to the outside is formed by etching selectively the second cap oxide layer. The storage node contact is exposed to the outside by etching the exposed second nitride layer, the sacrificial layer and the first nitride layer. The first and the second cap oxide layers are made of a TEOS oxide layer.

Description

반도체 소자의 캐패시터 형성방법{Method of forming capacitor of semiconductor device}Method of forming capacitor of semiconductor device

도 1a 내지 도 1d는 종래의 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도. 1A to 1D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device according to the related art.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도. 2A through 2D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명** Explanation of symbols for the main parts of the drawings *

20: 기판 21: 비트라인20: substrate 21: bit line

22: 스토리지 노드 콘택 23: 제1질화막22: storage node contact 23: first nitride film

24: 제1캡산화막 25: 희생막24: first cap oxide film 25: sacrificial film

26: 제2질화막 27: 제2캡산화막26: second nitride film 27: second cap oxide film

28: 스토리지 노드 28: storage node

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 캐패시터들 간의 브릿지를 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor of a semiconductor device, and more particularly, to a method of forming a capacitor of a semiconductor device capable of preventing bridges between capacitors.

디램 기억소자에서 캐패시터는 정보를 기억하고 판독하기 위해 일정량의 전하를 저장하는 기능을 담당한다. 이러한 기능을 갖는 캐패시터는 우선적으로 충분한 정전용량을 확보해야 하며 누설전류가 적은 유전체 막의 절연특성을 구비해야 한다. 초기에는 적층 구조의 간단한 방법을 사용하여 캐패시터를 형성하였으나, 소자의 고집적화에 따라 표면적을 넓히기 위해서 오목형 또는 실린더 구조의 캐패시터를 형성하고 있다.In DRAM memory, capacitors are responsible for storing a certain amount of charge to store and read information. Capacitors having this function must first ensure sufficient capacitance and have the insulating properties of the dielectric film with low leakage current. In the early stages, capacitors were formed using a simple method of stacked structure, but capacitors of concave or cylindrical structure are formed to increase the surface area according to the high integration of devices.

한편, 캐패시터의 용량을 충분히 확보하기 위해 캐패시터의 높이를 높임에 따라 캡산화막을 두껍게 형성하게 되어 식각 공정이 어려워졌다. 캐패시터 형성 공간을 넓히기 위해 캡산화막을 많이 식각하면 캐패시터간 브릿지가 발생할 우려가 있으며, 브릿지 발생을 방지하기 위해 캡산화막을 조금 식각하면 충분한 캐패시터 형성공간을 확보하지 못해서 캐패시턴스를 확보할 수 없다.Meanwhile, as the height of the capacitor is increased in order to secure the capacity of the capacitor, the cap oxide film is formed thick, making the etching process difficult. If the cap oxide film is etched a lot to widen the capacitor formation space, there is a possibility that bridges between capacitors may occur, and if the cap oxide film is etched a little to prevent the occurrence of the bridge, the capacitance cannot be secured due to insufficient capacitor formation space.

브릿지를 방지하면서 충분한 캐패시터 형성공간을 얻기 위해 산화막을 2중 또는 3중막으로 증착하고 습식식각 속도의 차이를 이용하여 캡산화막을 식각하는 방법이 제시되었으며, 일반적으로 캡산화막으로 PSG(혹은 BPSG)/TEOS 구조를 사용한다.A method of depositing an oxide layer in a double or triple layer and etching a cap oxide layer using a difference in wet etching rates has been proposed to obtain sufficient capacitor formation space while preventing a bridge. Generally, a cap oxide layer is a PSG (or BPSG) / Use the TEOS structure.

도 1a 내지 도 1d는 종래의 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도 이다.1A to 1D are cross-sectional views of processes for describing a method of forming a capacitor of a semiconductor device according to the related art.

도 1a를 참조하면, 비트라인(11) 및 스토리지 노드 콘택(12)이 형성된 반도체 기판(10) 상에 식각정지용 질화막(13)을 형성한다.Referring to FIG. 1A, an etch stop nitride layer 13 is formed on a semiconductor substrate 10 on which a bit line 11 and a storage node contact 12 are formed.

도 1b를 참조하면, 상기 질화막(13) 상에 PSG막과 TEOS막의 적층막인 캡산화막(14)을 형성한 다음, 하드마스크 패턴(15)을 이용해서 캡산화막(14)을 식각하여 홀을 형성한다.Referring to FIG. 1B, a cap oxide film 14, which is a laminated film of a PSG film and a TEOS film, is formed on the nitride film 13, and then the cap oxide film 14 is etched using the hard mask pattern 15 to form holes. Form.

도 1c를 참조하면, 상기 캡산화막(14)을 Hot-SC1 혹은 BOE 용액으로 세정해서 홀의 바닥 콘택 면적을 확보한다.Referring to FIG. 1C, the cap oxide film 14 is cleaned with Hot-SC1 or BOE solution to secure the bottom contact area of the hole.

도 1d를 참조하면, 캡산화막(14) 식각 후 잔류한 하드마스크 패턴(15)과 홀 바닥의 식각정지용 질화막(13)을 플라즈마 식각하여 제거한 다음, 상기 홀 내에 스토리지 노드(16)를 형성한다.Referring to FIG. 1D, the hard mask pattern 15 remaining after the cap oxide layer 14 is etched and the etch stop nitride layer 13 at the bottom of the hole are removed by plasma etching to form a storage node 16 in the hole.

그런 다음, 도시하지는 않았으나, 스토리지 노드 상에 유전체 및 플레이트 노드를 형성하여 캐패시터를 형성한다.Then, although not shown, dielectric and plate nodes are formed on the storage nodes to form capacitors.

그러나, 상기한 바와 같은 방법에 따라 캐패시터를 형성 시 다음과 같은 문제점이 있다. PSG 혹은 BPSG 막을 벨트 방식으로 증착함에 따라 후속 바닥 면적 확보를 위한 습식 공정 중 인젝터(injector)사이의 막 계면 혹은 PSG/TEOS 계면에서 캐패시터간 브릿지가 발생하기 쉽다. 또한, 실리콘 전극을 사용하는 경우 후속 MPS 공정에서 도핑된 폴리 실리콘이 얇아져서 캐패시터 유전막 증착 전 세정 공정에서 F 용액에 약한 PSG가 노출되어 식각되므로 브릿지가 유발된다.However, when forming a capacitor according to the method described above, there are the following problems. Belt-deposited PSG or BPSG films are prone to bridge-to-capacitor bridges at the membrane interface between the injectors or the PSG / TEOS interface during the wet process to ensure subsequent floor area. In addition, when the silicon electrode is used, the doped polysilicon becomes thin in the subsequent MPS process, so that a weak PSG is exposed and etched in the F solution in the cleaning process before the deposition of the capacitor dielectric film, thereby causing a bridge.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 캐패시터 간의 브릿지를 방지할 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 있다.Accordingly, the present invention has been made to solve the above problems, an object of the present invention is to provide a method of forming a capacitor of a semiconductor device capable of preventing the bridge between the capacitor.

상기한 바와 같은 목적을 달성하기 위한 본 발명은, 비트라인 및 스토리지 노드 콘택이 형성된 반도체 기판 상에 식각정지용 제1질화막과 제1캡산화막을 차례로 형성하는 단계; 상기 제1캡산화막을 식각하여 제1홀을 형성하는 단계; 상기 제1홀을 희생막으로 매립시키는 단계; 상기 희생막으로 매립된 제1캡산화막 상에 식각정지용 제2질화막과 제2캡산화막을 차례로 형성하는 단계; 상기 제2캡산화막을 식각하여 제2질화막을 노출시키는 제2홀을 형성하는 단계; 상기 제2질화막, 희생막 및 제1질화막을 식각하여 스토리지 노드 콘택을 노출시키는 단계; 및 상기 제1홀 및 제2홀 내에 스토리지 노드, 유전체막 및 플레이트 노드를 형성하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: sequentially forming an etch stop first nitride film and a first cap oxide film on a semiconductor substrate on which a bit line and a storage node contact are formed; Etching the first cap oxide layer to form a first hole; Filling the first hole with a sacrificial layer; Sequentially forming an etch stop second nitride film and a second cap oxide film on the first cap oxide film embedded with the sacrificial film; Etching the second cap oxide layer to form a second hole exposing a second nitride layer; Etching the second nitride layer, the sacrificial layer, and the first nitride layer to expose a storage node contact; And forming a storage node, a dielectric layer, and a plate node in the first hole and the second hole.

상기 제1 및 제2 캡산화막은 TEOS 산화막을 4000∼12000Å의 두께로 증착하여 형성한다.The first and second cap oxide films are formed by depositing a TEOS oxide film with a thickness of 4000 to 12000 GPa.

상기 식각정지용 제1 및 제2질화막은 LPCVD 또는 PECVD 방법을 이용해서 300∼600Å의 두께로 증착한다.The etch stop first and second nitride films are deposited to a thickness of 300 to 600 kPa using the LPCVD or PECVD method.

상기 희생막은 α-c, SiLK 및 HOSP로 구성되는 그룹에서 선택되는 어느 하나이다.The sacrificial film is any one selected from the group consisting of α-c, SiLK, and HOSP.

상기 희생막은 2000∼4000Å의 두께로 증착한 후 전면 식각법 또는 화학 연마법으로 평탄화한다.The sacrificial film is deposited to a thickness of 2000 to 4000 GPa and then planarized by front etching or chemical polishing.

상기 희생막은 CxFy와 O2 혹은 N2 가스를 혼합하여 희생막과 캡산화막의 식각 선택비가 1:1인 플라즈마를 사용해서 전면 식각한다.The sacrificial layer is mixed with CxFy and O2 or N2 gas and etched entirely using a plasma having an etching selectivity of 1: 1 between the sacrificial layer and the cap oxide layer.

상기 식각정지용 제1 및 제2질화막은 CxFy계 혹은 CxHyFz계 가스를 이용한 플라즈마를 이용하여 식각한다.,The etch stop first and second nitride films are etched using a plasma using a CxFy-based or CxHyFz-based gas.

상기 희생막은 O2, H2 및 N2 플라즈마로 구성된 그룹에서 선택되는 어느 하나로 식각한다.The sacrificial layer is etched with any one selected from the group consisting of O 2, H 2 and N 2 plasma.

상기 희생막은 N2H2, NH3, C2H4 및 CH4로 구성된 그룹에서 선택되는 어느 하나를 이용하여 제거한다.The sacrificial layer is removed using any one selected from the group consisting of N 2 H 2, NH 3, C 2 H 4 and CH 4.

상기 제1홀과 제2홀은 오버레이 마진을 확보하기 위하여 그 크기를 다르게 형성한다.The first hole and the second hole are formed differently in size to secure an overlay margin.

상기 제2질화막, 희생막 및 제1질화막은 동일 식각 챔버에서 인-시추 방식으로 식각한다.The second nitride film, the sacrificial film, and the first nitride film are etched in-situ in the same etching chamber.

(실시예)(Example)

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 상술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다.2A through 2D are cross-sectional views illustrating processes of forming a capacitor of a semiconductor device in accordance with an embodiment of the present invention.

도 2a를 참조하면, 비트라인(21) 및 스토리지 노드 콘택(22)이 형성된 반도체 기판(20) 상에 식각정지용 제1질화막(23)과 제1캡산화막(24)을 차례로 형성한다. 상기 식각정지용 제1질화막(23)은 LPCVD 또는 PECVD 방법을 이용해서 300∼600Å의 두께로 증착하고, 상기 제1캡산화막(24)은 TEOS 산화막을 4000∼12000Å의 두께로 증착하여 형성한다. 그런 다음, 상기 제1캡산화막(24)을 식각하여 제1홀을 형성한다. 여기서, 제1캡산화막을 종래의 PSG를 사용하지 않고 TEOS 산화막을 사용함으로써, 종래에 PSG가 식각됨에 따른 브릿지의 발생을 방지할 수 있다.Referring to FIG. 2A, an etch stop first nitride layer 23 and a first cap oxide layer 24 are sequentially formed on the semiconductor substrate 20 on which the bit line 21 and the storage node contact 22 are formed. The etch stop first nitride film 23 is deposited to a thickness of 300 to 600 kPa using an LPCVD or PECVD method, and the first cap oxide film 24 is formed by depositing a TEOS oxide film to a thickness of 4000 to 12000 kPa. Thereafter, the first cap oxide layer 24 is etched to form a first hole. Here, by using the TEOS oxide film as the first cap oxide film instead of the conventional PSG, it is possible to prevent the generation of the bridge due to the conventional etching of the PSG.

도 2b를 참조하면, 상기 제1홀을 희생막(25)으로 매립시킨다. 상기 희생막(25)은 α-c, SiLK 또는 HOSP를 이용하여 2000∼4000Å의 두께로 증착한 다음, 전면 식각법 또는 화학 연마법으로 평탄화한다. 상기 희생막(25)은 CxFy와 O2 혹은 N2 가스를 혼합하여 희생막(25)과 캡산화막(24)의 식각 선택비가 1:1인 플라즈마를 사용해서 전면 식각한다. 여기서, 제1홀을 먼저 형성함으로써, 캡산화막을 두껍게 형성하여도 식각을 용이하게 할 수 있다.Referring to FIG. 2B, the first hole is filled with the sacrificial layer 25. The sacrificial film 25 is deposited to have a thickness of 2000 to 4000 kPa using α-c, SiLK or HOSP, and then planarized by front etching or chemical polishing. The sacrificial layer 25 is mixed with CxFy and O2 or N2 gas to be etched entirely using a plasma having an etching selectivity of 1: 1 between the sacrificial layer 25 and the cap oxide layer 24. Here, by forming the first hole first, etching can be facilitated even when the cap oxide film is formed thick.

도 2c를 참조하면, 상기 희생막(25)으로 매립된 제1캡산화막(24) 상에 식각정지용 제2질화막(26)과 제2캡산화막(27)을 차례로 형성한다. 상기 식각정지용 제2질화막(26)은 LPCVD 또는 PECVD 방법을 이용해서 300∼600Å의 두께로 증착하고, 상기 제2캡산화막(27)은 TEOS 산화막을 4000∼12000Å의 두께로 증착하여 형성한다. 그런 다음, 상기 제2캡산화막(27)을 식각하여 제2질화막(26)을 노출시키는 제2홀을 형성한다. 상기 제1홀과 제2홀은 오버레이 마진을 확보하기 위하여 그 크기를 다르게 형성한다.Referring to FIG. 2C, an etch stop second nitride layer 26 and a second cap oxide layer 27 are sequentially formed on the first cap oxide layer 24 embedded with the sacrificial layer 25. The etch stop second nitride film 26 is deposited to a thickness of 300 to 600 kPa using the LPCVD or PECVD method, and the second cap oxide film 27 is formed by depositing a TEOS oxide film to a thickness of 4000 to 12000 kPa. Thereafter, the second cap oxide layer 27 is etched to form a second hole exposing the second nitride layer 26. The first hole and the second hole are formed differently in size to secure an overlay margin.

도 2d를 참조하면, 상기 제2질화막(26), 희생막(25) 및 제1질화막(23)을 식각하여 스토리지 노드 콘택(22)을 노출시킨다. 상기 제2질화막(26), 희생막(25) 및 제1질화막(23)은 동일 식각 챔버에서 인-시추 방식으로 식각한다. 상기 식각정지용 제1 및 제2질화막은 CxFy계 혹은 CxHyFz계 가스를 이용한 플라즈마를 이용하여 식각한다. 그리고, 희생막은 O2, H2 또는 N2 플라즈마를 이용하여 식각하거나, N2H2, NH3, C2H4 또는 CH4 가스를 이용하여 식각한다. 이어서, 상기 제1홀 및 제2홀 내에 스토리지 노드(28)를 형성한다.Referring to FIG. 2D, the second nitride layer 26, the sacrificial layer 25, and the first nitride layer 23 are etched to expose the storage node contact 22. The second nitride layer 26, the sacrificial layer 25, and the first nitride layer 23 are etched in-situ in the same etching chamber. The etch stop first and second nitride layers are etched using plasma using a CxFy-based or CxHyFz-based gas. The sacrificial film is etched using O 2, H 2, or N 2 plasma, or etched using N 2 H 2, NH 3, C 2 H 4, or CH 4 gas. Subsequently, storage nodes 28 are formed in the first and second holes.

이후, 도시하지는 않았으나, 상기 스토리지 노드 상에 유전체막 및 플레이트 노드를 형성하여 반도체 소자의 캐패시터를 형성한다.Subsequently, although not shown, a dielectric film and a plate node are formed on the storage node to form a capacitor of the semiconductor device.

상기한 바와 같이 본 발명은, 종래와는 달리 캡산화막을 이중 TEOS 막으로 형성함으로써, PSG막이 식각되어 캐패시터간 브릿지가 발생하는 것을 방지할 수 있다. 또한, 홀을 2단계로 나누어 형성함으로써, 캡산화막의 높이가 높아져도 홀 식각을 용이하게 할 수 있다.As described above, according to the present invention, unlike the related art, by forming the cap oxide film as a double TEOS film, it is possible to prevent the PSG film from being etched and the bridge between capacitors. Further, by forming the holes in two stages, hole etching can be facilitated even when the height of the cap oxide film is increased.

본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.While the invention has been shown and described with reference to specific embodiments, the invention is not so limited, and it is intended that the invention be varied without departing from the spirit or field of the invention as set forth in the following claims. It will be readily apparent to those skilled in the art that the present invention can be modified and modified.

이상에서와 같이 본 발명은 PSG 막을 사용하지 않고, 2중 TEOS 산화막을 사용함으로써, PSG막이 식각되어 캐패시터간에 브릿지가 발생하는 것을 방지할 수 있다. 또한, 제1홀을 먼저 형성한 후, 제2홀을 형성함으로써, 두꺼운 캡산화막을 요이하게 식각할 수 있으므로, 브릿지를 발생시키지 않고 캡산화막의 높이를 높여 충분한 캐패시터 형성 공간을 확보할 수 있는바, 소자의 성능을 향상시킬 수 있다.As described above, the present invention can prevent the PSG film from being etched and generating bridges between the capacitors by using the double TEOS oxide film without using the PSG film. In addition, by forming the first hole first and then forming the second hole, the thick cap oxide film can be easily etched, thereby increasing the height of the cap oxide film without generating a bridge, thereby ensuring sufficient capacitor formation space. The performance of the device can be improved.

Claims (11)

비트라인 및 스토리지 노드 콘택이 형성된 반도체 기판 상에 식각정지용 제1질화막과 제1캡산화막을 차례로 형성하는 단계;Sequentially forming an etch stop first nitride film and a first cap oxide film on the semiconductor substrate on which the bit line and the storage node contact are formed; 상기 제1캡산화막을 식각하여 제1홀을 형성하는 단계;Etching the first cap oxide layer to form a first hole; 상기 제1홀을 희생막으로 매립시키는 단계;Filling the first hole with a sacrificial layer; 상기 희생막으로 매립된 제1캡산화막 상에 식각정지용 제2질화막과 제2캡산화막을 차례로 형성하는 단계;Sequentially forming an etch stop second nitride film and a second cap oxide film on the first cap oxide film embedded with the sacrificial film; 상기 제2캡산화막을 식각하여 제2질화막을 노출시키는 제2홀을 형성하는 단계;Etching the second cap oxide layer to form a second hole exposing a second nitride layer; 상기 제2질화막, 희생막 및 제1질화막을 식각하여 스토리지 노드 콘택을 노출시키는 단계; 및Etching the second nitride layer, the sacrificial layer, and the first nitride layer to expose a storage node contact; And 상기 제1홀 및 제2홀 내에 스토리지 노드, 유전체막 및 플레이트 노드를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And forming a storage node, a dielectric layer, and a plate node in the first hole and the second hole. 제 1 항에 있어서,The method of claim 1, 상기 제1 및 제2 캡산화막은 TEOS 산화막을 4000∼12000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the first and second cap oxide films are formed by depositing a TEOS oxide film with a thickness of 4000 to 12000 GPa. 제 1 항에 있어서,The method of claim 1, 상기 식각정지용 제1 및 제2질화막은 LPCVD 또는 PECVD 방법을 이용해서 300∼600Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법. Wherein the first and second nitride films for etch stop are deposited to a thickness of 300 to 600 kW using LPCVD or PECVD. 제 1 항에 있어서,The method of claim 1, 상기 희생막은 α-c, SiLK 및 HOSP로 구성되는 그룹에서 선택되는 어느 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The sacrificial film is a capacitor forming method of a semiconductor device, characterized in that any one selected from the group consisting of α-c, SiLK and HOSP. 제 3 항에 있어서,The method of claim 3, wherein 상기 희생막은 2000∼4000Å의 두께로 증착한 후 전면 식각법 또는 화학 연마법으로 평탄화하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And depositing the sacrificial layer to a thickness of 2000 to 4000 microns, and then planarizing the surface of the sacrificial layer by surface etching or chemical polishing. 제 4 항에 있어서,The method of claim 4, wherein 상기 희생막은 CxFy와 O2 혹은 N2 가스를 혼합하여 희생막과 캡산화막의 식각 선택비가 1:1인 플라즈마를 사용해서 전면 식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The method of claim 1, wherein the sacrificial layer is mixed with CxFy and O 2 or N 2 gas to etch the entire surface using a plasma having an etching selectivity of 1: 1 between the sacrificial layer and the cap oxide layer. 제 1 항에 있어서, The method of claim 1, 상기 식각정지용 제1 및 제2질화막은 CxFy계 혹은 CxHyFz계 가스를 이용한 플라즈마를 이용하여 식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.Wherein the first and second nitride films for etching stop are etched using plasma using a CxFy-based or CxHyFz-based gas. 제 1 항에 있어서,The method of claim 1, 상기 희생막은 O2, H2 및 N2 플라즈마로 구성된 그룹에서 선택되는 어느 하나로 식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the sacrificial layer is etched by any one selected from the group consisting of O2, H2 and N2 plasmas. 제 1 항에 있어서,The method of claim 1, 상기 희생막은 N2H2, NH3, C2H4 및 CH4로 구성된 그룹에서 선택되는 어느 하나를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the sacrificial film is removed using any one selected from the group consisting of N2H2, NH3, C2H4 and CH4. 제 1 항에 있어서,The method of claim 1, 상기 제1홀과 제2홀은 오버레이 마진을 확보하기 위하여 그 크기를 다르게 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.The first hole and the second hole is a capacitor forming method of the semiconductor device, characterized in that to form a different size to secure the overlay margin. 제 1 항에 있어서,The method of claim 1, 상기 제2질화막, 희생막 및 제1질화막은 동일 식각 챔버에서 인-시추 방식으로 식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.And the second nitride film, the sacrificial film, and the first nitride film are etched in-situ in the same etching chamber.
KR1020050031300A 2005-04-15 2005-04-15 Method of forming capacitor of semiconductor device KR20060109054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050031300A KR20060109054A (en) 2005-04-15 2005-04-15 Method of forming capacitor of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050031300A KR20060109054A (en) 2005-04-15 2005-04-15 Method of forming capacitor of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060109054A true KR20060109054A (en) 2006-10-19

Family

ID=37615470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031300A KR20060109054A (en) 2005-04-15 2005-04-15 Method of forming capacitor of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060109054A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949898B1 (en) * 2007-03-23 2010-03-25 주식회사 하이닉스반도체 Method for manufacturing semiconductor device
KR100985408B1 (en) * 2008-08-29 2010-10-06 주식회사 하이닉스반도체 Method for fabricating capacitor
KR101143632B1 (en) * 2010-05-27 2012-05-09 에스케이하이닉스 주식회사 Method of fabricating storage node contact hole in semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949898B1 (en) * 2007-03-23 2010-03-25 주식회사 하이닉스반도체 Method for manufacturing semiconductor device
KR100985408B1 (en) * 2008-08-29 2010-10-06 주식회사 하이닉스반도체 Method for fabricating capacitor
KR101143632B1 (en) * 2010-05-27 2012-05-09 에스케이하이닉스 주식회사 Method of fabricating storage node contact hole in semiconductor device

Similar Documents

Publication Publication Date Title
US6667209B2 (en) Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation
US6114201A (en) Method of manufacturing a multiple fin-shaped capacitor for high density DRAMs
KR102403619B1 (en) Semiconductor device and method for manufacturing the same
KR100844983B1 (en) Method of manufacturing capacitor for semiconductor device
KR100646469B1 (en) Method for fabricating a trench capacitor, method for fabricating a memory cell, trench capacitor and memory cell
KR20060109054A (en) Method of forming capacitor of semiconductor device
KR20110078020A (en) Method for manufacturing semiconductor device with pillinder type storage node
KR20040072086A (en) Method for fabricating cell capacitor of DRAM
KR20110089028A (en) Method for manufaturing capacitor with pillar type storagenode
KR20050052076A (en) Capacitor of a semiconductor device and method of forming the same
KR100842911B1 (en) Method for forming capacitor of semiconductor device
KR20080001952A (en) Storage capacitor and method for manufacturing the same
KR100240891B1 (en) Lower electrode fabricating method for capacitor of semiconductor device
KR20120052504A (en) Capacitor with double cylinder type storage node and method for manufacturing capacitor
KR100887052B1 (en) Method for fabricating capacitor of semiconductor device
KR100929293B1 (en) Capacitor manufacturing method of semiconductor device
KR20080088921A (en) Method for manufacturing capacitor
KR20070000270A (en) A capacitor in semiconductor apparatus and method for forming the same
KR20080060304A (en) Method for fabricating capacitor prevented leaning
KR20050059796A (en) Method for forming capacitor of semiconductor device
KR20040107215A (en) Semiconductor memory device having storage node electrode with surface recess and method for manufacturing the same
KR20040110281A (en) Method for forming capacitor of semiconductor device
KR20080084289A (en) Method of manufacturing semiconductor device
KR20010058141A (en) Method for forming capacitor of semiconductor device
KR20050056347A (en) Method for forming storage node contact of capacitor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid