KR20060102419A - Fabrication methods of wafer level fbar package and fbar duplexer by using the same - Google Patents

Fabrication methods of wafer level fbar package and fbar duplexer by using the same Download PDF

Info

Publication number
KR20060102419A
KR20060102419A KR1020050024259A KR20050024259A KR20060102419A KR 20060102419 A KR20060102419 A KR 20060102419A KR 1020050024259 A KR1020050024259 A KR 1020050024259A KR 20050024259 A KR20050024259 A KR 20050024259A KR 20060102419 A KR20060102419 A KR 20060102419A
Authority
KR
South Korea
Prior art keywords
fbar
wafer
package
forming
sidewall structure
Prior art date
Application number
KR1020050024259A
Other languages
Korean (ko)
Other versions
KR100649637B1 (en
Inventor
권종오
선우국현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050024259A priority Critical patent/KR100649637B1/en
Publication of KR20060102419A publication Critical patent/KR20060102419A/en
Application granted granted Critical
Publication of KR100649637B1 publication Critical patent/KR100649637B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02Details
    • H03H9/05Holders; Supports
    • H03H9/0538Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703Networks using bulk acoustic wave devices
    • H03H9/706Duplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

본 발명은 박막 벌크 음향 공진기(FBAR) 패키지 제조방법 및 이를 이용한 FBAR 듀플렉서 패키지 제조방법에 관한 것으로서, 웨이퍼 상에 각각 압전층 및 상하부전극으로 이루어진 복수개의 FBAR를 형성하는 단계와, 상기 웨이퍼 상에 상하부전극에 각각 연결된 접속패드를 형성하는 단계와, 상기 웨이퍼 상면에 포토레지스트를 형성하는 단계와, 상기 포토레지스트를 선택적으로 제거하여 상기 각각의 FBAR 주위를 둘러싼 측벽구조을 형성하는 단계- 상기 측벽구조의 외부로 상기 각 접속패드의 일영역이 노출됨-와, 상기 측벽구조 상단에 드라이필름 레지스트를 적층하는 단계와, 상기 드라이필름을 선택적으로 제거하여 상기 지붕구조를 형성하는 단계와, 상기 측벽구조와 상기 지붕구조를 경화시킴으로써 상기 각각의 FBAR를 밀봉하는 보호캡을 형성하는 단계와, 상기 보호캡을 갖는 개별 FBAR소자 단위로 상기 웨이퍼를 절단하는 단계를 포함하는 웨이퍼레벨 FBAR 패키지 제조방법을 제공한다. The present invention relates to a method for manufacturing a thin film bulk acoustic resonator (FBAR) package and a method for manufacturing a FBAR duplexer package using the same, the method comprising: forming a plurality of FBARs each comprising a piezoelectric layer and an upper and lower electrodes on a wafer; Forming a connection pad each connected to an electrode, forming a photoresist on the upper surface of the wafer, and selectively removing the photoresist to form a sidewall structure surrounding each of the FBARs; Exposing a region of each of the connection pads, laminating a dry film resist on top of the sidewall structure, selectively removing the dry film to form the roof structure, and the sidewall structure and the roof. Forming a protective cap to seal each FBAR by curing the structure And, it provides a wafer level package FBAR manufacturing method comprising the step of cutting the wafer into individual FBAR element unit having the protective cap.

박막 벌크 음향 공진기(film bulk acoustic resonator: FBAR), 듀플렉서(duplexer), 웨이퍼 레벨 패키지(wafer level package) Thin film bulk acoustic resonator (FBAR), duplexer, wafer level package

Description

웨이퍼레벨 FBAR 패키지 제조방법 및 이를 이용한 FBAR 듀플렉서 패키지 제조방법{FABRICATION METHODS OF WAFER LEVEL FBAR PACKAGE AND FBAR DUPLEXER BY USING THE SAME}FABRICATION METHODS OF WAFER LEVEL FBAR PACKAGE AND FBAR DUPLEXER BY USING THE SAME}

도1는 통상적인 듀플렉서의 개략적인 구조를 나타낸다.1 shows a schematic structure of a conventional duplexer.

도2a 및 도2b는 각각 종래의 FBAR 듀플렉서 패키지를 나타내는 단면도이다.2A and 2B are cross-sectional views illustrating a conventional FBAR duplexer package, respectively.

도3a 내지 도3g는 본 발명의 일 실시형태에 따른 웨이퍼레벨 FBAR 패키지 제조공정을 나타내는 단면도이다.3A to 3G are cross-sectional views showing a wafer level FBAR package manufacturing process according to an embodiment of the present invention.

도4a 내지 도4d는 본 발명의 일 실시형태에 따른 FBAR 듀플렉서 패키지 제조방법을 나타내는 단면도이다.4A to 4D are cross-sectional views illustrating a method of manufacturing a FBAR duplexer package according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

31: 웨이퍼 33: 희생물질31: wafer 33: sacrificial material

35: FBAR 소자 36: 접속패드35: FBAR element 36: connection pad

37: 포토레지스트 38: 드라이필름 레지스트37: photoresist 38: dry film resist

39: 보호캡 45: 웨이퍼레벨 FBAR 패키지39: protective cap 45: wafer-level FBAR package

42: 접착층 46: 와이어42: adhesive layer 46: wire

47: 예비 수지몰딩부 48: EMC 몰딩부47: preliminary resin molding 48: EMC molding

본 발명은 박막 벌크 음향 공진기(FBAR) 패키지에 관한 것으로서, 보다 상세하게는 보다 간단한 공정을 구현가능한 웨이퍼 레벨 FBAR 패키지제조방법 및 이를 이용한 FBAR 듀플렉서 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film bulk acoustic resonator (FBAR) package, and more particularly, to a wafer level FBAR package manufacturing method capable of implementing a simpler process and an FBAR duplexer package using the same.

일반적으로, FBAR소자는 반도체 기판 상에 상하부전극과 그 사이의 압전층을 포함한 필터소자를 말한다. 주로, FBAR 소자는 압전층의 음향파가 기판에 영향 받지 않도록 활성영역에 대응하는 기판영역에 브래그 반사막(bragg reflector)구조와 에어갭(air gap)구조와 같은 다양한 형태의 격리구조를 갖는다. In general, an FBAR element refers to a filter element including an upper and lower electrodes and a piezoelectric layer therebetween on a semiconductor substrate. In general, the FBAR device has various types of isolation structures, such as a Bragg reflector structure and an air gap structure, in the substrate region corresponding to the active region so that acoustic waves of the piezoelectric layer are not affected by the substrate.

이러한 FBAR소자는 다양한 형태의 패키지로 구현된다. 특히, FBAR 듀플렉서는 송수신용 FBAR 필터부와 이를 듀플렉싱하기 위한 다양한 회로 및 입출력단자가 구현된 패키지용 기판을 포함한다. 즉, 도1에 도시된 바와 같이, FBAR 듀플렉서는 송수신대역통과용 FBAR 필터(Tx,Rx)와 상기 필터(Tx,Rx) 사이에 연결된 페이스시프터("λ/4"로 표시됨)와 각 필터에 연결된 외부단자(P1,P2)을 포함한다. Such FBAR devices are implemented in various types of packages. In particular, the FBAR duplexer includes a FBAR filter unit for transmitting and receiving, and a package substrate for implementing various circuits and input / output terminals for duplexing the same. That is, as shown in FIG. 1, the FBAR duplexer is connected to each filter and a face shifter (indicated by "λ / 4") connected between the transmission / reception bandpass FBAR filters (Tx, Rx) and the filters (Tx, Rx). It includes connected external terminals (P1, P2).

상기 FBAR 듀플렉서 패키지에서는, 복잡한 회로패턴 및 외부단자를 구현하기 위해서, 패키지용 기판으로 주로 PCB기판과 LTCC기판을 사용한다. 도2a 및 도2b는 종래의 FBAR 듀플렉서 패키지의 개략적인 단면구조가 도시되어 있다.In the FBAR duplexer package, a PCB substrate and an LTCC substrate are mainly used as the package substrate in order to implement a complicated circuit pattern and an external terminal. 2A and 2B show schematic cross-sectional structures of a conventional FBAR duplexer package.

도2a를 참조하면, PCB 기판(1) 상에 송수신용 FBAR 필터(5a,5b)가 배치된 듀플렉서 패키지가 도시되어 있다. 상기 PCB기판 상에는 EMC 몰딩공정 등을 통해 수지몰딩부(7)가 형성된다. Referring to FIG. 2A, a duplexer package in which FBAR filters 5a and 5b for transmitting and receiving are disposed on a PCB substrate 1 is illustrated. The resin molding part 7 is formed on the PCB substrate through an EMC molding process.

도2a에 도시된 송수신용 FBAR 필터(5a,5b)는 웨이퍼레벨 패키지형태로 제공된다. 즉, FBAR소자의 제조공정에서, 웨이퍼 레벨에서 각 FBAR 소자에서 패키지로 구현된 형태로 제공된다. 예를 들어, 웨이퍼레벨 FBAR 패키지는 본 출원과 동일한 출원인에 의해 출원된 대한민국 특허출원 2003-63556호(2003.9.15출원)에 설명된 웨이퍼레벨 패키지가 참조될 수 있다. The FBAR filters 5a and 5b for transmission and reception shown in Fig. 2A are provided in a wafer level package. That is, in the manufacturing process of the FBAR device, it is provided in a package implemented form in each FBAR device at the wafer level. For example, the wafer level FBAR package may be referred to the wafer level package described in Korean Patent Application No. 2003-63556 filed on Feb. 15, 2015 filed by the same applicant as the present application.

일반적으로, 웨이퍼레벨 FBAR 패키지(5a,5b)는 복잡한 연결구조를 가질 뿐만 아니라, 구조적 안정성을 위해 보호캡구조로서 실리콘 기판과 같은 기판을 사용하므로, 그 제조공정은 매우 복잡하다는 문제가 있다. In general, the wafer-level FBAR packages 5a and 5b not only have a complicated connection structure but also use a substrate such as a silicon substrate as a protective cap structure for structural stability, so that the manufacturing process is very complicated.

이와 달리, 종래의 LTCC기판을 이용한 패키지는 도2b에 도시된 바와 같이 다양한 회로패턴이 구현된 LTCC기판(11a,11b)을 포함한다. 송수신용 FBAR 필터(15a,15b)는 각각 LTCC 기판(11a,11b)의 캐비티영역에 다이본딩되며, 와이어(16)에 의해 LTCC 기판(11a,11b)에 제공된 소정의 회로패턴(12)과 연결된다. 본 패키지(20)에서, 송수신용 FBAR 필터(15a,15b)는 각각 LTCC 기판(11a,11b)과 리드(19)에 의해 보호되므로, FBAR소자 자체에 대한 웨이퍼레벨의 패키지공정이 요구되지 않는다는 장점이 있다.On the contrary, a package using a conventional LTCC substrate includes LTCC substrates 11a and 11b in which various circuit patterns are implemented as shown in FIG. 2B. The FBAR filters 15a and 15b for transmitting and receiving are respectively die-bonded to the cavity regions of the LTCC substrates 11a and 11b and connected to predetermined circuit patterns 12 provided to the LTCC substrates 11a and 11b by the wires 16. do. In this package 20, the FBAR filters 15a and 15b for transmitting and receiving are protected by the LTCC substrates 11a and 11b and the leads 19, respectively, so that the wafer-level package process for the FBAR element itself is not required. There is this.

하지만, LTCC기판은 소성시에 비틀림이 유발되어 리드와의 본딩이 불량해지는 문제가 있으며, 다층인 LTCC 기판을 이용하므로, 패키지자체의 리크가 발생되는 문제가 심각하다. However, the LTCC substrate has a problem in that twisting is caused during firing, so that bonding with the lead is poor, and since a multilayer LTCC substrate is used, leakage of the package itself is serious.

이에 반해, PCB 기판을 이용한 패키지는 비용 및 생산수율 측면에서, LTCC 기판 패키지보다 유리하지만, 각 FBAR 소자에 대한 웨이퍼레벨 패키지공정이 복잡하다는 단점이 있으며, 구조적인 안정성을 위해 캡구조로서 채용되는 실리콘 기판 등이 가공성이 떨어지므로, 정밀한 제조공정이 어려우며, 이로 인해 와이어본딩공정시 불량이 발생될 수 있는 문제가 있어 왔다.On the other hand, a package using a PCB substrate is advantageous over an LTCC substrate package in terms of cost and production yield, but has a disadvantage in that a wafer-level package process for each FBAR device is complicated, and silicon used as a cap structure for structural stability Since the substrate and the like are poor in workability, it is difficult to precisely manufacture the manufacturing process, which may cause a defect in the wire bonding process.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 그 목적은 웨이퍼 레벨에서 공정을 보다 간소화하면서 정밀한 가공이 가능한 웨이퍼 레벨 FBAR 패키지 제조방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a wafer level FBAR package manufacturing method capable of precise processing while simplifying the process at the wafer level.

본 발명의 다른 목적은 상기한 웨이퍼 레벨 FBAR 패키지 제조방법에서 얻어진 각 송수신용 필터 패키지의 구조적인 안정성을 보강할 수 있는 새로운 FBAR 듀플렉서 패키지 제조방법을 제공하는데 있다.Another object of the present invention is to provide a novel FBAR duplexer package manufacturing method capable of reinforcing the structural stability of each transmit and receive filter package obtained in the wafer-level FBAR package manufacturing method.

상기한 기술적 과제를 실현하기 위해서, 본 발명은,In order to realize the above technical problem, the present invention,

웨이퍼 상에 각각 압전층 및 상하부전극으로 이루어진 복수개의 FBAR를 형성 하는 단계와, 상기 웨이퍼 상에 상하부전극에 각각 연결된 접속패드를 형성하는 단계와, 상기 웨이퍼 상면에 포토레지스트를 형성하는 단계와, 상기 포토레지스트를 선택적으로 제거하여 상기 각각의 FBAR 주위를 둘러싼 측벽구조을 형성하는 단계- 상기 측벽구조의 외부로 상기 각 접속패드의 일영역이 노출됨-와, 상기 측벽구조 상단에 드라이필름 레지스트(dry film resist: DFR)를 적층하는 단계와, 상기 드라이필름 레지스트를 선택적으로 제거하여 상기 지붕구조를 형성하는 단계와, 상기 측벽구조와 상기 지붕구조를 경화시킴으로써 상기 각각의 FBAR를 밀봉하는 보호캡을 형성하는 단계와, 상기 보호캡을 갖는 개별 FBAR소자 단위로 상기 웨이퍼를 절단하는 단계를 포함하는 웨이퍼레벨 FBAR 패키지 제조방법을 제공한다.Forming a plurality of FBARs each comprising a piezoelectric layer and an upper and lower electrodes on the wafer, forming a connection pad respectively connected to the upper and lower electrodes on the wafer, forming a photoresist on the upper surface of the wafer, and Selectively removing the photoresist to form a sidewall structure surrounding each of the FBARs, wherein a portion of each connection pad is exposed to the outside of the sidewall structure; and a dry film resist on top of the sidewall structure. : Stacking DFR), selectively removing the dry film resist to form the roof structure, and forming a protective cap for sealing each FBAR by curing the sidewall structure and the roof structure. And cutting the wafer into individual FBAR device units having the protective cap. Provided is a method for manufacturing a perlevel FBAR package.

바람직하게, 상기 웨이퍼 상에 상기 복수개의 FBAR를 형성하는 단계는, 상기 웨이퍼 상에 복수개의 캐비티를 형성하는 단계와, 상기 웨이퍼 상면과 평탄한 상면을 갖도록 상기 캐비티에 희생물질을 충전시키는 단계와, 적어도 상기 캐비티영역 상에 하부전극, 압전층 및 상부전극을 순차적으로 형성하는 단계로 이루어지며, 이 경우에, 상기 패키지 제조방법은, 비아홀을 이용하여 상기 희생물질을 제거하는 단계를 더 포함한다. Advantageously, forming the plurality of FBARs on the wafer comprises: forming a plurality of cavities on the wafer, filling the cavity with a sacrificial material to have a flat top surface with the wafer top surface, at least And sequentially forming a lower electrode, a piezoelectric layer, and an upper electrode on the cavity region. In this case, the package manufacturing method further includes removing the sacrificial material using a via hole.

바람직하게, 상기 희생물질을 제거하는 단계는, 상기 측벽구조를 형성하는 단계 후 그리고 상기 드라이필름 레지스트를 적층하는 단계 전에 실시된다. 본 실시형태에서, 상기 희생물질을 제거하는 단계 후 그리고 상기 드라이필름 레지스트 를 적층하는 단계 전에, 상기 상부전극을 부분적으로 에칭함으로써 상기 각 FBAR의 공진주파수를 조정하는 단계를 더 포함할 수 있다. Preferably, removing the sacrificial material is performed after forming the sidewall structure and before laminating the dry film resist. In the present embodiment, after removing the sacrificial material and before laminating the dry film resist, the method may further include adjusting a resonance frequency of each FBAR by partially etching the upper electrode.

바람직하게, 상기 보호캡을 형성하는 단계는, 열경화 또는 UV-경화방식을 이용하여 상기 측벽구조 및 상기 지붕구조를 경화시키는 단계일 수 있다.Preferably, the forming of the protective cap may be a step of curing the sidewall structure and the roof structure using a thermal curing or UV-curing method.

또한, 본 발명은 새로운 FBAR 듀플렉서 패키지 제조방법을 제공한다. 상기 FBAR 듀플렉서 패키지 제조방법은, 기판 상에 형성된 압전층 및 상하부전극을 갖는 FBAR와, 상기 상하부전극에 각각 연결된 접속패드와 상기 접속패드의 일영역이 그 외부에 위치하도록 상기 기판 상에 형성되어 상기 FBAR를 밀봉하는 보호캡을 각각 포함하는 송수신용 FBAR 패키지를 마련하는 단계와, 듀플레싱회로가 구현된 패키지용 기판 상에 상기 송수신용 FBAR 패키지를 각각 다이 본딩하는 단계와, 상기 송수신용 FBAR 패키지의 노출된 접속패드영역과 상기 듀플렉싱 회로패턴의 지정영역에 각각 연결되도록 와이어 본딩하는 단계와, 캡슐화제를 이용하여 상기 송수신용 FBAR 패키지 보호캡 외측에 예비 수지몰딩부를 형성하는 단계와, 상기 수지몰딩부 상에 EMC 몰딩부를 형성하는 단계를 포함한다.The present invention also provides a novel method for manufacturing a FBAR duplexer package. The FBAR duplexer package manufacturing method includes a FBAR having a piezoelectric layer and a top and bottom electrodes formed on a substrate, a connection pad connected to the top and bottom electrodes, and a region of the connection pad, respectively, being formed on the substrate so as to be located outside the Providing a transmission / reception FBAR package each including a protective cap for sealing an FBAR, die-bonding the transmission / reception FBAR package to a package substrate on which a duplexing circuit is implemented, and the FBAR package of the transmission / reception. Wire bonding each of the exposed connection pad areas and the designated areas of the duplexing circuit pattern, and forming a preliminary resin molding unit outside the protective FBAR package protective cap using an encapsulating agent, and the resin molding Forming an EMC molding on the portion.

본 발명에 채용된 송수신용 FBAR 패키지는 각각 상술된 웨이퍼레벨 FBAR 패키지 제조방법에서 얻어진 FBAR 패키지를 사용할 수 있다.As the FBAR package for transmission and reception employed in the present invention, each of the FBAR packages obtained by the above-described method for manufacturing a wafer-level FBAR package can be used.

이하, 첨부된 도면을 참조하여, 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in more detail.

도3a 내지 도3g는 본 발명의 일 실시형태에 따른 웨이퍼레벨 FBAR 패키지 제조공정을 나타내는 단면도이다.3A to 3G are cross-sectional views showing a wafer level FBAR package manufacturing process according to an embodiment of the present invention.

본 발명에 따른 방법은, 도3a에 도시된 바와 같이, 웨이퍼(31) 상에 각각 하부전극, 압전층 및 상부전극(미도시)을 순차적으로 적층하여 복수개의 FBAR(35)를 형성하는 단계로 시작된다. 본 실시형태는 격리구조로서 에어갭을 채용한 형태를 예시한다. 즉, FBAR(35)의 각층을 적층하기 전에, 상기 웨이퍼(31) 상에 복수개의 캐비티를 형성하는 과정과, 상기 웨이퍼(31) 상면과 평탄한 상면을 갖도록 상기 캐비티에 희생물질(33)을 충전시키는 과정을 포함할 수 있다.In the method according to the present invention, as shown in FIG. 3A, a plurality of FBARs 35 are formed by sequentially stacking a lower electrode, a piezoelectric layer, and an upper electrode (not shown) on the wafer 31, respectively. Begins. This embodiment illustrates a form in which an air gap is employed as the isolation structure. That is, before stacking each layer of the FBAR 35, a process of forming a plurality of cavities on the wafer 31 and filling the sacrificial material 33 in the cavity to have a flat upper surface with the upper surface of the wafer 31. It may include a process.

또한, 상기 웨이퍼(31) 상에 상하부전극(미도시)에 각각 연결된 접속패드(326를 형성한다. 상기 접속패드(36)로는 Au, Al 또는 그 합금에 의해 형성될 수 있다. 바람직하게, 상기 접속패드(36)는 FBAR 공진영역 외에 형성되며, 추후 형성된 보호캡구조의 외측에 접속패드(36) 일부영역가 제공될 수 있도록 연장하여 형성한다.In addition, connection pads 326 connected to upper and lower electrodes (not shown) are formed on the wafer 31. The connection pads 36 may be formed of Au, Al, or an alloy thereof. The connection pad 36 is formed outside the FBAR resonance region, and is formed to extend to provide a partial region of the connection pad 36 on the outer side of the protective cap structure formed later.

다음으로, 도3b와 같이 상기 웨이퍼(31) 상면에 포토레지스트(37)를 형성한다. 본 발명에서, 포토레지스트(37)는 보호캡의 측벽구조를 형성하기 위해 채용된다. 일반적으로, 포토레지스트(37)는 실리콘기판에 비해 가공이 용이할 뿐만 아니라, 포토 리소그래피공정을 매우 정밀한 공정이 가능하다는 장점이 있다. . Next, as shown in FIG. 3B, a photoresist 37 is formed on the upper surface of the wafer 31. In the present invention, the photoresist 37 is employed to form the sidewall structure of the protective cap. In general, the photoresist 37 is not only easier to process than a silicon substrate, but also has an advantage of allowing a very precise process of the photolithography process. .

이어, 도3c와 같이 상기 포토레지스트(37)를 선택적으로 에칭하여 FBAR(35)를 둘러싼 측벽구조(37')를 제공한다. 상기 선택적인 제거공정은 상기 접속패드(36)의 적어도 일영역이 측벽구조(37')의 외부에 위치하도록 실시한다. 본 측벽구조(37) 형성단계 후에, FBAR(35)공진부에 소정의 비아홀(v)을 형성하고 그 비아홀(v)을 통해 희생물질(33)을 제거함으로써 원하는 에어갭(a)을 형성한다. 이러한 에어갭(a)형성공정은 도3a 단계에서 희생물질(33)로서 폴리실리콘을 사용하고 제논계 가스를 이용한 건식식각공정을 실시함으로써 유익하게 실시될 수 있다. 또한, 건식식각공정 후에 필요에 따라 공진주파수의 튜닝을 위한 상부전극에 대한 에칭공정을 실시할 수 있다. 이러한 튜닝공정은 상부전극의 두께조정을 통해 구현될 수 있다.3C, the photoresist 37 is selectively etched to provide a sidewall structure 37 'surrounding the FBAR 35. As shown in FIG. The selective removal process is performed such that at least one region of the connection pad 36 is located outside the sidewall structure 37 '. After the step of forming the side wall structure 37, the desired air gap a is formed by forming a predetermined via hole v in the resonance region of the FBAR 35 and removing the sacrificial material 33 through the via hole v. . The air gap (a) forming process may be advantageously performed by performing a dry etching process using polysilicon as the sacrificial material 33 and using xenon-based gas in step 3a. In addition, after the dry etching process, an etching process may be performed on the upper electrode for tuning the resonance frequency as necessary. This tuning process can be implemented by adjusting the thickness of the upper electrode.

다음으로, 도3d와 같이, 상기 측벽구조(37') 상단에 드라이필름 레지스트(dry film resist: DFR)를 적층한다. 상기 드라이필름 레지스트(38)는 일정한 구조적 안정성을 가지므로, 보호캡의 지붕으로서 제공될 수 있다. 상기 드라이필름 레지스트(38)도 포토레지스트(37)와 같이 간단한 리소그래피공정을 통해 원하는 형태로 정밀하게 패터닝될 수 있다. Next, as shown in FIG. 3D, a dry film resist (DFR) is stacked on the sidewall structure 37 ′. Since the dry film resist 38 has a certain structural stability, it may be provided as a roof of the protective cap. The dry film resist 38 may also be precisely patterned into a desired shape through a simple lithography process like the photoresist 37.

이어, 도3e와 같이, 상기 드라이필름 레지스트(38)를 선택적으로 제거하여 상기 지붕구조(38')를 형성한다. 이러한 공정을 통해 FBAR(35)영역을 보호하는 캡구조물(37',38')을 얻을 수 있다. 상기 캡구조물(37',38')의 외부에는 상기 접속패드(36)가 연장되어 노출된다 따라서, 추후 완성된 웨이퍼레벨 패키지에서 상기 노 출된 접속패드(36)영역은 와이어본딩영역으로 제공될 수 있다.3E, the dry film resist 38 is selectively removed to form the roof structure 38 ′. Through this process, the cap structures 37 'and 38' protecting the FBAR 35 region can be obtained. The connection pads 36 are extended to be exposed to the outside of the cap structures 37 ′ and 38 ′. Thus, the exposed connection pads 36 area may be provided as a wire bonding area in a wafer-level package. have.

다음으로, 도3f와 같이 상기 상기 측벽구조(37')와 상기 지붕구조(38')를 경화시킴으로써 상기 FBAR(35)를 밀봉하는 보호캡(39)을 완성한다. 본 경화공정은 각 구조(37',38')에 자외선(UV)을 조사함으로써 구현될 수 있으나, 이에 한정되지 않으며, 상기 구조(37',38')의 재료가 열경화성수지일 경우에 적절한 온도에서 열처리함으로써 구현될 수도 있다.Next, as shown in FIG. 3F, the sidewall structure 37 ′ and the roof structure 38 ′ are hardened to complete the protection cap 39 for sealing the FBAR 35. The present curing process may be implemented by irradiating ultraviolet (UV) light on each of the structures 37 'and 38', but is not limited thereto, and an appropriate temperature when the material of the structures 37 'and 38' is a thermosetting resin. It may be implemented by heat treatment at.

최종적으로, 상기 보호캡(39)을 갖는 개별 FBAR(35) 단위로 상기 웨이퍼(31)를 절단함으로써 도3g에 도시된 웨이퍼레벨 FBAR 패키지(45)를 얻을 수 있다. Finally, the wafer level FBAR package 45 shown in FIG. 3G can be obtained by cutting the wafer 31 in units of individual FBARs 35 having the protective cap 39.

본 실시형태에서 설명된 웨이퍼레벨 FBAR 패키지(45)는 포토레지스트(37)와 드라이필름(38)을 이용하여 보호캡(39)을 형성함으로써 공정이 간소할 뿐만 아니라, 정밀한 가공이 가능하다. 다만, 본 실시형태에서 얻어진 보호캡(39)은 다소 구조적인 안정성이 실리콘 기판과 같은 종래의 캡구조에 비해 약하다는 단점이 가지고 있으나, 본 발명에서는 이를 보완하는 새로운 듀플렉서 패키지 제조공정을 제공한다.In the wafer level FBAR package 45 described in this embodiment, the protective cap 39 is formed by using the photoresist 37 and the dry film 38, so that the process is simple and precise processing is possible. However, the protective cap 39 obtained in the present embodiment has a disadvantage in that its structural stability is weaker than that of a conventional cap structure such as a silicon substrate, but the present invention provides a new duplexer package manufacturing process to compensate for this.

도4a 내지 도4d는 본 발명의 일 실시형태에 따른 FBAR 듀플렉서 패키지 제조방법을 나타내는 단면도이다. 본 발명에 따른 FBAR 듀플렉서 패키지 제조방법은 상술된 웨이퍼레벨 FBAR 제조방법에 기반한다. 4A to 4D are cross-sectional views illustrating a method of manufacturing a FBAR duplexer package according to an embodiment of the present invention. The FBAR duplexer package manufacturing method according to the present invention is based on the wafer level FBAR manufacturing method described above.

본 FBAR 듀플렉서 패키지 제조방법은 송수신용 FBAR 패키지(45a,45b)를 마련하는 단계로 시작된다. 상기 송수신용 FBAR 패키지(45a,45b)는 도3a 및 도3g에서 얻어진 웨이퍼레벨 FBAR 패키지일 수 있다. 상기 웨이퍼레벨 FBAR 패키지는 각각 기판(31a,31b) 상에 형성된 압전층 및 상하부전극을 갖는 FBAR(35a,35b)와, 상기 상하부전극에 각각 연결된 접속패드(36a,36b)와 상기 접속패드(36a,36b)의 일영역이 그 외부에 위치하도록 상기 기판(31a,31b) 상에 형성되어 상기 FBAR(35a,35b)를 밀봉하는 보호캡(39a,39b)을 포함한다. The method of manufacturing the FBAR duplexer package begins with preparing the FBAR packages 45a and 45b for transmission and reception. The transmission / reception FBAR packages 45a and 45b may be wafer level FBAR packages obtained in FIGS. 3A and 3G. The wafer-level FBAR package includes FBARs 35a and 35b having piezoelectric layers and upper and lower electrodes formed on substrates 31a and 31b, respectively, connection pads 36a and 36b and connection pads 36a and 36b respectively connected to the upper and lower electrodes. And protective caps 39a and 39b formed on the substrates 31a and 31b to seal one area of the 36b to seal the FBARs 35a and 35b.

도4a와 같이, 상기 송수신용 FBAR 패키지(45a,45b)는 각각 듀플레싱회로패턴(미도시)이 구현된 패키지용 기판(41) 상에 각각 다이 본딩한다. 상기 패키지기판(41)은 패키지제조공정에 유리한 PCB기판일 수 있다. 또한, 당업자에게 자명한 바와 같이, 본 다이본딩공정은 적절한 접착물질(42)을 이용하여 용이하게 실시될 수 있다.As shown in FIG. 4A, the FBAR packages 45a and 45b for transmitting and receiving are respectively die-bonded on the package substrate 41 on which the duplexing circuit pattern (not shown) is implemented. The package substrate 41 may be a PCB substrate advantageous for a package manufacturing process. In addition, as will be apparent to those skilled in the art, the present diebonding process can be readily performed using a suitable adhesive material 42.

이어, 도4b와 같이, 상기 송수신용 FBAR 패키지(45a,45b)의 노출된 접속패드(36a,36b)영역과 상기 듀플렉싱 회로패턴의 특정 영역에 각각 연결되도록 와이어 본딩한다. 본 발명에 채용되는 보호캡(39a,39b)은 접속패드(36a,36b)의 일영역이 그 외부에 노출되도록 정밀하게 형성될 수 있으므로, 적절한 면적을 갖는 접속패드(36a,36b)를 본딩영역으로 제공할 수 있다.Subsequently, as shown in FIG. 4B, wire bonding is performed to connect the exposed connection pads 36a and 36b of the FBAR packages 45a and 45b and the specific regions of the duplexing circuit pattern, respectively. Since the protective caps 39a and 39b employed in the present invention can be precisely formed so that one region of the connection pads 36a and 36b is exposed to the outside thereof, the bonding pads 36a and 36b having an appropriate area are bonded to each other. Can be provided as

다음으로, 도4c와 같이, 캡슐화제를 이용하여 상기 송수신용 FBAR 패키지(45a,45b)를 밀봉함으로써 예비 수지몰딩부(47)를 형성한다. 이와 같이 캡슐화제를 이용한 밀봉공정은 최종 EMC 공정과 달리 유동성이 큰 물질을 이용함으로써, 구조적으로 다소 취약한 보호캡(39a,39b)에 대한 손상 또는 붕괴를 방지할 수 있다. 또한, 본 공정을 통해 형성된 예비 수지몰딩부(47)는 보호캡(39a,39b)의 취약한 구조적 안정성을 보완할 수 있다. Next, as shown in FIG. 4C, the preliminary resin molding 47 is formed by sealing the FBAR packages 45a and 45b for transmission and reception using an encapsulating agent. As such, the sealing process using the encapsulating agent can prevent damage or collapse of the protective caps 39a and 39b which are somewhat weak in structure by using a material having a high fluidity unlike the final EMC process. In addition, the preliminary resin molding 47 formed through the present process may compensate for the weak structural stability of the protective caps 39a and 39b.

최종적으로, 도4d와 같이 상기 밀봉된 송수신용 FBAR 패키지(45a,45b) 상에 EMC 몰딩부(48)를 형성한다. 본 발명에서 채용된 EMC몰딩부(48)는 최종 몰딩부로서 작용한다. 본 몰딩공정은 도2a에 설명된 통상적인 실링공정과 유사한 공정일 수 있다. 본 몰딩공정시에 적용되는 압력이 종래와 같이 다소 크더라도, 앞서 설명한 캡슐화제에 의한 예비 수지몰딩부(47)에 의해 보호캡(39a,39b)은 안정적으로 유지될 수 있다. Finally, the EMC molding part 48 is formed on the sealed FBAR packages 45a and 45b as shown in FIG. 4D. The EMC molding part 48 employed in the present invention serves as the final molding part. The molding process may be a process similar to the conventional sealing process described in FIG. 2A. Even if the pressure applied in the present molding process is somewhat large as in the prior art, the protective caps 39a and 39b may be stably maintained by the preliminary resin molding part 47 by the encapsulating agent described above.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.As such, the invention is not to be limited by the foregoing embodiments and the accompanying drawings, which are intended to be limited by the appended claims. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.

상술한 바와 같이, 본 발명에 따르면, 포토레지스트 및 드라이필름을 이용하여 웨이퍼 레벨 FBAR 패키지를 제조함으로써 공정을 간소화할 수 있을 뿐만 아니라, 보다 정밀한 가공이 가능하므로 FBAR 패키지의 추가적인 소형화를 실현할 수 있다. As described above, according to the present invention, not only the process can be simplified by manufacturing the wafer-level FBAR package using photoresist and dry film, but also more precise processing is possible, so that further miniaturization of the FBAR package can be realized.

또한, 본 발명의 웨이퍼 레벨 FBAR 패키지 제조방법에서 얻어진 패키지를 듀플렉서 패키지에 채용함에 있어서, 적용압력이 낮은 캡슐화제에 의한 예비몰딩을 실시함으로써 본 발명의 보호캡의 낮은 구조적인 안정성을 보완할 수 있다.In addition, in adopting the package obtained in the wafer-level FBAR package manufacturing method of the present invention in the duplexer package, it is possible to compensate for the low structural stability of the protective cap of the present invention by performing a pre-molding with an encapsulant with a low application pressure. .

Claims (8)

웨이퍼 상에 각각 압전층 및 상하부전극으로 이루어진 복수개의 FBAR를 형성하는 단계;Forming a plurality of FBARs each comprising a piezoelectric layer and an upper and lower electrodes on the wafer; 상기 웨이퍼 상에 상하부전극에 각각 연결된 접속패드를 형성하는 단계;Forming connection pads respectively connected to upper and lower electrodes on the wafer; 상기 웨이퍼 상면에 포토레지스트를 형성하는 단계;Forming a photoresist on the upper surface of the wafer; 상기 포토레지스트를 선택적으로 제거하여 상기 각각의 FBAR 주위를 둘러싼 측벽구조을 형성하는 단계- 상기 측벽구조의 외부로 상기 각 접속패드의 일영역이 노출됨-: Selectively removing the photoresist to form a sidewall structure surrounding each of the FBARs, wherein a region of each connection pad is exposed outside of the sidewall structure: 상기 측벽구조 상단에 드라이필름 레지스트를 적층하는 단계;Stacking a dry film resist on top of the sidewall structure; 상기 드라이필름을 선택적으로 제거하여 상기 지붕구조를 형성하는 단계;Selectively removing the dry film to form the roof structure; 상기 측벽구조와 상기 지붕구조를 경화시킴으로써 상기 각각의 FBAR를 밀봉하는 보호캡을 형성하는 단계; 및Forming a protective cap for sealing each FBAR by curing the sidewall structure and the roof structure; And 상기 보호캡을 갖는 개별 FBAR소자 단위로 상기 웨이퍼를 절단하는 단계를 포함하는 웨이퍼레벨 FBAR 패키지 제조방법.A wafer level FBAR package manufacturing method comprising the step of cutting the wafer in units of individual FBAR device having the protective cap. 제1항에 있어서,The method of claim 1, 상기 웨이퍼 상에 상기 복수개의 FBAR를 형성하는 단계는,Forming the plurality of FBAR on the wafer, 상기 웨이퍼 상에 복수개의 캐비티를 형성하는 단계와, 상기 웨이퍼 상면과 평탄한 상면을 갖도록 상기 캐비티에 희생물질을 충전시키는 단계와, 적어도 상기 캐비티영역 상에 하부전극, 압전층 및 상부전극을 순차적으로 형성하는 단계로 이루어지며,Forming a plurality of cavities on the wafer, filling a sacrificial material in the cavity so as to have a flat top surface with the wafer top surface, and sequentially forming a lower electrode, a piezoelectric layer, and an upper electrode on at least the cavity region To do so, 상기 방법은, 비아홀을 이용하여 상기 희생물질을 제거하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼레벨 FBAR 패키지 제조방법.The method further comprises removing the sacrificial material using via holes. 제2항에 있어서,The method of claim 2, 상기 희생물질을 제거하는 단계는, 상기 측벽구조를 형성하는 단계 후 그리고 상기 드라이 필름 레지스트를 적층하는 단계 전에 실시되는 것을 특징으로 하는 웨이퍼레벨 FBAR 소자 패키지 제조방법.Removing the sacrificial material is performed after forming the sidewall structure and prior to laminating the dry film resist. 제3항에 있어서,The method of claim 3, 상기 희생물질을 제거하는 단계 후 그리고 상기 드라이필름 레지스트를 적층하는 단계 전에, 상기 상부전극을 부분적으로 에칭함으로써 상기 각 FBAR의 공진주파수를 조정하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼레벨 FBAR 패키지 제조방법.Fabricating a wafer level FBAR package further comprising adjusting the resonant frequency of each FBAR by partially etching the upper electrode after removing the sacrificial material and before laminating the dry film resist. Way. 제1항에 있어서,The method of claim 1, 상기 보호캡을 형성하는 단계는, 열경화 또는 UV-경화방식을 이용하여 상기 측벽구조 및 상기 지붕구조를 경화시키는 단계인 것을 특징으로 하는 웨이퍼레벨 FBAR 패키지 제조방법.Forming the protective cap is a wafer level FBAR package manufacturing method, characterized in that for curing the side wall structure and the roof structure using a thermal curing or UV-curing method. 기판 상에 형성된 압전층 및 상하부전극을 갖는 FBAR와, 상기 상하부전극에 각각 연결된 접속패드와 상기 접속패드의 일영역이 그 외부에 위치하도록 상기 기판 상에 형성되어 상기 FBAR를 밀봉하는 보호캡을 각각 포함하는 송수신용 FBAR 패키지를 마련하는 단계;FBARs having piezoelectric layers and upper and lower electrodes formed on the substrate, and connection pads respectively connected to the upper and lower electrodes, and protective caps formed on the substrate to seal one region of the connection pads outside thereof, respectively. Providing a FBAR package for transmitting and receiving; 듀플레싱회로가 구현된 패키지용 기판 상에 상기 송수신용 FBAR 패키지를 각각 다이 본딩하는 단계;Die bonding each of the transmit and receive FBAR packages on a package substrate on which a duplexing circuit is implemented; 상기 송수신용 FBAR 패키지의 노출된 접속패드영역과 상기 듀플렉싱 회로패턴의 지정영역에 각각 연결되도록 와이어 본딩하는 단계; 및Wire bonding each of the connection pad regions of the FBAR package for transmission and reception to be connected to a designated region of the duplexing circuit pattern; And 캡슐화제를 이용하여 상기 송수신용 FBAR 패키지의 보호캡 외측에 예비 수지몰딩부를 형성하는 단계; 및Forming a preliminary resin molding part on an outer side of a protective cap of the FBAR package for transmitting and receiving using an encapsulating agent; And 상기 수지몰딩부에 밀봉된 송수신용 FBAR 패키지 상에 추가적으로 EMC 몰딩부를 형성하는 단계를 포함하는 FBAR 듀플렉서 패키지 제조방법.And forming an EMC molding part on the FBAR package for transmitting and receiving sealed in the resin molding part. 제6항에 있어서,The method of claim 6, 상기 송수신용 FBAR 패키지를 마련하는 단계는 각각,Preparing the FBAR package for transmitting and receiving each, 웨이퍼 상에 압전층 및 상하부전극을 갖는 복수개의 FBAR를 형성하는 단계와, 상기 웨이퍼 상에 상하부전극에 각각 연결된 접속패드를 형성하는 단계와, 상기 웨이퍼 상면에 포토레지스트를 형성하는 단계와, 상기 포토레지스트를 선택적으로 제거하여 상기 각각의 FBAR 주위를 둘러싼 측벽구조을 형성하는 단계- 상기 측 벽구조의 외부로 상기 각 접속패드의 일영역이 노출됨-와, 상기 측벽구조 상단에 드라이 필름 레지스트를 적층하는 단계와, 상기 드라이필름 레지스트를 선택적으로 제거하여 상기 지붕구조를 형성하는 단계와, 상기 측벽구조와 상기 지붕구조를 경화시킴으로써 상기 각각의 FBAR를 밀봉하는 보호캡을 형성하는 단계와, 상기 보호캡을 갖는 개별 FBAR소자 단위로 상기 웨이퍼를 절단하는 단계로 이루어진 것을 특징으로 하는 FBAR 듀플렉서 패키지 제조방법.Forming a plurality of FBARs having a piezoelectric layer and upper and lower electrodes on a wafer, forming connection pads respectively connected to upper and lower electrodes on the wafer, forming a photoresist on the upper surface of the wafer, and Selectively removing the resist to form a sidewall structure surrounding each FBAR, wherein a region of each connection pad is exposed outside of the sidewall structure; and laminating a dry film resist on top of the sidewall structure; Selectively removing the dry film resist to form the roof structure, forming a protective cap for sealing each FBAR by curing the sidewall structure and the roof structure, and having the individual protective caps. FBAR duplex characterized in that the step of cutting the wafer in units of FBAR device Package method. 제6항에 있어서,The method of claim 6, 상기 패키지용 기판은 인쇄회로기판(PCB)인 것은 특징으로 하는 FBAR 듀플렉서 패키지 제조방법.The package substrate is a printed circuit board (PCB) characterized in that the FBAR duplexer package manufacturing method.
KR1020050024259A 2005-03-23 2005-03-23 Fabrication methods of wafer level fbar package and fbar duplexer by using the same KR100649637B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050024259A KR100649637B1 (en) 2005-03-23 2005-03-23 Fabrication methods of wafer level fbar package and fbar duplexer by using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050024259A KR100649637B1 (en) 2005-03-23 2005-03-23 Fabrication methods of wafer level fbar package and fbar duplexer by using the same

Publications (2)

Publication Number Publication Date
KR20060102419A true KR20060102419A (en) 2006-09-27
KR100649637B1 KR100649637B1 (en) 2006-11-27

Family

ID=37633258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050024259A KR100649637B1 (en) 2005-03-23 2005-03-23 Fabrication methods of wafer level fbar package and fbar duplexer by using the same

Country Status (1)

Country Link
KR (1) KR100649637B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135421B2 (en) 2016-08-11 2018-11-20 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic wave filter device
CN113556096A (en) * 2021-07-26 2021-10-26 苏州汉天下电子有限公司 Packaging substrate for duplexer and duplexer
CN115642095A (en) * 2022-09-08 2023-01-24 武汉敏声新技术有限公司 Radio frequency module packaging structure and method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10135421B2 (en) 2016-08-11 2018-11-20 Samsung Electro-Mechanics Co., Ltd. Bulk-acoustic wave filter device
CN113556096A (en) * 2021-07-26 2021-10-26 苏州汉天下电子有限公司 Packaging substrate for duplexer and duplexer
CN113556096B (en) * 2021-07-26 2024-03-19 苏州汉天下电子有限公司 Packaging substrate for duplexer and duplexer
CN115642095A (en) * 2022-09-08 2023-01-24 武汉敏声新技术有限公司 Radio frequency module packaging structure and method
CN115642095B (en) * 2022-09-08 2024-03-29 武汉敏声新技术有限公司 Radio frequency module packaging structure and method

Also Published As

Publication number Publication date
KR100649637B1 (en) 2006-11-27

Similar Documents

Publication Publication Date Title
EP1628396B1 (en) Piezoelectric electronic component
KR100541087B1 (en) Wafer level package for micro-device and method of producing the same
JP4324182B2 (en) Integrated filter in which thin film bulk acoustic resonator and surface acoustic wave resonator are integrated, and manufacturing method thereof
US20050174193A1 (en) FBAR based duplexer device and manufacturing method thereof
JP3983226B2 (en) Manufacturing method of FBAR element of wafer level package
JP2005198233A (en) Fbar device and manufacturing method thereof
JP2007202130A (en) Rf module, multi-rf module, and rf module fabricating method
CN104821798A (en) Electronic packaging and MEMS packaging
US20070044296A1 (en) Method of manufacturing film bulk acoustic wave resonator
JP2006351591A (en) Micro device and packaging method thereof
KR100649637B1 (en) Fabrication methods of wafer level fbar package and fbar duplexer by using the same
CN114337585A (en) Single crystal film bulk acoustic resonator, preparation method thereof and filter
US6965281B2 (en) FBAR, FBAR based duplexer device and manufacturing method thereof
GB2476692A (en) A compact duplexer comprising a pair of stacked flip-chip bonded acoustic wave filters
JP2007216308A (en) Electronic device and its manufacturing method
US20120261816A1 (en) Device package substrate and method of manufacturing the same
WO2020134668A1 (en) Integrating method and integrating structure for control circuit and bulk acoustic wave filter
US20110156836A1 (en) Duplexer device and method of manufacturing the same
CN114337579A (en) Resonance device, manufacturing method thereof and integrated circuit board integrated with resonance device
JP2024023057A (en) elastic wave device
JPH11168339A (en) Surface acoustic wave element and manufacture therefor
JPH04207308A (en) Surface acoustic wave element
KR20020072054A (en) A SAW filter package
JPH11112282A (en) Surface acoustic wave element and its manufacture
JP2007013017A (en) Electronic device and its manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee