KR20060088393A

KR20060088393A - Plasma display panel

Info

Publication number: KR20060088393A
Application number: KR1020050009269A
Authority: KR
Inventors: 박성진
Original assignee: 엘지전자 주식회사
Priority date: 2005-02-01
Filing date: 2005-02-01
Publication date: 2006-08-04

Abstract

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 전력 소모를 줄이고 발광 휘도를 증가시켜 방전 효율을 높일 수 있도록 하는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel capable of reducing power consumption and increasing emission efficiency to increase discharge efficiency.

이와 같은 본 발명은 전면 글라스에 스캔 전극과 서스테인 전극이 쌍을 이루어 형성된 전면 패널, 후면 글라스에 스캔 전극 또는 서스테인 전극과 교차되도록 어드레스 전극이 배열된 후면 패널, 후면 패널에 형성되며 다수개의 방전공간인 방전 셀을 구획하는 격벽, 방전셀 내에 위치하는 어드레스 전극을 내부에 포함하도록 형성되는 유전체층을 포함하는 플라즈마 디스플레이 패널에 있어서, 격벽은 유전체층 상부에 형성되고, 유전체층은 방전공간에 격벽의 길이방향으로 어드레스 전극을 소정의 넓이로 덮도록 형성된 돌출부를 포함하는 것을 특징으로 한다.The present invention is a front panel formed by pairing the scan electrode and the sustain electrode on the front glass, the rear panel is formed on the rear panel, the rear panel, the address electrode is arranged to intersect the scan electrode or the sustain electrode on the rear glass, A plasma display panel comprising a partition wall partitioning a discharge cell and a dielectric layer formed to include an address electrode positioned in the discharge cell, wherein the partition wall is formed on the dielectric layer, and the dielectric layer is addressed in the longitudinal direction of the partition wall in the discharge space. It characterized in that it comprises a protrusion formed to cover the electrode to a predetermined width.

또한, 전면 글라스에 스캔 전극과 서스테인 전극이 쌍을 이루어 형성된 전면 패널, 후면 글라스에 스캔 전극 또는 서스테인 전극과 교차되도록 어드레스 전극이 배열된 후면 패널, 후면 패널에 형성되며 다수개의 방전공간인 방전 셀을 구획하는 격벽, 방전셀 내에 위치하는 어드레스 전극을 내부에 포함하도록 형성되는 유전체층을 포함하는 플라즈마 디스플레이 패널에 있어서, 격벽은 후면 글라스 상부에 형성되고, 유전체층은 격벽간에 위치되어 격벽의 길이방향으로 어드레스 전극을 소정의 넓이로 덮도록 형성되는 것을 특징으로 한다.In addition, a front panel formed by pairing a scan electrode and a sustain electrode on the front glass, a rear panel having an address electrode arranged to intersect the scan electrode or the sustain electrode on the rear glass, and a rear panel formed on the rear panel and having a plurality of discharge cells A plasma display panel comprising a partition wall partitioning and a dielectric layer formed to include an address electrode positioned in a discharge cell, wherein the partition wall is formed on an upper portion of the rear glass, and the dielectric layer is positioned between the partition walls to address the electrode in the longitudinal direction of the partition wall. It characterized in that it is formed to cover a predetermined width.

플라즈마 디스플레이 패널, 유전체층, 형광체, 캐패시턴스, 방전 효율, 휘도Plasma Display Panels, Dielectric Layers, Phosphors, Capacitance, Discharge Efficiency, Luminance

Description

Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 2는 종래 플라즈마 디스플레이 패널 내부의 하나의 방전 셀을 단순화하여 나타낸 정면도이다.2 is a front view schematically illustrating one discharge cell in a conventional plasma display panel.

도 3a 내지 도 3e는 본 발명의 제1~5 실시에에 따른 플라즈마 디스플레이 패널 내부의 하나의 방전 셀을 단순화하여 나타낸 정면도이다.3A to 3E are simplified front views of one discharge cell in the plasma display panel according to the first to fifth embodiments of the present invention.

***** 도면의 주요 부분에 대한 부호의 설명 ********** Explanation of symbols for the main parts of the drawing *****

10 : 후면 패널 20 : 어드레스 전극10: rear panel 20: address electrode

30 : 유전체층 40 : 격벽30 dielectric layer 40 partition wall

50 : 형광체층 60 : 전면 패널50: phosphor layer 60: front panel

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel)은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet Rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel (Plasma Display Panel) is a partition formed between the front panel and the rear panel to form a single unit cell, each cell in the Neon (Ne), helium (He) or a mixture of neon and helium ( The main discharge gas such as Ne + He) and an inert gas containing a small amount of xenon are filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. The rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체층(104)에 의해 덮여지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 통상 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and the upper surface of the upper dielectric layer 104 is typically used to facilitate discharge conditions. A protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라 이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged in such a manner that a plurality of discharge spaces, that is, strips 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

여기서, 상부 유전체층(104)은 균일하고, 평탄성 및 투명성이 높은 것을 필요로 한다. 만약 상부 유전체층(104)이 균일하지 않고 투명성이 떨어지거나 평탄하지 않은 경우에는 원하는 화상표시를 실현할 수 없고, 절연성을 유지할 수 없거나 유전 특성에 편차가 발생하여 플라즈마 디스플레이 패널에서의 표시 결함의 원인이 된다.Here, the upper dielectric layer 104 needs to be uniform and have high flatness and transparency. If the upper dielectric layer 104 is not uniform, inferior in transparency, or uneven, desired image display cannot be realized, insulation cannot be maintained, or variations in dielectric properties can cause display defects in the plasma display panel. .

그리고, 하부 유전체층(115)은 화이트백(White Back)이라도 불리우며, 그 위에 존재하는 형광체(114)의 발광에 대해 반사판과 같은 역할을 하므로 반사율이 높을수록 형광체(114)의 발광효율이 향상된다.In addition, the lower dielectric layer 115 may be called a white back. Since the lower dielectric layer 115 plays a role as a reflector with respect to light emission of the phosphor 114 existing thereon, the higher the reflectance, the higher the luminous efficiency of the phosphor 114 is.

도 2는 종래 플라즈마 디스플레이 패널 내부의 하나의 방전 셀을 단순화하여 나타낸 정면도이다. 여기서는 전면 패널과 후면 패널 중 후면 패널을 주로 설명하기로 한다.2 is a front view schematically illustrating one discharge cell in a conventional plasma display panel. Here, the rear panel of the front panel and the rear panel will be mainly described.

도 2를 참조하면, 종래 플라즈마 디스플레이 패널의 전면 패널과 후면 패널 사이에 형성되는 격벽 사이에 하나의 단위 셀, 즉 방전 셀이 마련된다.Referring to FIG. 2, one unit cell, that is, a discharge cell is provided between a partition wall formed between a front panel and a rear panel of a conventional plasma display panel.

우선, 후면 패널(110)의 상면에는 하나의 단위 셀 내에 어드레스 전극(113) 이 평행하게 배치된다. 그리고 어드레스 전극(113)의 상면에는 각 단위 셀 내에 배치되는 전극 간의 절연 등을 위하여 하부 유전체층(115)이 형성되며, 전술한 하부 유전체층(115)의 상면에 스트라이프 타입(또는 웰 타입)의 격벽(112)이 서로 평행을 유지하도록 하여 배열된다. 또한, 하나의 방전셀 즉, 격벽(112)과 격벽(112) 사이와 하부 유전체층(115)의 상면에는 R, G, B 형광체(114)가 도포된다.First, the address electrodes 113 are arranged in parallel in one unit cell on an upper surface of the rear panel 110. In addition, a lower dielectric layer 115 is formed on the upper surface of the address electrode 113 for insulation between electrodes disposed in each unit cell, and a stripe-type (or well type) partition wall is formed on the upper surface of the lower dielectric layer 115. 112 are arranged to be parallel to each other. In addition, R, G, and B phosphors 114 are coated on one discharge cell, that is, between the partition wall 112 and the partition wall 112 and on the upper surface of the lower dielectric layer 115.

그런데, 이와 같은 플라즈마 디스플레이 패널에서는 각각의 구성요소, 즉 후면 패널과 어드레스 전극, 유전체층, 격벽, 형광체층 등이 각각의 고유한 캐패시턴스(Capacitance)를 갖게 된다. 이러한 각각의 구성요소들이 가지고 있는 캐패시턴스 성분이 높을 수록 유전율(Permittivity)이 상승하게 되며, 이에 따라 소모 전류가 증가되어 결국 소모 전력이 증가하게 된다. 다시 말해 플라즈마 디스플레이 패널의 방전효율이 떨어지게 된다. 예컨대 어드레스 전극의 전류를 증가시켜, 어드레스 방전시 전력의 손실이 크게 되어 결국 전력 소모가 커지게 된다.However, in such a plasma display panel, each component, that is, a rear panel, an address electrode, a dielectric layer, a partition, a phosphor layer, and the like have their own capacitance. The higher the capacitance component of each of these components, the higher the permittivity (permittivity) is increased, thereby increasing the current consumption and eventually increase the power consumption. In other words, the discharge efficiency of the plasma display panel decreases. For example, by increasing the current of the address electrode, the loss of power during address discharge becomes large, resulting in high power consumption.

따라서, 본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로, 플라즈마 디스플레이 후면 패널의 유전체층의 구조를 개선하여 캐패시턴스 성분을 낮춰 방전 효율을 상승시키거나 방전공간에서의 형광체층의 발광 면적을 넓힘으로써 발광 휘도를 높혀 방전 효율을 상승시킬 수 있도록 하는 플라즈마 디스플레이 패널을 제공하기 위한 것이다.Accordingly, the present invention is to solve the above problems, improve the structure of the dielectric layer of the plasma display rear panel to lower the capacitance component to increase the discharge efficiency or to increase the emission area of the phosphor layer in the discharge space by the light emission luminance To provide a plasma display panel that can increase the discharge efficiency by increasing the.

상술한 목적을 달성하기 위한 본 발명은 전면 글라스에 스캔 전극과 서스테 인 전극이 쌍을 이루어 형성된 전면 패널, 후면 글라스에 스캔 전극 또는 서스테인 전극과 교차되도록 어드레스 전극이 배열된 후면 패널, 후면 패널에 형성되며 다수개의 방전공간인 방전 셀을 구획하는 격벽, 방전셀 내에 위치하는 어드레스 전극을 내부에 포함하도록 형성되는 유전체층을 포함하는 플라즈마 디스플레이 패널에 있어서, 격벽은 유전체층 상부에 형성되고, 유전체층은 방전공간에 격벽의 길이방향으로 어드레스 전극을 소정의 넓이로 덮도록 형성된 돌출부를 포함하는 것을 특징으로 한다.The present invention for achieving the above object is a front panel formed by pairing the scan electrode and the sustain electrode on the front glass, the rear panel is arranged on the rear panel, the rear electrode, the address electrode is arranged so as to cross the scan electrode or the sustain electrode on the rear glass A plasma display panel including a barrier rib formed between a plurality of discharge spaces, the barrier cell partitioning a plurality of discharge spaces, and a dielectric layer formed to include an address electrode located in the discharge cell, wherein the barrier rib is formed on the dielectric layer, and the dielectric layer is discharge space. And a protrusion formed to cover the address electrode in a predetermined width in the longitudinal direction of the partition wall.

또한, 돌출부는 방전공간의 중심부에 일정한 폭과 높이로 형성되는 것을 특징으로 한다.In addition, the protrusion is characterized in that formed in a constant width and height in the center of the discharge space.

또한, 유전체층은 방전공간의 중심부에 일정한 폭과 높이로 형성되는 것을 특징으로 한다.In addition, the dielectric layer is characterized in that formed in a constant width and height in the center of the discharge space.

또한, 유전체층은 방전공간의 양측단에서 소정의 높이로 형성되어 일정하게 유지되다가 방전공간의 중심부에서는 방전공간의 양측단에서의 소정의 높이보다 더 길게 형성되는 것을 특징으로 한다.In addition, the dielectric layer is formed at a predetermined height at both ends of the discharge space and is kept constant, but is formed in the center of the discharge space longer than a predetermined height at both ends of the discharge space.

또한, 유전체층은 방전공간 전체에 일정한 폭과 높이로 형성되는 것을 특징으로 한다.In addition, the dielectric layer is characterized in that formed in a predetermined width and height throughout the discharge space.

또한, 유전체층은 방전공간의 양측단에서 소정의 높이로 형성되어 방전공간의 중심부로 갈수록 소정의 높이가 서서히 감소하는 것을 특징으로 한다.In addition, the dielectric layer is formed at a predetermined height at both ends of the discharge space, characterized in that the predetermined height gradually decreases toward the center of the discharge space.

이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 3a 내지 도 3e는 본 발명의 제1~5 실시예에 따른 플라즈마 디스플레이 패널 내부의 하나의 방전 셀을 단순화하여 나타낸 정면도이다.3A to 3E are simplified front views of one discharge cell in the plasma display panel according to the first to fifth embodiments of the present invention.

도 3a 내지 도 3e는 본 발명의 플라즈마 디스플레이 후면 패널의 유전체층의 구조를 개선하여 캐패시턴스 성분을 낮춰 방전효율을 상승시키거나 개선된 유전체층의 구조로 인해 방전공간에서의 형광체층의 발광 면적이 넓어짐으로써 발광휘도를 높혀 방전효율을 상승시키는 구조의 다양한 일예를 보여준다.3A to 3E show light emission by improving the structure of the dielectric layer of the plasma display rear panel of the present invention to lower the capacitance component to increase discharge efficiency or to increase the emission area of the phosphor layer in the discharge space due to the improved dielectric layer structure. Various examples of the structure of increasing the brightness to increase the discharge efficiency is shown.

여기서, 도 3a 및 도 3b는 본 발명의 플라즈마 디스플레이 후면 패널의 유전체층의 캐패시턴스 성분을 낮추는 구조를 보여주고 있다.3A and 3B illustrate a structure of lowering a capacitance component of a dielectric layer of a plasma display rear panel of the present invention.

먼저, 도 3a에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널은 종래 방전셀의 구조와는 달리 하나의 방전셀을 구성하는 격벽(40)이 후면 글라스(10)의 상부에 형성된다. 또한, 유전체층(30)은 격벽(40)간에 위치되어 격벽(40)의 길이방향으로 어드레스 전극(20)을 소정의 넓이로 덮도록 형성되는데, 바람직하게는 전술한 유전체층(30)은 방전공간의 양측단에서 소정의 높이로 형성되어 방전 공간의 중심부로 갈수록 소정의 높이가 서서히 감소하는 형상으로 형성된다.First, as shown in FIG. 3A, unlike the conventional discharge cell structure, the plasma display panel according to the present invention has a partition wall 40 constituting one discharge cell formed on the rear glass 10. In addition, the dielectric layer 30 is positioned between the barrier ribs 40 so as to cover the address electrode 20 in a predetermined width in the longitudinal direction of the barrier rib 40. Preferably, the dielectric layer 30 is formed in the discharge space. It is formed at a predetermined height at both ends and is formed in a shape in which the predetermined height gradually decreases toward the center of the discharge space.

또한, 방전공간에 위치한 유전체층(30)의 상부에는 형광체층(50)이 도포되며, 마지막으로 격벽(40)의 상단에 전면 글라스(60)를 포함하는 전면 패널이 합착된다.In addition, the phosphor layer 50 is coated on the dielectric layer 30 positioned in the discharge space, and finally, the front panel including the front glass 60 is bonded to the top of the partition 40.

여기서, 본 발명에 따른 후면 패널의 유전체층(30)의 구조는 종래의 후면 패널의 유전체층(도2의 115)의 구조보다 유전체층(30)의 전체적인 표면적이 좁아지게 되므로 유전체층(30)의 캐패시턴스 성분이 감소하게 된다. 이에따라, 본 발명에 따른 플라즈마 디스플레이 패널의 유전율은 낮아지게 되어 전류의 소모를 줄일 수 있을뿐만 아니라 전력의 소모까지 낮출 수가 있게 된다. 따라서, 전체적인 플라즈마 디스플레이 패널의 방전 효율은 상승하게 된다.Here, the structure of the dielectric layer 30 of the rear panel according to the present invention is narrower than the structure of the dielectric layer (115 in Figure 2) of the conventional rear panel, the capacitance component of the dielectric layer 30 is reduced Will decrease. Accordingly, the dielectric constant of the plasma display panel according to the present invention may be lowered, thereby reducing current consumption as well as power consumption. Therefore, the discharge efficiency of the overall plasma display panel increases.

한편, 후면 패널의 유전체층(30)의 구조를 더욱 개선하여 유전체층(30)의 캐패시턴스 성분을 더욱 낮출 수가 있는데, 그 일예들을 살펴보면 다음 도 3b와 같다.Meanwhile, the capacitance component of the dielectric layer 30 may be further lowered by further improving the structure of the dielectric layer 30 of the rear panel, which is illustrated in FIG. 3B.

도 3b는 본 발명에 따른 제 2실시예로써 플라즈마 디스플레이 패널의 후면 패널 내부의 하나의 방전 셀을 단순화하여 나타낸 정면도이다.3B is a front view schematically illustrating one discharge cell in a rear panel of a plasma display panel according to a second embodiment of the present invention.

도 3b에 도시된 바와 같이, 먼저 본 발명에 따른 플라즈마 디스플레이 패널은 도 3a에 도시된 방전셀의 구조와 동일하게 구성된다. 다만, 본 발명에 따른 유전체층의 구조를 도 3a에 도시한 유전체층의 구조보다 더욱 개선시켜 유전체층의 캐패시턴스 성분을 더욱 낮추게 된다. 이러한 개선된 유전체층의 구조를 포함하는 본 발명에 따른 후면 패널의 구조를 더욱 자세하게 살펴보면 다음과 같다.As shown in FIG. 3B, first, the plasma display panel according to the present invention has the same structure as the discharge cell shown in FIG. 3A. However, the structure of the dielectric layer according to the present invention is further improved than the structure of the dielectric layer shown in FIG. 3A to further lower the capacitance component of the dielectric layer. Looking at the structure of the back panel according to the present invention including the structure of this improved dielectric layer in more detail as follows.

먼저, 도 3a에 전술한 바와 동일하게 본 발명에 따른 후면 패널은 하나의 방전셀을 구성하는 격벽(40)이 후면 글라스(10)의 상부에 형성된다. 또한, 유전체층(30)은 격벽(40)간에 위치되어 격벽(40)의 길이방향으로 어드레스 전극(20)을 소정의 넓이로 덮도록 형성되는데, 바람직하게는 전술한 유전체층(30)이 방전공간 전체에 걸쳐 일정한 폭과 높이로 형성된다.First, as described above with reference to FIG. 3A, in the rear panel according to the present invention, a partition wall 40 constituting one discharge cell is formed on an upper portion of the rear glass 10. In addition, the dielectric layer 30 is positioned between the barrier ribs 40 and is formed to cover the address electrode 20 in a predetermined width in the longitudinal direction of the barrier rib 40. Preferably, the above-described dielectric layer 30 includes the entire discharge space. It is formed with a constant width and height throughout.

여기서, 본 발명에 따른 후면 패널의 유전체층(30)의 구조는 도 3a에 도시한 후면 패널의 유전체층(도3a의 30)의 구조보다 유전체층(30)의 전체적인 표면적이 좁아지게 되므로 유전체층(30)의 캐패시턴스 성분이 더욱 감소하게 된다. 이에따라, 본 발명에 따른 플라즈마 디스플레이 패널의 유전율은 더욱 낮아지게 되어 전류의 소모를 더욱 줄일 수 있을뿐만 아니라 전력의 소모까지 더욱 낮출 수가 있게 된다. 따라서, 전체적인 플라즈마 디스플레이 패널의 방전 효율은 더욱 상승하게 된다.Here, the structure of the dielectric layer 30 of the rear panel according to the present invention has a smaller overall surface area of the dielectric layer 30 than the structure of the dielectric layer (30 of FIG. 3A) of the rear panel shown in FIG. The capacitance component is further reduced. As a result, the dielectric constant of the plasma display panel according to the present invention is further lowered, thereby not only reducing current consumption but also lowering power consumption. Therefore, the discharge efficiency of the overall plasma display panel is further increased.

한편, 도 3a 및 도 3b의 후면 패널의 유전체층의 구조와는 달리, 유전체층의 구조를 개선시켜 캐패시턴스 성분을 낮추고 동시에 방전공간에서의 형광체층의 발광면적을 넓힘으로써 발광휘도를 높혀 전체적인 방전 효율을 상승시킬 수가 있는데, 그 다양한 일예를 살펴보면 다음 도 3c 내지는 도 3e와 같다.On the other hand, unlike the structure of the dielectric layer of the rear panel of Figures 3a and 3b, by improving the structure of the dielectric layer to lower the capacitance component and at the same time widen the light emitting area of the phosphor layer in the discharge space to increase the light emission luminance to increase the overall discharge efficiency The various examples are as follows with reference to FIGS. 3C to 3E.

도 3c는 본 발명에 따른 제 3실시예를 나타낸 도이다.Figure 3c is a diagram showing a third embodiment according to the present invention.

먼저, 도 3c에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널은 도 2에 도시한 종래의 방전셀의 구조와 동일하게 구성된다. 다만, 본 발명에 따른 유전체층의 구조를 도 2에 도시한 유전체층의 구조보다 더욱 개선시켜 유전체층의 캐패시턴스 성분을 더욱 낮추고 동시에 방전공간에서의 형광체층의 발광면적을 넓힘으로써 발광휘도를 높이게 된다. 이러한 개선된 유전체층의 구조를 포함하는 본 발명에 따른 후면 패널의 구조를 더욱 자세하게 살펴보면 다음과 같다.First, as shown in FIG. 3C, the plasma display panel according to the present invention has the same structure as that of the conventional discharge cell shown in FIG. However, the structure of the dielectric layer according to the present invention is further improved than the structure of the dielectric layer shown in FIG. 2 to further lower the capacitance component of the dielectric layer and at the same time to increase the light emitting area of the phosphor layer in the discharge space, thereby increasing the luminance of light emitted. Looking at the structure of the back panel according to the present invention including the structure of this improved dielectric layer in more detail as follows.

먼저, 도 2에 전술한 바와 동일하게 본 발명에 따른 후면 패널은 하나의 방전셀을 구성하는 격벽(40)이 유전체층(30)의 상부에 형성된다. 또한, 유전체층(30)은 방전공간에 격벽(40)의 길이방향으로 어드레스 전극(20)을 소정의 넓이로 덮도록 형성된 돌출부(미도시)를 포함한다. 여기서, 전술한 돌출부(미도시)는 방전공간의 중심부에 일정한 폭과 높이로 형성되는 것이 바람직하다.First, as described above with reference to FIG. 2, in the rear panel according to the present invention, barrier ribs 40 constituting one discharge cell are formed on the dielectric layer 30. In addition, the dielectric layer 30 includes a protrusion (not shown) formed in the discharge space to cover the address electrode 20 in a predetermined width in the longitudinal direction of the partition wall 40. Here, the above-described protrusion (not shown) is preferably formed at a constant width and height in the center of the discharge space.

여기서, 방전공간의 중심부에 위치하는 어드레스 전극(20)을 소정의 넓이로 덮도록 형성된 유전체층(30)의 돌출부(미도시)에 의해서 본 발명에 따른 형광체층(50)의 도포면적이 종래의 형광체층(도2의 114)의 도포면적 보다 증가하게 되므로 발광 면적이 넓어져 발광휘도는 상승하게 되고 전체적인 방전 효율은 상승하게 된다.Here, the coating area of the phosphor layer 50 according to the present invention is applied by a protrusion (not shown) of the dielectric layer 30 formed to cover the address electrode 20 located at the center of the discharge space to a predetermined width. Since the coating area of the layer (114 in FIG. 2) is increased, the light emitting area is widened, the light emission luminance is increased and the overall discharge efficiency is increased.

또한, 본 발명에 따른 후면 패널의 유전체층(30)의 구조는 종래의 후면 패널 의 유전체층(도2의 115)의 구조보다 유전체층(30)의 전체적인 표면적이 줄어들게 되므로 유전체층(30)의 캐패시턴스 성분이 감소하게 된다. 이에따라, 본 발명에 따른 플라즈마 디스플레이 패널의 유전율은 낮아지게 되어 전류의 소모를 줄일 수 있을뿐만 아니라 전력의 소모를 낮출 수가 있게 된다. 따라서, 전체적인 플라즈마 디스플레이 패널의 방전 효율은 상승하게 된다.In addition, since the structure of the dielectric layer 30 of the rear panel according to the present invention reduces the overall surface area of the dielectric layer 30 than the structure of the dielectric layer (115 of FIG. 2) of the conventional rear panel, the capacitance component of the dielectric layer 30 is reduced. Done. Accordingly, the dielectric constant of the plasma display panel according to the present invention may be lowered, thereby reducing current consumption and power consumption. Therefore, the discharge efficiency of the overall plasma display panel increases.

한편, 후면 패널의 유전체층(30)의 구조를 더욱 개선하여 유전체층(30)의 캐패시턴스 성분을 더욱 감소시키고 방전공간에서 형광체층의 발광 면적을 동등하게 하여 발광휘도를 상승시킬 수가 있는데, 그 일예를 살펴보면 다음 도 3d와 같다.Meanwhile, the structure of the dielectric layer 30 of the rear panel may be further improved to further reduce the capacitance component of the dielectric layer 30 and to increase the luminance of light emitted by equalizing the emission area of the phosphor layer in the discharge space. Next, as shown in Figure 3d.

도 3d는 본 발명에 따른 제 4실시예를 나타낸 도이다.3d is a view showing a fourth embodiment according to the present invention.

먼저, 도 3d에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널은 도 3c에 도시한 방전셀의 구조와 동일하게 구성된다. 다만, 본 발명에 따른 유전체층의 구조를 도 3c에 도시한 유전체층의 구조보다 더욱 개선시켜 유전체층의 캐패시턴스 성분을 더욱 감소시키고 동시에 방전공간에서의 형광체층의 발광 면적을 동등하게 함으로써 발광휘도를 높히게 된다. 이러한 개선된 유전체층의 구조를 포함하는 본 발명에 따른 후면 패널의 구조를 더욱 자세하게 살펴보면 다음과 같다.First, as shown in FIG. 3D, the plasma display panel according to the present invention has the same structure as the discharge cell shown in FIG. 3C. However, the structure of the dielectric layer according to the present invention is further improved than the structure of the dielectric layer shown in FIG. 3c to further reduce the capacitance component of the dielectric layer and at the same time to increase the luminance of light emitted by making the phosphor layer in the discharge space equal. . Looking at the structure of the back panel according to the present invention including the structure of this improved dielectric layer in more detail as follows.

먼저, 도 3c와는 다르게 본 발명에 따른 후면 패널은 하나의 방전셀을 구성하는 격벽(40)이 후면 글라스(10)의 상부에 형성된다. 또한, 유전체층(30)은 방전공간에 도 3c와 동일하게 격벽(40)의 길이방향으로 어드레스 전극(20)을 소정의 넓이로 덮도록 형성되는데, 바람직하게는 유전체층(30)이 방전공간의 양측단에서 소 정의 높이로 형성되어 일정하게 유지되다가 방전공간의 중심부에서는 방전공간의 양측단에서의 소정의 높이보다 더 길게 형성된다.First, unlike FIG. 3C, in the rear panel according to the present invention, barrier ribs 40 constituting one discharge cell are formed on the rear glass 10. In addition, the dielectric layer 30 is formed in the discharge space so as to cover the address electrode 20 in a predetermined width in the longitudinal direction of the partition wall 40 as in FIG. 3C. Preferably, the dielectric layer 30 is formed on both sides of the discharge space. It is formed at a predetermined height at the stage and kept constant, but is formed at a central portion of the discharge space longer than a predetermined height at both ends of the discharge space.

여기서, 도 3c와 동일하게 방전공간의 중심부에 위치하는 어드레스 전극(20)을 소정의 넓이로 덮도록 형성된 유전체층(30)의 돌출부(미도시)에 의해서 본 발명에 따른 형광체층(50)의 도포면적이 도 3c에 도시한 형광체층(도3c의 50)의 도포면적과 동일하게 형성되므로 발광 면적이 넓어져 발광휘도는 상승하게 되고 전체적인 방전 효율은 상승하게 된다.Here, the coating of the phosphor layer 50 according to the present invention by the protrusion (not shown) of the dielectric layer 30 formed to cover the address electrode 20 located in the center of the discharge space with a predetermined width, as in FIG. 3C. Since the area is formed to be the same as the coating area of the phosphor layer shown in Fig. 3C (50 in Fig. 3C), the light emitting area is widened, the light emission luminance is increased, and the overall discharge efficiency is increased.

또한, 본 발명에 따른 후면 패널의 유전체층(30)의 구조는 도 3c에 도시한 후면 패널의 유전체층(도3c의 30)의 구조보다 유전체층(30)의 전체적인 표면적이 좁아지므로 유전체층(30)의 캐패시턴스 성분이 더욱 감소하게 된다. 이에따라, 본 발명에 따른 플라즈마 디스플레이 패널의 유전율은 더욱 낮아지게 되어 전류의 소모를 더욱 줄일 수 있을뿐만 아니라 전력의 소모를 더욱 낮출 수가 있게 된다. 따라서, 전체적인 플라즈마 디스플레이 패널의 방전 효율은 더욱 상승하게 된다.In addition, since the overall surface area of the dielectric layer 30 is narrower than that of the dielectric layer (30 of FIG. 3C) of the rear panel shown in FIG. 3C, the capacitance of the dielectric layer 30 is smaller. The ingredients are further reduced. As a result, the dielectric constant of the plasma display panel according to the present invention is further lowered, thereby not only reducing current consumption but also lowering power consumption. Therefore, the discharge efficiency of the overall plasma display panel is further increased.

한편, 후면 패널의 유전체층(30)의 구조를 더욱 개선하여 유전체층(30)의 캐패시턴스 성분을 더욱 감소시키고 방전공간에서 형광체층의 발광 면적을 더욱 넓게 하여 발광휘도를 더욱 상승시킬 수가 있는데, 그 일예를 살펴보면 다음 도 3e와 같다.On the other hand, the structure of the dielectric layer 30 of the rear panel can be further improved to further reduce the capacitance component of the dielectric layer 30 and to further increase the light emission luminance of the phosphor layer in the discharge space. Looking at it as shown in Figure 3e.

도 3e는 본 발명에 따른 제 5실시예를 나타낸 도이다.3E is a view showing a fifth embodiment according to the present invention.

먼저, 도 3e에 도시된 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널은 도 3d에 도시한 방전셀의 구조와 동일하게 구성된다. 다만, 본 발명에 따른 유전체층의 구조를 도 3d에 도시한 유전체층의 구조보다 더욱 개선시켜 유전체층의 캐패시턴스 성분을 더욱 감소시키고 동시에 방전공간에서의 형광체층의 발광 면적을 넓힘으로써 발광휘도를 더욱 높히게 된다. 이러한 개선된 유전체층의 구조를 포함하는 본 발명에 따른 후면 패널의 구조를 더욱 자세하게 살펴보면 다음과 같다.First, as shown in FIG. 3E, the plasma display panel according to the present invention has the same structure as the discharge cell shown in FIG. 3D. However, the structure of the dielectric layer according to the present invention is further improved than the structure of the dielectric layer shown in FIG. 3d to further reduce the capacitance component of the dielectric layer, and at the same time, to increase the light emission luminance of the phosphor layer in the discharge space. . Looking at the structure of the back panel according to the present invention including the structure of this improved dielectric layer in more detail as follows.

먼저, 도 3d와 동일하게 본 발명에 따른 후면 패널은 하나의 방전셀을 구성하는 격벽(40)이 후면 글라스(10)의 상부에 형성된다. 또한, 유전체층(30)은 방전공간에 도 3d와는 다르게 격벽(40)의 길이방향으로 어드레스 전극(20)을 소정의 넓이로 덮도록 형성되는데, 바람직하게는 유전체층(30)이 방전공간의 중심부에 도 3d에 도시한 유전체층(30)의 넓이보다 좁게하여 일정한 폭과 높이로 형성된다.First, as in FIG. 3D, in the rear panel according to the present invention, a partition wall 40 constituting one discharge cell is formed on an upper portion of the rear glass 10. In addition, the dielectric layer 30 is formed in the discharge space so as to cover the address electrode 20 in a predetermined width in the longitudinal direction of the partition wall 40, unlike in FIG. 3D. Preferably, the dielectric layer 30 is formed at the center of the discharge space. It is made narrower than the width of the dielectric layer 30 shown in FIG. 3D and is formed to have a constant width and height.

또한, 방전공간에 위치한 유전체층(30)의 주변에는 형광체층(50)이 도포되며, 마지막으로 격벽(40)의 상단에 전면 글라스(60)를 포함하는 전면 패널이 합착된다.In addition, the phosphor layer 50 is coated around the dielectric layer 30 positioned in the discharge space, and finally, the front panel including the front glass 60 is bonded to the top of the partition 40.

여기서, 도 3d와는 다르게 방전공간의 중심부에 위치하는 어드레스 전극(20)을 소정의 넓이로 덮도록 형성된 유전체층(30)의 넓이가 좁게 형성되므로 본 발명에 따른 형광체층(50)의 도포면적이 도 3d에 도시한 형광체층(도3d의 50)의 도포면적보다 넓게 형성되므로 발광 면적이 넓어져 발광휘도는 더욱 상승하게 되고 전체적인 방전 효율은 더욱 상승하게 된다.Here, unlike FIG. 3D, the width of the dielectric layer 30 formed to cover the address electrode 20 positioned at the center of the discharge space with a predetermined width is narrow, so that the coating area of the phosphor layer 50 according to the present invention is shown in FIG. Since it is formed wider than the coating area of the phosphor layer (50 in FIG. 3D) shown in 3d, the light emitting area becomes wider, and the luminance of light is further increased and the overall discharge efficiency is further increased.

또한, 본 발명에 따른 후면 패널의 유전체층(30)의 구조는 도 3d에 도시한 후면 패널의 유전체층(도3d의 30)의 구조보다 유전체층(30)의 전체적인 표면적이 더욱 좁아지므로 유전체층(30)의 캐패시턴스 성분은 더욱 감소하게 된다. 이에따라, 본 발명에 따른 플라즈마 디스플레이 패널의 유전율은 더욱 낮아지게 되어 전류의 소모를 더욱 줄일 수 있을뿐만 아니라 전력의 소모를 더욱 낮출 수가 있게 된다. 따라서, 전체적인 플라즈마 디스플레이 패널의 방전 효율은 더욱 상승하게 된다.In addition, the structure of the dielectric layer 30 of the rear panel according to the present invention has a smaller overall surface area of the dielectric layer 30 than the structure of the dielectric layer (30 of FIG. 3D) of the rear panel shown in FIG. The capacitance component is further reduced. As a result, the dielectric constant of the plasma display panel according to the present invention is further lowered, thereby not only reducing current consumption but also lowering power consumption. Therefore, the discharge efficiency of the overall plasma display panel is further increased.

상술한 바와 같이, 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. As described above, it will be understood by those skilled in the art that the technical configuration of the present invention may be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the following claims rather than the detailed description, and the meaning and scope of the claims and All changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이와같이 본 발명에 의한 플라즈마 디스플레이 패널은, 플라즈마 디스플레이 후면 패널의 유전체층의 구조를 개선하여 캐패시턴스 성분을 낮춰 방전 효율을 상승시키거나 방전공간에서의 형광체층의 발광 면적을 넓힘으로써 발광 휘도를 높혀 방전 효율을 상승시킬 수 있도록 하는 효과가 있다.As described above, the plasma display panel according to the present invention improves the discharge efficiency by improving the structure of the dielectric layer of the plasma display rear panel, lowering the capacitance component, or increasing the emission area of the phosphor layer in the discharge space, thereby increasing the emission luminance. There is an effect that can be raised.

Claims

A front panel formed by pairing a scan electrode and a sustain electrode on the front glass, a rear panel having an address electrode arranged to intersect the scan electrode or the sustain electrode on a rear glass, and a discharge cell formed on the rear panel and having a plurality of discharge spaces A plasma display panel comprising: a partition wall partitioning a wall; and a dielectric layer formed therein to include the address electrode positioned in the discharge cell.

The barrier rib is formed on the dielectric layer,

And the dielectric layer includes a protrusion formed in the discharge space to cover the address electrode in a predetermined width in the longitudinal direction of the partition wall.

The method of claim 1,

And the protrusion is formed at a constant width and height at the center of the discharge space.

The partition wall is formed on the back glass,

And the dielectric layer is disposed between the barrier ribs to cover the address electrode in a predetermined width in a longitudinal direction of the barrier rib.

The method of claim 3, wherein

And the dielectric layer is formed at a constant width and height at the center of the discharge space.

The method of claim 3, wherein

And the dielectric layer is formed at a predetermined height at both ends of the discharge space and is kept constant, but is formed at a central portion of the discharge space longer than a predetermined height at both ends of the discharge space.

The method of claim 3, wherein

And the dielectric layer is formed in a predetermined width and height over the entire discharge space.

The method of claim 3, wherein

And the dielectric layer is formed at a predetermined height at both ends of the discharge space, and the predetermined height gradually decreases toward the center of the discharge space.