KR20060086996A - Resistance dram(dynamic random access memory) device and method of operating the same - Google Patents
Resistance dram(dynamic random access memory) device and method of operating the same Download PDFInfo
- Publication number
- KR20060086996A KR20060086996A KR1020050007622A KR20050007622A KR20060086996A KR 20060086996 A KR20060086996 A KR 20060086996A KR 1020050007622 A KR1020050007622 A KR 1020050007622A KR 20050007622 A KR20050007622 A KR 20050007622A KR 20060086996 A KR20060086996 A KR 20060086996A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- switching resistor
- resistive
- dram device
- switching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000008859 change Effects 0.000 claims abstract description 13
- 230000001747 exhibiting effect Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 229910052723 transition metal Inorganic materials 0.000 claims description 6
- 150000003624 transition metals Chemical class 0.000 claims description 6
- 229910010052 TiAlO Inorganic materials 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052720 vanadium Inorganic materials 0.000 claims description 4
- 150000004770 chalcogenides Chemical group 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 9
- 229910000314 transition metal oxide Inorganic materials 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
저항 디램(RDRAM) 소자 및 그 동작 방법이 개시된다. 본 발명에 따른 저항 디램 소자는, 문턱 전압 이상에 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체와, 스위칭 저항체로 연결되는 파워를 제어하는 제어 소자를 포함한다. 본 발명에 따른 저항 디램 소자를 이용하면, 2 디지트 이상의 신뢰성 있는 스토리지 기능을 확보하면서도, 집적도를 높일 수 있다.A resistive DRAM (RDRAM) device and a method of operating the same are disclosed. The resistive DRAM device according to the present invention includes a switching resistor for a storage node exhibiting switching characteristics according to a change in resistance above a threshold voltage, and a control element for controlling power connected to the switching resistor. By using the resistive DRAM device according to the present invention, it is possible to increase the degree of integration while securing a reliable storage function of 2 digits or more.
Description
도 1은 본 발명의 실시예에 따른 저항 디램 소자를 보여주는 등가 회로도이다.1 is an equivalent circuit diagram illustrating a resistive DRAM device according to an exemplary embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 저항 디램 소자를 보여주는 단면도이다.2 is a cross-sectional view illustrating a resistive DRAM device according to an exemplary embodiment of the present invention.
도 3 및 도 4는 본 발명의 실시예에 따른 저항 디램 소자의 동작 원리를 설명하기 위한 전압-전류 특성을 나타내는 그래프들이다.3 and 4 are graphs showing voltage-current characteristics for explaining an operating principle of the resistive DRAM device according to an exemplary embodiment of the present invention.
도 5는 본 발명의 실시예에 따른 저항 디램 소자의 쓰기 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다.5 are graphs showing voltage and 1 / resistance characteristics over time for describing a write operation of a resistive DRAM device according to an exemplary embodiment of the present invention.
도 6은 본 발명의 실시예에 따른 저항 디램 소자의 리프레시 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다.6 are graphs showing voltage and 1 / resistance characteristics with time for explaining a refresh operation of the resistive DRAM device according to an exemplary embodiment of the present invention.
도 7은 본 발명의 실시예에 따른 저항 디램 소자의 소거 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다.7 are graphs illustrating voltage and 1 / resistance characteristics over time for explaining an erase operation of a resistive DRAM device according to an exemplary embodiment of the present invention.
본 발명은 반도체 메모리 소자 및 그 동작 방법에 관한 것으로서, 특히 저항 체(resistor)를 동적 스토리지 노드로 이용하는 저항 디램(dynamic random access memory; DRAM) 소자 및 그 동작 방법에 관한 것이다.BACKGROUND OF THE
근래, 디램 소자를 이용하는 제품들의 고속화와 더불어 자료 처리량이 늘어남에 따라서, 사용되는 메모리도 고속화되고 고용량화되고 있다. 한편, 종래 메모리 소자, 예를 들어 디램 소자는 스토리지 노드(storage node)로 전극 사이에 유전체막을 개재하여 형성된 커패시터를 이용하였다.In recent years, as data throughput increases along with the speed of products using DRAM devices, the memory used is also getting faster and higher in capacity. Meanwhile, a conventional memory device, for example, a DRAM device, uses a capacitor formed through a dielectric film between electrodes as a storage node.
고용량 디램 소자를 제조하기 위해서는 소자의 집적도를 높이는 방법이 있다. 즉, 동일한 면적의 반도체 기판에 보다 많은 디램 셀을 형성함으로써 디램 용량을 높일 수 있다. 하지만, 이러한 집적도의 증가는 패터닝 기술, 예를 들어 포토리소그래피 및 식각 기술 등의 한계로 점점 그 한계에 직면하고 있다.In order to manufacture a high capacity DRAM device, there is a method of increasing the integration degree of the device. That is, the DRAM capacity can be increased by forming more DRAM cells on the semiconductor substrate having the same area. However, this increase in density is increasingly faced with limitations of patterning techniques such as photolithography and etching techniques.
또한, 디램 소자의 집적도가 높아짐에 따라 단위셀 커패시터의 커패시턴스가 작아져 신뢰성에 문제가 있다. 이에 따라, 단위셀 커패시터의 커패시턴스를 높일 수 있는 방안이 문제되고 있다. 예를 들어, 커패시터의 커패시턴스를 높이기 위해서는 유전체막의 유전율을 높이거나, 유전체막의 단면적을 크게 하는 방법 등이 있다.In addition, as the integration degree of the DRAM device increases, the capacitance of the unit cell capacitor decreases, which causes a problem in reliability. Accordingly, a method of increasing the capacitance of the unit cell capacitor has been a problem. For example, in order to increase the capacitance of the capacitor, there is a method of increasing the dielectric constant of the dielectric film or increasing the cross-sectional area of the dielectric film.
유전체막의 유전율을 높이는 방법의 하나는 높은 유전상수(high K)를 갖는 금속 산화막을 유전체막으로 사용하는 것이다. 하지만, 높은 유전 상수를 갖는 금속 산화막 등은 종래 실리콘 산화막 정도의 막질을 나타내지 못하고 있어서 적용이 늦어지고 있다. 또한, 유전체막의 단면적의 단면적을 높이기 위해서, 스택형(stack type) 또는 트렌치형(trench type) 스토리지 노드가 채택되고 있으나, 이도 공간상 의 문제로 한계에 직면하고 있다.One method of increasing the dielectric constant of a dielectric film is to use a metal oxide film having a high dielectric constant (high K) as the dielectric film. However, a metal oxide film or the like having a high dielectric constant does not exhibit a film quality equivalent to that of a conventional silicon oxide film, and application thereof is delayed. In addition, in order to increase the cross-sectional area of the dielectric film, a stack type or a trench type storage node is adopted, but this also faces limitations due to space problems.
한편, 비휘발성 메모리 소자들에 있어서는 집적도를 높이기 위해 부유 게이트(floating gate)를 스토리지 노드로 이용하는 플래시 메모리(flash memory), 상변화 저항체를 스토리지 노드로 이용하는 상전이 메모리(phase change memory; PRAM), 가변 저항체를 스토리지 노드로 이용하는 저항 메모리(resistance random access memory; RRAM) 등이 개발되고 있다. 따라서, 디램 소자에 있어서도, 소자의 고집적화를 위해서, 커패시터 보다 공간을 보다 작게 차지하면서 신뢰성 있는 스토리지 기능이 가능한 스토리지 노드에 대한 개발이 필요하다.Meanwhile, in nonvolatile memory devices, a flash memory using a floating gate as a storage node to increase the degree of integration, a phase change memory (PRAM) using a phase change resistor as a storage node, and a variable A resistance random access memory (RRAM) using a resistor as a storage node has been developed. Therefore, even in DRAM devices, development of a storage node capable of reliable storage function while occupying a smaller space than a capacitor is necessary for high integration of the device.
본 발명이 이루고자 하는 기술적 과제는 종래 커패시터를 대체하여 고집적화가 용이하고, 신뢰성 있는 스토리지 기능이 가능한 저항 디램 소자(resistance DRAM; RDRAM)를 제공하는 데 있다.An object of the present invention is to provide a resistive DRAM (RDRAM) that can be easily integrated and reliable storage function by replacing the conventional capacitor.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 저항 디램(RDRAM) 소자의 동작 방법을 제공하는 데 있다.Another object of the present invention is to provide a method of operating the resistive DRAM (RDRAM) device.
상기 기술적 과제를 달성하기 위한 본 발명의 일 태양에 따르면, 문턱전압(threshold voltage) 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체(switching resistor); 및 상기 스위칭 저항체로 연결되는 파워를 제어하는 제어 소자를 포함하는 저항 디램 소자(RDRAM)가 제공된다.According to an aspect of the present invention for achieving the above technical problem, a switching resistor for a storage node (switching resistor) exhibiting a switching characteristic according to the resistance change above the threshold voltage (threshold voltage); And a resistive DRAM device (RDRAM) including a control element for controlling the power connected to the switching resistor is provided.
상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 (hysteresis) 루프를 형성하는 물질인 것이 바람직하며, 예를 들어 TiAlOX로 형성될 수 있다.The switching resistor is preferably a material in which a current flowing according to an applied voltage forms a hysteresis loop. For example, the switching resistor may be formed of TiAlO X.
또는, 상기 스위칭 저항체는 천이금속 산화물(transition metal oxide; TMO) 또는 천이금속 산화물(TMO)의 합성물인 것이 바람직하다. 이때, 상기 천이 금속은 Ti, V, Fe, Ni, Nb 또는 Ta일 수 있다. 또는, 상기 스위칭 저항체는 칼코게나이드(chalcogenide)일 수 있다. 또는, 상기 스위칭 저항체는 Al 산화물 또는 Al 산화물의 합성물일 수 있다.Alternatively, the switching resistor may be a composite of transition metal oxide (TMO) or transition metal oxide (TMO). In this case, the transition metal may be Ti, V, Fe, Ni, Nb or Ta. Alternatively, the switching resistor may be chalcogenide. Alternatively, the switching resistor may be Al oxide or a composite of Al oxide.
또한, 상기 제어 소자는 전계효과 트랜지스터(field effect transistor)인 것이 바람직하다.In addition, the control element is preferably a field effect transistor.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 태양에 따르면, 반도체 기판의 소자분리영역에 의해 정의되는 활성영역; 상기 활성영역 상의 게이트(gate); 상기 활성영역 상에 형성되고, 문턱전압 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스토리지 노드용 스위칭 저항체; 상기 스위칭 저항체 상부 및 하부에 형성되는 전극들; 및 상기 하부 전극과 상기 활성영역을 연결하는 콘택(contact)을 포함하는 저항 디램(RDRAM) 소자가 제공된다.According to another aspect of the present invention for achieving the above technical problem, an active region defined by the device isolation region of the semiconductor substrate; A gate on the active region; A switching resistor for the storage node formed on the active region and exhibiting a switching characteristic according to a resistance change above a threshold voltage; Electrodes formed above and below the switching resistor; And a contact connecting the lower electrode to the active region.
상기 스위칭 저항체는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 물질인 것이 바람직하며, 예를 들어 TiAlOX로 형성될 수 있다.The switching resistor is preferably a material in which a current flowing according to an applied voltage forms a hysteresis loop, and may be formed of, for example, TiAlO X.
또는 상기 스위칭 저항체는 천이금속 산화물(TMO) 또는 천이 금속 산화물(TMO)의 합성물인 것이 바람직하다. Alternatively, the switching resistor may be a compound of transition metal oxide (TMO) or transition metal oxide (TMO).
상기 다른 기술적 과제를 달성하기 위한 본 발명의 태양에 따르면, 상기 본 발명의 일 태양에 따른 저항 디램 소자의 동작 방법으로서, 기록(writing) 동작은 상기 제어 소자를 턴-온(turn-on) 시키고 상기 스위칭 저항체에 기록 전압을 인가하여 수행하고, 소거(erasing) 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 소거 전압을 인가하여 수행하고, 읽기(reading) 동작은 상기 제어 소자를 턴-온 시키고 상기 스위칭 저항체에 읽기 전압을 인가하여 수행하고, 리프레시(refresh) 동작은 상기 제어 소자를 턴-온 시키고, 상기 스위칭 저항체에 리프레시 전압을 인가하여 수행하는 저항 디램 소자의 동작 방법이 제공된다.According to an aspect of the present invention for achieving the above another technical problem, as a method of operating a resistive DRAM device according to an aspect of the present invention, a writing operation (turning on) the control element A write voltage is applied to the switching resistor, and an erasing operation is performed by turning on the control element and an erasing voltage is applied to the switching resistor, and a reading operation is turned on. A method of operating a resistive DRAM device is performed by turning on and applying a read voltage to the switching resistor, and performing a refresh operation by turning on the control device and applying a refresh voltage to the switching resistor.
상기 기록 전압은 상기 문턱전압보다 큰 양의 전압이며, 나아가 펄스형 전압인 것이 바람직하다.The write voltage is a positive voltage larger than the threshold voltage, and more preferably a pulsed voltage.
또한, 상기 소거 전압은 음의 전압이며, 나아가 펄스형 전압인 것이 바람직하다.Further, the erase voltage is a negative voltage, more preferably a pulsed voltage.
또한, 상기 읽기 전압은 상기 소거 전압보다 크고, 상기 기록 전압보다 작은 것이 바람직하다.In addition, the read voltage is preferably larger than the erase voltage and smaller than the write voltage.
또한, 상기 리프레시 전압은 상기 문턱전압보다 큰 양의 전압이고, 나아가 펄스형 전압인 것이 바람직하다.In addition, the refresh voltage is a positive voltage larger than the threshold voltage, and further preferably a pulsed voltage.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완 전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장되어 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to complete the scope of the invention. It is provided to inform you. In the drawings, the components are exaggerated in size for convenience of description.
도 1은 본 발명의 실시예에 따른 저항 디램 소자(100)를 보여주는 등가 회로도이다. 도 1을 참조하면, 저항 디램 소자(100)는 스토리지 노드로 이용하는 스위칭 저항체(switching resistor; 110) 및 제어 소자(120)를 포함하고 있다. 스위칭 저항체(110)는 하기에서 설명되듯이 문턱전압 이상에서 가변 저항 특성에 따른 스위칭 특성을 보인다.1 is an equivalent circuit diagram illustrating a
스위칭 저항체(110)는 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하면서 가변 저항 특성을 보이는 물질인 것이 바람직하다. 예를 들어, 스위칭 저항체는 TiAlOx일 수 있다.The
또한, 스위칭 저항체(110)는 문턱전압 이상에서 저항 변화를 보이는 천이금속 산화물(TMO) 또는 그 합성물인 것이 바람직하다. 이때, 천이금속은 Ti, V, Fe, Ni, Nb 또는 Ta일 수 있다. 나아가 스위칭 저항체(110)는 칼코게나이드(chalcogenide) 물질로 형성될 수도 있으며, 더욱 나아가 Al의 산화물 또는 그 합성물로 형성될 수도 있다.In addition, the
한편, 스위칭 저항체(110)는 제어 소자(120)의 일 단에 연결되어 있다. 제어 소자(120)의 다른 단은 파워 라인(130), 예를 들어 비트 라인에 연결되어 있다. 제어 소자(120)는 파워를 스위칭 저항체(110)에 연결하거나 또는 차단하는 역할을 한다. 이러한, 파워는 전류 또는 전압일 수 있다. 따라서, 제어 소자(120)는 전계효 과 트랜지스터(field effect transistor)인 것이 바람직하다. 예를 들어 도면에는 n-채널 전계효과 트랜지스터(120)가 도시되었다.On the other hand, the
트랜지스터(120)의 게이트는 워드 라인(140)에 연결되어 있다. 따라서, 워드 라인(140)에 인가되는 전압을 통해서 트랜지스터(120)의 턴-온 또는 턴-오프를 제어할 수 있다. 즉, 트랜지스터(120)가 턴-온 되면, 스위칭 저항체(110)에 파워 즉, 전압 또는 전류가 인가된다. 또는, 트랜지스터(120)가 턴-오프 되면 스위칭 저항체(110)에 파워가 차단된다.The gate of the
이하에서 도 3 및 도 4를 참조하여 스위칭 저항체(도 1의 110)의 동작 원리를 설명한다. 도 3을 참조하면, 인가되는 전압에 따라 흐르는 전류가 히스테레시스 루프를 형성하는 스위칭 저항체(도 1의 110)의 특성이 도시되었다.Hereinafter, the operating principle of the switching resistor 110 (in FIG. 1) will be described with reference to FIGS. 3 and 4. Referring to FIG. 3, a characteristic of the switching resistor 110 (in FIG. 1) in which a current flowing according to an applied voltage forms a hysteresis loop is illustrated.
스위칭 저항체(도 1의 110)에 인가되는 전압이 문턱전압(Vr)이 될 때까지는 전류가 거의 흐르지 않는다. 전압이 문턱전압(Vr)을 넘어 점점 증가함에 따라 전류가 직선적으로 증가한다. 즉, 스위칭 저항체(도 1의 110)는 문턱전압(Vr)을 기준으로 저항이 변화된다.The current hardly flows until the voltage applied to the switching resistor 110 (in FIG. 1) becomes the threshold voltage V r . As the voltage gradually increases beyond the threshold voltage V r , the current increases linearly. That is, the resistance of the switching resistor 110 (in FIG. 1) is changed based on the threshold voltage V r .
그리고, 임계 전압(Vo)에 이르면 전류는 트랜지스터(120)의 순응 한계(compliance limit)에 이른다. 다시, 전압을 낮추면 전류는 다시 감소한다. 하지만, 전류의 감소는 초반에는 완만히 이루어지다가 상승때와 유사한 기울기를 갖는 히스테레시스 루프를 형성한다. 이에 따라, 상승때와는 달리 문턱전압(Vr)에 이르러 도 전류가 상당량 흐르게 된다.When the threshold voltage V o is reached, the current reaches the compliance limit of the
따라서, 문턱전압(Vr) 또는 그 부근 전압에서는 두 가지의 전류 상태가 나타난다. 이에 따라, 예를 들어 감소 곡선에서의 전류 값을 기록 상태 "0"으로 하고, 증가 곡선에서의 전류 값을 소거 상태 "1"로 하여 2 디지트의 상태를 만들 수 있다. 즉, 기록 동작은 임계 전압(Vo) 부근의 전압을 인가하고, 소거 동작은 문턱전압(Vr) 이하의 전압을 인가하는 디램 동작이 가능하다.Accordingly, two current states appear at or near the threshold voltage V r . Thus, for example, the state of two digits can be created by setting the current value in the decrease curve to the recording state "0" and the current value in the increase curve to the erase state "1". That is, the DRAM operation may apply a voltage near the threshold voltage V o , and the erase operation may apply a voltage less than or equal to the threshold voltage V r .
이에 따라, 스위칭 저항체(도 1의 110)를 이용하여, 2 디지트 이상의 신뢰성 있는 스토리지 기능이 가능해진다. 이러한, 스토리지 기능은 스위칭 저항체(도 1의 110)의 단면적이나 크기에 크게 제약을 받지 않아 집적도 면에서 용이하다. 즉, 스위칭 저항체(도 1의 110)를 스토리지 노드로 이용하면, 종래 유전체막을 이용한 커패시터에 있어서 커패시턴스 확보 문제 때문에 집적도가 제한되었던 문제가 해결될 수 있다.This enables a reliable storage function of two digits or more using the switching resistor (110 in FIG. 1). Such a storage function is not limited by the cross-sectional area or size of the switching resistor (110 of FIG. 1), and is easy in terms of integration. That is, when the switching resistor (110 of FIG. 1) is used as a storage node, a problem in which the degree of integration is limited due to capacitance securing problem in a capacitor using a conventional dielectric film may be solved.
도 4를 참조하면, 예를 들어, TiAlOx를 스위칭 저항체(도 1의 110)로 사용한 경우의 전압-전류 특성이 도 3과 유사한 히스테레시스를 나타내는 것을 알 수 있다.Referring to FIG. 4, for example, it can be seen that the voltage-current characteristic when TiAlO x is used as the switching resistor (110 in FIG. 1) exhibits a hysteresis similar to that of FIG. 3.
하지만, 도 3 및 도 4는 스위칭 저항체(도 1의 110)의 예시적인 전압-전류 특성을 나타낸다. 스위칭 저항체(도 1의 110)는 문턱전압에 따라 저항 변화를 보이는 물질이 널리 사용될 수 있다. 이러한, 인가 전압에 따른 저항 변화는 예를 들어, 입계(grain boundary)와 같은 결함에서의 조성 불균일에 따른 장벽 높이 (barrier height)가 인가 전압에 따라서 변화는 특성을 이용할 수 있다.However, FIGS. 3 and 4 show exemplary voltage-current characteristics of the switching resistor (110 of FIG. 1). As the switching resistor (110 of FIG. 1), a material showing a resistance change according to a threshold voltage may be widely used. The resistance change according to the applied voltage may use a property in which the barrier height due to the compositional unevenness in a defect such as a grain boundary changes with the applied voltage.
다만, 저항 디램(도 1의 100) 소자로 사용되는 스위칭 저항체(도 1의 110)는 비휘발성 저항 메모리(RRAM)에서와 같이, 인가 전압이 제거된 경우에도 안정적으로 저항 변화가 남아 있을 필요는 없다. 예를 들어, 스위칭 저항체(도 1의 110)는 전압이 제거되고, 시간이 지나감에 따라서 저항이 기록 동작 전으로 복원될 수 있다.However, the switching resistor (110 in FIG. 1) used as the resistor DRAM (100 in FIG. 1) does not need to stably change resistance even when the applied voltage is removed, as in the nonvolatile resistance memory (RRAM). none. For example, the switching resistor 110 (in FIG. 1) may have its voltage removed, and as time passes, the resistor may be restored prior to the write operation.
이하에서는 도 5 내지 도 7을 참조하여, 저항 디램 소자(도 1의 100)의 동작 방법을 설명한다.Hereinafter, a method of operating the
도 5는 본 발명의 실시예에 따른 저항 디램 소자(도 1의 100)의 쓰기 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다. 도 5를 참조하면, 기록 동작은 스위칭 저항체(도 1의 110)에 펄스형 기록 전압(Vw)을 인가하여 수행하는 것이 바람직하다.FIG. 5 is a graph illustrating voltage and 1 / resistance characteristics with time for explaining a write operation of a resistive DRAM device (100 of FIG. 1) according to an exemplary embodiment of the present disclosure. Referring to FIG. 5, the writing operation is preferably performed by applying a pulsed writing voltage V w to the switching resistor 110 (in FIG. 1).
보다 구체적으로는, 제어 소자(도 1의 120) 예를 들어 트랜지스터는 턴-온 시켜, 파워 라인(도 1의 130)의 기록 전압(Vw)이 스위칭 저항체(도 1의 110)에 인가되도록 한다. 기록 전압(Vw)은 문턱전압(도 1의 Vr)보다는 큰 전압이다. 보다 구체적으로는 임계 전압(도 3의 Vo) 또는 그 부근 전압이 된다.More specifically, the control element (120 in FIG. 1), for example, the transistor is turned on so that the write voltage V w of the power line (130 in FIG. 1) is applied to the switching resistor (110 in FIG. 1). do. The write voltage V w is a voltage larger than the threshold voltage V r in FIG. 1. More specifically, it becomes a threshold voltage (V o of FIG. 3) or a voltage near it.
이때, 스위칭 저항체(도 1의 110)의 컨덕턴스(conductance, 1/R) 또는 스위칭 저항체(도 1의 110)를 통한 전류는, 기록 전압(Vw)이 인가되는 동안은 높아졌다가 기록 전압(Vw)이 제거됨에 따라서 천천히 감소한다. 스위칭 저항체(도 1의 110) 의 컨덕턴스의 감소 속도를 느리게 함으로써 기록 동작의 효율을 높일 수 있다. 이때, 스위칭 저항체(도 1의 110)의 컨덕턴스, 즉 스위칭 저항체(도 1의 110)를 통한 전류가 너무 낮아지면 리프레시(refresh) 동작이 필요해진다.At this time, the switching resistance has increased the write voltage while the applied current through the transconductance (conductance, 1 / R) or switching resistor (Fig. 110 1) of (Fig. 110 1), the write voltage (V w) (V w ) decreases slowly as it is removed. The efficiency of the write operation can be increased by slowing down the reduction rate of the conductance of the switching resistor (110 in FIG. At this time, if the conductance of the switching resistor (110 in FIG. 1), that is, the current through the switching resistor (110 in FIG. 1) is too low, a refresh operation is required.
도 6은 본 발명의 실시예에 따른 저항 디램 소자(도 1의 100)의 리프레시 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다. 도 6을 참조하면, 기록 동작 후 스위칭 저항체(도 1의 110)의 컨덕턴스가 임계값으로 감소되면, 기록 전압(Vw)과 같은 전압으로 리프레시 전압(Vw)을 인가하여 리프레시 동작을 수행한다.6 are graphs illustrating voltage and 1 / resistance characteristics over time for explaining a refresh operation of the
주기적인 리프레시 동작을 통해서, 스위칭 저항체(도 1의 110)의 컨덕턴스 즉, 스위칭 저항체(도 1의 110)를 통한 전류를 임계값 이상으로 유지하여 기록 상태를 유지할 수 있다.Through the periodic refresh operation, the conductance of the switching resistor (110 in FIG. 1), that is, the current through the switching resistor (110 in FIG. 1) may be maintained above the threshold to maintain the recording state.
도 7은 본 발명의 실시예에 따른 저항 디램 소자(도 1의 100)의 소거 동작을 설명하기 위한 시간에 따른 전압 및 1/저항 특성을 나타내는 그래프들이다. 도 7을 참조하면, 스위칭 저항체(도 1의 110)에 펄스형 기록 전압(Vw)이 인가됨에 따라 기록 상태가 된다. 이 후, 기록 상태를 소거하기 위해서는 스위칭 저항체(도 1의 110)에 소거 전압(Ve)을 인가한다.7 are graphs illustrating voltage and 1 / resistance characteristics over time for explaining an erase operation of the
소거 전압(Ve)은 도 3에서의 문턱전압(Vr) 이하의 전압이 될 수 있다. 하지만, 소거 전압(Ve)은 소거 속도를 높이기 위해서 펄스형 음의 전압인 것이 바람직하 다. 소거 전압(Ve)이 인가됨에 따라, 천천히 감소하던 스위칭 저항체(도 1의 110)의 컨덕턴스는 급격하게 감소한다. 이후에는 소거 상태가 유지된다.Erase voltage (V e) may be a voltage below the threshold voltage (V r) in FIG. However, the erase voltage V e is preferably a pulsed negative voltage to increase the erase speed. As the erase voltage (V e) is applied, the conductance of the switching resistor (110 of FIG. 1) was reduced slowly are drastically reduced. After that, the erased state is maintained.
한편 읽기 동작은 제어 소자(도 1의 120), 예를 들어 트랜지스터를 턴-온 시키고, 스위칭 저항체(도 1의 110)에 읽기 전압을 인가하여 흐르는 전류를 감지하는 방식으로 수행한다. 읽기 전압은 소거 전압(Ve)과 기록 전압(Vw)의 사이 전압이 되는 것이 바람직하다. 즉, 읽기 전압은 소거 상태와 기록 상태에 따른 저항 상태의 변화를 읽을 수 있는 전압이 된다.Meanwhile, the read operation is performed by turning on the control element 120 (eg, FIG. 1), for example, a transistor, and sensing a current flowing by applying a read voltage to the switching resistor (110 of FIG. 1). A read voltage is preferably a voltage between the erase voltage (V e) and the recording voltage (V w). That is, the read voltage becomes a voltage capable of reading a change in the resistance state according to the erase state and the write state.
전술한 바와 같이, 저항 디램 소자(도 1의 100)를 이용하여 기록 동작, 소거 동작, 리프레시 동작 및 읽기 동작이 신뢰성 있게 수행될 수 있다.As described above, the write operation, the erase operation, the refresh operation, and the read operation may be reliably performed by using the
도 2는 본 발명의 실시예에 따른 저항 디램 소자(200)를 보여주는 단면도이다. 도 2를 참조하면, 반도체 기판(205)의 소자분리영역(210)에 의해 활성영역(215)이 한정되어 있다. 활성영역(215) 내에는 소오스/드레인부(220)가 형성되어 있고, 소오스/드레인부(220)사이의 활성영역(215) 상에 게이트(230)가 형성되어 있다. 즉, 게이트(230)에 인가되는 전압에 따라서, 소오스/드레인부(220) 사이에서 전류의 흐름이 차단되거나 또는 인가되는, 트랜지스터가 형성된다.2 is a cross-sectional view illustrating a
스위칭 저항체(260)는 도전성 하부 전극(250) 및 플레이팅 패드(plating pad)로 이용되는 도전성 상부 전극(280)에 개재되어 있다. 상부 전극(280)과 스위칭 저항체(260) 사이에는 도 2에 도시된 바와 같이 도전성 제 1 콘택(270)이 더 개재되어 있을 수 있다. 하부 전극(250)은 도전성 제 2 콘택(240)을 통해 소오스/드 레인부(220)와 연결되어 있다. 전극들(250, 280)은 백금(Pt)으로 형성될 수 있다.The switching
스위칭 저항체(260)는 도 1에서 설명된 스위칭 저항체(110)와 동일하다. 따라서, 스위칭 저항체(260)에 대한 설명은 도 1 및 해당 설명을 참조할 수 있고, 그 동작 원리는 도 3, 도 4 및 해당 설명을 참조할 수 있다.The switching
한편, 상부 전극(280)과 반도체 기판(205) 사이에는 게이트(230), 콘택들(240, 270). 및 하부 전극(250)들 각각을 절연시키기 위한 절연막층(290)이 더 형성되어 있을 수 있다.The
저항 디램 소자(200)의 동작 방법은 도 1의 저항 디램 소자(100)와 유사하다. 따라서, 저항 디램 소자(200)의 동작 방법은 도 5 내지 도 7 및 해당 설명을 참조하여 해당 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있음은 자명하다.An operation method of the
예를 들어 보면, 저항 디램 소자(200)의 동작에 있어서, 제어 소자(도 1의 120)의 턴-온은 게이트(230)에 턴-온 전압을 인가하여 수행할 수 있다. 또한, 스위칭 저항체(260)에 동작 전압(예를 들어, 기록 전압 또는 소거 전압)을 인가하는 것은 소오스/드레인부(220)에 인가된 동작 전압이 전극들(250, 280) 사이에 인가되도록 함으로서 수행할 수 있다.For example, in the operation of the
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.The foregoing description of specific embodiments of the invention has been presented for purposes of illustration and description. The present invention is not limited to the above embodiments, and it is apparent that many modifications and changes can be made in the technical spirit of the present invention by one of ordinary skill in the art in combination. .
본 발명에 따른 저항 디램 소자는 문턱전압 이상에서 저항 변화에 따른 스위칭 특성을 보이는 스위칭 저항체를 스토리지 노드로 이용한다. 이에 따라, 스위칭 저항체를 이용하여, 2 디지트 이상의 신뢰성 있는 스토리지 기능이 가능해진다. 이러한, 스토리지 기능은 스위칭 저항체의 단면적이나 크기와 같은 요소에 크게 제약을 받지 않아 집적도 면에서 용이하다.The resistive DRAM device according to the present invention uses a switching resistor having a switching characteristic according to a resistance change above a threshold voltage as a storage node. This enables a reliable storage function of two digits or more using the switching resistor. Such a storage function is not limited to such factors as the cross-sectional area and size of the switching resistor, so it is easy in terms of integration.
즉, 스위칭 저항체를 스토리지 노드로 이용하면, 종래 유전체막을 이용한 커패시터에 있어서 커패시턴스 확보 문제 때문에 집적도가 제한되었던 문제가 해결될 수 있다.That is, when the switching resistor is used as a storage node, a problem in which the degree of integration is limited due to capacitance securing problem in a capacitor using a dielectric film can be solved.
또한, 저항 디램 소자는 스위칭 저항체의 문턱전압보다 큰 임계 전압을 기록 전압으로 인가하여 기록 동작 또는 리프레시 동작을 수행할 수 있으며, 문턱전압보다 낮은 전압, 바람직하게는 음의 전압을 인가하여 소거 동작을 신뢰성 있게 수행할 수 있다.In addition, the resistive DRAM device may perform a write operation or a refresh operation by applying a threshold voltage greater than the threshold voltage of the switching resistor as a write voltage, and perform an erase operation by applying a voltage lower than the threshold voltage, preferably a negative voltage. Can be reliably performed.
Claims (20)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050007622A KR101100422B1 (en) | 2005-01-27 | 2005-01-27 | Resistance DRAMdynamic random access memory device and method of operating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050007622A KR101100422B1 (en) | 2005-01-27 | 2005-01-27 | Resistance DRAMdynamic random access memory device and method of operating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060086996A true KR20060086996A (en) | 2006-08-02 |
| KR101100422B1 KR101100422B1 (en) | 2011-12-30 |
Family
ID=37175998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050007622A KR101100422B1 (en) | 2005-01-27 | 2005-01-27 | Resistance DRAMdynamic random access memory device and method of operating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101100422B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816759B1 (en) * | 2006-11-09 | 2008-03-25 | 삼성전자주식회사 | Nonvolatile memory device having a storage of variable resistor and method of operating the same |
| KR100901699B1 (en) * | 2007-07-11 | 2009-06-08 | 한국전자통신연구원 | Metal-Insulator Transition memory cell and manufacturing method thereof |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738065B1 (en) * | 2002-07-10 | 2007-07-10 | 삼성전자주식회사 | Memory device having one transistor and one resistant material as data storing means and method of driving the same |
| ATE335289T1 (en) * | 2002-10-11 | 2006-08-15 | Koninkl Philips Electronics Nv | ELECTRICAL DEVICE COMPRISING A PHASE CHANGE MATERIAL |
| KR20040054250A (en) * | 2002-12-18 | 2004-06-25 | 삼성전자주식회사 | Phase changeable memory cell and method for forming the same |
-
2005
- 2005-01-27 KR KR1020050007622A patent/KR101100422B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100816759B1 (en) * | 2006-11-09 | 2008-03-25 | 삼성전자주식회사 | Nonvolatile memory device having a storage of variable resistor and method of operating the same |
| US7701748B2 (en) | 2006-11-09 | 2010-04-20 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same |
| KR100901699B1 (en) * | 2007-07-11 | 2009-06-08 | 한국전자통신연구원 | Metal-Insulator Transition memory cell and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101100422B1 (en) | 2011-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5028011B2 (en) | Nonvolatile memory device including two types of resistors | |
| US7274587B2 (en) | Semiconductor memory element and semiconductor memory device | |
| US7786459B2 (en) | Memory element and memory device comprising memory layer positioned between first and second electrodes | |
| US7939816B2 (en) | Multi-bit memory device having resistive material layers as storage node and methods of manufacturing and operating the same | |
| JP4684297B2 (en) | Writing method for nonvolatile semiconductor memory device | |
| US8467227B1 (en) | Hetero resistive switching material layer in RRAM device and method | |
| KR100809724B1 (en) | Bipolar switching type nonvolatile memory device having tunneling layer | |
| JPWO2006137111A1 (en) | Nonvolatile semiconductor memory device and writing method thereof | |
| JP4662990B2 (en) | Nonvolatile semiconductor memory device and writing method thereof | |
| KR100738070B1 (en) | Nonvolitile Memory Device Comprising One Resistance Material and One Transistor | |
| WO2016129306A1 (en) | Selective element, memory cell and storage device | |
| KR100668347B1 (en) | Semiconductor memory device having a metal insulator transition film resistor | |
| WO2007023569A1 (en) | Nonvolatile semiconductor storage device and its write method | |
| JP2005317976A (en) | Memory device utilizing multilayer structure with stepwise resistance value | |
| US20060256608A1 (en) | Resistive memory device with improved data retention and reduced power | |
| JPWO2007132525A1 (en) | Nonvolatile semiconductor memory device and writing method thereof | |
| JP2008135659A (en) | Memory element and memory device | |
| JP4625038B2 (en) | Memory cell, memory having memory cell, and method of writing data in memory cell | |
| JPWO2019054001A1 (en) | Nonvolatile memory device and driving method | |
| KR101100422B1 (en) | Resistance DRAMdynamic random access memory device and method of operating the same | |
| JP6092696B2 (en) | Memory cell using variable resistance element | |
| KR20080009315A (en) | Nonvolatile semiconductor storage device and write method therefor | |
| JP5092355B2 (en) | Storage device | |
| KR20080040734A (en) | Nonvolatile semiconductor storage device and its write method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161121 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171121 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181119 Year of fee payment: 8 |