KR20060084942A - Internal voltage control circuit improving stability and semiconductor memory device using the same - Google Patents

Internal voltage control circuit improving stability and semiconductor memory device using the same Download PDF

Info

Publication number
KR20060084942A
KR20060084942A KR1020050005710A KR20050005710A KR20060084942A KR 20060084942 A KR20060084942 A KR 20060084942A KR 1020050005710 A KR1020050005710 A KR 1020050005710A KR 20050005710 A KR20050005710 A KR 20050005710A KR 20060084942 A KR20060084942 A KR 20060084942A
Authority
KR
South Korea
Prior art keywords
internal voltage
response
internal
voltage control
signal
Prior art date
Application number
KR1020050005710A
Other languages
Korean (ko)
Inventor
김두영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050005710A priority Critical patent/KR20060084942A/en
Publication of KR20060084942A publication Critical patent/KR20060084942A/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C11/00—Receptacles for purposes not provided for in groups A45C1/00-A45C9/00
    • A45C11/34—Pencil boxes; Pencil etuis or the like
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45C—PURSES; LUGGAGE; HAND CARRIED BAGS
    • A45C15/00—Purses, bags, luggage or other receptacles covered by groups A45C1/00 - A45C11/00, combined with other objects or articles

Landscapes

  • Dram (AREA)

Abstract

안정성이 향상되는 내부전압 제어회로 및 이를 포함하는 반도체 메모리 장치가 게시된다. 본 발명의 내부전압 제어회로는 기준전압에 대한 내부전압의 대소관계를 비교하여, 궁극적으로 내부전압 제어신호를 제공하는 비교부와, 비교부에 소스전류를 제공하는 전류소스부를 구비한다. 그리고, 소스전류의 크기는 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어된다. 그러므로, 내부전압의 소모량에 따라 비교부의 응답속도 또는 초기제어부에 의한 초기구동폭이 적절히 제어된다. 따라서, 본 발명의 내부전압 제어회로 및 반도체 메모리 장치에 의하면, 내부전압의 안정성이 현저히 개선된다.
An internal voltage control circuit having improved stability and a semiconductor memory device including the same are disclosed. The internal voltage control circuit of the present invention includes a comparator which compares the magnitude of the internal voltage with respect to a reference voltage and ultimately provides an internal voltage control signal, and a current source part which provides a source current to the comparator. In addition, the magnitude of the source current is controlled in response to the consumption recognition signal that can distinguish the consumption of the internal voltage. Therefore, the response speed of the comparator or the initial drive width by the initial controller is appropriately controlled in accordance with the consumption amount of the internal voltage. Therefore, according to the internal voltage control circuit and the semiconductor memory device of the present invention, the stability of the internal voltage is remarkably improved.

소모량, 가변, 내부전압, 페이지, 반도체 Consumption, Variable, Internal Voltage, Page, Semiconductor

Description

안정성이 향상되는 내부전압 제어회로 및 이를 포함하는 반도체 메모리 장치{INTERNAL VOLTAGE CONTROL CIRCUIT IMPROVING STABILITY AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME} Internal voltage control circuit for improving stability and semiconductor memory device including the same {INTERNAL VOLTAGE CONTROL CIRCUIT IMPROVING STABILITY AND SEMICONDUCTOR MEMORY DEVICE USING THE SAME}             

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 내부전압 제어회로를 나타내는 도면이다.1 is a view showing a conventional internal voltage control circuit.

도 2는 본 발명의 일실시예에 따른 내부전압 제어회로를 나타내는 도면이다.2 is a diagram illustrating an internal voltage control circuit according to an embodiment of the present invention.

도 3은 도 2의 제어신호 발생기를 구체적으로 나타내는 도면이다.3 is a diagram illustrating in detail the control signal generator of FIG. 2.

도 4는 도 3의 제어신호 발생기에서의 주요신호의 타이밍도이다.4 is a timing diagram of main signals in the control signal generator of FIG. 3.

도 5는 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타내는 도면으로서, 도 2의 내부전압 제어회로를 포함한다.FIG. 5 is a diagram illustrating a semiconductor memory device according to an embodiment of the present invention and includes an internal voltage control circuit of FIG. 2.

도 6 내지 도 8은 본 발명의 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면들이다.
6 to 8 are diagrams illustrating a semiconductor memory device according to another embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

VDD: 외부전압 VINT: 내부전압 VDD: External Voltage VINT: Internal Voltage                 

VREF: 기준전압 PGS: 소모량 인식신호VREF: reference voltage PGS: consumption detection signal

PINTEN: 내부전압 인에이블 신호PINTEN: Internal voltage enable signal

PBFEN: 초기구동신호 /PVINTDR: 내부전압 제어신호PBFEN: Initial drive signal / PVINTDR: Internal voltage control signal

PISET: 초기셋팅신호 ISS: 소스전류PISET: Initial setting signal ISS: Source current

10: 내부전압 드라이빙 블락10: Internal voltage driving block

210: 비교부 230: 전류소스부210: comparison unit 230: current source unit

250: 초기제어부
250: initial control unit

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히, 내부전압을 일정하게 유지시키도록 제어하는 내부전압 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to an internal voltage control circuit for controlling to keep the internal voltage constant.

일반적으로 반도체 메모리 장치에서는, 외부에서 공급되는 비교적 높은 외부전압을 강압시켜 내부전압으로 사용하는 내부전압방식이 사용되고 있다. 그리고, 반도체 메모리 장치에는, 내부전압을 일정하게 유지하기 위한 내부전압 제어회로가 내장된다.In general, in the semiconductor memory device, an internal voltage method that uses a relatively high external voltage supplied from the outside and uses it as an internal voltage is used. The semiconductor memory device has an internal voltage control circuit for keeping the internal voltage constant.

도 1은 종래의 내부전압 제어회로(100)를 나타내는 도면이다. 도 1의 내부전압 제어회로(100)는 기준전압(VREF)과 비교하는 방식을 통하여, 내부전압(VINT)를 일정한 레벨로 유지시킨다. 예를 들어, 반도체 메모리 장치의 동작 중에, 상기 내 부전압(VINT)이 소모되어 상기 기준전압(VREF)보다 낮아지면, 내부전압 제어신호(/PINTDR)의 전압레벨이 하강한다. 이때, 상기 내부전압 제어신호(/PINTDR)에 의하여 게이팅되는 내부전원 드라이빙 블락(10)의 피모스 트랜지스터(10a)가 턴온되고, 상기 내부전압(VINT)은 상기 기준전압(VREF)와 동일하게 되도록 다시 상승한다.1 is a diagram illustrating a conventional internal voltage control circuit 100. The internal voltage control circuit 100 of FIG. 1 maintains the internal voltage VINT at a constant level through a method of comparing with the reference voltage VREF. For example, when the internal voltage VINT is consumed and lower than the reference voltage VREF during the operation of the semiconductor memory device, the voltage level of the internal voltage control signal / PINTDR is lowered. In this case, the PMOS transistor 10a of the internal power supply driving block 10 gated by the internal voltage control signal / PINTDR is turned on and the internal voltage VINT is equal to the reference voltage VREF. To rise again.

그리고, 도 1의 앤모스 트랜지스터(150)는, 내부전압 제어회로(100)의 비교기(110)가 인에이블되기에 앞서, 소정의 초기구동폭으로 상기 내부전압 제어신호(/PINTDR)를 "L"로 제어하여, 내부전원 드라이빙 블락(10)을 구동한다. 그러므로, 상기 내부전압(VINT)은, 내부전압 제어회로(100)의 비교기(110)가 인에이블되기에 앞서, 적절한 전압으로 상승된다.In addition, before the comparator 110 of the internal voltage control circuit 100 is enabled, the NMOS transistor 150 of FIG. 1 sets the internal voltage control signal / PINTDR at a predetermined initial drive width to "L". ", The internal power supply driving block 10 is driven. Therefore, the internal voltage VINT is raised to an appropriate voltage before the comparator 110 of the internal voltage control circuit 100 is enabled.

그런데, 도 1의 내부전압 제어회로(100)는 상기 내부전압(VINT)의 소모량( 반도체 메모리 장치의 구조나 페이지 사이즈 등의 동작모드에 소모량)에 관계없이, 일정한 응답속도 및 초기구동폭으로 동작한다.However, the internal voltage control circuit 100 of FIG. 1 operates at a constant response speed and initial driving width regardless of the consumption amount of the internal voltage VINT (consumption in an operation mode such as a structure or a page size of a semiconductor memory device). do.

따라서, 도 1의 종래의 내부전압 제어회로(100)는, 내부전압(VINT)의 안정성이 저하되며, 궁극적으로 반도체 메모리 장치의 동작속도가 저하되는 문제점을 지닌다.
Therefore, the conventional internal voltage control circuit 100 of FIG. 1 has a problem that the stability of the internal voltage VINT is lowered and ultimately, the operation speed of the semiconductor memory device is lowered.

본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 내부전압의 소모량에 따라 응답속도 또는 초기구동폭이 적절히 제어되어, 내부전압의 안정성을 향상시키는 내부전압 제어회로와 이를 포함하는 반도체 메모리 장치를 제공하는 데 있다.
An object of the present invention is to solve the problems of the prior art, the internal voltage control circuit and the semiconductor memory device including the same to improve the stability of the internal voltage, the response speed or the initial drive width is appropriately controlled according to the consumption of the internal voltage To provide.

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 내부전압 제어회로에 관한 것이다. 상기 내부전압 제어회로는 소정의 기준전압과 비교되는 내부전압의 대소관계에 응답하여, 위상천이되는 내부전압 제어신호를 발생한다. 그리고, 상기 내부전압 제어신호는 상기 내부전압을 발생하는 내부전압 드라이빙 블락을 제어한다. 본 발명의 일면에 따른 내부전압 제어회로는 상기 기준전압에 대한 상기 내부전압의 대소관계를 비교하여, 궁극적으로 상기 내부전압 제어신호를 제공하는 비교부; 및 상기 비교부에 소스전류를 제공하는 전류소스부를 구비한다. 그리고, 상기 소스전류의 크기는 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어된다.One aspect of the present invention for achieving the above technical problem relates to an internal voltage control circuit. The internal voltage control circuit generates an internal voltage control signal which is phase shifted in response to the magnitude relationship of the internal voltage compared with a predetermined reference voltage. The internal voltage control signal controls an internal voltage driving block for generating the internal voltage. An internal voltage control circuit according to an aspect of the present invention includes: a comparison unit comparing the magnitude relationship of the internal voltage with respect to the reference voltage and ultimately providing the internal voltage control signal; And a current source unit for providing a source current to the comparison unit. The magnitude of the source current is controlled in response to a consumption recognition signal that can distinguish the consumption of the internal voltage.

상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 다른 일면은 반도체 메모리 장치에 관한 것이다. 본 발명의 반도체 메모리 장치는 소정의 외부전압을 안내하기 위한 외부전압선; 내부전압을 안내하기 위한 내부전압선; 상기 외부전압선의 외부전압을 상기 내부전압선에 소정의 내부전압을 드라이빙하는 내부전압 드라이빙 블락으로서, 소정의 내부전압 제어신호에 응답하여 인에이블되는 상기 내부전원 드라이빙 블락; 및 소정의 기준전압과 비교되는 상기 내부전압의 대소관계에 응답하여, 위상천이되는 상기 내부전압 제어신호를 발생하는 내부전압 제어회로로서, 상기 내부전압 제어신호의 위상천이는 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어되는 상기 내부전압 제어회로를 구비한다.Another aspect of the present invention for achieving the above technical problem relates to a semiconductor memory device. The semiconductor memory device of the present invention includes an external voltage line for guiding a predetermined external voltage; An internal voltage line for guiding the internal voltage; An internal voltage driving block for driving an external voltage of the external voltage line to the internal voltage line, wherein the internal power driving block is enabled in response to a predetermined internal voltage control signal; And an internal voltage control circuit for generating the internal voltage control signal to be phase shifted in response to the magnitude relationship of the internal voltage compared with a predetermined reference voltage, wherein the phase shift of the internal voltage control signal reduces the consumption of the internal voltage. And the internal voltage control circuit controlled in response to a distinguishable consumption amount recognition signal.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. In understanding the drawings, it should be noted that like parts are intended to be represented by the same reference numerals as much as possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 내부전압 제어회로(200)를 나타내는 도면이다. 상기 내부전압 제어회로(200)는 내부전압 드라이빙 블락(10)을 제어하는 내부전압 제어신호(/PVINTDR)를 제공한다. 여기서, 내부전압 드라이빙 블락(10)은, 상기 내부전압 제어회로(200)가 적용되는 반도체 메모리 장치의 외부로부터 제공되는 외부전압(VDD)을 상기 내부전압(VINT)으로 드라이빙한다. 그리고, 상기 내부전압 제어신호(/PVINTDR)는, 기준전압(VREF)와 비교되는 상기 내부전압(VINT)의 대소관계에 응답하여, 위상 천이된다.2 is a diagram illustrating an internal voltage control circuit 200 according to an embodiment of the present invention. The internal voltage control circuit 200 provides an internal voltage control signal / PVINTDR for controlling the internal voltage driving block 10. Here, the internal voltage driving block 10 drives the external voltage VDD provided from the outside of the semiconductor memory device to which the internal voltage control circuit 200 is applied to the internal voltage VINT. The internal voltage control signal / PVINTDR is phase shifted in response to the magnitude relationship of the internal voltage VINT compared with the reference voltage VREF.

도 2를 참조하면, 상기 내부전압 제어회로(200)는 비교부(210), 전류소스부(230) 및 초기제어부(250)를 포함한다.Referring to FIG. 2, the internal voltage control circuit 200 includes a comparator 210, a current source unit 230, and an initial controller 250.

상기 비교부(210)는, 소정의 내부전압 인에이블 신호(PINTEN)에 응답하여, 인에이블된다. 즉, 상기 내부전압 인에이블 신호(PINTEN)가 "H"로 될 때, 피모스 트랜지스터(210a)가 턴오프되므로, 상기 비교부(210)는 인에이블된다. 상기 비교부(210)는, 상기 기준전압(VREF)에 대한 상기 내부전압(VINT)의 대소관계를 비교하여, 상기 내부전압 제어신호(/PVINTDR)를 제공한다. 구체적으로 기술하면, 상기 내부전압(VINT)이 상기 기준전압(VREF)보다 낮으면, 상기 내부전압 제어신호(/PVINTDR)는 접지전압(VSS) 쪽으로 제어된다. 그리고, 상기 내부전압(VINT)이 상기 기준전압(VREF)보다 높으면, 상기 내부전압 제어신호(/PVINTDR)는 전원전압(VDD) 쪽으로 제어된다.The comparator 210 is enabled in response to a predetermined internal voltage enable signal PINTEN. That is, when the internal voltage enable signal PINTEN becomes "H", since the PMOS transistor 210a is turned off, the comparator 210 is enabled. The comparison unit 210 compares the magnitude relation of the internal voltage VINT with respect to the reference voltage VREF and provides the internal voltage control signal / PVINTDR. Specifically, when the internal voltage VINT is lower than the reference voltage VREF, the internal voltage control signal / PVINTDR is controlled toward the ground voltage VSS. When the internal voltage VINT is higher than the reference voltage VREF, the internal voltage control signal / PVINTDR is controlled toward the power supply voltage VDD.

상기 전류소스부(230)는 상기 비교부(210)에 소스전류(ISS)를 제공한다. 상기 소스전류(ISS)의 크기는 소정의 소모량 인식신호(PGS)에 응답하여 제어된다. 그리고, 상기 소모량 인식신호(PGS)는 상기 내부전압(VINT)의 소모량을 구분할 수 있는 신호로서, 본 발명이 적용되는 반도체 메모리 장치의 구조나 동작모드에 따른 논리상태를 가진다. 바람직하기로는, 상기 소모량 인식신호(PGS)는 반도체 메모리 장치의 메모리 어레이의 페이지(page) 사이즈(size)를 결정하는 신호 또는 동작 구조(organization)(Bit Width, 출력 DQ 개수)를 결정하는 신호 등이다.The current source unit 230 provides a source current ISS to the comparison unit 210. The magnitude of the source current ISS is controlled in response to a predetermined consumption recognition signal PGS. The consumption recognition signal PGS is a signal capable of distinguishing the consumption of the internal voltage VINT, and has a logic state according to the structure or operation mode of the semiconductor memory device to which the present invention is applied. Preferably, the consumption recognition signal PGS is a signal for determining a page size of a memory array of a semiconductor memory device or a signal for determining an organization (Bit Width, number of output DQs). to be.

본 실시예에서는, 상기 내부전압(VINT)의 소모량이 상대적으로 큰 동작모드에서는, 상기 소모량 인식신호(PGS)는 논리"H"이다. 그리고, 상기 내부전압(VINT)의 소모량이 상대적으로 작은 동작모드에서는, 상기 소모량 인식신호(PGS)는 논리"L"이다.In the present embodiment, in the operation mode in which the consumption amount of the internal voltage VINT is relatively large, the consumption amount recognition signal PGS is a logic "H". In the operation mode in which the consumption amount of the internal voltage VINT is relatively small, the consumption recognition signal PGS is a logic "L".

상기 전류소스부(230)의 작용을 구체적으로 살펴보면, 다음과 같다. 먼저, 상기 내부전압 인에이블 신호(PINTEN)가 "H"로 될 때, 제1 소스 트랜지스터(230a) 는 턴온되어, 상기 비교부(210)에 소스전류(ISS)를 제공한다. 그리고, 상기 소모량 인식신호(PGS)가 "H"로 될 때, 제2 소스 트랜지스터(230b)가 턴온되어서, 상기 소스전류(ISS)의 크기를 증가시킨다. Looking at the operation of the current source unit 230 in detail, as follows. First, when the internal voltage enable signal PINTEN becomes “H”, the first source transistor 230a is turned on to provide a source current ISS to the comparator 210. When the consumption recognition signal PGS becomes "H", the second source transistor 230b is turned on to increase the size of the source current ISS.

따라서, 상기 소모량 인식신호(PGS)가 "H"인 경우에는, 상대적으로 큰 소스전류(ISS)가 상기 비교부(210)에 제공된다. 이때, 상기 비교부(210)의 응답속도는 빨라지며, 상기 내부전압 제어신호(/PVINTDR)는 상기 내부전압 드라이빙 블락(10)의 드라이빙을 향상시킨다. 따라서, 보다 많은 양의 내부전압(VINT)이 제공된다.Therefore, when the consumption recognition signal PGS is "H", a relatively large source current ISS is provided to the comparison unit 210. In this case, the response speed of the comparator 210 is increased, and the internal voltage control signal / PVINTDR improves driving of the internal voltage driving block 10. Thus, a larger amount of internal voltage VINT is provided.

상기 초기제어부(250)는 소정의 초기구동신호(PBFEN)에 응답하여, 상기 내부전압 제어신호(PBFEN)를 소정의 초기구동폭(WDR)으로 활성화시킨다. 이때, 상기 초기구동신호(PBFEN)는, 상기 내부전압 인에이블 신호(PINTEN)에 앞서, "H"로 활성화되는 펄스 신호이다.The initial controller 250 activates the internal voltage control signal PBFEN to a predetermined initial drive width WDR in response to a predetermined initial drive signal PBFEN. In this case, the initial driving signal PBFEN is a pulse signal that is activated as "H" prior to the internal voltage enable signal PINTEN.

그러므로, 상기 내부전압 제어신호(PBFEN)는, 상기 비교부(210)가 인에이블되기 전에, 상기 초기제어부(250)에 의하여 활성화되어서, 상기 내부전압 드라이빙 블락(10)을 상기 초기구동폭(WDR)으로 인에이블시킨다. 이와 같은 초기제어부(250)에 의하여, 상기 내부전압(VINT)은 동작 초기에 신속히 제공될 수 있다.Therefore, the internal voltage control signal PBFEN is activated by the initial controller 250 before the comparator 210 is enabled, thereby setting the internal voltage driving block 10 to the initial drive width WDR. Enable with). By such an initial control unit 250, the internal voltage (VINT) can be provided quickly at the beginning of the operation.

한편, 상기 초기제어부(250)는 구체적으로 제어 트랜지스터(250a) 및 제어신호 발생기(250b)를 포함한다. 상기 제어 트랜지스터(250a)는, 소정의 초기셋팅신호(PISET)에 응답하여, 상기 내부전압 제어신호(/PVINTDR)를 접지전압(VSS) 쪽으로 제어한다. 그리고, 상기 제어신호 발생기(250b)는, 상기 초기구동신호(PBFEN)에 응답하여, 상기 초기구동폭(WDR)로 활성화되는 상기 초기셋팅신호(PISET)를 발생한 다.On the other hand, the initial control unit 250 includes a control transistor 250a and a control signal generator 250b in detail. The control transistor 250a controls the internal voltage control signal / PVINTDR toward the ground voltage VSS in response to a predetermined initial setting signal PISET. In addition, the control signal generator 250b generates the initial setting signal PISET that is activated at the initial driving width WDR in response to the initial driving signal PBFEN.

도 3은 도 2의 제어신호 발생기(250b)를 구체적으로 나타내는 도면이다. 도 3을 참조하면, 상기 제어신호 발생기(250b)는 인버터(311), 제1 지연수단(301), 제2 지연수단(303), 제1 응답수단(305), 제2 응답수단(307) 및 제3 응답수단(309)을 가진다. FIG. 3 is a diagram illustrating in detail the control signal generator 250b of FIG. 2. Referring to FIG. 3, the control signal generator 250b includes an inverter 311, a first delay means 301, a second delay means 303, a first response means 305, and a second response means 307. And third response means 309.

상기 인버터(311)는 상기 초기구동신호(PBFEN)의 논리상태를 반전한다. 상기 제1 지연수단(301)은 상기 인버터(311)의 출력신호를 제1 지연시간(td1)으로 지연시킨다. 상기 제2 지연수단(303)은 상기 제1 지연수단(301)의 출력신호(N302)를 제2 지연시간(td2)으로 지연시킨다.The inverter 311 inverts the logic state of the initial drive signal PBFEN. The first delay means 301 delays the output signal of the inverter 311 by a first delay time td1. The second delay means 303 delays the output signal N302 of the first delay means 301 by a second delay time td2.

상기 제1 응답수단(305)은, 상기 내부전압(VINT)의 소모량이 작은 경우 즉, 상기 소모량 인식신호(PGS)가 논리 'H'일 때, 인에이블된다. 상기 제1 응답수단(305)는 상기 제1 지연수단(301)의 출력신호(N302)에 응답하는 출력신호(N306)를 발생한다.The first response means 305 is enabled when the consumption amount of the internal voltage VINT is small, that is, when the consumption recognition signal PGS is a logic 'H'. The first response means 305 generates an output signal N306 in response to the output signal N302 of the first delay means 301.

상기 제2 응답수단(307)은, 상기 내부전압(VINT)의 소모량이 큰 경우 즉, 상기 소모량 인식신호(PGS)가 논리 'L'일 때, 인에이블된다. 상기 제2 응답수단(307)는 상기 제2 지연수단(303)의 출력신호(N304)에 응답하는 출력신호(N308)를 발생한다.The second response means 307 is enabled when the consumption amount of the internal voltage VINT is large, that is, when the consumption recognition signal PGS is a logic 'L'. The second response means 307 generates an output signal N308 in response to the output signal N304 of the second delay means 303.

상기 제3 응답수단(309)은, 상기 초기구동신호(PBFEN)가 "H"인 구간에서, 인에이블된다. 그리고, 상기 제3 응답수단(309)은, 상기 제1 응답수단(305)의 출력신호(N306) 및 상기 제2 응답수단(307)의 출력신호(N308)를 논리연산하여, 상기 초기 셋팅신호(PISET)를 발생한다.The third response means 309 is enabled in the section in which the initial drive signal PBFEN is "H". The third response means 309 performs a logic operation on the output signal N306 of the first response means 305 and the output signal N308 of the second response means 307, and performs the initial setting signal. Generate (PISET).

도 4는 도 3의 제어신호 발생기(250b)에서의 주요신호의 타이밍도이다. 도 4를 참조하여, 상기 초기셋팅신호(PISET)의 활성화폭을 살펴보면 다음과 같다.4 is a timing diagram of main signals in the control signal generator 250b of FIG. 3. Referring to FIG. 4, the activation width of the initial setting signal PISET is as follows.

먼저, 상기 소모량 인식신호(PGS)가 논리'H'인 경우 즉, 상기 내부전압(VINT)의 소모량이 작은 경우에, 상기 초기셋팅신호(PISET)의 활성화폭은 WDR1(td1)이다. First, when the consumption recognition signal PGS is a logic 'H', that is, when the consumption amount of the internal voltage VINT is small, the activation width of the initial setting signal PISET is WDR1 (td1).

그리고, 상기 소모량 인식신호(PGS)가 논리'L'인 경우 즉, 상기 내부전압(VINT)의 소모량이 큰 경우에, 상기 초기셋팅신호(PISET)의 활성화폭은 WDR2(td1+td2)이다. When the consumption recognition signal PGS is logic 'L', that is, when the consumption amount of the internal voltage VINT is large, the activation width of the initial setting signal PISET is WDR2 (td1 + td2).

이와 같이, 상기 초기셋팅신호(PISET)의 활성화폭은, 상기 내부전압(VINT)의 소모량을 나타내는 상기 소모량 인식신호(PGS)에 대응하여 가변하게 된다.In this way, the activation width of the initial setting signal PISET is variable corresponding to the consumption recognition signal PGS indicating the consumption amount of the internal voltage VINT.

다시 도 2를 참조하면, 상기 내부전압 드라이빙 블락(10)에 의하여 드라이빙되는 상기 내부전압(VINT)의 양은, 상기 소모량 인식신호(PGS)에 의하여 가변하게 된다. 즉, 상기 내부전압(VINT)의 소모량이 큰 동작모드에서는, 상기 초기셋팅신호(PISET)의 활성화폭이 상대적으로 크게 되며, 상기 내부전압 드라이빙 블락(10)에 의하여 드라이빙되는 상기 내부전압(VINT)의 양도 상대적으로 크게 된다. 그리고, 상기 내부전압(VINT)의 소모량이 작은 동작모드에서는, 상기 내부전압 드라이빙 블락(10)에 의하여 드라이빙되는 상기 내부전압(VINT)의 양도 상대적으로 작게 된다.Referring back to FIG. 2, the amount of the internal voltage VINT driven by the internal voltage driving block 10 is varied by the consumption recognition signal PGS. That is, in an operation mode in which the consumption amount of the internal voltage VINT is large, the activation width of the initial setting signal PISET becomes relatively large, and the internal voltage VINT driven by the internal voltage driving block 10 is increased. The amount of is also relatively large. In an operation mode in which the consumption amount of the internal voltage VINT is small, the amount of the internal voltage VINT driven by the internal voltage driving block 10 also becomes relatively small.

정리하면, 도 2에 도시되는 본 발명의 내부전압 제어회로(200)에 의하면, 내부전압(VINT)의 소모량에 따라 상기 비교부(210)의 응답속도 또는 초기제어부(250) 에 의한 상기 초기구동폭(WDR)이 적절히 제어된다. 그러므로, 본 발명의 내부전압 제어회로(200)에 의하면, 상기 내부전압(VINT)의 안정성이 향상된다.In summary, according to the internal voltage control circuit 200 of the present invention shown in FIG. 2, the initial speed is driven by the response speed of the comparison unit 210 or the initial control unit 250 according to the consumption amount of the internal voltage VINT. The width WDR is appropriately controlled. Therefore, according to the internal voltage control circuit 200 of the present invention, the stability of the internal voltage VINT is improved.

도 5는 본 발명의 일실시예에 따른 반도체 메모리 장치를 나타내는 도면으로서, 도 2의 내부전압 제어회로(200)를 포함한다. 도 5에서는, 상기 내부전압(VINT)이 메모리 어레이(20)에 제공되는 어레이 전원전압인 경우가 대표적으로 도시된다. 상기 어레이 전원전압은 메모리셀 어레이(2)에서의 비트라인(bit-line) 센싱 등의 동작시에 크게 소모되는 전압이다. 그리고, 상기 어레이 전원전압의 소모량은 페이지 사이즈 등의 동작모드에 따라 크게 가변된다.FIG. 5 is a diagram illustrating a semiconductor memory device according to an embodiment of the present invention, and includes the internal voltage control circuit 200 of FIG. 2. In FIG. 5, a case where the internal voltage VINT is an array power supply voltage provided to the memory array 20 is representatively shown. The array power supply voltage is a voltage that is greatly consumed during an operation such as bit-line sensing in the memory cell array 2. The consumption amount of the array power supply voltage varies greatly according to an operation mode such as a page size.

도 5의 반도체 메모리 장치에는, 외부전압선(1), 내부전압선(2), 내부전원 드라이빙 블락(10) 및 내부전압 제어회로(200)가 포함된다.The semiconductor memory device of FIG. 5 includes an external voltage line 1, an internal voltage line 2, an internal power supply driving block 10, and an internal voltage control circuit 200.

상기 외부전압선(1)은 외부전압(VDD)를 안내하기 위한 것으로서, 메모리 어레이(2)의 양측면에 배치된다. 그리고, 내부전압선(2)은 상기 내부전압(VINT)를 안내하기 위한 것으로서, 상기 메모리 어레이(2)의 내부에 메쉬(mesh) 구조로 형성된다. The external voltage line 1 is used to guide the external voltage VDD and is disposed on both side surfaces of the memory array 2. The internal voltage line 2 is used to guide the internal voltage VINT, and is formed in a mesh structure inside the memory array 2.

상기 내부전원 드라이빙 블락(10)은 상기 내부전압 제어회로(200)에서 제공되는 내부전압 제어신호들(/PVINTDR1, /PVINTDR2)에 응답하여 인에이블된다. 그리고, 상기 상기 내부전원 드라이빙 블락(10)은 상기 외부전압선(1)의 외부전압(VDD)을 상기 내부전압선(2)에 상기 내부전압(VINT)을 드라이빙하는 다수개의 피모스 트랜지스터들을 포함한다.The internal power driving block 10 is enabled in response to the internal voltage control signals / PVINTDR1 and / PVINTDR2 provided by the internal voltage control circuit 200. The internal power supply driving block 10 includes a plurality of PMOS transistors for driving the external voltage VDD of the external voltage line 1 to the internal voltage line 2.

상기 내부전압 발생회로(200)의 구성 및 동작은, 도 2와 관련하여 전술된 바 와 같다. 즉, 상기 내부전압 발생회로(200)는 상기 내부전압 제어신호들(/PVINTDR1, /PVINTDR2)을 발생한다. 그리고, 상기 내부전압 제어신호들(/PVINTDR1, /PVINTDR2)은, 상기 기준전압(VREF)에 대한, 상기 메모리 어레이(20)에서 피드백되는 내부전압(VINT)의 대소관계에 응답하여, 위상천이된다. 그리고, 상기 내부전압 제어신호들(/PVINTDR1, /PVINTDR2)의 위상천이는 상기 내부전압(VINT)의 소모량을 구분할 수 있는 소모량 인식신호(PGS1, PGS2)에 응답하여 제어된다.The configuration and operation of the internal voltage generation circuit 200 are as described above with reference to FIG. 2. That is, the internal voltage generation circuit 200 generates the internal voltage control signals / PVINTDR1 and / PVINTDR2. The internal voltage control signals / PVINTDR1 and / PVINTDR2 are phase shifted in response to the magnitude relationship of the internal voltage VINT fed back from the memory array 20 with respect to the reference voltage VREF. . The phase shift of the internal voltage control signals / PVINTDR1 and / PVINTDR2 is controlled in response to the consumption recognition signals PGS1 and PGS2 capable of distinguishing the consumption of the internal voltage VINT.

도 5의 본 발명의 반도체 메모리 장치에 의하면, 상기 내부전압(VINT)의 소모량에 따른 동작모드에 의하여, 상기 내부전압 제어신호들(/PVINTDR1, /PVINTDR2)의 구동이 제어된다. 그러므로, 상기 내부전압(VINT)의 안정성은 현저히 향상된다.According to the semiconductor memory device of FIG. 5, driving of the internal voltage control signals / PVINTDR1 and / PVINTDR2 is controlled by an operation mode according to the consumption amount of the internal voltage VINT. Therefore, the stability of the internal voltage VINT is remarkably improved.

도 6은 본 발명의 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면으로서, 도 5의 실시예의 변형예이다. 도 5의 실시예에서는, 본 발명의 내부전압 제어회로(200)가 메모리 어레이(20)의 양쪽에 배치되는 반면에, 도 6의 실시예에서는, 본 발명의 내부전압 제어회로(200)가 메모리 어레이(20)의 한쪽에 배치되고, 다른 한쪽에는 도 1과 같은 기존의 내부전압 제어회로(100)가 배치된다.6 is a diagram illustrating a semiconductor memory device according to another embodiment of the present invention, and is a modified example of the embodiment of FIG. 5. In the embodiment of FIG. 5, the internal voltage control circuit 200 of the present invention is disposed on both sides of the memory array 20, while in the embodiment of FIG. 6, the internal voltage control circuit 200 of the present invention is a memory. One side of the array 20 is disposed, and the other side of the existing internal voltage control circuit 100 shown in FIG. 1 is disposed.

도 6의 실시예에 의해서도, 본 발명의 기술적 사상이 구현될 수 있음은 당업자에게는 자명한 사실이다.It is apparent to those skilled in the art that the technical spirit of the present invention can be implemented by the embodiment of FIG. 6.

도 7은 본 발명의 또 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면으로서, 역시 도 5의 실시예의 변형예이다. 도 7의 반도체 메모리 장치에는, 외부전압선(1), 내부전압선(2), 제1 및 제2 내부전원 드라이빙 블락(10, 10'), 제1 내부전압 제어회로(100) 및 제2 내부전압 제어회로(300)이 포함된다. 도 7의 외부전압선(1), 내부전압선(2)은 도 5의 경우와 동일하다. 그리고, 도 7의 제1 및 제2 내부전원 드라이빙 블락(10, 10')은 각각 제1 및 제2 내부전압 제어신호(/PVINTDR1, /PVINTDR2)에 응답하여 상기 내부전압(VINT)를 구동하는 것으로서, 도 5의 내부전원 드라이빙 블락(10)과 동일하다.FIG. 7 is a diagram illustrating a semiconductor memory device according to another embodiment of the present invention and is a modified example of the embodiment of FIG. 5. In the semiconductor memory device of FIG. 7, an external voltage line 1, an internal voltage line 2, first and second internal power supply driving blocks 10 and 10 ′, a first internal voltage control circuit 100, and a second internal voltage The control circuit 300 is included. The external voltage line 1 and the internal voltage line 2 of FIG. 7 are the same as those of FIG. 5. In addition, the first and second internal power supply driving blocks 10 and 10 ′ of FIG. 7 respectively drive the internal voltage VINT in response to the first and second internal voltage control signals / PVINTDR1 and / PVINTDR2. As an internal power supply driving block 10 of FIG.

또한, 도 7의 제1 내부전압 제어회로(100)는 상기 제1 내부전압 제어신호(/PVINTDR1)를 발생하는 것으로서, 도 1에 도시된 바와 같은, 종래의 내부전압 제어회로와 동일하다.In addition, the first internal voltage control circuit 100 of FIG. 7 generates the first internal voltage control signal / PVINTDR1 and is the same as the conventional internal voltage control circuit as shown in FIG. 1.

상기 제2 내부전압 제어회로(300)는, 상기 제1 내부전압 제어회로(100)와 마찬가지로, 상기 기준전압(VREF)과 비교되는 상기 내부전압선(2)의 내부전압(VINT)의 대소관계에 응답하여, 위상천이되는 상기 제2 내부전압 제어신호(/PVINTDR2)를 발생한다. 다만, 상기 제2 내부전압 제어회로(300)는 소모량 인식신호(PGS)에 응답하여 인에이블이 제어된다는 점에서, 상기 제1 내부전압 제어회로(100)와 차이점이 있다. Like the first internal voltage control circuit 100, the second internal voltage control circuit 300 has a magnitude relationship between the internal voltage VINT of the internal voltage line 2 compared with the reference voltage VREF. In response, the second internal voltage control signal / PVINTDR2 that is phase shifted is generated. However, the second internal voltage control circuit 300 is different from the first internal voltage control circuit 100 in that the enable is controlled in response to the consumption recognition signal PGS.

상기 제2 내부전압 제어회로(300)는 당업자에 의해 용이하게 구현될 수 있으므로, 본 명세서에서는, 그에 대한 구체적인 기술은 생략된다.Since the second internal voltage control circuit 300 may be easily implemented by those skilled in the art, detailed description thereof is omitted herein.

그리고, 도 7의 실시예에 의해서도, 본 발명의 기술적 사상이 구현될 수 있음은 당업자에게는 자명하다.In addition, it is apparent to those skilled in the art that the technical idea of the present invention may be implemented by the embodiment of FIG. 7.

도 8은 본 발명의 또 다른 일실시예에 따른 반도체 메모리 장치를 나타내는 도면으로서, 도 7의 실시예의 변형예이다. FIG. 8 is a diagram illustrating a semiconductor memory device according to another embodiment of the present invention, and is a modification of the embodiment of FIG. 7.                     

도 8의 실시예에 의하면, 제1 및 제2 내부전원 드라이빙 블락(10, 10')과 제1 및 제2 내부전압 제어회로(100, 300)이 상기 메모리 어레이(20)의 양쪽 모두에 배치된다. 도 8의 실시예에 의해서도, 본 발명의 기술적 사상이 구현될 수 있음은 당업자에게는 자명하다.According to the embodiment of FIG. 8, the first and second internal power supply driving blocks 10 and 10 ′ and the first and second internal voltage control circuits 100 and 300 are disposed in both of the memory arrays 20. do. It will be apparent to those skilled in the art that the technical spirit of the present invention may be implemented by the embodiment of FIG. 8.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기와 같은 본 발명의 내부전압 제어회로 및 이를 포함하는 반도체 메모리 장치에 의하면, 내부전압의 소모량에 따라 비교부의 응답속도 또는 초기제어부에 의한 초기구동폭이 적절히 제어된다. 그러므로, 본 발명의 내부전압 제어회로 및 반도체 메모리 장치에 의하면, 내부전압의 안정성이 현저히 개선된다.

According to the internal voltage control circuit of the present invention as described above and the semiconductor memory device including the same, the response speed of the comparator or the initial drive width by the initial controller is appropriately controlled according to the consumption of the internal voltage. Therefore, according to the internal voltage control circuit and the semiconductor memory device of the present invention, the stability of the internal voltage is remarkably improved.

Claims (7)

소정의 기준전압과 비교되는 내부전압의 대소관계에 응답하여, 위상천이되는 내부전압 제어신호를 발생하는 내부전압 제어회로로서, 상기 내부전압 제어신호는 상기 내부전압을 발생하는 내부전압 드라이빙 블락을 제어하는 상기 내부전압 제어회로에 있어서,An internal voltage control circuit for generating an internal voltage control signal that is phase shifted in response to a magnitude relationship of an internal voltage compared to a predetermined reference voltage, wherein the internal voltage control signal controls an internal voltage driving block for generating the internal voltage; In the internal voltage control circuit, 상기 기준전압에 대한 상기 내부전압의 대소관계를 비교하여, 궁극적으로 상기 내부전압 제어신호를 제공하는 비교부; 및A comparison unit comparing the magnitude relationship of the internal voltage with respect to the reference voltage and ultimately providing the internal voltage control signal; And 상기 비교부에 소스전류를 제공하는 전류소스부를 구비하며,A current source unit providing a source current to the comparison unit; 상기 소스전류의 크기는The magnitude of the source current is 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어되는 것을 특징으로 하는 내부전압 제어회로.And an internal voltage control circuit which is controlled in response to a consumption recognition signal capable of distinguishing the consumption of the internal voltage. 소정의 기준전압과 비교되는 내부전압의 대소관계에 응답하여, 위상천이되는 내부전압 제어신호를 발생하는 내부전압 제어회로로서, 상기 내부전압 제어신호는 상기 내부전압을 발생하는 내부전압 드라이빙 블락을 제어하는 상기 내부전압 제어회로에 있어서,An internal voltage control circuit for generating an internal voltage control signal that is phase shifted in response to a magnitude relationship of an internal voltage compared to a predetermined reference voltage, wherein the internal voltage control signal controls an internal voltage driving block for generating the internal voltage; In the internal voltage control circuit, 상기 기준전압에 대한 상기 내부전압의 대소관계를 비교하여, 궁극적으로 상기 내부전압 제어신호를 제공하는 비교부로서, 소정의 내부전압 인에이블 신호에 응답하여 인에이블되는 비교부;A comparison unit comparing the magnitude relationship of the internal voltage with respect to the reference voltage and ultimately providing the internal voltage control signal, the comparison unit being enabled in response to a predetermined internal voltage enable signal; 상기 비교부에 소스전류를 제공하는 전류소스부; 및A current source unit providing a source current to the comparison unit; And 상기 비교부가 인에이블되기 전에 활성화되는 초기구동신호에 응답하여, 상기 내부전압 드라이빙 블락을 소정의 초기구동폭으로 인에이블시킬 수 있도록 상기 내부전압 제어신호를 제어하는 초기제어부를 구비하며,And an initial controller configured to control the internal voltage control signal to enable the internal voltage driving block to a predetermined initial drive width in response to an initial drive signal activated before the comparator is enabled. 상기 초기구동폭은The initial drive width is 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어되는 것을 특징으로 하는 내부전압 제어회로.And an internal voltage control circuit which is controlled in response to a consumption recognition signal capable of distinguishing the consumption of the internal voltage. 제2 항에 있어서, 상기 초기제어부는The method of claim 2, wherein the initial control unit 소정의 초기셋팅신호에 응답하여, 상기 내부전압 제어신호를 제어하는 제어 트랜지스터; 및A control transistor for controlling the internal voltage control signal in response to a predetermined initial setting signal; And 상기 초기구동신호에 응답하여, 상기 초기셋팅신호를 발생하는 제어신호 발생기로서, 상기 초기셋팅신호의 활성화폭은 상기 소모량 인식신호에 응답하여 가변되는 상기 제어신호 발생기를 구비하는 것을 특징으로 하는 내부전압 제어회로.An internal voltage in response to the initial drive signal, wherein the control signal generator generates the initial setting signal, wherein an activation width of the initial setting signal is varied in response to the consumption recognition signal; Control circuit. 제3 항에 있어서, 상기 제어신호 발생기는The method of claim 3, wherein the control signal generator 상기 초기구동신호를 반전하는 인버터;An inverter for inverting the initial drive signal; 상기 인버터의 출력신호를 지연시키는 제1 지연수단;First delay means for delaying an output signal of the inverter; 상기 제1 지연수단의 출력신호를 지연시키는 제2 지연수단;Second delay means for delaying the output signal of the first delay means; 상기 내부전압의 소모량이 작은 경우를 나타내는 상기 소모량 인식신호에 응답하여 인에이블되며, 상기 제1 지연수단의 출력신호에 응답하는 출력신호를 발생하는 제1 응답수단;First response means enabled in response to the consumption recognition signal indicating a small consumption amount of the internal voltage, and generating an output signal in response to an output signal of the first delay means; 상기 내부전압의 소모량이 큰 경우를 나타내는 상기 소모량 인식신호에 응답하여 인에이블되며, 상기 제2 지연수단의 출력신호에 응답하는 출력신호를 발생하는 제2 응답수단; 및Second response means which is enabled in response to the consumption recognition signal indicating that the consumption of the internal voltage is large and generates an output signal in response to the output signal of the second delay means; And 상기 초기구동신호가 활성화하는 동안에 인에이블되며, 상기 제1 응답수단의 출력신호 및 상기 제2 응답수단의 출력신호를 논리연산하여 상기 초기셋팅신호를 발생하는 제3 응답수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.And a third response means which is enabled during the activation of the initial drive signal, and generates the initial setting signal by performing a logical operation on the output signal of the first response means and the output signal of the second response means. A semiconductor memory device. 소정의 외부전압을 안내하기 위한 외부전압선;An external voltage line for guiding a predetermined external voltage; 내부전압을 안내하기 위한 내부전압선;An internal voltage line for guiding the internal voltage; 상기 외부전압선의 외부전압을 상기 내부전압선에 소정의 내부전압을 드라이빙하는 내부전압 드라이빙 블락으로서, 소정의 내부전압 제어신호에 응답하여 인에이블되는 상기 내부전원 드라이빙 블락; 및An internal voltage driving block for driving an external voltage of the external voltage line to the internal voltage line, wherein the internal power driving block is enabled in response to a predetermined internal voltage control signal; And 소정의 기준전압과 비교되는 상기 내부전압의 대소관계에 응답하여, 위상천이되는 상기 내부전압 제어신호를 발생하는 내부전압 제어회로로서, 상기 내부전압 제어신호의 위상천이는 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어되는 상기 내부전압 제어회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.An internal voltage control circuit for generating the internal voltage control signal to be phase shifted in response to the magnitude relationship of the internal voltage compared to a predetermined reference voltage, wherein the phase shift of the internal voltage control signal can distinguish the consumption of the internal voltage; And the internal voltage control circuit controlled in response to a consumption recognition signal. 소정의 외부전압을 안내하기 위한 외부전압선;An external voltage line for guiding a predetermined external voltage; 내부전압을 안내하기 위한 내부전압선;An internal voltage line for guiding the internal voltage; 상기 외부전압선의 외부전압을 상기 내부전압선에 소정의 내부전압을 드라이빙하는 제1 내부전압 드라이빙 블락으로서, 소정의 제1 내부전압 제어신호에 응답하여 인에이블되는 상기 제1 내부전원 드라이빙 블락;A first internal voltage driving block for driving an external voltage of the external voltage line to the internal voltage line, wherein the first internal power driving block is enabled in response to a first predetermined internal voltage control signal; 상기 외부전압선의 외부전압을 상기 내부전압선에 상기 내부전압을 드라이빙하는 제2 내부전압 드라이빙 블락으로서, 소정의 제2 내부전압 제어신호에 응답하여 인에이블되는 상기 제2 내부전원 드라이빙 블락;A second internal voltage driving block for driving the external voltage of the external voltage line to the internal voltage line, wherein the second internal power driving block is enabled in response to a predetermined second internal voltage control signal; 소정의 기준전압과 비교되는 상기 내부전압의 대소관계에 응답하여, 위상천이되는 상기 제1 내부전압 제어신호를 발생하는 제1 내부전압 제어회로; 및A first internal voltage control circuit for generating the first internal voltage control signal to be phase shifted in response to the magnitude relationship of the internal voltage compared with a predetermined reference voltage; And 상기 기준전압과 비교되는 상기 내부전압의 대소관계에 응답하여, 위상천이되는 상기 제2 내부전압 제어신호를 발생하는 내부전압 제어회로로서, 상기 제2 내부전압 제어신호의 위상천이는 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 제어되는 상기 제2 내부전압 제어회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.An internal voltage control circuit for generating the second internal voltage control signal to be phase shifted in response to the magnitude relationship of the internal voltage compared with the reference voltage, wherein a phase shift of the second internal voltage control signal is And the second internal voltage control circuit controlled in response to a consumption recognition signal capable of classifying consumption. 소정의 외부전압을 안내하기 위한 외부전압선;An external voltage line for guiding a predetermined external voltage; 내부전압을 안내하기 위한 내부전압선;An internal voltage line for guiding the internal voltage; 상기 외부전압선의 외부전압을 상기 내부전압선에 소정의 내부전압을 드라이빙하는 제1 내부전압 드라이빙 블락으로서, 소정의 제1 내부전압 제어신호에 응답하여 인에이블되는 상기 제1 내부전원 드라이빙 블락;A first internal voltage driving block for driving an external voltage of the external voltage line to the internal voltage line, wherein the first internal power driving block is enabled in response to a first predetermined internal voltage control signal; 상기 외부전압선의 외부전압을 상기 내부전압선에 상기 내부전압을 드라이빙하는 제2 내부전압 드라이빙 블락으로서, 소정의 제2 내부전압 제어신호에 응답하여 인에이블되는 상기 제2 내부전원 드라이빙 블락;A second internal voltage driving block for driving the external voltage of the external voltage line to the internal voltage line, wherein the second internal power driving block is enabled in response to a predetermined second internal voltage control signal; 소정의 기준전압과 비교되는 상기 내부전압의 대소관계에 응답하여, 위상천이되는 상기 제1 내부전압 제어신호를 발생하는 제1 내부전압 제어회로; 및A first internal voltage control circuit for generating the first internal voltage control signal to be phase shifted in response to the magnitude relationship of the internal voltage compared with a predetermined reference voltage; And 상기 기준전압과 비교되는 상기 내부전압선의 내부전압의 대소관계에 응답하여, 위상천이되는 상기 제2 내부전압 제어신호를 발생하는 제2 내부전압 제어회로로서, 상기 내부전압의 소모량을 구분할 수 있는 소모량 인식신호에 응답하여 인에이블이 제어되는 상기 제2 내부전압 제어회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.A second internal voltage control circuit which generates the second internal voltage control signal to be phase shifted in response to the magnitude relationship of the internal voltage of the internal voltage line compared with the reference voltage, wherein the consumption amount capable of distinguishing the consumption of the internal voltage And the second internal voltage control circuit in which the enable is controlled in response to the recognition signal.
KR1020050005710A 2005-01-21 2005-01-21 Internal voltage control circuit improving stability and semiconductor memory device using the same KR20060084942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050005710A KR20060084942A (en) 2005-01-21 2005-01-21 Internal voltage control circuit improving stability and semiconductor memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050005710A KR20060084942A (en) 2005-01-21 2005-01-21 Internal voltage control circuit improving stability and semiconductor memory device using the same

Publications (1)

Publication Number Publication Date
KR20060084942A true KR20060084942A (en) 2006-07-26

Family

ID=37174808

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005710A KR20060084942A (en) 2005-01-21 2005-01-21 Internal voltage control circuit improving stability and semiconductor memory device using the same

Country Status (1)

Country Link
KR (1) KR20060084942A (en)

Similar Documents

Publication Publication Date Title
US7417494B2 (en) Internal voltage generator
US7227794B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
US7982530B2 (en) Internal voltage generating apparatus and method for controlling the same
US5767700A (en) Pulse signal transfer unit employing post charge logic
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
US6778460B1 (en) Semiconductor memory device and method for generation of core voltage
KR100795014B1 (en) Internal voltage generator of semiconductor memory device
US8194488B2 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
US20070070722A1 (en) Voltage generator
JP3568573B2 (en) Memory device incorporating address transition detection circuit
KR100234389B1 (en) Voltage detecting circuit
KR100331550B1 (en) Sense amplifier of semiconductor memory device
US6101119A (en) Apparatus for driving cell plate line of memory device using two power supply voltage sources
KR100576480B1 (en) Oscillator for temperature sensing
KR100576922B1 (en) High voltage generation circuit
US11188109B1 (en) Devices configured to conduct a power gating operation
US7583547B2 (en) Over-driving circuit in semiconductor memory device
KR100904426B1 (en) Circuit of internal voltage generation
KR100406540B1 (en) Overdriving Control Circuit in Sense Amplifier of Semiconductor Memory Device and its method
GB2296593A (en) Boosting voltage circuit for semiconductor memory device
US5636169A (en) Precharge voltage generator
KR20060084942A (en) Internal voltage control circuit improving stability and semiconductor memory device using the same
US6188616B1 (en) Semiconductor memory device having a compensating write pulse width in response to power supply voltage
KR100865557B1 (en) Power up initializing circuit
KR100939169B1 (en) Voltage generator

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination