KR20060081440A - Apparatus and method for controlling data - Google Patents

Apparatus and method for controlling data Download PDF

Info

Publication number
KR20060081440A
KR20060081440A KR1020050001755A KR20050001755A KR20060081440A KR 20060081440 A KR20060081440 A KR 20060081440A KR 1020050001755 A KR1020050001755 A KR 1020050001755A KR 20050001755 A KR20050001755 A KR 20050001755A KR 20060081440 A KR20060081440 A KR 20060081440A
Authority
KR
South Korea
Prior art keywords
data
address
central processing
processing unit
flash interface
Prior art date
Application number
KR1020050001755A
Other languages
Korean (ko)
Inventor
권순민
오훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050001755A priority Critical patent/KR20060081440A/en
Publication of KR20060081440A publication Critical patent/KR20060081440A/en

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01C—CONSTRUCTION OF, OR SURFACES FOR, ROADS, SPORTS GROUNDS, OR THE LIKE; MACHINES OR AUXILIARY TOOLS FOR CONSTRUCTION OR REPAIR
    • E01C5/00—Pavings made of prefabricated single units
    • E—FIXED CONSTRUCTIONS
    • E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
    • E01F—ADDITIONAL WORK, SUCH AS EQUIPPING ROADS OR THE CONSTRUCTION OF PLATFORMS, HELICOPTER LANDING STAGES, SIGNS, SNOW FENCES, OR THE LIKE
    • E01F9/00—Arrangement of road signs or traffic signals; Arrangements for enforcing caution
    • E01F9/50—Road surface markings; Kerbs or road edgings, specially adapted for alerting road users
    • E01F9/553—Low discrete bodies, e.g. marking blocks, studs or flexible vehicle-striking members
    • E01F9/559—Low discrete bodies, e.g. marking blocks, studs or flexible vehicle-striking members illuminated
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S9/00—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply
    • F21S9/02—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator
    • F21S9/03—Lighting devices with a built-in power supply; Systems employing lighting devices with a built-in power supply the power supply being a battery or accumulator rechargeable by exposure to light
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S20/00—Supporting structures for PV modules
    • H02S20/20—Supporting structures directly fixed to an immovable object
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Abstract

본 발명은 중앙처리부와 플래쉬 메모리 사이의 인터페이스 장치에 관한 것으로, 더욱 상세하게는 중앙처리부가 요청하는 데이터를 빠르게 엑세스 할 수 있도록 한 데이터 처리장치 및 방법에 관한 것이다. 이를 위하여 본 발명은 시스템 전체를 제어 관리하며 데이터 엑세스를 요청하는 중앙 처리부와; 시스템에 필요한 데이터를 저장하고 있는 플래쉬 메모리와; 상기 중앙 처리부의 데이터 엑세스 요청에 따른 어드레스와 동일한 어드레스가 존재하는지를 비교하고, 그 비교결과에 근거하여 상기 플래쉬 메모리로부터 상기 어드레스에 연속되는 어드레스의 해당 데이터를 독출하여 순차적으로 저장하며 상기 중앙 처리부로 엑세스하고자 하는 어드레스의 데이터를 전송하는 플래쉬 인터페이스로 구성된 것을 특징으로 한다.The present invention relates to an interface device between a central processing unit and a flash memory, and more particularly, to a data processing apparatus and a method for allowing the central processing unit to quickly access data requested by the central processing unit. To this end, the present invention includes a central processing unit for controlling the entire system and requesting data access; A flash memory for storing data necessary for the system; Compare whether there is an address identical to an address according to the data access request of the central processing unit, and based on the result of the comparison, the corresponding data of an address consecutive to the address is read from the flash memory and sequentially stored, and accessed by the central processing unit. Characterized in that the flash interface for transmitting the data of the desired address.

Description

데이터 처리장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING DATA}Data processing apparatus and method {APPARATUS AND METHOD FOR CONTROLLING DATA}

도 1은 본 발명의 실시예에 따른 데이터 처리장치의 구성을 보인 구성도.1 is a block diagram showing a configuration of a data processing apparatus according to an embodiment of the present invention.

도 2는 도 1에 있어, 플래쉬 인터페이스의 내부 구성을 보인 구성도.2 is a configuration diagram showing the internal configuration of the flash interface in FIG.

도 3은 본 발명의 실시예에 따른 데이터 처리방법을 보인 흐름도.3 is a flowchart illustrating a data processing method according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 플래쉬 인터페이스에서 데이터를 읽어올 경우의 타이밍도.4 is a timing diagram when reading data from a flash interface according to an exemplary embodiment of the present invention.

***도면의 주요부분에 대한 부호의 설명****** Explanation of symbols for main parts of drawing ***

10: 중앙 처리부 20: 플래쉬 인터페이스10: central processing unit 20: flash interface

21: 어드레스 비교기 23: 제1 데이터 버퍼부21: address comparator 23: first data buffer unit

23a~23d: 제1 데이터 버퍼0~3 25: 제2 데이터 버퍼부23a to 23d: first data buffer 0 to 3 25: second data buffer

25a~25d: 제2 데이터 버퍼0~3 30: 플래쉬 메모리25a-25d: 2nd data buffer 0-3 30: Flash memory

본 발명은 중앙처리부와 플래쉬 메모리 사이의 인터페이스 장치에 관한 것으로, 더욱 상세하게는 중앙처리부가 요청하는 데이터를 빠르게 엑세스 할 수 있도록 한 데이터 처리장치 및 방법에 관한 것이다. The present invention relates to an interface device between a central processing unit and a flash memory, and more particularly, to a data processing apparatus and a method for allowing the central processing unit to quickly access data requested by the central processing unit.                         

현대사회에서 중요한 장치로 자리매김하고 있는 컴퓨터와 1인 1대 소유하고 있을 정도로 사용하는 연령층이 다양한 휴대용 전화기 및 그 이외의 시스템은 해당 시스템 전체를 제어 관리하며 자료의 연산 및 논리연산을 수행하는 중앙처리부(CPU; Central Processing Unit)와 메모리 및 입출력장치로 구성되어 있다. 그래서, 종래 시스템의 중앙처리부는 사용자가 실행을 요구하는 파일을 인식한후, 플래쉬 메모리로부터 해당 파일을 엑세스하여 실행시킨다.Computers, which are becoming important devices in modern society, mobile phones of various age groups that are owned by one person, and other systems are centralized to control and manage the entire system and perform data operation and logical operation. It consists of a central processing unit (CPU), a memory and an input / output device. Thus, the central processing unit of the conventional system recognizes a file that the user requests to execute, and then accesses and executes the file from the flash memory.

그러나, 상기와 같이 동작하는 종래 데이터 처리장치 및 방법은 중앙처리부가 연속적인 데이터 요청을 할 경우 더욱 비효율적으로 데이터를 엑세스한다. 이에, 사용자가 실행하고자 선택한 파일을 플래쉬 메모리로부터 엑세스하여 해당 파일을 실행시키는데에는 시간지연이 발생하는 문제점이 있었다.However, the conventional data processing apparatus and method operating as described above access the data more efficiently when the central processing unit makes a continuous data request. Therefore, there is a problem that a time delay occurs in executing the file by accessing the file selected by the user from the flash memory.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창안한 것으로, 플래쉬 메모리의 데이터 처리속도를 고려하여 중앙처리부가 엑세스하고자 하는 데이터를 빠르게 엑세스 할 수 있도록 한 데이터 처리장치 및 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a data processing apparatus and method for quickly accessing data to be accessed by a central processor in consideration of the data processing speed of a flash memory. There is this.

상기와 같은 목적을 달성하기 위한 본 발명은, 시스템 전체를 제어 관리하며 데이터 엑세스를 요청하는 중앙 처리부와; 시스템에 필요한 데이터를 저장하고 있는 플래쉬 메모리와; 상기 중앙 처리부의 데이터 엑세스 요청에 따른 어드레스와 동일한 어드레스가 존재하는지를 비교하고, 그 비교결과에 근거하여 상기 플래쉬 메모리로부터 상기 어드레스에 연속되는 어드레스의 해당 데이터를 독출하여 순차 적으로 저장하며 상기 중앙 처리부로 엑세스하고자 하는 어드레스의 데이터를 전송하는 플래쉬 인터페이스로 구성된 것을 특징으로 한다.The present invention for achieving the above object, the central control unit for controlling the entire system and request data access; A flash memory for storing data necessary for the system; Compare whether there is an address identical to the address according to the data access request of the central processing unit, and based on the result of the comparison, the corresponding data of an address consecutive to the address is read from the flash memory and sequentially stored and stored in the central processing unit. And a flash interface for transmitting data of an address to be accessed.

또한, 상기와 같은 목적을 달성하기 위한 본 발명은, 중앙 처리부가 엑세스하고자 하는 데이터를 플래쉬 메모리로부터 읽어들여 기 저장한후 그 중앙 처리부로 특정 어드레스의 데이터를 전송하는 플래쉬 인터페이스와, 상기 플래쉬 인터페이스로 엑세스를 요청하는 중앙처리부간의 데이터를 처리하는 방법에 있어서, In addition, the present invention for achieving the above object is a flash interface for the central processing unit reads the data to be accessed from the flash memory, and then stores the data and transmits the data of a specific address to the central processing unit, access to the flash interface In the method for processing data between the central processing unit requesting,

중앙처리부의 데이터 엑세스 요청시, 플래쉬 인터페이스가 상기 중앙처리부의 데이터 엑세스 요청에 따른 어드레스와 기 저장되어 있는 데이터들의 어드레스의 일치여부를 비교하는 과정과;At the data access request of the central processing unit, comparing a flash interface with the address according to the data access request of the central processing unit and whether addresses of previously stored data match each other;

상기 비교결과, 상기 플래쉬 인터페이스에 중앙처리부가 요청한 어드레스와 동일한 어드레스가 존재하면, 해당 어드레스의 데이터를 중앙 처리부로 전송하는 과정과;As a result of the comparison, if the same address as the address requested by the central processing unit exists in the flash interface, transmitting data of the corresponding address to the central processing unit;

상기 비교결과, 상기 플래쉬 인터페이스에 중앙처리부가 요청한 어드레스와 동일한 어드레스가 존재하지 않으면, 해당 어드레스의 데이터를 플래쉬 메모리로부터 읽어들여 중앙 처리부로 전송하는 과정으로 이루어진 것을 특징으로 한다.As a result of the comparison, if the same address as that requested by the central processing unit does not exist in the flash interface, the data of the address is read from the flash memory and transmitted to the central processing unit.

이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment according to the present invention will be described in detail with reference to the accompanying drawings.

하기의 설명에서는 본 발명에 따른 동작 및 작용을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.It should be noted that in the following description, only parts necessary for understanding the operation and operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.

하기의 설명에서 본 발명의 데이터 처리장치 및 방법의 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 또한 이들의 변형에 의해서도 본 발명이 용이하게 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다.In the following description, specific details of the data processing apparatus and method of the present invention are shown to provide a more general understanding of the present invention. It will be apparent to one of ordinary skill in the art that the present invention may be readily practiced without these specific details and also by their modifications.

도 1은 본 발명의 실시예에 따른 데이터 처리장치의 구성을 보인 구성도이다.1 is a block diagram showing the configuration of a data processing apparatus according to an embodiment of the present invention.

상기 도 1을 참조하면, 중앙 처리부(10)는 시스템 전체를 제어 관리하며 데이터 엑세스를 요청한다. 이때, 상기 중앙 처리부(10)는 데이터 엑세스를 요청하기 위해서는 어드레스 버스(Address Bus)를 통해 어드레스 정보와 엑세스 요구신호를 신호를 출력한다.Referring to FIG. 1, the central processing unit 10 controls and manages the entire system and requests data access. In this case, the central processing unit 10 outputs a signal of address information and an access request signal through an address bus to request data access.

플래쉬 인터페이스(20)는 상기 중앙처리부(10)에서 엑세스하고자 하는 데이터가 저장된 플래쉬 메모리(30)로부터 데이터를 미리 읽어와서 저장한다. 또한, 상기 플래쉬 인터페이스(20)는 상기 중앙처리부(10)의 어드레스 정보와 기 저장된 데이터들의 동일한 어드레스가 존재하는지를 비교하고, 그 비교결과에 근거하여 플래쉬 메모리(30)로부터 상기 어드레스에 연속되는 어드레스의 해당 데이터를 독출하여 순차적으로 저장한다.The flash interface 20 reads data from the flash memory 30 in which data to be accessed by the CPU 10 is stored in advance and stores the data. In addition, the flash interface 20 compares the address information of the central processing unit 10 with the same address of pre-stored data, and based on the comparison result, the flash interface 20 compares the address consecutive from the flash memory 30 to the address. Read the data and store it sequentially.

플래쉬 메모리(30)에는 시스템에 필요한 데이터들이 저장된다.The flash memory 30 stores data necessary for the system.

상기 도 1과 같은 본 발명의 데이터 처리장치의 동작을 살펴보면, 우선 중앙처리부(10)는 시스템의 전반적인 동작을 제어하며, 플래쉬 인터페이스(20)측으로 데이터 엑세스를 요청한다. 이에, 상기 플래쉬 플래쉬 인터페이스(20)는 어드레스 버스(Address Bus)를 통해 상기 중앙처리부(10)가 엑세스하고자 하는 데이터의 어드레스를 수신한다. 그러면, 상기 플래쉬 인터페이스(20)는 상기 수신한 어드레스와 기 저장된 데이터들의 어드레스를 비교한다. 그래서, 상기 동일한 어드레스가 있으면, 상기 플래쉬 인터페이스(20)는 데이터 버스(Data Bus)를 통해 상기 중앙처리부(10)로 해당 데이터를 전송한다. 상기 플래쉬 인터페이스(20)는 상기 중앙처리부(10)가 엑세스 하고자 요청한 어드레스의 데이터가 저장되어 있는지 빠르게 확인하기 위한 내부 구성 및 동작에 대해서 상세히 설명하면 다음과 같다.Referring to the operation of the data processing apparatus of the present invention as shown in FIG. 1, the central processing unit 10 controls the overall operation of the system and requests data access to the flash interface 20 side. Accordingly, the flash flash interface 20 receives an address of data that the central processing unit 10 wants to access through an address bus. Then, the flash interface 20 compares the received address with addresses of previously stored data. Thus, if there is the same address, the flash interface 20 transmits the data to the central processing unit 10 through a data bus. The flash interface 20 will now be described in detail with respect to an internal configuration and operation for quickly confirming whether data of an address requested by the CPU 10 is stored.

도 2는 도 1에 있어, 플래쉬 인터페이스의 내부 구성을 보인 구성도이다.FIG. 2 is a diagram illustrating an internal configuration of a flash interface in FIG. 1.

상기 도 2를 참조하면, 플래쉬 인터페이스(20)의 어드레스 비교기(21)는 어드레스 버스를 통해 중앙 처리부(10)로부터 입력되는 어드레스의 상위비트와 동일한 어드레스가 존재하는지를 확인한다. 이후, 상기 어드레스 비교기(21)의 확인결과, 상기 중앙 처리부(10)로부터 입력되는 어드레스의 상위비트와 동일한 어드레스가 존재하면, 상기 플래쉬 인터페이스(20)는 상기 중앙 처리부(10)로부터 입력되는 어드레스중 제1 데이터 버퍼부(23) 또는 제2 데이터 버퍼부(25)에 저장되어 있는지를 확인할 수 있는 제1 하위비트를 확인한다. 여기서, 상기 제1, 제2 데이터 버퍼부(23, 25)는 소정개의 버퍼를 그룹으로 한다.Referring to FIG. 2, the address comparator 21 of the flash interface 20 checks whether an address identical to an upper bit of an address input from the central processing unit 10 is present through the address bus. Subsequently, when the address comparator 21 confirms that the same address as the upper bit of the address input from the central processing unit 10 exists, the flash interface 20 is selected from among the addresses input from the central processing unit 10. The first lower bit to confirm whether the data is stored in the first data buffer unit 23 or the second data buffer unit 25 is checked. Here, the first and second data buffer units 23 and 25 group predetermined buffers as a group.

상기 제1 하위비트 확인결과에 따라, 상기 중앙 처리부(10)로 입력되는 어드레스가 저장되어있는 제1 데이터 버퍼부(23) 또는 제2 데이터 버퍼부(25)가 확인되면 마지막으로 상기 중앙 처리부(10)로부터 입력되는 어드레스중 데이터 버퍼 0~3(23a~23d 또는 25a~25d)을 나타내는 제2 하위비트를 확인한다. 그러면, 상기 플래쉬 인터페이스(20)는 확인결과 상기 중앙 처리부(10)가 요청한 어드레스에 해당하는 데이터를 데이터 버스(Data Bus)를 통해 전송한다.When the first data buffer unit 23 or the second data buffer unit 25 in which the address input to the central processing unit 10 is stored according to the first lower bit check result is confirmed, the central processing unit ( The second lower bit indicating data buffers 0 to 3 (23a to 23d or 25a to 25d) among the addresses inputted from 10) is checked. Then, the flash interface 20 transmits data corresponding to the address requested by the central processing unit 10 through a data bus.

예를 들어, 16Mbyte의 플래쉬 인터페이스(20)라고 하면, 그 플래쉬 인터페이스(20)는 24비트(bit)로 이루어진 어드레스를 갖는다. 상기 플래쉬 인터페이스(20)는 중앙 처리부(10)로부터 전송되는 어드레스의 비트중 23번째 비트부터 3번째 비트까지의 상위비트와 동일한 어드레스가 저장되어 있는가를 확인한다. 상기 동일한 어드레스의 데이터가 존재하면, 상기 어드레스의 2번째 비트와 동일한 비트가 제1 데이터 버퍼부(23)에 존재하는 어드레스인지 제2 데이터 버퍼부(25)에 존재하는 어드레스인지를 확인한다.For example, a flash interface 20 of 16 Mbytes, the flash interface 20 has an address consisting of 24 bits. The flash interface 20 checks whether the same address as the upper bits of the 23rd bit to the 3rd bit among the bits of the address transmitted from the central processing unit 10 is stored. If data of the same address exists, it is checked whether the same bit as the second bit of the address is the address present in the first data buffer unit 23 or the address present in the second data buffer unit 25.

상기 플래쉬 인터페이스(20)는 상기 중앙 처리부(10)가 요청한 어드레스가 제1 데이터 버퍼부(23) 또는 제2 데이터 버퍼부(25)에 존재하는 데이터의 어드레스라고 확인한 후에는 상기 어드레스의 1번째 비트와 0번째 비트를 통해 해당 어드레스의 데이터가 저장되어 있는 데이터 버퍼를 인지한다.The flash interface 20 confirms that the address requested by the central processing unit 10 is the address of the data present in the first data buffer unit 23 or the second data buffer unit 25. It recognizes the data buffer that stores the data of the corresponding address through and 0th bit.

도 3은 본 발명의 실시예에 따른 데이터 처리방법을 보인 흐름도이다.3 is a flowchart illustrating a data processing method according to an embodiment of the present invention.

상기 도 3을 참조하면, 우선 311단계에서 중앙 처리부(10)가 플래쉬 인터페이스(20)측으로 데이터 엑세스 요청시, 그 플래쉬 인터페이스(20)는 상기 중앙 처리부(10)로부터 데이터 엑세스를 요청을 수신한다. 그러면, 313단계에서 상기 플래쉬 인터페이스(20)는 데이터 엑세스 요청에 따른 어드레스중 상위비트와 그 플래쉬 인터페이스(20)에 저장된 데이터들의 어드레스를 비교한다. Referring to FIG. 3, when the central processing unit 10 requests data access to the flash interface 20 in step 311, the flash interface 20 receives a request for data access from the central processing unit 10. Then, in step 313, the flash interface 20 compares the upper bits of the addresses according to the data access request with the addresses of the data stored in the flash interface 20.                     

이에, 315단계에서 플래쉬 인터페이스(20)에 상기 데이터 엑세스 요청에 따른 어드레스중 상위비트와 동일한 어드레스의 상위비트가 존재하면 317단계로 진행한다.In step 315, if the upper bit of the same address as the upper bit among the addresses according to the data access request exists in the flash interface 20, the flow proceeds to step 317.

상기 317단계에서 상기 플래쉬 인터페이스(20)는 중앙 처리부()가 요청한 어드레스의 제1 하위비트와 저장된 데이터들의 어드레스를 비교하여 그룹으로 구분된 제1 데이터 버퍼부(23)와 제2 데이터 버퍼부(25)중 하나를 인식한다.In operation 317, the flash interface 20 compares the first lower bit of the address requested by the central processing unit with the addresses of the stored data, and divides the first data buffer unit 23 and the second data buffer unit into groups. 25) to recognize one.

이후, 321단계에서 상기 플래쉬 인터페이스(20)는 어드레스의 제2 하위비트와 저장된 데이터들의 어드레스를 비교하여 323단계에서 제1 데이터 버퍼부(23) 또는 제2 데이터 버퍼부(25)로 인식한 그룹내에서의 데이터 버퍼를 인식한다.Thereafter, in step 321, the flash interface 20 compares the second lower bit of the address with the address of the stored data to recognize the group as the first data buffer unit 23 or the second data buffer unit 25 in step 323. Recognize data buffers

그래서, 325단계에서 상기 플래쉬 인터페이스(20)는 인식된 데이터 버퍼에 저장된 데이터를 중앙 처리부(10)로 전송한다.Thus, in step 325, the flash interface 20 transmits data stored in the recognized data buffer to the central processing unit 10.

이후, 327단계에서 상기 플래쉬 인터페이스(20)는 이후 연속되는 어드레스에 해당하는 데이터를 플래쉬 메모리(30)로부터 독출하여 순차적으로 제1, 제2 데이터 버퍼부(23, 25)에 저장한다.In operation 327, the flash interface 20 reads data corresponding to consecutive addresses from the flash memory 30 and sequentially stores the data corresponding to the consecutive addresses in the first and second data buffer units 23 and 25.

이러한, 본 발명의 데이터 처리방법을 통한 각 장치들간의 타이밍도는 첨부한 도 4와 같다. 여기서, 상기 도 4의 (a)는 중앙 처리부(10)가 플래쉬 인터페이스(20)로 특정 어드레스에 해당하는 데이터를 요구했으나, 해당 데이터가 플래쉬 인터페이스에 존재하지 않아 플래쉬 메모리로부터 데이터를 읽어온후 중앙 처리부(10)로 전송하는 경우의 타이밍도를 나타낸 것이고, 상기 도 4의 (b)는 상기 중앙 처리부(10)가 요청한 특정 어드레스에 해당하는 데이터가 플래쉬 인터페이스(20)에 저장되어 그 특정 어드레스에 해당하는 데이터를 중앙 처리부(10)로 전송하는 경우의 타이밍도이다. 이러한, 상기 도 4의 (a)와 (b)에서 T1은 중앙 처리부가 플래쉬 메모리에 데이터를 요청하고 어드레스를 보내는 구간이고, T2는 중앙 처리부가 엑세스를 결정하는 구간이고, T3은 중앙 처리부가 요청한 데이터를 플래쉬 메모리 또는 플래쉬 인터페이스가 해당 데이터를 상기 중앙 처리부로 전송하는 구간, T4는 상기 중앙 처리부가 요청한 데이터를 읽어가는 구간을 나타낸다. 상기 도 4에 CPU address out은 중앙 처리부(10)가 어드레스를 요청하는 타이밍 신호를 보이며, CPU data in은 중앙 처리부(10)측으로 입력되는 데이터의 타이밍 신호를 보이며, Interface data buffer는 플래쉬 인터페이스(20)에 저장되는 타이밍 신호를 보인다.The timing diagram between the devices through the data processing method of the present invention is shown in FIG. 4. In FIG. 4A, the central processing unit 10 requests data corresponding to a specific address to the flash interface 20, but since the data does not exist in the flash interface, the central processing unit reads data from the flash memory. FIG. 4B illustrates a timing diagram in the case of transmitting data to (10), and data corresponding to a specific address requested by the CPU 10 is stored in the flash interface 20 to correspond to the specific address. It is a timing chart in the case of sending the data to the central processing unit 10. In FIGS. 4A and 4B, T1 is a section in which the central processing unit requests data from the flash memory and sends an address, T2 is a section in which the central processing unit determines access, and T3 is a request of the central processing unit. A section in which data is transmitted from the flash memory or the flash interface to the central processing unit, and T4 represents a section in which the central processing unit reads the data. In FIG. 4, the CPU address out shows a timing signal for the CPU 10 to request an address, the CPU data in shows a timing signal for data input to the CPU 10, and the interface data buffer shows a flash interface 20. Shows the timing signal stored in

상기 도 4의 (a)와 (b)의 차이는 상기 T3구간에서 발생하게 되는데, 상기 도 4의 (a)에서는 플래쉬 메모리를 엑세스하는데 수 클럭(clk)이 소요된다. 하지만, 상기 도 4의 (b)에서는 플래쉬 인터페이스(20)의 내부 제1, 제2 데이터 버퍼부(23, 25)에 저장되어 있으므로 상기 T3 구간에서 1클럭만 소요된다. 따라서, 매번 중앙 처리부(10)가 요청할때 플래쉬 메모리(30)에서 데이터를 전송하는 경우보다 플래쉬 인터페이스(20)에 저장된 데이터를 전송하는 것이 빠름을 알 수 있다.The difference between (a) and (b) of FIG. 4 occurs in the T3 section. In FIG. 4 (a), several clocks (clk) are required to access the flash memory. However, in FIG. 4B, since the first and second data buffers 23 and 25 are stored in the flash interface 20, only one clock is required in the T3 section. Therefore, it can be seen that it is faster to transmit data stored in the flash interface 20 than when the central processing unit 10 transmits data from the flash memory 30 every time.

그러나, 상기 315단계의 판단결과 상기 플래쉬 인터페이스(20)에 상기 데이터 엑세스 요청에 따른 어드레스중 상위비트와 동일한 어드레스의 상위비트가 존재하지 않으면, 329단계로 진행하여 플래쉬 인터페이스(20)는 플래쉬 메모리(30)로부터 해당 어드레스의 데이터를 독출하여 중앙처리부(10)로 전송한다. However, if it is determined in step 315 that the upper bit of the same address as the upper bit among the addresses according to the data access request does not exist in the flash interface 20, the flow proceeds to step 329. The data of the corresponding address is read from 30 and transmitted to the central processing unit 10.                     

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

이상에서 상세히 설명한 바와 같이 본 발명은 중앙 처리부와 플래쉬 메미로 사이에 중앙 처리부가 다른 처리를 하는 동안 플래쉬 인터페이스 내부 버퍼에 플래쉬 메모리로부터 데이터를 읽어와서 미리 저장하는 안터페이스 장치를 추가함으로써, 중앙 처리부와 플래쉬 메모리 사이에 데이터 전송 성능을 향상시키고, 중앙 처리부의 데이터 처리속도 시간을 단축시킬 수 있는 효과가 있다.As described in detail above, the present invention adds an interface device that reads data from a flash memory in advance and stores the data in a flash interface internal buffer while the central processing unit performs another processing between the central processing unit and the flash microprocessor. The data transfer performance between the flash memory is improved, and the data processing time of the central processing unit can be shortened.

또한, 플래쉬 인터페이스에서 중앙 처리부로 데이터를 전송하는 것과 플래쉬 메모리에서 데이터를 읽어오는 것을 동시에 수행하며, 플래쉬 인터페이스 내부의 버퍼를 두 그룹으로 나눠 처리하여 어드레스 비교시간을 단축하고 어드레스 비교기의 개수를 줄일 수 있으므로 하드웨어의 크기를 축소시킬 수 있는 효과가 있다.In addition, it transfers data from the flash interface to the central processing unit and reads data from the flash memory at the same time. By dividing the buffer inside the flash interface into two groups, the address comparison time can be shortened and the number of address comparators can be reduced. Therefore, the size of the hardware can be reduced.

Claims (5)

시스템 전체를 제어 관리하며 데이터 엑세스를 요청하는 중앙 처리부와;A central processing unit for controlling the whole system and requesting data access; 시스템에 필요한 데이터를 저장하고 있는 플래쉬 메모리와;A flash memory for storing data necessary for the system; 상기 중앙 처리부의 데이터 엑세스 요청에 따른 어드레스와 동일한 어드레스가 존재하는지를 비교하고, 그 비교결과에 근거하여 상기 플래쉬 메모리로부터 상기 어드레스에 연속되는 어드레스의 해당 데이터를 독출하여 순차적으로 저장하며 상기 중앙 처리부로 엑세스하고자 하는 어드레스의 데이터를 전송하는 플래쉬 인터페이스로 구성된 것을 특징으로 하는 데이터 처리장치.Compare whether there is an address identical to an address according to the data access request of the central processing unit, and based on the result of the comparison, the corresponding data of an address consecutive to the address is read from the flash memory and sequentially stored, and accessed by the central processing unit. A data processing apparatus comprising a flash interface for transmitting data of an address to be desired. 제1 항에 있어서, 상기 플래쉬 인터페이스는,The method of claim 1, wherein the flash interface, 중앙 처리부가 요청한 데이터 엑세스에 따른 해당 어드레스의 상위비트와 동일한 어드레스가 존재하는지를 확인하는 어드레스 비교기와;An address comparator for checking whether an address identical to an upper bit of the corresponding address exists according to the data access requested by the central processing unit; 상기 중앙 처리부의 데이터 엑세스에 따른 해당 어드레스 이후의 연속되는 어드레스에 해당하는 데이터를 플래쉬 메모리로부터 독출하여 순차적으로 저장하는 제1, 제2 데이터 버퍼부로 구성된 것을 특징으로 하는 데이터 처리장치.And first and second data buffers configured to sequentially read data corresponding to consecutive addresses after the corresponding address according to data access of the central processing unit from the flash memory and sequentially store the data. 제2 항에 있어서, 상기 플래쉬 인터페이스는,The method of claim 2, wherein the flash interface, 중앙 처리부의 데이터 엑세스 요청에 따른 어드레스를 입력받아 그 어드레스의 상위비트와 기 저장된 데이터들의 어드레스를 비교하여 상기 엑세스 요청에 따 른 어드레스에 해당하는 데이터의 저장여부를 확인하고, 제1 하위비트를 비교하여 제1 데이터 버퍼부와 제2 데이터 버퍼부중 하나를 인식하고, 제2 하위비트와 비교하여 제1 데이터 버퍼부 또는 제2 데이터 버퍼부중 하나의 데이터 버퍼에 저장된 데이터를 중앙 처리부로 전송하게 구성된 것을 특징으로 하는 데이터 처리장치.The CPU receives an address according to a data access request of the central processing unit, compares an upper bit of the address with an address of previously stored data, checks whether data corresponding to the address according to the access request is stored, and compares the first lower bit. Recognize one of the first data buffer unit and the second data buffer unit, and transmit the data stored in one data buffer of the first data buffer unit or the second data buffer unit to the central processing unit in comparison with the second lower bit. Characterized in that the data processing device. 중앙 처리부가 엑세스하고자 하는 데이터를 플래쉬 메모리로부터 읽어들여 기 저장한후 그 중앙 처리부로 특정 어드레스의 데이터를 전송하는 플래쉬 인터페이스와, 상기 플래쉬 인터페이스로 엑세스를 요청하는 중앙처리부간의 데이터를 처리하는 방법에 있어서, A method for processing data between a flash interface for reading data to be accessed from a flash memory by a central processing unit and storing the data of a specific address to the central processing unit, and a central processing unit for requesting access to the flash interface. 중앙처리부의 데이터 엑세스 요청시, 플래쉬 인터페이스가 상기 중앙처리부의 데이터 엑세스 요청에 따른 어드레스와 기 저장되어 있는 데이터들의 어드레스의 일치여부를 비교하는 과정과;At the data access request of the central processing unit, comparing a flash interface with the address according to the data access request of the central processing unit and whether addresses of previously stored data match each other; 상기 비교결과, 상기 플래쉬 인터페이스에 중앙처리부가 요청한 어드레스와 동일한 어드레스가 존재하면, 해당 어드레스의 데이터를 중앙 처리부로 전송하는 과정과;As a result of the comparison, if the same address as the address requested by the central processing unit exists in the flash interface, transmitting data of the corresponding address to the central processing unit; 상기 비교결과, 상기 플래쉬 인터페이스에 중앙처리부가 요청한 어드레스와 동일한 어드레스가 존재하지 않으면, 해당 어드레스의 데이터를 플래쉬 메모리로부터 읽어들여 중앙 처리부로 전송하는 과정으로 이루어진 것을 특징으로 하는 데이터 처리방법.And if the same address as that requested by the central processing unit does not exist in the flash interface, reading the data of the address from the flash memory and transmitting the data to the central processing unit. 제4 항에 있어서, 상기 어드레스의 일치여부를 비교하는 과정은,The method of claim 4, wherein the comparing of the addresses is performed. 중앙 처리부의 데이터 엑세스세스에 따른 특정 어드레스의 상위비트와 동일한 어드레스가 존재하는지를 비교하는 단계와;Comparing whether there is an address identical to an upper bit of a specific address according to data access of the central processing unit; 상기 비교결과, 상기 특정 어드레스를 나타내는 상위비트와 동일한 어드레스가 존재하면, 상기 특정 어드레스의 제1 하위비트와 기 저장된 데이터들의 어드레스의 일치여부를 비교하여 플래쉬 인터페이스에 그룹으로 구분된 제1 데이터 버퍼부와 제2 데이터 버퍼부중 하나로 인식하는 단계와;As a result of the comparison, if there is an address equal to the upper bit indicating the specific address, the first data buffer unit divided into groups in the flash interface by comparing the first lower bit of the specific address with an address of previously stored data is compared. Recognizing one of the second data buffer units; 상기 특정 어드레스의 제2 하위비트와 기 저장된 데이터들의 어드레스의 일치여부를 비교하여 상기 제1 데이터 버퍼부 또는 제2 데이터 버퍼부의 버퍼에 저장된 데이터로 인식하는 단계를 포함하여 이루어진 것을 특징으로 하는 데이터 처리방법.And comparing the second low-order bit of the specific address with the address of the pre-stored data and recognizing it as data stored in the buffer of the first data buffer unit or the second data buffer unit. Way.
KR1020050001755A 2005-01-07 2005-01-07 Apparatus and method for controlling data KR20060081440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050001755A KR20060081440A (en) 2005-01-07 2005-01-07 Apparatus and method for controlling data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001755A KR20060081440A (en) 2005-01-07 2005-01-07 Apparatus and method for controlling data

Publications (1)

Publication Number Publication Date
KR20060081440A true KR20060081440A (en) 2006-07-13

Family

ID=37172409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001755A KR20060081440A (en) 2005-01-07 2005-01-07 Apparatus and method for controlling data

Country Status (1)

Country Link
KR (1) KR20060081440A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892842B2 (en) 2010-02-25 2014-11-18 Samsung Electronics Co., Ltd. Memory systems and methods of operating the same
KR20160118824A (en) 2015-04-03 2016-10-12 박성용 Manufacturing method of Foaming clay structure and Foaming structure manufactured by the same
CN109471831A (en) * 2018-11-16 2019-03-15 郑州云海信息技术有限公司 A kind of data processing method and device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8892842B2 (en) 2010-02-25 2014-11-18 Samsung Electronics Co., Ltd. Memory systems and methods of operating the same
KR20160118824A (en) 2015-04-03 2016-10-12 박성용 Manufacturing method of Foaming clay structure and Foaming structure manufactured by the same
CN109471831A (en) * 2018-11-16 2019-03-15 郑州云海信息技术有限公司 A kind of data processing method and device
CN109471831B (en) * 2018-11-16 2021-10-29 郑州云海信息技术有限公司 Data processing method and device

Similar Documents

Publication Publication Date Title
US11237728B2 (en) Method for accessing extended memory, device, and system
US20100169549A1 (en) Memory system and controller
US20050289317A1 (en) Method and related apparatus for accessing memory
CN109219805B (en) Memory access method, related device, system and storage medium of multi-core system
JP4834362B2 (en) Memory controller.
CN114860329B (en) Dynamic consistency bias configuration engine and method
KR100532416B1 (en) Assigning method of multi sources to multi channel and system thereof
KR20190088734A (en) Memory interface and memory controller having the same, and memory system having the same
KR20180027646A (en) Register file for I / O packet compression
US8639840B2 (en) Processing unit, chip, computing device and method for accelerating data transmission
KR20060052936A (en) Prefetch control in a data processing system
US9697127B2 (en) Semiconductor device for controlling prefetch operation
US20090049232A1 (en) Execute-in-place implementation for a nand device
KR20060081440A (en) Apparatus and method for controlling data
JP4855864B2 (en) Direct memory access controller
US20090235026A1 (en) Data transfer control device and data transfer control method
JP5911548B1 (en) Apparatus, method, and computer program for scheduling access request to shared memory
US20060184752A1 (en) Memory controller and memory control system predicting non-contiguous access
JP5341198B2 (en) Bit inversion in communication interface
EP2194458A2 (en) Request processing device, request processing system, and access testing method
JP2006251923A (en) Look-ahead control method
US7003637B2 (en) Disk array device with utilization of a dual-bus architecture dependent on data length of cache access requests
JP4431492B2 (en) Data transfer unit that supports multiple coherency granules
US8239652B2 (en) Data processing system
US20100131677A1 (en) Data transfer device and data transfer method

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination