KR20060075874A - Device for logic or memory using nanocrystals between cross metal electrodes and production method thereof - Google Patents
Device for logic or memory using nanocrystals between cross metal electrodes and production method thereof Download PDFInfo
- Publication number
- KR20060075874A KR20060075874A KR1020040115243A KR20040115243A KR20060075874A KR 20060075874 A KR20060075874 A KR 20060075874A KR 1020040115243 A KR1020040115243 A KR 1020040115243A KR 20040115243 A KR20040115243 A KR 20040115243A KR 20060075874 A KR20060075874 A KR 20060075874A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- nanocrystals
- logic
- deposited
- memory device
- Prior art date
Links
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000002184 metal Substances 0.000 title description 3
- 229910052751 metal Inorganic materials 0.000 title description 3
- 229910001361 White metal Inorganic materials 0.000 claims abstract description 26
- 239000010969 white metal Substances 0.000 claims abstract description 26
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000013078 crystal Substances 0.000 claims abstract description 11
- 239000002105 nanoparticle Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 28
- 239000000126 substance Substances 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims 2
- 239000010408 film Substances 0.000 abstract description 32
- 239000010409 thin film Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 16
- 238000003860 storage Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229920005575 poly(amic acid) Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- JVERADGGGBYHNP-UHFFFAOYSA-N 5-phenylbenzene-1,2,3,4-tetracarboxylic acid Chemical compound OC(=O)C1=C(C(O)=O)C(C(=O)O)=CC(C=2C=CC=CC=2)=C1C(O)=O JVERADGGGBYHNP-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것으로, 특히 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것이다. 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법은 (a) 반도체 기판상에 제1전극을 증착하는 단계, (b) 상기 증착된 백금속의 상부에 제1절연막을 증착하는 단계, (c) 상기 절연막의 상부에 나노 크기의 결정체로 생성될 수 있는 백금속을 증착하는 단계, (d) 상기 백금속의 상부에 제2절연막을 증착하는 단계, (e) 상기 백금속에 미리 설정된 온도와 시간으로 열을 가하여 분산된 나노 결정체를 생성하는 단계, (f) 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 제2전극을 증착하는 단계를 포함할 수 있다. 본 발명에 따르면, 나노 크기의 결정체를 포함한 박막 구조에서 박막 내에 전자를 포획하는 성질을 이용하여 논리 소자 또는 기억 소자를 구현할 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a logic element or a memory element and a method of manufacturing the same, and more particularly, to a logic element or a memory element using nanocrystals between intersecting electrodes and a method of manufacturing the same. According to the present invention, a method of manufacturing a logic device or a memory device using nanocrystals between intersecting electrodes includes (a) depositing a first electrode on a semiconductor substrate, and (b) depositing a first insulating layer on top of the deposited white metal. Depositing a white metal which can be formed into nano-sized crystals on the insulating film, (d) depositing a second insulating film on top of the white metal, and (e) depositing on the white metal. Generating dispersed nanocrystals by applying heat at a predetermined temperature and time, and (f) depositing a second electrode on the upper portion of the second insulating film not parallel to the first electrode. According to the present invention, a logic device or a memory device may be implemented using a property of trapping electrons in a thin film in a thin film structure including nano-sized crystals.
논리 소자, 기억 소자, 나노 결정체, 반도체, 백금속. Logic elements, memory elements, nanocrystals, semiconductors, white metals.
Description
도 1은 종래 기술에 따른 교차하는 전극 사이에 절연막을 이용한 논리 소자 또는 기억 소자의 단면도. 1 is a cross-sectional view of a logic element or a memory element using an insulating film between intersecting electrodes according to the prior art.
도 2a는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 평면도.2A is a plan view of a logic device or a memory device using nanocrystals between intersecting electrodes in accordance with a preferred embodiment of the present invention.
도 2b는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 단면도. 2B is a cross-sectional view of a logic device or memory device using nanocrystals between intersecting electrodes in accordance with a preferred embodiment of the present invention.
도 3은 본 발명의 바람직한 제1실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도. 3 is a cross-sectional view of a memory device using nanocrystals between stacked intersecting electrodes according to a first preferred embodiment of the present invention.
도 4는 본 발명의 바람직한 제2실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도.4 is a cross-sectional view of a memory device using nanocrystals between stacked intersecting electrodes according to a second preferred embodiment of the present invention.
도 5는 본 발명의 바람직한 제3실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도. 5 is a cross-sectional view of a logic device using nanocrystals between intersecting electrodes according to a third preferred embodiment of the present invention.
도 6은 본 발명의 바람직한 제4실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도.6 is a cross-sectional view of a logic device using nanocrystals between intersecting electrodes according to a fourth preferred embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
210 : 보호막210: protective shield
220 : 제2전극220: second electrode
230 : 제1전극230: first electrode
240 : 절연막240: insulating film
250 : 나노 결정체250: nanocrystals
본 발명은 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것으로, 특히 교차하는 전극 사이에 자발적으로 형성된 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE
일반적으로 플래시 메모리는 소비전력이 작고, 전원이 꺼지더라도 저장된 정보가 사라지지 않은 채 유지되는 특성을 지닌 기억장치(반도체)이다. 따라서 디램과 달리 전원이 끊기더라도 저장된 정보를 그대로 보존할 수 있을 뿐 아니라 정보의 입출력도 자유로워 현재 디지털 텔레비전, 디지털 캠코더, 휴대전화, 디지털 카메라, 개인 휴대 단말기(PDA), 게임기, MP3플레이어 등에 널리 이용된다.In general, flash memory is a memory device (semiconductor) that has a small power consumption and maintains the stored information without disappearing even when the power is turned off. Therefore, unlike DRAM, it can not only preserve the stored information even if power is cut off, but also can freely input and output the information. Is used.
플래시 메모리 소자의 구조는 일반적인 모스 트랜지스터 구조에 전하를 축적 할 수 있는 플로팅 게이트(Floating gate)를 포함하고 있다. 즉, 플래시 메모리 소자에 있어서 반도체 기판 상에 터널 산화막이라고 불리는 얇은 게이트 산화막을 개재하여 플로팅 게이트가 형성되어 있고, 플로팅 게이트 상부에 게이트 층간 유전막을 개재하여 컨트롤 게이트(Control gate) 전극이 형성되어 있다. 따라서, 플로팅 게이트는 터널 산화막 및 게이트 산화막에 의해 반도체 기판 및 컨트롤 게이트 전극과 전기적으로 절연이 되어 있다. 그러나 종래 기술에 따른 Si 기반의 플래시 메모리는 소스(source), 드레인(drain) 및 게이트(gate)를 생성하기 위한 복잡한 석판인쇄술(lithography) 공정을 수행해야 하는 문제점이 있다. The structure of a flash memory device includes a floating gate capable of accumulating charge in a general MOS transistor structure. That is, in a flash memory device, a floating gate is formed on a semiconductor substrate through a thin gate oxide film called a tunnel oxide film, and a control gate electrode is formed on the floating gate via a gate interlayer dielectric film. Therefore, the floating gate is electrically insulated from the semiconductor substrate and the control gate electrode by the tunnel oxide film and the gate oxide film. However, the Si-based flash memory according to the related art has a problem of performing a complicated lithography process for generating a source, a drain, and a gate.
이를 극복하기 위해 종래 기술에 따르면 교차하는 전극을 이용한 메모리 소자가 제시된다. 도 1은 종래 기술에 따른 교차하는 전극 사이에 절연막을 이용한 논리 소자 또는 기억 소자의 단면도이다. 미국 특허 US6541869에 개시된 도 1을 참조하면, 교차하는 전극(7, 8)의 사이에 절연막(6)을 두어 절연막(6)을 저장 영역으로 사용한다. 교차하는 전극 사이에 존재할 강한 전기력에 의해서 전류의 흐름이 정해지며, 절연막내에 삽입되어 있는 강유전물질의 전기쌍 모먼트의 변화를 사용해서 정보가 저장될 수 있다. 여기서 절연막(6)이 분자 물질, 탄소 유기물 등인 경우 물성에 따라서 다양한 특성이 존재한다. In order to overcome this, according to the related art, a memory device using crossing electrodes is provided. 1 is a cross-sectional view of a logic element or a memory element using an insulating film between intersecting electrodes according to the prior art. Referring to Fig. 1 disclosed in US Pat. No. 6,654,069, the
또한, 현재 화합물 반도체 박막에 자발 형성된 양자점(D. Leonard, M. Krishnamurthy, C. M. Reaves, S. P. Denbaars, and P. M. Petroff, Appl. Phys. Lett. 63, 3203 (1993)), SiO2 내에 형성된 Si 나노 결정체(Sandip Tiwari, Farhan Rana, Hussein Hanfi, Allan Hartstein, Emmanuel F. Carbbe, Appl. Phys. Lett. 68, 1377 (1996)), 단락된 나노결정체(R. G. Osifchin, W. J. Mahoney, J. D. Bielefeld, R. P. Andres, J. I. Henderson, and C. P. Kubiak, Superlattices and Microstructures, 18, 283 (1995)) 또는 SiO2와 Si2N4 박막층 사이의 결함점(V. A. Gritsenko, K. A. Nasyrov, Yu. N. Novikov, A. L. Aseev, S. Y. Yoon, Jo-Woon Lee, E.-H. Lee, C. W. Kim, 47, 1651 (2003))과 같은 나노 크기의 결정체의 구조가 가능한 박막 구조에 대해서는 다양한 종래 기술에서 개시되어 있다. 나노 크기의 결정체의 구조가 가능한 박막 구조에서는 박막 내에 전자를 포획하는 성질이 있으며, 이는 나노 결정체와 박막 사이에 화학적 또는 열역학적인 반응을 하여 응집되는 성질이다. In addition, quantum dots spontaneously formed in compound semiconductor thin films (D. Leonard, M. Krishnamurthy, CM Reaves, SP Denbaars, and PM Petroff, Appl. Phys. Lett. 63, 3203 (1993)), Si nanocrystals formed in SiO 2 (Sandip Tiwari, Farhan Rana, Hussein Hanfi, Allan Hartstein, Emmanuel F. Carbbe, Appl. Phys. Lett. 68, 1377 (1996)), shorted nanocrystals (RG Osifchin, WJ Mahoney, JD Bielefeld, RP Andres, JI Henderson, and CP Kubiak, Superlattices and Microstructures, 18, 283 (1995)) or defects between SiO 2 and Si 2 N 4 thin films (VA Gritsenko, KA Nasyrov, Yu.N. Novikov, AL Aseev, SY Yoon, Jo -Woon Lee, E.-H. Lee, CW Kim, 47, 1651 (2003)) has been disclosed in a variety of prior art for the structure of the thin film structure capable of nano-sized crystals. In the thin film structure capable of nano-sized crystal structure, electrons are trapped in the thin film, which is a property of agglomeration by chemical or thermodynamic reaction between the nano crystal and the thin film.
그러나 상술한 바와 같은 교차하는 전극 사이에서 자발적으로 형성된 나노 결정체를 이용하여 데이터를 저장하는 장치 또는 이를 이용한 논리 소자에 대한 기술은 아직 개발되어 있지 않다. However, a technology for a device for storing data using nanocrystals spontaneously formed between intersecting electrodes as described above or a logic device using the same has not been developed yet.
또한, 종래 기술에 따른 정보 저장 장치들은 기계적, 열적 및 공정상의 이유로 2차원 평면상에서 정보를 저장하는 단위 구조를 작게 만들어서 자장 장치의 저장 능력을 향상하였다. 특히, 현재 대량 생산되는 금속, 절연체, 반도체 및 트랜지스터 기반의 논리 회로 장치와 플래시 메모리 소자는 비약적인 공정 기술의 발전으로 게이트의 크기가 수십 나노미터에 이르게 되었다. 따라서 이제 2차원적인 단위 구조를 줄이는 방법으로 소자의 집적도를 높이는 기술은 물리적인 한계에 도달하였 다. In addition, the information storage devices according to the prior art have improved the storage capacity of the magnetic field device by making the unit structure for storing information on the two-dimensional plane for mechanical, thermal and process reasons. In particular, metal, insulator, semiconductor, and transistor-based logic circuit devices and flash memory devices, which are currently being mass-produced, have made their gate sizes tens of nanometers, thanks to breakthrough process technologies. Therefore, the technology of increasing the integration of devices by reducing the two-dimensional unit structure has reached the physical limit.
따라서, 상술한 문제점을 해결하기 위해, 본 발명의 목적은 나노 크기의 결정체의 구조가 가능한 박막 구조에서 박막 내에 전자를 포획하는 성질을 이용하여 논리 소자 또는 기억 소자를 구현할 수 있는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다. Accordingly, in order to solve the above-mentioned problem, an object of the present invention is to provide a logic device or a memory device between crossing electrodes capable of realizing electrons in a thin film structure capable of nano-sized crystal structures. A logic device or a memory device using nanocrystals and a method of manufacturing the same are provided.
본 발명의 다른 목적은 고분자 내에 분산된 나노 결정체의 크기 또는 밀도를 조절하여 나노 플로팅 게이트의 성능을 향상시킨 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.Another object of the present invention is to propose a logic device or a memory device using nanocrystals and a method of manufacturing the same between intersecting electrodes that improve the performance of the nano-floating gate by controlling the size or density of the nanocrystals dispersed in the polymer.
본 발명의 또 다른 목적은 종래의 Si 기반의 플래시 메모리에 비해 소자 제작이 간단한 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.It is still another object of the present invention to propose a logic device or a memory device using nanocrystals between intersecting electrodes, which is simpler in fabrication of a device, compared to a conventional Si-based flash memory, and a method of manufacturing the same.
본 발명의 또 다른 목적은 적층 구조에 따른 3차원 구조로 소자를 제작하여 정보 저장량 한계를 극복할 수 있는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다.It is still another object of the present invention to propose a logic device or a memory device using nanocrystals and a method of manufacturing the same between intersecting electrodes capable of overcoming limitations of information storage by fabricating a device in a three-dimensional structure according to a stacked structure.
본 발명의 또 다른 목적은 전극과 나노 결정체 사이에 양자 터널링 효과를 이용하여 전하를 저장함으로써 작은 전력 소비와 빠른 속도로 소자를 작동할 수 있는 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 제시하는데 있다. It is still another object of the present invention to use a quantum tunneling effect between the electrodes and the nanocrystals to store charges so that the logic device or the memory device using the nanocrystals between the intersecting electrodes that can operate the device at low power consumption and high speed. And to present a method for producing the same.
본 발명의 다른 목적들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확해질 것이다.
Other objects of the present invention will become more apparent through the preferred embodiments described below.
상기 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법을 제시할 수 있다. In order to achieve the above objects, according to an aspect of the present invention, it is possible to provide a logic device or a memory device manufacturing method using nano crystals between the crossing electrodes.
바람직한 실시예에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법은 (a) 반도체 기판상에 제1전극을 증착하는 단계, (b) 상기 증착된 백금속의 상부에 제1절연막을 증착하는 단계, (c) 상기 절연막의 상부에 나노 크기의 결정체로 생성될 수 있는 백금속을 증착하는 단계, (d) 상기 백금속의 상부에 제2절연막을 증착하는 단계, (e) 상기 백금속에 미리 설정된 온도와 시간으로 열을 가하여 분산된 나노 결정체를 생성하는 단계, (f) 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 제2전극을 증착하는 단계를 포함할 수 있다. According to a preferred embodiment, a method of manufacturing a logic device or a memory device using nanocrystals between intersecting electrodes comprises the steps of (a) depositing a first electrode on a semiconductor substrate, (b) a first on top of the deposited white metal; Depositing an insulating film, (c) depositing a white metal that can be formed into nano-sized crystals on the insulating film, (d) depositing a second insulating film on the white metal, (e) the Producing dispersed nanocrystals by applying heat to a white metal at a predetermined temperature and time, and (f) depositing a second electrode on the upper portion of the second insulating layer so as not to be parallel to the first electrode. .
여기서 상기 제1전극 및 제2전극은 백금속일 수 있으며, 상기 (e) 단계에서 상기 미리 설정된 온도와 시간은 각각 400℃, 1시간일 수 있다. Here, the first electrode and the second electrode may be a white metal, and in the step (e), the preset temperature and time may be 400 ° C. and 1 hour, respectively.
또한, 상기 (f) 단계에서 선택 식각 공정을 이용하여 상기 제2전극을 상기 제1전극과 수직으로 증착할 수 있고, 상기 제2전극은 상기 제2절연막의 상부에 상기 제1전극과 수직하게 증착될 수 있으며, 상기 나노 결정체는 상기 제1절연막 또 는 제2절연막간에 화학적 또는 열역학적인 성질을 이용하여 전자를 포획할 수 있다. In addition, in the step (f), the second electrode may be deposited perpendicularly to the first electrode using a selective etching process, and the second electrode may be perpendicular to the first electrode on the second insulating layer. The nanocrystals may be deposited by using chemical or thermodynamic properties between the first insulating layer and the second insulating layer.
또한, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 제조 방법은 (g) 상기 제2전극의 상부에 보호막을 증착하는 단계를 더 포함할 수 있다. In addition, the method of manufacturing a logic device or a memory device using nanocrystals between intersecting electrodes may further include (g) depositing a protective film on the second electrode.
여기서 상기 (a) 내지 (f) 단계를 미리 설정된 회수만큼 반복하여 상기 제조된 논리 소자 또는 기억 소자가 수직으로 적층될 수 있다. In this case, the steps of (a) to (f) may be repeated a predetermined number of times so that the manufactured logic elements or memory elements may be stacked vertically.
상기 목적들을 달성하기 위하여, 본 발명의 다른 측면에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자를 제시할 수 있다. In order to achieve the above objects, according to another aspect of the present invention, it is possible to present a logic device or a memory device using nanocrystals between the crossing electrodes.
바람직한 실시예에 따르면, 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자는 반도체 기판상에 증착된 제1전극, 상기 증착된 백금속의 상부에 증착된 제1절연막, 상기 절연막의 상부에 증착되고, 미리 설정된 온도와 시간으로 열을 가하여 나노 크기의 결정체로 생성된 백금속, 상기 백금속의 상부에 증착된 제2절연막, 상기 제2절연막의 상부에 상기 제1전극과 평행하지 않게 증착된 제2전극을 포함할 수 있다. According to a preferred embodiment, a logic element or a memory element using nanocrystals between intersecting electrodes is deposited on a first electrode deposited on a semiconductor substrate, a first insulating film deposited on top of the deposited white metal, and an upper part of the insulating film. And a white metal formed of nano-sized crystals by applying heat at a predetermined temperature and time, a second insulating film deposited on the white metal, and a second metal deposited on the second insulating film so as not to be parallel to the first electrode. It may include two electrodes.
여기서 상기 제1전극 및 제2전극은 백금속일 수 있고, 상기 미리 설정된 온도와 시간은 각각 400℃, 1시간일 수 있으며, 선택 식각 공정을 이용하여 상기 제2전극을 상기 제1전극과 수직으로 증착할 수 있다. Here, the first electrode and the second electrode may be a white metal, the predetermined temperature and time may be 400 ℃, 1 hour, respectively, and the second electrode is perpendicular to the first electrode using a selective etching process Can be deposited.
또한, 상기 제2전극은 상기 제2절연막의 상부에 상기 제1전극과 수직하게 증착될 수 있고, 상기 나노 결정체는 상기 제1절연막 또는 제2절연막간에 화학적 또 는 열역학적인 성질을 이용하여 전자를 포획할 수 있다. In addition, the second electrode may be deposited on the upper portion of the second insulating layer to be perpendicular to the first electrode, and the nanocrystals may be formed of electrons using chemical or thermodynamic properties between the first insulating layer or the second insulating layer. Can be captured.
또한, 상기 제2전극의 상부에 증착된 보호막을 더 포함할 수 있고, 상기 제조된 논리 소자 또는 기억 소자가 미리 설정된 수만큼 수직으로 반복적으로 적층될 수 있다. In addition, the semiconductor device may further include a passivation layer deposited on the second electrode, and the manufactured logic device or memory device may be repeatedly stacked vertically by a predetermined number.
이하, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, a preferred embodiment of a logic device or a memory device using nanocrystals and a method for manufacturing the same between intersecting electrodes according to the present invention will be described in detail with reference to the accompanying drawings. Regardless of the sign, the same or corresponding components are given the same reference numerals and redundant description thereof will be omitted.
도 2a는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 평면도이다. 도 2a를 참조하면, 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자는 제1전극(230), 제2전극(220), 절연막(240)을 포함하여 구성된다. 2A is a plan view of a logic device or a memory device using nanocrystals between intersecting electrodes according to a preferred embodiment of the present invention. Referring to FIG. 2A, a logic device or a memory device using nanocrystals between intersecting electrodes according to a preferred embodiment of the present invention may include a
산소와 반응이 없는 반도체(Si) 기판의 윗면에 제1전극(230)을 증착하고, 제1전극(230)의 상부에 절연막(240)을 증착하며, 이후 제1전극(230)과 교차하여 배열되는 제2전극(220)를 증착한다. 여기서 제2전극(220)은 제1전극(230)과 평행하지 않게 교차되며, 바람직하게는 수직으로 교차될 수 있다. 제1전극(230)과 제2전극(220)은 메모리 소자의 게이트 역할을 하기 때문에 본 발명에 따르면 기억 소 자뿐만 아니라 논리 소자도 구현될 수 있다. The
도 2b는 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자의 단면도이다. 도 2b는 도 2a의 A-A선에 따른 단면도이며, 도 2b를 참조하면, 본 발명의 바람직한 실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자는 보호막(210), 제2전극(220), 제1전극(230), 절연막(240) 및 나노 결정체(250)를 포함하여 구성된다. 2B is a cross-sectional view of a logic device or a memory device using nanocrystals between intersecting electrodes according to a preferred embodiment of the present invention. FIG. 2B is a cross-sectional view taken along line AA of FIG. 2A. Referring to FIG. 2B, a logic device or a memory device using nanocrystals between intersecting electrodes according to a preferred embodiment of the present invention may include a
보호막(210)은 본 발명에 따른 기억 소자 또는 논리 소자가 작동하는 활성 영역에서 발생하는 열을 제거하고 전기적인 잡음과 누설 전류를 차단하는 역할을 한다. The
나노 결정체(250)는 자발적으로 형성되어 전자를 구속함으로써 절연막(240)의 박막 내에 전자를 포획하는 성질을 가지며, 교차하는 제2전극(220)과 제1전극(230) 사이의 전류 변화를 이용하여 데이터를 저장하거나 논리 소자로 이용된다. 전자를 포획하는 구조는 가진 층은 단층 또는 다층으로 구성될 수 있다. 또한, 나노 결정체(250)와 박막 사이에 화학적 또는 열역학적인 반응을 하여 응집되는 성질을 이용하여 박막 내에 전자를 포획한다. 이러한 전자를 포획하는 성질은 촉매를 이용함으로써 효율적으로 수행될 수 있다. The
이러한 소자 제조 방법을 자세히 살펴보면, 산소와 반응이 없는 Si 반도체 기판상에 제1전극(230)을 증착한다. 여기서 제1전극(230)은 백금속일 수 있다. 백금속으로 백금, 이리듐, 오스뮴, 로듐, 루테늄 등이 사용될 수 있다. 이후 증착된 제1전극(230)의 상부에 절연막(240)을 증착하며, 여기서 절연막(240)은 Biphenyltetracarboxylic Dianhydride-p-Phenylenediamine(BPDA-PDA)형의 폴리아미드산이 될 수 있다. 절연막(240)의 상부에 나노 크기의 결정체로 생성될 수 있는 백금속을 증착하며, 백금속의 두께는 1nm 내지 10nm가 될 수 있다. 이후 다시 BPDA-PDA형의 폴리아미드산인 절연막(240)을 증착하고 경화작용을 위해 400℃에서 한시간 동안 열을 가하여 폴리아미드 박막 내에 분산된 고밀도 나노 결정체(250)를 형성한다. 이후 절연막(240)의 상부에 제1전극(230)과 평행하지 않게 제2전극(220)을 증착함으로써 매트릭스(matrix) 형태의 전극 구조를 생성한다. Looking at the device manufacturing method in detail, the
또한, 매트릭스 형태의 소자의 상부에, 활성 영역에서 발생하는 열을 제거하고 전기적인 잡음과 누설 전류를 차단하는 역할을 하는 보호막(210)을 증착하여 이후 동일한 구조의 소자가 수직으로 적층될 수 있도록 할 수 있다. In addition, a
따라서 본 발명에서 제시하는 논리 소자 또는 기억 소자의 효율성은 나노 결정체(250)를 얼마나 효율적으로 균일하고 작게 제작하는가와 제1전극(230)과 제2전극(220)의 구조, 그 재료의 특성 및 게이트 역할을 할 전극의 구조 설계에 따라 영향을 받는다. Therefore, the efficiency of the logic device or the memory device proposed in the present invention is to efficiently and uniformly make the
이상에서 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 일반적으로 도시한 평면도와 단면도를 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 바람직한 실시예는 크게 두가지로 구분된다. 즉, 본 발명의 바람직한 실시예는 첫째, 기억 소자로서 교차하는 전극 사이에 나노 결정체를 이용하는 방법과 둘째, 논리 소자로서 교차하는 전극 사이에 나노 결정체를 이용하는 방법으로 구분된다. 이하에서 기술되는 제1실시예와 제2실시예는 기억 소자에 관련되며, 제3실시예와 제4실시예는 논리 소자에 관련된다. 이를 차례대로 설명한다. In the above description, a plan view and a cross-sectional view of a logic device or a memory device using nanocrystals and a method of manufacturing the same using nanocrystals have been described above. Hereinafter, referring to the accompanying drawings, the nano device between intersecting electrodes according to the present invention will be described. A logic device or a memory device using crystals and a method of manufacturing the same will be described with reference to specific embodiments. Preferred embodiments according to the present invention are largely divided into two. That is, a preferred embodiment of the present invention is divided into a method of using nanocrystals between electrodes intersecting as a memory element and a method of using nanocrystals between electrodes intersecting as a logic element. The first and second embodiments described below relate to a memory element, and the third and fourth embodiments relate to a logic element. This is explained in turn.
도 3은 본 발명의 바람직한 제1실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도이고, 도 4는 본 발명의 바람직한 제2실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자의 단면도이다. 도 3 또는 4를 참조하면, 본 발명의 바람직한 제1실시예 또는 제2실시예에 따른 적층된 교차하는 전극 사이에 나노 결정체를 이용한 기억 소자는 보호막(210), 제2전극(220), 제1전극(230), 절연막(240) 및 나노 결정체(250)를 포함하여 구성된다.3 is a cross-sectional view of a memory device using nanocrystals between stacked intersecting electrodes according to a first preferred embodiment of the present invention, and FIG. 4 is a cross-sectional view of stacked intersecting electrodes according to a second preferred embodiment of the present invention. It is sectional drawing of the memory element using a nanocrystal. 3 or 4, the memory device using the nanocrystals between the stacked intersecting electrodes according to the first or second embodiment of the present invention may include a
각 소자의 단위는 보호막(210), 제2전극(220), 제1전극(230), 절연막(240) 및 나노 결정체(250)를 포함하여 하나의 단위가 되며, 도 3을 참조하면, 3개의 단위 소자가 적층되어 있으며, 따라서 3차원의 데이터 저장 소자를 구현할 수 있다. 여기서 각 단위 소자에 포함된 제1전극(230)은 상하로 동일한 위치에 설치되어 있다. Each unit is a unit including the
또한, 도 4를 참조하면, 3개의 단위 소자가 적층되어 있으며, 각각의 단위 소자에 데이터를 저장할 수 있다. 여기서 각 단위 소자에 포함된 제1전극(230)는 상하로 엇갈린 형태로 구현되어 있다. 제1전극(230)의 위치 및 배열은 각 소자의 이용상 필요에 따라 여러 가지로 조합될 수 있다. In addition, referring to FIG. 4, three unit devices are stacked, and data may be stored in each unit device. Here, the
도 5는 본 발명의 바람직한 제3실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도이다. 도 5를 참조하면, 본 발명의 바람직한 제3실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자는 트랜지스터의 전극(510), 제1전극(530) 및 제2전극(520)을 포함하여 구성된다. 5 is a cross-sectional view of a logic device using nanocrystals between intersecting electrodes according to a third exemplary embodiment of the present invention. Referring to FIG. 5, a logic device using nanocrystals between intersecting electrodes according to a third exemplary embodiment of the present invention includes an
제1전극(530)과 제2전극(520)은 주 전류가 흐르는 전극이며, 제1전극(530)과 제2전극(520)간에 도시된 화살표는 실제 전류가 흐르는 방향을 나타냄으로써 그 위치가 활성층임을 표현한다. 트랜지스터의 전극(510)은 주변의 변형된 게이트 전극을 사용하며, 이를 연결함으로써 다양한 실시예를 표현할 수 있다. 예를 들어, 적층된 단위 소자의 특정한 전극과 다른 단위 소자의 특정한 전극들을 이용하여 트랜지스터의 각각 전극을 구현할 수 있다. The
도 6은 본 발명의 바람직한 제4실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자의 단면도이다. 도 6을 참조하면, 본 발명의 바람직한 제4실시예에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자는 제2전극(620), 제1전극(630), 연결 전극(660), 나노 결정체(650) 및 트랜지스터의 전극(670)을 포함하여 구성된다. 6 is a cross-sectional view of a logic device using nanocrystals between intersecting electrodes according to a fourth preferred embodiment of the present invention. Referring to FIG. 6, a logic device using nanocrystals between intersecting electrodes according to a fourth exemplary embodiment of the present invention may include a
구현할 논리 소자의 필요에 따라 제2전극(620)과 제1전극(630)은 연결 전극(660)을 이용하여 서로 연결될 수 있고, 트랜지스터의 전극(670)도 주변의 변형된 게이트 전극을 사용하여 다양한 실시예를 표현할 수 있다. 도 6을 참조하면, 3층으로 적층된 소자 중 아래에서 첫번째 단위 소자의 특정한 전극과 아래에서 세번째 단위 소자의 특정한 전극들을 이용하여 트랜지스터의 각각 전극을 구현할 수 있다.According to the needs of the logic device to be implemented, the
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.The present invention is not limited to the above embodiments, and many variations are possible by those skilled in the art within the spirit of the present invention.
상술한 바와 같이 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 나노 크기의 결정체를 포함한 박막 구조에서 박막 내에 전자를 포획하는 성질을 이용하여 논리 소자 또는 기억 소자를 구현할 수 있다. As described above, a logic device or a memory device using nanocrystals between intersecting electrodes according to the present invention, and a method of manufacturing the same, employ a logic device or memory using a property of trapping electrons in a thin film in a thin film structure including nano-sized crystals. The device can be implemented.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 고분자 내에 분산된 나노 결정체의 크기 또는 밀도를 조절하여 나노 플로팅 게이트의 성능을 향상시킬 수 있다. In addition, a logic device or a memory device using nanocrystals between intersecting electrodes according to the present invention and a method of manufacturing the same may improve the performance of the nano floating gate by controlling the size or density of the nanocrystals dispersed in the polymer.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 종래의 Si 기반의 플래시 메모리에 비해 소자 제작이 간단하다. In addition, a logic device or a memory device using nanocrystals between intersecting electrodes according to the present invention and a method of fabricating the same are simpler to fabricate a device than a conventional Si based flash memory.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 적층 구조에 따른 3차원 구조로 소자를 제작하여 정보 저장량 한계를 극복할 수 있다. In addition, a logic device or a memory device using nanocrystals between intersecting electrodes according to the present invention and a method of manufacturing the same may overcome the limitation of information storage by manufacturing the device in a three-dimensional structure according to a stacked structure.
또한, 본 발명에 따른 교차하는 전극 사이에 나노 결정체를 이용한 논리 소자 또는 기억 소자 및 그 제조 방법은 전극과 나노 결정체 사이에 양자 터널링 효과를 이용하여 전하를 저장함으로써 작은 전력 소비와 빠른 속도로 소자를 작동할 수 있다. In addition, a logic device or a memory device using nanocrystals between intersecting electrodes according to the present invention, and a method for manufacturing the same, use a quantum tunneling effect between electrodes and nanocrystals to store charges, thereby reducing the power consumption and speed of the device. Can work.
Claims (16)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040115243A KR100607222B1 (en) | 2004-12-29 | 2004-12-29 | Device for logic or memory using nanocrystals between cross metal electrodes and production Method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040115243A KR100607222B1 (en) | 2004-12-29 | 2004-12-29 | Device for logic or memory using nanocrystals between cross metal electrodes and production Method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060075874A true KR20060075874A (en) | 2006-07-04 |
KR100607222B1 KR100607222B1 (en) | 2006-08-01 |
Family
ID=37168363
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040115243A KR100607222B1 (en) | 2004-12-29 | 2004-12-29 | Device for logic or memory using nanocrystals between cross metal electrodes and production Method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100607222B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100851982B1 (en) * | 2007-02-23 | 2008-08-12 | 삼성전자주식회사 | Ferroelectric information storage media and methods of manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5969380A (en) | 1996-06-07 | 1999-10-19 | Micron Technology, Inc. | Three dimensional ferroelectric memory |
JPH1065024A (en) | 1996-08-13 | 1998-03-06 | Toshiba Corp | Nonvolatile semiconductor memory device |
NO309500B1 (en) | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelectric data processing apparatus, methods for its preparation and readout, and use thereof |
US6162532A (en) * | 1998-07-31 | 2000-12-19 | International Business Machines Corporation | Magnetic storage medium formed of nanoparticles |
US6774004B1 (en) | 2003-03-17 | 2004-08-10 | Sharp Laboratories Of America, Inc. | Nano-scale resistance cross-point memory array |
KR100499151B1 (en) * | 2003-10-29 | 2005-07-04 | 삼성전자주식회사 | Nonvolatile memory device and method of manufacturing the same |
-
2004
- 2004-12-29 KR KR1020040115243A patent/KR100607222B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100851982B1 (en) * | 2007-02-23 | 2008-08-12 | 삼성전자주식회사 | Ferroelectric information storage media and methods of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
KR100607222B1 (en) | 2006-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Bertolazzi et al. | Nonvolatile memories based on graphene and related 2D materials | |
TWI359498B (en) | Vertical channel memory and manufacturing method t | |
Lee | Progress in non-volatile memory devices based on nanostructured materials and nanofabrication | |
CN104425706B (en) | The MTJ stack of reversion | |
TWI373846B (en) | Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells | |
CN101267002B (en) | Non-volatile memory element and its fabrication method | |
US20020153160A1 (en) | Electronic device and method for fabricating an electronic device | |
JP2005217402A (en) | Memory devices of nanometer scale using rectifying device automatically aligned and preparing method of same | |
JP2006179891A (en) | Mram of voltage controlled magnetization reversal writing type and method of writing and reading information | |
Hou et al. | 2D atomic crystals: a promising solution for next‐generation data storage | |
JP2007036256A (en) | Non-volatile resistance memory cell based on metallic oxide nanoparticle, method for manufacturing same and arrangement of memory cell | |
Andreev et al. | Looking beyond 0 and 1: principles and technology of multi‐valued logic devices | |
US7868401B2 (en) | Multibit electro-mechanical memory device having at least one cantilever electrode and at least one gate line and manufacturing method thereof | |
Zhu | Semiconductor nanowire MOSFETs and applications | |
KR100631965B1 (en) | Non-volatile Polymer Bistability Memory Device | |
KR100657973B1 (en) | Mechanical memory device and fabrication method of the same | |
KR100885193B1 (en) | Method for manufacturing flash memory of hybrid combination | |
KR100607222B1 (en) | Device for logic or memory using nanocrystals between cross metal electrodes and production Method thereof | |
JP6761840B2 (en) | Vertically integrated 3D flash memory and its manufacturing method to improve cell reliability | |
KR100550452B1 (en) | Non-volatile memory with well-ordered metal nanodots for multi-bit cell operation and its manufacturing | |
JP6169023B2 (en) | Non-volatile memory | |
CN108886022A (en) | The manufacturing method of memory element and memory element | |
JP2009188406A (en) | Method for forming floating gate with alternation arrangement of lines of first and second materials | |
Saranti et al. | Charge-trap-non-volatile memory and focus on flexible flash memory devices | |
KR100711804B1 (en) | A method of making single electron transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |