KR20060074505A - Method for fabricating dmascene pattern in a semiconductor device - Google Patents

Method for fabricating dmascene pattern in a semiconductor device Download PDF

Info

Publication number
KR20060074505A
KR20060074505A KR1020040113258A KR20040113258A KR20060074505A KR 20060074505 A KR20060074505 A KR 20060074505A KR 1020040113258 A KR1020040113258 A KR 1020040113258A KR 20040113258 A KR20040113258 A KR 20040113258A KR 20060074505 A KR20060074505 A KR 20060074505A
Authority
KR
South Korea
Prior art keywords
film
forming
trench
interlayer insulating
reflection film
Prior art date
Application number
KR1020040113258A
Other languages
Korean (ko)
Other versions
KR100641483B1 (en
Inventor
백인혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113258A priority Critical patent/KR100641483B1/en
Publication of KR20060074505A publication Critical patent/KR20060074505A/en
Application granted granted Critical
Publication of KR100641483B1 publication Critical patent/KR100641483B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Abstract

본 발명에 따른 반도체 소자의 다마신 패턴 형성 방법은, 반도체 기판의 상부에 산화막, 도전막 및 식각 방지막을 순차 형성하는 단계와, 식각 방지막의 상부에 층간 절연막 및 제 1 반사 방지막을 순차적으로 형성하는 단계와, 제 1 반사 방지막의 상부에 트렌치 영역을 정의하기 위한 제 1 포토레지스트 패턴을 형성하는 단계와, 제 1 포토레지스트 패턴에 맞추어서 제 1 반사 방지막을 식각함과 더불어 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와, 제 1 포토레지스트 패턴과 제 1 반사 방지막을 제거함과 더불어 트렌치가 형성된 층간 절연막의 표면에 제 2 반사 방지막을 형성하는 단계와, 트렌치 내에 비아홀 영역을 정의하기 위해 제 2 반사 방지막의 상부에 제 2 포토레지스트 패턴을 형성하는 단계와, 제 2 포토레지스트 패턴에 맞추어서 제 2 반사 방지막 및 층간 절연막을 식각 정지막이 드러날 때까지 식각하여 층간 절연막 상에 비아홀을 형성하는 단계와, 제 2 포토레지스트 패턴과 제 2 반사 방지막을 제거하여 트렌치와 비아홀로 이루어진 다마신 패턴을 형성하는 단계를 포함한다.The method for forming a damascene pattern of a semiconductor device according to the present invention includes sequentially forming an oxide film, a conductive film, and an etch stop film on an upper portion of a semiconductor substrate, and sequentially forming an interlayer insulating film and a first antireflection film on an etch stop film. And forming a first photoresist pattern on the first anti-reflection film to define the trench region, etching the first anti-reflection film in accordance with the first photoresist pattern, and etching the interlayer insulating film to a predetermined depth. Forming a trench, removing the first photoresist pattern and the first antireflection film, and forming a second antireflection film on the surface of the interlayer insulating film on which the trench is formed, and defining a via hole region in the trench. Forming a second photoresist pattern on the anti-reflection film, and matching the second photoresist pattern Next, the second anti-reflection film and the interlayer insulating film are etched until the etch stop layer is exposed to form via holes on the interlayer insulating film, and the second photoresist pattern and the second anti-reflection film are removed to remove the damascene pattern formed of the trench and the via hole. Forming a step.

이와 같이, 본 발명은 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 다마신 공정의 신뢰성을 확보할 수 있어 반도체 공정의 수율을 향상시킬 수 있다.As described above, the present invention forms a damascene pattern using an anti-reflection film in a polymer form, thereby ensuring the reliability of the damascene process and improving the yield of the semiconductor process.

Description

반도체 소자의 다마신 패턴 형성 방법{METHOD FOR FABRICATING DMASCENE PATTERN IN A SEMICONDUCTOR DEVICE}Method for forming damascene pattern of semiconductor device {METHOD FOR FABRICATING DMASCENE PATTERN IN A SEMICONDUCTOR DEVICE}

도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 다마신 패턴 형성 과정을을 도시한 공정 단면도들이다.1A to 1F are cross-sectional views illustrating a process of forming a damascene pattern of a semiconductor device according to the present invention.

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 반도체 소자의 다마신 패턴 형성 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a damascene pattern of a semiconductor device.

최근 LSI, ULSI로 대표되는 반도체 분야에 있어서의 배선 재료로서는, 종래 이용되고 있는 알루미늄을 이용한 배선보다도 배선 저항이 낮고 또 일렉트로마이그레이션(eletro-migration)이나 스트레스 마이그레이션(stress-migration) 등의 내성이 높은 구리를 이용한 배선에 관한 검토가 진행되고 있다. 이것은 적층도의 향상에 따른 미세화의 진전이나 동작 스피드의 향상 등이 진행되어 오고 있기 때문이다.As wiring materials in the semiconductor field represented by LSI and ULSI in recent years, wiring resistance is lower than that of aluminum-based wiring, which is conventionally used, and has higher resistance to electromigration, stress migration, and the like. Examination about the wiring using copper is progressing. This is because the progress of miniaturization, the improvement of the operation speed, etc. are progressing with the improvement of lamination degree.

배선재료로서 동은 상술한 바와 같이 종래의 배선 재료인 Al과 비교하여 저저항성, 내마이그레이션성이 우수하므로 차세대 배선 재료로서 기대되고 있다.As a wiring material, copper is expected as a next-generation wiring material because it has superior low resistance and migration resistance as compared with Al, which is a conventional wiring material as described above.

그러나, 종래의 미세 배선의 형성에 이용되어 온 포토리소그래피에 의한 마스킹이나 반응성 이온 에칭법 등의 조합으로는 구리를 이용한 미세 배선을 형성하는 것은 어렵다. 그것은 구리의 할로게화물은 증기압이 낮기 즉, 증발하기 어렵기 때문이다. 즉 구리를 이용하여 미세 배선을 형성하고자 한 경우 상기의 에칭에 의해 형성되는 할로겐 화물을 휘발시켜 제거하기 위해서, 프로세스온도로서 200∼300℃에서의 에칭 처리가 필요해진다. 따라서 구리 배선의 에칭에 의한 미세 가공은 어렵다.However, it is difficult to form fine wirings using copper by a combination of photolithography, reactive ion etching, or the like which has been used to form conventional fine wirings. It is because halides of copper are low in vapor pressure, that is, difficult to evaporate. That is, when a fine wiring is to be formed using copper, an etching process at 200 to 300 ° C. is required as the process temperature in order to volatilize and remove the halide formed by the above etching. Therefore, microfabrication by etching of copper wiring is difficult.

구리를 이용한 미세 배선의 형성 수법으로서는 다마신법이 있다. 다마신 방법으로는 비아홀을 먼저 형성하고 트렌치를 형성하는 방법과 트렌치를 형성한 다음 비아홀을 형성하는 방법이 있다.As the formation method of the fine wiring using copper, there is a damascene method. As a damascene method, a via hole is first formed and a trench is formed, and a trench is formed and then a via hole is formed.

첫 번째 방법은 비아홀의 크기가 작고 깊은 홀을 형성이 어려울 뿐만 아니라 많은 양의 폴리머의 사용으로 식각 공정 시 식각 정지되는 문제가 있다.The first method has a problem that the via hole is small in size and difficult to form a deep hole, and the etching stops during the etching process due to the use of a large amount of polymer.

이러한 문제를 피하기 위해, 트렌치를 먼저 형성하는 방법이 있는데, 이 방법은 트렌치를 형성하는 식각 공정 이후 트렌치 내부에 두꺼운 반사 방지막을 매립하기 하기 때문에 이를 제거하기 위해서 과도한 식각 타겟이 요구되어지고 이후 작은 사이즈의 비아홀 형성이 어렵다.In order to avoid this problem, there is a method of forming a trench first. Since this method embeds a thick anti-reflection film inside the trench after the etching process of forming the trench, an excessive etching target is required to remove it, and then a small size Via holes are difficult to form.

다마신 공정에서 반사 방지막(ARC : Anti-Reflective Coating)은 두 가지 형태로 사용되는데, 그 중 한 가지는 PEP(Photo Engraving Process, 이른바 photo-lithography)를 이용하는 방식으로서 액체 상태의 용액을 트랙 장비를 이용하여 코팅하는 방식이고, 또 다른 한 가지는 산화 질화막을 반사방지막의 상부에 증착시킨 후 그 위에 PEP 공정을 진행하는 것이다.In the damascene process, anti-reflective coatings (ARC) are used in two forms, one of which uses a photo-engraving process (PEP). Another method is to deposit an oxynitride film on top of the anti-reflection film and then perform a PEP process thereon.

그러나, 첫 번째 방법은 웨이퍼 상부의 단차에 따라 낮은 곳에는 두껍게 도포되고, 단차가 높은 곳은 얇게 도포되어, 반사 방지막 식각의 타겟은 두꺼운 영역을 기준으로 건식 식각 타겟을 정하게 되는데, 이때 건식 식각 특성상 낮은 선택비 문제로 인하여 패턴의 변형이 크게 발생되는 문제점이 있고, 산화 질화막을 사용하는 방법은 선택비는 좋지만 제거가 용이하지 않은 문제로 이후 연결 등에 어려움을 주는 등의 문제점이 있다.However, in the first method, a thick coating is applied at a low level and a thin coating is applied at a high step according to the step height of the wafer, so that the target of the anti-reflection film etching is a dry etching target based on a thick area. Due to the low selectivity problem, there is a problem in that the deformation of the pattern is large, and the method of using an oxynitride film has a problem such as difficulty in connection since the selectivity is good but not easy to remove.

본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 다마신 공정의 신뢰성을 확보할 수 있어 반도체 공정의 수율을 향상시킬 수 있는 반도체 소자의 다마신 패턴 형성 방법을 제공하고자 한다.An object of the present invention is to solve this problem of the prior art, by forming a damascene pattern using a polymer anti-reflection film, it is possible to ensure the reliability of the damascene process to improve the yield of the semiconductor process The present invention provides a method for forming a damascene pattern of a semiconductor device.

상기와 같은 본 발명의 목적을 달성하기 위한 본 발명은, 반도체 기판의 상부에 산화막, 도전막 및 식각 방지막을 순차 형성하는 단계와, 상기 식각 방지막의 상부에 층간 절연막 및 제 1 반사 방지막을 순차적으로 형성하는 단계와, 상기 제 1 반사 방지막의 상부에 트렌치 영역을 정의하기 위한 제 1 포토레지스트 패턴을 형성하는 단계와, 상기 제 1 포토레지스트 패턴에 맞추어서 상기 제 1 반사 방지막을 식각함과 더불어 상기 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와, 상기 제 1 포토레지스트 패턴과 제 1 반사 방지막을 제거함과 더불어 상기 트렌치가 형성된 층간 절연막의 표면에 제 2 반사 방지막을 형성하는 단계와, 상기 트렌치 내에 비아홀 영역을 정의하기 위해 상기 제 2 반사 방지막의 상부에 제 2 포토레지스트 패턴을 형성하는 단계와, 상기 제 2 포토레지스트 패턴에 맞추어서 상기 제 2 반사 방지막 및 층간 절연막을 상기 식각 정지막이 드러날 때까지 식각하여 상기 층간 절연막 상에 비아홀을 형성하는 단계와, 상기 제 2 포토레지스트 패턴과 제 2 반사 방지막을 제거하여 상기 트렌치와 비아홀로 이루어진 다마신 패턴을 형성하는 단계를 포함한다.The present invention for achieving the object of the present invention as described above, the step of sequentially forming an oxide film, a conductive film and an anti-etching film on the upper portion of the semiconductor substrate, the interlayer insulating film and the first anti-reflection film on top of the etching prevention film in sequence Forming a first photoresist pattern to define a trench region on the first antireflection film, etching the first antireflection film in accordance with the first photoresist pattern, and Forming a trench by etching the insulating film to a predetermined depth, removing the first photoresist pattern and the first anti-reflection film, and forming a second anti-reflection film on the surface of the interlayer insulating film on which the trench is formed; Applying a second photoresist pattern on top of the second anti-reflection film to define a via hole region within Forming a via hole on the interlayer insulating layer by etching the second anti-reflection layer and the interlayer insulating layer until the etch stop layer is exposed, in accordance with the second photoresist pattern; And removing a second anti-reflection film to form a damascene pattern formed of the trench and the via hole.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예에 대하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 다마신 패턴 형성 과정을을 도시한 공정 단면도들이다.1A to 1F are cross-sectional views illustrating a process of forming a damascene pattern of a semiconductor device according to the present invention.

먼저, 도 1a에 도시된 바와 같이, 반도체 소자를 형성하기 위한 여러 요소가 형성된 구조의 반도체 기판(100) 상부에 산화막(102), 도전막(104)을 순차 형성한 다음 도전막(104)의 상부에 식각 정지막(106)을 수백 ℃의 두께로 증착시킨다.First, as shown in FIG. 1A, an oxide film 102 and a conductive film 104 are sequentially formed on an upper surface of a semiconductor substrate 100 having various elements for forming a semiconductor device. An etch stop layer 106 is deposited to a thickness of several hundred degrees Celsius.

도 1b에 도시된 바와 같이, 식각 정지막(106)의 상부에 패터닝하고자 하는 층간 절연막(108)을 형성한 후 그 상부에 100℃∼600℃의 두께를 갖는 제 1 반사방지막(ARC)(110)을 폴리머 형태로 증착시킨다. 그런 다음 제 1 반사 방지막(110)의 상부에 포토레지스트를 도포한 후 노광 및 현상을 공정을 통해 포토레지스트를 패터닝함으로서, 제 1 반사 방지막(110)의 상부에 트렌치 영역을 정의하는 제 1 포토레지스트 패턴(112)을 형성한다.As shown in FIG. 1B, after forming the interlayer insulating film 108 to be patterned on the etch stop layer 106, the first anti-reflection film (ARC) 110 having a thickness of 100 ° C. to 600 ° C. thereon. ) Is deposited in polymer form. Then, by applying a photoresist on top of the first anti-reflection film 110 and patterning the photoresist through the process of exposure and development, the first photoresist defining a trench region on the first anti-reflection film 110 Pattern 112 is formed.

도 1c에 도시된 바와 같이, 제 1 포토레지스트 패턴(112)에 맞추어서 층간 절연막(108)의 표면이 드러나도록 제 1 반사 방지막(110)을 건식 식각한 다음 층간 절연막(108)을 소정 깊이까지 건식 식각함으로서, 층간 절연막(108)에 트렌치(T)를 형성시킨다. 그런 후에 제 1 포토레지스트 패턴(112)을 드라이 애싱(dry ashing) 방식으로 제거한 다음 솔벤트를 이용한 습식 식각으로 잔류하는 폴리머 형태의 제 1 반사 방지막(110)을 제거한다.As shown in FIG. 1C, the first anti-reflection film 110 is dry-etched to expose the surface of the interlayer insulating film 108 in accordance with the first photoresist pattern 112, and then the interlayer insulating film 108 is dry to a predetermined depth. By etching, the trench T is formed in the interlayer insulating film 108. Thereafter, the first photoresist pattern 112 is removed by dry ashing, and then the first anti-reflection film 110 having a polymer form is removed by wet etching using a solvent.

여기서, 제 1 반사 방지막(110)을 식각하는 건식 식각 공정은, 500∼1000mT의 압력, 500∼2000와트의 소스 RF 전력, 300∼1500와트의 바이어스 RF 전력, 10∼200SCCM의 산소 가스, 10∼200SCCM의 아르곤(또는 헬륨) 가스를 사용한다.Here, the dry etching process of etching the first anti-reflection film 110 includes a pressure of 500 to 1000 mT, a source RF power of 500 to 2000 watts, a bias RF power of 300 to 1500 watts, an oxygen gas of 10 to 200 SCCM, and 10 to Use 200 SCCM of argon (or helium) gas.

도 1d에 도시된 바와 같이, 트렌치(T)가 형성된 층간 절연막(108)의 표면에 500℃내외의 두께를 갖는 제 2 반사 방지막(114)을 폴리머 형태로 증착하고, 포토레지스트를 도포한 후 노광 및 현상 공정을 통해 포토레지스트를 패터닝함으로서, 비아홀 영역을 정의하는 제 2 포토레지스트 패턴(116)을 형성한다.As shown in FIG. 1D, a second anti-reflection film 114 having a thickness of about 500 ° C. is deposited on the surface of the interlayer insulating film 108 having the trench T formed therein, and a photoresist is applied thereafter. And patterning the photoresist through the development process to form the second photoresist pattern 116 defining the via hole region.

도 1e에 도시된 바와 같이, 제 2 포토레지스트 패턴(116)에 맞추어서 제 2 반사 방지막(114)을 건식 식각한 다음 제 2 포토레지스트 패턴(116)에 맞추어서 층간 절연막(108)을 식각함으로서 비아홀(H)을 형성한다.As shown in FIG. 1E, the second anti-reflection film 114 is dry-etched in accordance with the second photoresist pattern 116, and then the interlayer insulating layer 108 is etched in accordance with the second photoresist pattern 116 to form a via hole ( Form H).

그리고 나서, 도 1f에 도시된 바와 같이, 제 2 포토레지스트 패턴(116)을 드라이 애싱 방식으로 제거한 다음 솔벤트를 이용한 습식 식각으로 잔류하는 폴리머 형태의 제 2 반사 방지막(114)을 제거함으로서, 트렌치(T)와 비아홀(H)로 이루어진 다마신 패턴(118)을 형성한다. Then, as illustrated in FIG. 1F, the second photoresist pattern 116 is removed by dry ashing, and then the second anti-reflective film 114 in the form of a polymer remaining by wet etching using a solvent is removed. A damascene pattern 118 consisting of T) and via holes H is formed.

여기서, 제 2 반사 방지막(114)을 식각하는 건식 식각 공정은 제 1 반사 방지막(110)을 제거하는 과정과 동일하게 500∼1000mT의 압력, 500∼2000와트의 소스 RF 전력, 300∼1500와트의 바이어스 RF 전력, 10∼200SCCM의 산소 가스, 10∼200SCCM의 아르곤(또는 헬륨) 가스를 사용한다.Here, the dry etching process of etching the second anti-reflection film 114 is performed in the same manner as removing the first anti-reflection film 110, the pressure of 500 to 1000 mT, the source RF power of 500 to 2000 watts, and the 300 to 1500 watts. A bias RF power, oxygen gas of 10 to 200 SCCM, and argon (or helium) gas of 10 to 200 SCCM are used.

이상 설명한 바와 같이, 본 발명은 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 반사 방지막의 식각 공정 시간을 단축시킬 수 있을 뿐만 아니라 식각 공정 시 발생되는 부산물의 양을 줄여 장비의 상태를 양호하게 할 수 있고 이를 통해 장비의 가동율을 높일 수 있다.As described above, the present invention forms a damascene pattern using an anti-reflection film in a polymer form, thereby shortening the etching process time of the anti-reflection film and reducing the amount of by-products generated during the etching process to reduce the state of the equipment. It can be done well and this increases the operation rate of the equipment.

또한, 본 발명은 폴리머 형태의 반사 방지막을 이용하여 다마신 패턴을 형성함으로서, 다마신 공정의 신뢰성을 확보할 수 있어 반도체 공정의 수율을 향상시킬 수 있다.In addition, the present invention can form a damascene pattern using an anti-reflection film in the form of a polymer, thereby ensuring the reliability of the damascene process and improving the yield of the semiconductor process.

한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.On the other hand, the present invention is not limited to the above-described embodiment, various modifications are possible by those skilled in the art within the spirit and scope of the present invention described in the claims to be described later.

Claims (8)

반도체 기판의 상부에 산화막, 도전막 및 식각 방지막을 순차 형성하는 단계와,Sequentially forming an oxide film, a conductive film, and an etch stop film on the semiconductor substrate; 상기 식각 방지막의 상부에 층간 절연막 및 제 1 반사 방지막을 순차적으로 형성하는 단계와,Sequentially forming an interlayer insulating film and a first anti-reflection film on the etch stop layer; 상기 제 1 반사 방지막의 상부에 트렌치 영역을 정의하기 위한 제 1 포토레지스트 패턴을 형성하는 단계와,Forming a first photoresist pattern on the first anti-reflection film to define a trench region; 상기 제 1 포토레지스트 패턴에 맞추어서 상기 제 1 반사 방지막을 식각함과 더불어 상기 층간 절연막을 소정 깊이까지 식각하여 트렌치를 형성하는 단계와,Etching the first anti-reflection film in accordance with the first photoresist pattern and etching the interlayer insulating film to a predetermined depth to form a trench; 상기 제 1 포토레지스트 패턴과 제 1 반사 방지막을 제거함과 더불어 상기 트렌치가 형성된 층간 절연막의 표면에 제 2 반사 방지막을 형성하는 단계와,Removing the first photoresist pattern and the first anti-reflection film, and forming a second anti-reflection film on the surface of the trench formed interlayer insulating film; 상기 트렌치 내에 비아홀 영역을 정의하기 위해 상기 제 2 반사 방지막의 상부에 제 2 포토레지스트 패턴을 형성하는 단계와,Forming a second photoresist pattern on the second anti-reflection film to define a via hole region in the trench; 상기 제 2 포토레지스트 패턴에 맞추어서 상기 제 2 반사 방지막 및 층간 절연막을 상기 식각 정지막이 드러날 때까지 식각하여 상기 층간 절연막 상에 비아홀을 형성하는 단계와,Forming a via hole on the interlayer insulating layer by etching the second anti-reflection layer and the interlayer insulating layer until the etch stop layer is exposed according to the second photoresist pattern; 상기 제 2 포토레지스트 패턴과 제 2 반사 방지막을 제거하여 상기 트렌치와 비아홀로 이루어진 다마신 패턴을 형성하는 단계Removing the second photoresist pattern and the second anti-reflective layer to form a damascene pattern formed of the trench and the via hole; 를 포함하는 반도체 소자의 다마신 패턴 형성 방법.Method of forming a damascene pattern of a semiconductor device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1, 2 반사 방지막은, 폴리머 형태로 증착되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.The first and second anti-reflection films are deposited in a polymer form. 제 2 항에 있어서,The method of claim 2, 상기 제 1 반사 방지막은, 100∼600℃의 폴리머를 이용하여 상기 층간 절연막의 상부에 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.The first anti-reflection film is formed on top of the interlayer insulating film using a polymer having a temperature of 100 to 600 ° C. 제 2 항에 있어서,The method of claim 2, 상기 제 2 반사 방지막은, 500℃의 폴리머를 이용하여 상기 트렌치가 형성된 층간 절연막의 표면에만 형성되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.And the second anti-reflection film is formed only on the surface of the interlayer insulating film on which the trench is formed by using a polymer at 500 ° C. 제 1 항에 있어서,The method of claim 1, 상기 트렌치와 비아홀 형성 후에 남은 제 1, 2 반사 방지막은, 아르곤(Ar) 혹은 헬륨(He)과 산소(O2) 가스를 이용한 건식 식각으로 제거되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.The first and second anti-reflection films remaining after the formation of the trench and the via hole are removed by dry etching using argon (Ar) or helium (He) and oxygen (O 2) gas. 제 5 항에 있어서,The method of claim 5, 상기 반도체 소자의 다마신 패턴 형성 방법은, 상기 건식 식각 공정을 이용하여 상기 트렌치와 비아홀 형성 후에 남은 제 1, 2 반사 방지막을 제거한 후 남은 찌거기를 제거하기 위해 솔벤트 화학물을 이용한 세정 공정을 더 실시하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.The method for forming a damascene pattern of the semiconductor device may further include a cleaning process using a solvent chemical to remove residues after removing the first and second anti-reflection films remaining after the trench and via holes are formed using the dry etching process. A damascene pattern forming method for a semiconductor device, characterized in that. 제 5 항 또는 제 6 항에 있어서,The method according to claim 5 or 6, 상기 건식 식각 공정은, 500∼1000mT의 압력, 500∼2000와트의 소스 RF 전력, 300∼1500와트의 바이어스 RF 전력, 10∼200SCCM의 산소 가스, 10∼200SCCM의 아르곤(또는 헬륨) 가스를 사용하는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법. The dry etching process uses a pressure of 500 to 1000 mT, source RF power of 500 to 2000 watts, bias RF power of 300 to 1500 watts, oxygen gas of 10 to 200 SCCM, and argon (or helium) gas of 10 to 200 SCCM. A method for forming a damascene pattern of a semiconductor device, characterized in that the. 제 1 항에 있어서,The method of claim 1, 제 1, 2 포토레지스트 패턴은, 드라이 애싱(dry ashing) 방식으로 제거되는 것을 특징으로 하는 반도체 소자의 다마신 패턴 형성 방법.The first and second photoresist patterns are removed by a dry ashing method.
KR1020040113258A 2004-12-27 2004-12-27 Method for fabricating dmascene pattern in a semiconductor device KR100641483B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113258A KR100641483B1 (en) 2004-12-27 2004-12-27 Method for fabricating dmascene pattern in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113258A KR100641483B1 (en) 2004-12-27 2004-12-27 Method for fabricating dmascene pattern in a semiconductor device

Publications (2)

Publication Number Publication Date
KR20060074505A true KR20060074505A (en) 2006-07-03
KR100641483B1 KR100641483B1 (en) 2006-11-01

Family

ID=37167253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113258A KR100641483B1 (en) 2004-12-27 2004-12-27 Method for fabricating dmascene pattern in a semiconductor device

Country Status (1)

Country Link
KR (1) KR100641483B1 (en)

Also Published As

Publication number Publication date
KR100641483B1 (en) 2006-11-01

Similar Documents

Publication Publication Date Title
TWI234872B (en) Method for forming novel BARC open for precision critical dimension control
KR100768363B1 (en) Production method for semiconductor integrated circuit device and semiconductor integrated circuit device
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
US20040152328A1 (en) Bi-level resist structure and fabrication method for contact holes on semiconductor substrates
US8017517B2 (en) Dual damascene process
JPH08172077A (en) Plasma etching process improvement method of viahole
US6187666B1 (en) CVD plasma process to fill contact hole in damascene process
US6855629B2 (en) Method for forming a dual damascene wiring pattern in a semiconductor device
JP2001358218A (en) Method for etching organic film and method for manufacturing element
US6271115B1 (en) Post metal etch photoresist strip method
TW594860B (en) Method for manufacturing semiconductor device
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
JP2004119950A (en) Method of manufacturing semiconductor device
JP2004517470A (en) Method for removing etching residue generated in via formation step
KR100606532B1 (en) Method For Manufacturing Semiconductor Devices
US20060134921A1 (en) Plasma etching process
JP5493165B2 (en) Manufacturing method of semiconductor device
KR100641483B1 (en) Method for fabricating dmascene pattern in a semiconductor device
KR100436288B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6800558B1 (en) Photoresist scum for copper dual damascene process
US6613680B2 (en) Method of manufacturing a semiconductor device
JP2001284327A (en) Dry etching method, semiconductor device and method of manufacturing the same
US8323877B2 (en) Patterning method and method for fabricating dual damascene opening
JP2005327873A (en) Semiconductor device and its manufacturing method
CN113097065B (en) Semiconductor structure and forming method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee