KR20060068042A - Method for forming pattern for ion-implantation process of semiconductor device - Google Patents

Method for forming pattern for ion-implantation process of semiconductor device Download PDF

Info

Publication number
KR20060068042A
KR20060068042A KR1020040105965A KR20040105965A KR20060068042A KR 20060068042 A KR20060068042 A KR 20060068042A KR 1020040105965 A KR1020040105965 A KR 1020040105965A KR 20040105965 A KR20040105965 A KR 20040105965A KR 20060068042 A KR20060068042 A KR 20060068042A
Authority
KR
South Korea
Prior art keywords
ion implantation
implantation process
pattern
layer
semiconductor device
Prior art date
Application number
KR1020040105965A
Other languages
Korean (ko)
Inventor
정재창
반근도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040105965A priority Critical patent/KR20060068042A/en
Publication of KR20060068042A publication Critical patent/KR20060068042A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 반도체 소자의 이온주입 공정을 위한 패턴 형성방법에 관한 것으로, 보다 상세하게는 기판의 전기적 특성(Vt)을 높이기 위한 이온 주입 공정을 안전하게 수행하기 위하여, 용해 물성이 다른 수용성 코팅제와 포토레지스트층을 이용한 2층 구조로 피식각층 패턴을 매립하고, 패터닝(patterning)함으로써, 형성된 2층 내부에 보이드(void)가 발생되지 않아 안전한 후속 이온 주입 공정을 수행할 수 있는 패턴 형성 방법을 제공하는 것이다.The present invention relates to a pattern forming method for an ion implantation process of a semiconductor device, and more particularly, in order to safely perform the ion implantation process to increase the electrical characteristics (Vt) of the substrate, water-soluble coating agent and photoresist having different dissolution properties By embedding and patterning an etched layer pattern in a two-layer structure using layers, a void is not generated in the formed two layers, thereby providing a pattern formation method capable of performing a safe subsequent ion implantation process. .

Description

반도체 소자의 이온주입 공정을 위한 패턴 형성방법{Method for Forming Pattern for Ion-Implantation Process of Semiconductor Device}Method for Forming Pattern for Ion-Implantation Process of Semiconductor Device

도 1a 내지 도 1e는 종래 이온주입 공정을 위한 패턴 형성 방법에 따른 공정 단면도.1A to 1E are cross-sectional views of a process for forming a pattern for a conventional ion implantation process.

도 2 는 상기 도 1c 공정에 의해 형성된 포토레지스트층 내부에 발생된 보이드의 SEM 사진.FIG. 2 is a SEM photograph of voids generated inside the photoresist layer formed by the FIG. 1C process. FIG.

도 3a 내지 도 3f는 본 발명의 이온주입 공정을 위한 패턴 형성 방법에 따른 공정도.3a to 3f is a process chart according to the pattern forming method for the ion implantation process of the present invention.

도 4는 상기 도 3b 공정에 의해 수용성 코팅제가 코팅된 피식각층 패턴의 SEM 사진.FIG. 4 is a SEM photograph of an etched layer pattern coated with a water-soluble coating by the FIG. 3B process.

도 5는 상기 도 3c 공정에 의해 포토레지스트층이 매립된 피식각층 패턴의 SEM 사진.FIG. 5 is a SEM photograph of an etched layer pattern in which a photoresist layer is embedded by the FIG. 3C process. FIG.

도 6은 상기 도 3f 공정에 의해 형성된 포토레지스트층 내부에 보이드가 발생되지 않아 이온 주입 영역의 결점이 생기지 않은 피식각층 패턴의 SEM 사진.6 is a SEM photograph of an etched layer pattern in which no voids are generated in the photoresist layer formed by the FIG.

< 도면의 주요 부분에 대한 간단한 설명 ><Brief description of the main parts of the drawing>

1, 41 : 반도체 기판 3, 43 : 피식각층 패턴1, 41: semiconductor substrate 3, 43: etched layer pattern

5 : 포토레지스트층 5-1 : 포토레지스트 패턴 5: photoresist layer 5-1: photoresist pattern                 

7 : 보이드(void) 9, 49 : 개구부7: void 9, 49: opening

11, 51 : 형성된 이온주입 영역 13 : 이온 주입 공정 시 발생된 결점11, 51: formed ion implantation region 13: defects generated during the ion implantation process

45 : 수용성 코팅제 층 45-1 : 수용성 코팅제 패턴45: water soluble coating layer 45-1: water soluble coating pattern

47 : 포토레지스트층 47-1 : 포토레지스트 패턴47: photoresist layer 47-1: photoresist pattern

본 발명은 반도체 소자의 이온주입 공정을 위한 패턴 형성방법에 관한 것으로, 보다 상세하게는 기판의 전기적 특성(Vt)을 높이기 위한 이온 주입 공정을 안전하게 수행하기 위하여, 용해 물성이 다른 수용성 코팅제와 포토레지스트층을 이용한 2층 구조로 피식각층 패턴을 매립하고, 패터닝(patterning)함으로써, 형성된 2층 내부에 보이드(void)가 발생되지 않아 안전한 후속 이온 주입 공정을 수행할 수 있는 패턴 형성 방법을 제공하는 것이다.The present invention relates to a pattern forming method for an ion implantation process of a semiconductor device, and more particularly, in order to safely perform the ion implantation process to increase the electrical characteristics (Vt) of the substrate, water-soluble coating agent and photoresist having different dissolution properties By embedding and patterning an etched layer pattern in a two-layer structure using layers, a void is not generated in the formed two layers, thereby providing a pattern formation method capable of performing a safe subsequent ion implantation process. .

현재 반도체 소자가 점점 더 고집적화 및 고밀도화 되어 감에 따라, 소자의 집적도를 증가시키기 위한 새로운 방법의 개발이 계속 요구되고 있다. 예를 들면, 종래에는 KrF(248nm) 광원을 이용하는 포토리소그라피(photo-lithography) 방법으로 미세 패턴을 형성하는 것이 어려워 원적외선 광원인 ArF(193nm) 광원 등을 적용한 포토리소그라피 방법이 개발되었지만, 상기 방법 또한 후속 공정을 수행하기 에 적합한 ArF 광원용 포토레지스트 조성물의 개발을 필요로 한다.As semiconductor devices become increasingly integrated and densified at present, there is a continuous demand for the development of new methods for increasing the integration of devices. For example, it has been difficult to form a fine pattern by a photo-lithography method using a KrF (248 nm) light source. Thus, a photolithography method using an ArF (193 nm) light source, which is a far infrared light source, has been developed. There is a need for the development of photoresist compositions for ArF light sources suitable for carrying out subsequent processes.

구체적으로, 반도체 소자가 고집적화 되면서 패턴 선폭(critical dimension; CD)이 0.1㎛ 이하로 감소되었기 때문에, 피식각층 패턴의 아스펙트비(aspect ratio)도 증가되었다. 이에 따라, 종래 사용되는 포토레지스트 조성물만으로는 상기 피식각층 패턴 사이의 좁은 공간을 균일하게 매립하는 것이 어려워 포토레지스트층 내부에 보이드를 발생하게 한다.Specifically, since the semiconductor device has been highly integrated, the pattern critical dimension (CD) has been reduced to 0.1 μm or less, thereby increasing the aspect ratio of the etched layer pattern. Accordingly, it is difficult to uniformly fill a narrow space between the etched layer patterns only with a photoresist composition conventionally used, thereby causing voids to be generated inside the photoresist layer.

상기 발생된 보이드는 상기 포토레지스트층으로 얻어진 포토레지스트 패턴을 이온 주입 공정용 마스크로 사용하는 경우, 이온 주입 가스로부터 기판을 보호할 수 있을 만큼 충분한 두께의 포토레지스트층이 형성될 수 없게 하므로, 기판에 대해 안정한 이온 주입 공정을 수행할 수 없게 한다.The generated voids do not form a photoresist layer having a sufficient thickness to protect the substrate from ion implantation gas when the photoresist pattern obtained as the photoresist layer is used as a mask for an ion implantation process. It makes it impossible to carry out a stable ion implantation process.

전술한 바와 같은 종래 이온주입 공정을 위한 패턴 형성 방법은 도 1a 내지 도 1e에 도시한 바와 같다.The pattern formation method for the conventional ion implantation process as described above is as shown in Figures 1a to 1e.

도 1a를 참조하면, 반도체 기판(1) 상부에 피식각층(미도시)을 형성한 후, 식각하여 피식각층 패턴(3)을 형성한다.Referring to FIG. 1A, an etched layer (not shown) is formed on the semiconductor substrate 1 and then etched to form an etched layer pattern 3.

상기 도 1a의 피식각층 패턴(3)을 포함하는 전면에 도 1b에서 도시한 바와 같이 포토레지스트층(5)을 형성한다.A photoresist layer 5 is formed on the entire surface including the etched layer pattern 3 of FIG. 1A as shown in FIG. 1B.

상기 도 1b의 포토레지스트층(5)에 대한 노광 및 현상 공정을 수행하여, 도 1c에 도시한 바와 같은 포토레지스트 패턴(5-1)을 형성한다. 이때, 상기 포토레지스트 패턴은 피식각층 패턴(5-1)이 하나씩 건너 오픈(open)된 개구부(9)를 포함한다. The photoresist layer 5 of FIG. 1B is exposed and developed to form the photoresist pattern 5-1 as shown in FIG. 1C. In this case, the photoresist pattern includes an opening 9 in which the etched layer pattern 5-1 is opened one by one.

상기 도 1c에 형성된 포토레지스트 패턴(5-1)을 이온주입 공정용 마스크로 이용하여 상기 형성된 개구부(9)에 대한 이온주입 공정을 수행하여 도 1d에 도시한 바와 같이 이온 주입 영역(11)을 형성한다.Using the photoresist pattern 5-1 formed in FIG. 1C as a mask for an ion implantation process, an ion implantation process is performed on the formed opening 9 to form the ion implantation region 11 as shown in FIG. 1D. Form.

그 다음, 상기 포토레지스트 패턴(5-1)을 제거하여, 도 1e에 도시한 바와 같이 피식각층 패턴을 하나씩 건너 이온 주입 영역(11)이 형성된 반도체 기판(1)을 완성한다.Next, the photoresist pattern 5-1 is removed to complete the semiconductor substrate 1 in which the ion implantation regions 11 are formed by crossing the etched layer patterns one by one as shown in FIG. 1E.

이때, 상기 도 1b에서와 같이 아스펙트비가 크거나, 높낮이 차이가 심한 피식각층 패턴 전면에 포토레지스트층을 형성하는 경우, 포토레지스트 조성물이 가지는 점도에 의하여 포토레지스트층이 균일하게 매립되지 않을 뿐만 아니라, 포토레지스트층 내부에 보이드(7)가 발생된다(도 2 참조). 이러한 보이드(7)는 해상도(resolution)가 높은 포토레지스트 조성물을 사용하더라도 패턴의 내부가 좁고 깊을수록 더욱 심하게 발생된다. In this case, as shown in FIG. 1B, when the photoresist layer is formed on the entire surface of the etched layer pattern having a large aspect ratio or a high level difference, the photoresist layer is not uniformly buried due to the viscosity of the photoresist composition. The voids 7 are generated inside the photoresist layer (see FIG. 2). Such voids 7 are more severely generated as the inside of the pattern is narrower and deeper even when using a high resolution photoresist composition.

결국, 상기 보이드(7)가 형성된 포토레지스트층에 대해 후속 이온주입 공정을 수행하는 경우, 상기 도 1d에 도시한 바와 같이 포토레지스트층이 이온주입 공정 가스로부터 반도체 기판을 보호할 만큼 충분한 두께를 가지지 못하기 때문에, 원치 않는 영역의 기판까지 영향을 주어 또 다른 이온 주입 영역의 결점(13)이 형성되는 문제점이 발생되고, 이러한 문제점은 추후 반도체 소자의 전기적 특성에 영향을 주어 최종 반도체 소자의 수율을 낮춘다.As a result, when a subsequent ion implantation process is performed on the photoresist layer on which the voids 7 are formed, as shown in FIG. 1D, the photoresist layer does not have a thickness sufficient to protect the semiconductor substrate from the ion implantation process gas. As a result, a problem occurs that the defects 13 of another ion implantation region are formed by affecting the substrate of the unwanted region, which in turn affects the electrical characteristics of the semiconductor device, thereby increasing the yield of the final semiconductor device. Lower.

최근에는 초미세 패턴을 형성하기 위하여 높은 렌즈 개구수(NA: numerical aperture)를 갖는 노광장치를 사용하는데, 이때 DOF(depth of focus)에 의해 아스펙트비가 더욱 높아진 미세한 패턴이 형성되므로 상기 패턴 사이에 포토레지스트층을 형성하는 것이 더 어렵고, 포토레지스트층 내부에서 보이드의 발생 정도도 더욱 심화된다.Recently, an exposure apparatus having a high numerical aperture (NA) is used to form an ultra-fine pattern. A fine pattern having a higher aspect ratio is formed by a depth of focus (DOF). It is more difficult to form the photoresist layer, and the degree of generation of voids inside the photoresist layer is further intensified.

이에 본 발명자들은 활발한 연구 결과 새로운 물성을 가지는 포토레지스트 조성물의 개발이나, 고가의 장비 개발 없이도 상기한 종래의 문제점들을 극복할 수 있는 새로운 개념의 방법을 개발하여 본 발명을 완성하였다. Accordingly, the present inventors have completed the present invention by developing a new concept of method that can overcome the above-mentioned problems without developing a photoresist composition having new physical properties or expensive equipment.

본 발명은 이온 주입용 마스크 패턴을 형성할 때, 피식각층 패턴 간에 수용성 코팅제와 포토레지스트층을 2층 구조로 매립함으로써, 보이드가 발생되지 않아 안정한 후속 이온주입 공정을 수행할 수 있는 반도체 소자의 이온주입 공정을 위한 패턴 형성 방법을 제공하는 것을 목적으로 한다.According to the present invention, when the mask pattern for ion implantation is formed, the water-soluble coating agent and the photoresist layer are buried in a two-layer structure between the etched layer patterns, so that voids are not generated and thus stable ion implantation processes can be performed. An object of the present invention is to provide a pattern forming method for an injection process.

상기와 같은 목적을 달성하기 위하여 본 발명에서는In the present invention to achieve the above object

반도체 기판 상부에 피식각층 패턴을 형성하는 단계;Forming an etched layer pattern on the semiconductor substrate;

상기 피식각층 패턴 전면에 수용성 코팅제로 제 1 층을 형성하는 단계;Forming a first layer of a water-soluble coating on an entire surface of the etched layer pattern;

상기 수용성 코팅제층 상부에 상기 수용성 코팅제와 용해 물성이 다른 포토레지스트 조성물로 제 2 층을 형성하여 상기 피식각층 패턴을 매립시키는 단계;Filling the etched layer pattern by forming a second layer on the water-soluble coating layer and using a photoresist composition having different dissolution properties from the water-soluble coating agent;

상기 형성된 수용성 코팅제층 및 포토레지스트층의 2층에 대한 노광 및 현상 공정을 수행함으로써, 상기 피식각층 패턴이 하나 건너씩 오픈(open)된 개구부를 포함하는 2층 구조의 패턴을 형성하는 단계; 및Exposing and developing the two layers of the water-soluble coating layer and the photoresist layer to form a pattern having a two-layer structure including an opening in which the etched layer pattern is opened one by one; And

상기 2층 구조의 패턴을 이온주입용 마스크로 이용하여 상기 노출된 반도체 기판에 대한 이온 주입 공정을 수행하는 단계를 포함하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법을 제공한다.Provided is a pattern formation method for an ion implantation process of a semiconductor device comprising the step of performing an ion implantation process on the exposed semiconductor substrate using the pattern of the two-layer structure as an ion implantation mask.

이때, 상기 수용성 코팅제 층은 기판으로부터 50㎚∼800㎚ 두께, 바람직하게는 100㎚∼300㎚의 두께로 형성한다.At this time, the water-soluble coating layer is formed from a thickness of 50nm to 800nm, preferably 100nm to 300nm from the substrate.

또한, 상기 수용성 코팅제 층 및/또는 상기 포토레지스트층을 형성한 후에 각각의 층 또는 하나의 층에 대하여 유리전이 온도 이상의 온도, 예를 들면 130∼180℃에서 베이크하는 단계를 더 포함할 수 있다.In addition, after forming the water-soluble coating layer and / or the photoresist layer may further comprise the step of baking at a temperature above the glass transition temperature, for example, 130 ~ 180 ℃ for each layer or one layer.

상기 수용성 코팅제 층과 포토레지스트층은 용해 물성이 서로 다른 조성물이면 특별한 제한이 없이 형성 할 수 있으며, 상기 수용성 코팅제 층과 포토레지스트층을 형성하는 순서가 역으로 수행되어도 무관하다.The water-soluble coating layer and the photoresist layer may be formed without any particular limitation as long as the composition has different dissolution properties, and the order of forming the water-soluble coating layer and the photoresist layer may be reversely performed.

이하 본 발명을 도 3a 내지 도 3f를 이용하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to FIGS. 3A to 3F.

도 3a를 참조하면, 반도체 기판(41) 상부에 피식각층(미도시)을 형성한 후, 식각하여 피식각층 패턴(43)을 형성한다.Referring to FIG. 3A, an etched layer (not shown) is formed on the semiconductor substrate 41 and then etched to form an etched layer pattern 43.

이때, 상기 피식각층 패턴 폭은 10∼150㎚이고, 패턴간의 스페이스 폭은 10∼150㎚이다.In this case, the width of the etched layer pattern is 10 to 150 nm, and the space width between the patterns is 10 to 150 nm.

도 3a와 같은 상기 피식각층 패턴(43)을 포함하는 전면에 도 3b에 도시한 바와 같이 수용성 코팅제 층(45)을 형성한 다음, 선택적 공정으로서 상기 포토레지스트층을 130∼180℃, 바람직하게는 155℃에서 100∼150초, 바람직하게 120초 동안 베이크 한다(도 4 참조).After forming the water-soluble coating layer 45 on the front surface including the etched layer pattern 43 as shown in Figure 3a, as shown in Figure 3b, the photoresist layer 130 ~ 180 ℃, preferably Bake at 155 ° C. for 100 to 150 seconds, preferably 120 seconds (see FIG. 4).

상기 수용성 코팅제 층은 기판으로부터 50㎚∼800㎚, 바람직하게는 100㎚∼300㎚의 두께로 형성한다. The water-soluble coating layer is formed from a substrate in a thickness of 50 nm to 800 nm, preferably 100 nm to 300 nm.                     

상기 수용성 코팅제 층은 일반적인 유기 용매, 예를 들면 프로필렌글리콜 메틸에테르아세테이트(PGMEA) 또는 에틸 락테이트(ethyl lactate)에 용해되지 않는 것을 특징으로 하는데, 바람직하게는 아크릴산/메틸 메타크릴레이트 중합체를 포함하는 조성물을 사용하며, 대략 20,000∼40,000의 분자량을 가지도록 조절하는 것이 바람직하다.The water-soluble coating layer is characterized in that it is not dissolved in a common organic solvent, such as propylene glycol methyl ether acetate (PGMEA) or ethyl lactate, preferably comprising an acrylic acid / methyl methacrylate polymer It is preferred to use the composition and adjust it to have a molecular weight of approximately 20,000-40,000.

도 3b에서 형성된 상기 수용성 코팅제 층(45) 상부에 도 3c에 도시한 바와 같이 포토레지스트층(47)을 형성하여 피식각층 패턴(43)을 매립한 다음, 선택적 공정으로서 상기 수용성 코팅제 층과 같이 유리전이 온도 이상의 온도인 100∼150℃, 바람직하게는 130℃에서 70∼120초, 바람직하게 90초 동안 베이크한다(도 5 참조).A photoresist layer 47 is formed on the water-soluble coating layer 45 formed in FIG. 3B to fill the etched layer pattern 43 as shown in FIG. 3C, and then, as an optional process, glass is formed as the water-soluble coating layer. Bake at 70 to 120 seconds, preferably 90 seconds at 100 to 150 ° C., preferably at 130 ° C., above the transition temperature (see FIG. 5).

이때, 상기 포토레지스트층은 상기 수용성 코팅제 층과 용해 물성이 다른 물질이면 무엇이든 이용하는 것이 가능한데, 바람직하게 부탄올에 용해되는 고분자 물질 및 부탄올을 포함하는 포토레지스트 조성물을 이용하여 형성한다. 상기 고분자 물질로는 하기 화학식 1 로 표시되는 화합물, 바람직하게는 폴리(t-부틸 아크릴레이트/메틸 메타크릴레이트) 중합체를 포함하며, 분자량은 대략 6,000∼15,000을 가진다.In this case, the photoresist layer may be used as long as the material is different from the water-soluble coating layer and the dissolution properties. Preferably, the photoresist layer is formed using a photoresist composition including a polymer material and butanol dissolved in butanol. The polymer material includes a compound represented by the following Chemical Formula 1, preferably a poly (t-butyl acrylate / methyl methacrylate) polymer, and has a molecular weight of approximately 6,000 to 15,000.

[화학식 1][Formula 1]

Figure 112004059007616-PAT00001
Figure 112004059007616-PAT00001

상기 식에서,Where

R1은 산에 민감한 보호기이고,R 1 is an acid sensitive protecting group,

R2는 C1 내지 C10의 직쇄 또는 측쇄의 알킬이며,R 2 is C 1 to C 10 linear or branched alkyl,

상기 n : m 의 상대비는 1∼99 : 99∼1 mol% 이다.The relative ratio of n: m is 1-99: 99-1 mol%.

이때, 상기 산에 민감한 보호기는 산에 의해 탈리될 수 있는 그룹으로서, PR 물질의 알칼리 현상액에 대한 용해 여부를 결정한다. 즉, 산에 민감한 보호기가 붙어있는 경우에는 PR 물질이 알칼리 현상액에 의해 용해되는 것이 억제되며, 노광에 의해 발생된 산에 의해 산에 민감한 보호기가 탈리되면 PR 물질이 현상액에 용해될 수 있게 된다. 이러한 산에 민감한 보호기는 상기와 같은 역할을 수행할 수 있는 것이면 무엇이든 가능하며, 그 예로는 US 5,212,043 (1993. 5. 18), WO 97/33198 (1997. 9. 12), WO 96/37526 (1996. 11. 28), EP 0 794 458 (1997. 9. 10) EP 0 789 278 (1997. 8. 13), US 5,750,680 (1998. 5. 12), US 6,051,678 (2000. 4. 18), GB 2,345,286 A (2000. 7. 5), US 6,132,926 (2000. 10. 17), US 6,143,463 (2000. 11. 7), US 6,150,069 (2000. 11. 21), US 6.180.316 B1 (2001. 1. 30), US 6,225,020 B1 (2001. 5. 1), US 6,235,448 B1 (2001. 5. 22) 및 US 6,235,447 B1 (2001. 5. 22) 등에 개시된 것을 포함하고, 바람직하게는 t-부틸, 테트라히드로피란-2-일, 2-메틸 테트라히드로피란-2-일, 테트라히드로퓨란-2-일, 2-메틸 테트라히드로퓨란-2-일, 1-메톡시프로필, 1-메톡시-1-메틸에틸, 1-에톡시프로필, 1-에톡시-1-메틸에틸, 1-메톡시에틸, 1-에톡시에틸, t-부톡시에틸, 1-이소부톡 시에틸 또는 2-아세틸멘트-1-일 등을 사용할 수 있다.In this case, the acid-sensitive protecting group is a group that can be detached by the acid, and determines whether the PR material is dissolved in the alkaline developer. That is, when an acid sensitive protecting group is attached, the PR material is suppressed from being dissolved by the alkaline developer, and when the acid sensitive protecting group is released by the acid generated by exposure, the PR material can be dissolved in the developing solution. Such acid-sensitive protecting groups can be any one which can play such a role, for example US 5,212,043 (May 18, 1993), WO 97/33198 (September 12, 1997), WO 96/37526 (Nov. 28, 1996), EP 0 794 458 (October 10, 1997) EP 0 789 278 (August 13, 1997), US 5,750,680 (May 12, 1998), US 6,051,678 (April 18, 2000) , GB 2,345,286 A (July 5, 2000), US 6,132,926 (October 17, 2000), US 6,143,463 (Nov. 7, 2000), US 6,150,069 (November 21, 2000), US 6.180.316 B1 (2001. 1. 30), US 6,225,020 B1 (May 1, 2001), US 6,235,448 B1 (May 22, 2001) and US 6,235,447 B1 (May 22, 2001) and the like, preferably t -butyl, Tetrahydropyran-2-yl, 2-methyl tetrahydropyran-2-yl, tetrahydrofuran-2-yl, 2-methyl tetrahydrofuran-2-yl, 1-methoxypropyl, 1-methoxy-1 -Methylethyl, 1-ethoxypropyl, 1-ethoxy-1-methylethyl, 1-methoxyethyl, 1-ethoxyethyl, t -butoxyethyl, 1-isobutoxy ethyl or 2-acetylment- 1 day Etc. can be used.

상기 포토레지스트 조성물은 광산발생제 및 용매를 더 포함할 수 있다.The photoresist composition may further include a photoacid generator and a solvent.

상기 광산발생제는 빛에 의해 산을 발생시킬 수 있는 화합물이면 무엇이든 사용가능하며, 주로 황화염계 또는 오니움염계 화합물을 사용한다. 특히, 프탈이미도 트리플루오로메탄술포네이트(phthalimidotrifluoromethane sulfonate), 디니트로벤질토실레이트(dinitrobenzyltosylate), n-데실디술폰(n-decyl disulfone), 나프틸이미도 트리플루오로메탄술포네이트(naphthylimido trifluoromethane sulfonate), 디페닐요도염 헥사플루오로포스페이트, 디페닐요도염 헥사플루오로 아르세네이트, 디페닐요도염 헥사플루오로 안티모네이트, 디페닐파라메톡시페닐설포늄 트리플레이트, 디페닐파라톨루에닐설포늄 트리플레이트, 디페닐파라이소부틸페닐설포늄 트리플레이트, 트리페닐설포늄 헥사플루오로 아르세네이트, 트리페닐설포늄 헥사플루오로 안티모네이트, 트리페닐설포늄 트리플레이트, 디부틸나프틸설포늄 트리플레이트 및 트리페닐설포늄 노나플레이트로 이루어진 군으로부터 선택된 광산발생제를 사용할 수 있으며, 상기 포토레지스트 중합체 100중량부에 대해 0.05 내지 10중량부%의 비율로 사용한다. The photoacid generator may be any compound that can generate an acid by light, and mainly uses a sulfide salt or an onium salt compound. In particular, phthalimido trifluoromethane sulfonate (phthalimidotrifluoromethane sulfonate), dinitrobenzyltosylate (dinitrobenzyltosylate), n-decyl disulfone (n-decyl disulfone), naphthylimido trifluoromethane sulfonate (naphthylimido trifluoromethane sulfonate), diphenyl iodo hexafluorophosphate, diphenyl iodo hexafluoro arsenate, diphenyl iodo hexafluoro antimonate, diphenyl paramethoxyphenylsulfonium triflate, diphenyl paratoluenylsulfonium tri Plates, diphenylparaisobutylphenylsulfonium triflate, triphenylsulfonium hexafluoro arsenate, triphenylsulfonium hexafluoro antimonate, triphenylsulfonium triflate, dibutylnaphthylsulfonium triflate and It is possible to use a photoacid generator selected from the group consisting of triphenylsulfonium nona plate, It is used in the ratio of 0.05-10 weight% with respect to 100 weight part of photoresist polymers.

또한, 상기 포토레지스트 조성물에 포함되는 용매는 바람직하게, 디에틸렌글리콜디에틸에테르, 에틸-3-에톡시프로피오네이트, 메틸 3-메톡시 프로피오네이트, 사이클론헥사논, 프로필렌글리콜 메틸 에테르 아세테이트, n-헵타논, 에틸 락테이트, 사이클론펜타논 및 트리에탄올 아민 등으로 이루어진 군으로부터 선택된 것을 사용한다. In addition, the solvent included in the photoresist composition is preferably diethylene glycol diethyl ether, ethyl-3-ethoxypropionate, methyl 3-methoxy propionate, cyclonehexanone, propylene glycol methyl ether acetate, n-heptanone, ethyl lactate, cyclonepentanone, triethanol amine and the like are used.                     

도 3c에서 형성된 수용성 코팅제(45)층과 포토레지스트층(47)에 대한 노광 및 현상 공정을 수행하여 도 3d에 도시한 바와 같은 2층 구조의 패턴(45-1, 47-1)을 형성한다. 이때, 상기 2층 구조의 패턴은 피식각층 패턴(43)이 하나씩 건너 오픈된 개구부(49)를 포함한다.Exposure and development of the water-soluble coating agent 45 layer and the photoresist layer 47 formed in FIG. 3C are performed to form two-layered patterns 45-1 and 47-1 as shown in FIG. 3D. . In this case, the two-layer pattern includes an opening 49 in which the etched layer pattern 43 is opened one by one.

이때, 상기 노광 공정은 ArF 뿐만 아니라, KrF, EUV(Extreme Ultra Violet), VUV (Vacuum Ultra Violet), E-빔, X-선 또는 이온빔 등을 이용할 수 있고, 1 내지 100mJ/cm2의 노광에너지로 수행되는 것이 바람직하다. 상기 현상은 알칼리 현상액, 예를 들면 0.01 내지 5wt%의 TMAH 수용액을 이용하여 수행된다.In this case, the exposure process may use not only ArF, but also KrF, Extreme Ultra Violet (EUV), Vacuum Ultra Violet (VUV), E-beam, X-ray or ion beam, and an exposure energy of 1 to 100 mJ / cm 2 . Is preferably carried out. The development is carried out using an alkaline developer, for example 0.01 to 5 wt% of a TMAH aqueous solution.

그 다음, 상기 도 3d에서 형성된 2층 구조의 패턴(45-1, 47-1)을 이온주입 공정용 마스크로 이용하여 상기 형성된 개구부(49)에 대한 이온주입 공정을 수행하여 도 3e에 도시한 바와 같은 이온 주입 영역(51)을 형성한다.Next, an ion implantation process is performed on the formed openings 49 using the two-layered patterns 45-1 and 47-1 formed in FIG. 3D as masks for the ion implantation process, as shown in FIG. 3E. An ion implantation region 51 as is formed.

상기 이온 주입 공정은 브롬(Br) 및 이불화 붕소(BF2) 이온을 이용하여 50KeV, 도즈량 (Dose) = 2x1013의 중간 주입 방식으로 수행한다.The ion implantation process is performed by an intermediate implantation method of 50 KeV, dose = 2 × 10 13 using bromine (Br) and boron difluoride (BF 2 ) ions.

그리고, 상기 도 3e의 2층 구조의 패턴(45-1, 47-1)을 알칼리 현상액으로 제거하여, 도 3f에 도시한 바와 같이 피식각층 패턴을 하나씩 건너 이온 주입 영역(51)이 형성된 반도체 기판을 제조한다(도 6 참조).Then, the two-layered patterns 45-1 and 47-1 of FIG. 3E are removed with an alkaline developer, and the semiconductor substrate on which the ion implantation regions 51 are formed by crossing the etched layer patterns one by one as shown in FIG. 3F. To prepare (see FIG. 6).

또한, 본 발명에서는 전술한 이온주입 공정을 위한 패턴 형성 방법을 이용하여 제조된 반도체 소자를 제공한다.In addition, the present invention provides a semiconductor device manufactured using the pattern formation method for the above-described ion implantation process.

이하 본 발명을 실시예에 의하여 상세히 설명한다. 단 실시예는 본 발명을 예시하는 것일 뿐 본 발명이 하기 실시예에 의하여 한정되는 것은 아니다.Hereinafter, the present invention will be described in detail by examples. However, the examples are only for exemplifying the present invention and the present invention is not limited by the following examples.

I. 중합체의 제조I. Preparation of Polymer

제조예 1. 수용성 코팅제 중합체의 제조Preparation Example 1 Preparation of Water-Soluble Coating Polymer

아크릴산 (11g), 메틸 메타크릴레이트(1g) 및 2,2'-아조비스이소부티로니트릴 (AIBN)(0.5g)을 PGMEA(100g)에서 60℃에서 6시간 중합 반응시킨 후, 혼합물을 감압 증류하고, 헥산에서 폴리머를 침전, 여과 및 건조하여 폴리(아크릴산/메틸 메타크릴레이트) 중합체(8g)를 얻었다. Acrylic acid (11 g), methyl methacrylate (1 g) and 2,2'-azobisisobutyronitrile (AIBN) (0.5 g) were polymerized in PGMEA (100 g) at 60 DEG C for 6 hours, and then the mixture was decompressed. Distillation and precipitation of the polymer in hexane, filtration and drying yielded a poly (acrylic acid / methyl methacrylate) polymer (8 g).

제조예 2. 포토레지스트 중합체의 제조Preparation Example 2 Preparation of Photoresist Polymer

t-부틸 아크릴레이트(14g), 메틸 메타크릴레이트(6g) 및 2,2'-아조비스이소부티로니트릴(AIBN)(0.8g)을 PGMEA(100g)에서 60℃에서 6시간 중합 반응시킨 후, 혼합물을 감압 증류하고, 헥산에서 폴리머를 침전, 여과 및 건조하여 폴리(t-부틸 아크릴레이트/메틸 메타크릴레이트) 중합체(8g)를 얻었다. t-butyl acrylate (14 g), methyl methacrylate (6 g) and 2,2'-azobisisobutyronitrile (AIBN) (0.8 g) were polymerized in PGMEA (100 g) at 60 DEG C for 6 hours. The mixture was distilled off under reduced pressure, and the polymer was precipitated, filtered, and dried in hexane to obtain a poly (t-butyl acrylate / methyl methacrylate) polymer (8 g).

Ⅱ. 조성물의 제조II. Preparation of the composition

제조예 3.Preparation Example 3.

상기 제조예 1의 중합체(1g)를 증류수(30g)에 용해시킨 후, 0.01 ㎛ 필터로 여과시켜 수용성 코팅제 조성물을 제조하였다.The polymer (1 g) of Preparation Example 1 was dissolved in distilled water (30 g), and then filtered through a 0.01 μm filter to prepare a water-soluble coating composition.

제조예 4.Preparation Example 4.

상기 제조예 2의 중합체(1g)와 광산발생제인 트리페닐설포늄 노나플레이트(0.03g)와 트리에탄올 아민(0.0024g)을 부탄올(20g)에 녹인 후 0.01 ㎛ 필터로 여과시켜 포토레지스트 조성물을 제조하였다. The photoresist composition was prepared by dissolving the polymer of Preparation Example 2, triphenylsulfonium nonaplate (0.03 g) and triethanol amine (0.0024 g) as photoacid generators in butanol (20 g), and then filtering with a 0.01 μm filter. .                     

III. 이온 주입 공정을 위한 패턴 형성 방법III. Pattern Formation Method for Ion Implantation Process

실시예 1.Example 1.

0.1㎛ 이하의 피식각층 패턴이 형성된 기판 상부에 상기 제조예 3의 수용성 코팅제 조성물을 200㎚의 두께로 스핀 코팅한 다음, 155℃의 오븐 또는 열판에서 120초간 소프트 베이크하여 수용성 코팅제 층을 형성하였다(도 4 참조).The water-soluble coating composition of Preparation Example 3 was spin-coated to a thickness of 200 nm on the substrate on which the etched layer pattern of 0.1 μm or less was formed, and then soft-baked in an oven or a hot plate at 155 ° C. for 120 seconds to form a water-soluble coating layer. See FIG. 4).

상기 수용성 코팅제 상부에 상기 제조예 4의 포토레지스트 조성물을 스핀 코팅하여 상기 피식각층 패턴을 매립한 다음, 130℃의 오븐 또는 열판에서 90초간 소프트 베이크하여 2층 구조를 형성하였다(도 5 참조).The photoresist composition of Preparation Example 4 was spin coated to fill the etched layer pattern, and then soft baked for 90 seconds in an oven or a hot plate at 130 ° C. to form a two-layer structure (see FIG. 5).

상기 2층 구조에 대한 노광 및 현상 공정을 수행하여 피식각층 패턴이 하나씩 건너 오픈된 개구부를 포함하는 2층 구조의 패턴을 형성한 다음, 상기 2층 구조의 패턴을 이온주입공정용 마스크로 50KeV, 도즈량 (Dose) = 2x1013의 중간 주입 방식으로 브롬(Br) 이온을 주입하였다.The two-layer structure is exposed and developed to form a two-layered pattern including an opening in which an etched layer pattern is crossed one by one, and then the pattern of the two-layered structure is 50 KeV as an ion implantation mask. Bromine (Br) ions were implanted in an intermediate implantation manner of dose = 2 × 10 13 .

상기 이온주입 공정을 수행한 기판을 2.38wt% TMAH 수용액에서 40초간 침지하고 현상함으로써, 하나씩 건너 이온 주입 영역이 형성된 0.08㎛의 L/S 피식각층 패턴을 포함하는 반도체 기판을 제조하였다(도 6 참조).The substrate subjected to the ion implantation process was immersed in a 2.38wt% TMAH aqueous solution for 40 seconds and developed to prepare a semiconductor substrate including a 0.08 μm L / S etching layer pattern having ion implantation regions therebetween (see FIG. 6). ).

이상에서 살펴본 바와 같이, 본 발명은 기판의 전기적 특성을 높이기 위한 이온 주입 공정 시에 물성이 다른 두 종류의 조성물을 이용하여 2층 구조를 형성하고 패터닝 한 후, 이를 이온주입 공정용 마스크로 이용함으로써, 후속 이온주입 공 정을 안정하게 수행하여 반도체 소자의 최종 수율을 높일 수 있다.As described above, in the present invention, after forming and patterning a two-layer structure using two kinds of compositions having different physical properties during the ion implantation process to increase the electrical characteristics of the substrate, by using this as a mask for the ion implantation process In addition, the subsequent ion implantation process can be performed stably to increase the final yield of the semiconductor device.

Claims (15)

반도체 기판 상부에 피식각층 패턴을 형성하는 단계;Forming an etched layer pattern on the semiconductor substrate; 상기 피식각층 패턴 전면에 수용성 코팅제로 제 1 층을 형성하는 단계;Forming a first layer of a water-soluble coating on an entire surface of the etched layer pattern; 상기 수용성 코팅제층 상부에 상기 수용성 코팅제와 용해 물성이 다른 포토레지스트 조성물로 제 2 층을 형성하여 상기 피식각층 패턴을 매립시키는 단계;Filling the etched layer pattern by forming a second layer on the water-soluble coating layer and using a photoresist composition having different dissolution properties from the water-soluble coating agent; 상기 형성된 수용성 코팅제층 및 포토레지스트층의 2층에 대한 노광 및 현상 공정을 수행함으로써, 상기 피식각층 패턴이 하나 건너씩 오픈(open)된 개구부를 포함하는 2층 구조의 패턴을 형성하는 단계; 및Exposing and developing the two layers of the water-soluble coating layer and the photoresist layer to form a pattern having a two-layer structure including an opening in which the etched layer pattern is opened one by one; And 상기 2층 구조의 패턴을 이온주입용 마스크로 이용하여 상기 노출된 반도체 기판에 대한 이온 주입 공정을 수행하는 단계를 포함하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.And performing an ion implantation process on the exposed semiconductor substrate using the pattern of the two-layer structure as an ion implantation mask. 제 1 항에 있어서,The method of claim 1, 상기 수용성 코팅제는 프로필렌글리콜 메틸에테르아세테이트(PGMEA) 또는 에틸 락테이트(ethyl lactate)에 용해되지 않는 물성을 가지는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The water-soluble coating agent is a pattern forming method for the ion implantation process of a semiconductor device, characterized in that it has a physical property that does not dissolve in propylene glycol methyl ether acetate (PGMEA) or ethyl lactate. 제 2 항에 있어서,The method of claim 2, 상기 수용성 코팅제는 (아크릴산/메틸 메타크릴레이트) 중합체를 포함하는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The water-soluble coating agent comprises a (acrylic acid / methyl methacrylate) polymer pattern forming method for the ion implantation process of the semiconductor device. 제 3 항에 있어서,The method of claim 3, wherein 상기 수용성 코팅제는 20,000∼40,000의 분자량을 가지는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The water-soluble coating agent has a molecular weight of 20,000 ~ 40,000 pattern formation method for the ion implantation process of the semiconductor device. 제 1 항에 있어서,The method of claim 1, 상기 수용성 코팅제층은 기판으로부터 50㎚∼800㎚ 두께로 형성되는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The water-soluble coating layer is a pattern forming method for the ion implantation process of the semiconductor device, characterized in that formed from 50nm to 800nm thickness from the substrate. 제 5 항에 있어서,The method of claim 5, 상기 수용성 코팅제층은 기판으로부터 100㎚∼300㎚두께로 형성되는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The water-soluble coating layer is a pattern forming method for the ion implantation process of the semiconductor device, characterized in that formed from 100nm to 300nm thickness from the substrate. 제 1 항에 있어서,The method of claim 1, 상기 수용성 코팅제층을 형성한 다음이나, 포토레지스트층을 형성한 다음, 상기 각각의 층 또는 하나의 층에 대해 130∼180℃ 온도에서 베이크하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.After forming the water-soluble coating layer, or after forming a photoresist layer, the ion implantation of a semiconductor device, characterized in that further comprising the step of baking at a temperature of 130 ~ 180 ℃ for each layer or one layer Pattern formation method for the process. 제 1 항에 있어서,The method of claim 1, 상기 포토레지스트 조성물은 부탄올에 용해되는 고분자 물질 및 부탄올을 포함하는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The photoresist composition is a pattern forming method for the ion implantation process of the semiconductor device characterized in that it comprises a butanol polymer material dissolved in butanol. 제 8 항에 있어서,The method of claim 8, 상기 부탄올에 용해되는 고분자 물질은 하기 화학식 1 로 표시되는 화합물인 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법:The pattern forming method for the ion implantation process of the semiconductor device, characterized in that the polymer material dissolved in the butanol is a compound represented by the following formula (1): [화학식 1][Formula 1]
Figure 112004059007616-PAT00002
Figure 112004059007616-PAT00002
 (상기 식에서,(Wherein R1은 산에 민감한 보호기이고,R 1 is an acid sensitive protecting group, R2는 C1 내지 C10의 직쇄 또는 측쇄의 알킬이며,R 2 is C 1 to C 10 linear or branched alkyl, 상기 n : m 의 상대비는 1∼99 : 99∼1 mol% 이다.).The relative ratio of n: m is 1 to 99:99 to 1 mol%.). 제 9 항에 있어서,The method of claim 9, 상기 화학식 1 의 화합물은 폴리(t-부틸 아크릴레이트/메틸 메타크릴레이트) 중합체인 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The compound of Formula 1 is a poly (t-butyl acrylate / methyl methacrylate) polymer, characterized in that the pattern formation method for the ion implantation process of a semiconductor device. 제 9 항에 있어서,The method of claim 9, 상기 부탄올에 용해되는 고분자 물질은 6,000∼15,000의 분자량을 가지는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법. The pattern forming method for the ion implantation process of the semiconductor device, characterized in that the polymer material dissolved in the butanol has a molecular weight of 6,000 to 15,000. 제 8 항에 있어서,The method of claim 8, 상기 포토레지스트 조성물은 광산발생제 및 용매를 더 포함하는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The photoresist composition is a pattern forming method for the ion implantation process of the semiconductor device characterized in that it further comprises a photoacid generator and a solvent. 제 1 항에 있어서,The method of claim 1, 상기 노광 공정은 KrF, ArF, EUV(Extreme Ultra Violet), VUV (Vacuum Ultra Violet), E-빔, X-선 또는 이온빔으로 수행되는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The exposure process is a pattern forming method for the ion implantation process of a semiconductor device, characterized in that performed by KrF, ArF, Extreme Ultra Violet (EUV), Vacuum Ultra Violet (VUV), E-beam, X-ray or ion beam. 제 1 항에 있어서,The method of claim 1, 상기 이온 주입 공정은 브롬(Br) 및 이불화 붕소(BF2) 이온으로 수행되는 것을 특징으로 하는 반도체 소자의 이온 주입 공정을 위한 패턴 형성 방법.The ion implantation process is a pattern forming method for the ion implantation process of the semiconductor device, characterized in that is carried out with bromine (Br) and boron difluoride (BF 2 ) ions. 제 1 항 기재의 방법을 이용하여 제조된 반도체 소자.A semiconductor device manufactured using the method of claim 1.
KR1020040105965A 2004-12-15 2004-12-15 Method for forming pattern for ion-implantation process of semiconductor device KR20060068042A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040105965A KR20060068042A (en) 2004-12-15 2004-12-15 Method for forming pattern for ion-implantation process of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040105965A KR20060068042A (en) 2004-12-15 2004-12-15 Method for forming pattern for ion-implantation process of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060068042A true KR20060068042A (en) 2006-06-21

Family

ID=37162400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040105965A KR20060068042A (en) 2004-12-15 2004-12-15 Method for forming pattern for ion-implantation process of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060068042A (en)

Similar Documents

Publication Publication Date Title
TWI564282B (en) Photo acid generator, chemically amplified resist composition, and patterning process
TWI613519B (en) Negative tone developer compatible photoresist composition and methods of use
CN104335079B (en) Can be developed bottom antireflective coating composition and use its pattern formation method
JP2004212967A (en) Overcoating composition for photoresist and photoresist pattern forming method utilizing the same
KR19990081721A (en) Polymer and method of forming micropattern using same
US8334088B2 (en) Functionalized carbosilane polymers and photoresist compositions containing the same
JP3691897B2 (en) Resist material and resist pattern forming method
JP3688222B2 (en) Photoresist polymer and method for producing the same, photoresist composition using the same, photoresist pattern forming method, and semiconductor device
JP3707856B2 (en) Method for forming resist pattern
KR20030089063A (en) Forming method of photoresist pattern
KR100557556B1 (en) Photoresist additive for preventing acid diffusion and photoresist composition containing the same
KR20130020591A (en) Positive resist composition and patterning process
JP2005222059A (en) Negative photoresist composition
KR100680405B1 (en) Photoresist Composition for EUV and Method for forming Photoresist Pattern using the same
JP5037015B2 (en) Photoresist polymer, photoresist composition, method for producing semiconductor element using the same, and semiconductor element
KR100673107B1 (en) Method for Forming Pattern for Ion-Implantation of Semiconductor Device
TWI307451B (en) Photoresist composition
KR20060068042A (en) Method for forming pattern for ion-implantation process of semiconductor device
JP2020060785A (en) Negative-working photoresist compositions for laser ablation and use thereof
KR100732300B1 (en) Photoresist polymer for immersion lithography and photoresist composition comprising the same
US7824845B2 (en) Functionalized carbosilane polymers and photoresist compositions containing the same
KR20060002051A (en) Photoresist composition and method for forming photoresist pattern using the same
KR100680404B1 (en) Photoresist Copolymer and Photoresist Composition Containing It
KR100583094B1 (en) Photoresist Composition
JP2001139595A (en) Photosensitive lithocholate ester derivative and chemically amplifying type photoresist composition containing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination