KR20060065446A - Output buffer of variable gain amplifier - Google Patents

Output buffer of variable gain amplifier Download PDF

Info

Publication number
KR20060065446A
KR20060065446A KR1020050039177A KR20050039177A KR20060065446A KR 20060065446 A KR20060065446 A KR 20060065446A KR 1020050039177 A KR1020050039177 A KR 1020050039177A KR 20050039177 A KR20050039177 A KR 20050039177A KR 20060065446 A KR20060065446 A KR 20060065446A
Authority
KR
South Korea
Prior art keywords
output
vga
output buffer
variable gain
gain amplifier
Prior art date
Application number
KR1020050039177A
Other languages
Korean (ko)
Inventor
권종기
김귀동
김종대
정희범
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20060065446A publication Critical patent/KR20060065446A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)의 출력버퍼에 관한 것으로, 적어도 하나의 VGA 셀을 포함하는 VGA의 출력단에서 다양한 크기의 출력신호를 구동하기 위한 출력버퍼에 있어서, 상기 VGA 셀로부터 출력된 전압신호를 제공받아 완충하기 위한 제1 수단과, 상기 제1 수단에 접속되어 가변적인 전류 바이어스를 공급하기 위한 제2 수단과, 상기 제2 수단에 접속되어 상기 VGA 셀로부터 출력된 전압신호의 충분한 전압스윙을 제공하기 위한 제3 수단을 포함함으로써, 저전압 동작의 VGA에서 충분히 큰 출력신호의 스윙(swing)에 대해서도 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 안정된 특성을 가지며, MOS 집적회로(IC)에 내장할 수 있으며, 간단히 구현할 뿐만 아니라 그 면적을 최소화할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output buffer of a variable gain amplifier (hereinafter referred to as "VGA"). The present invention relates to an output buffer for driving output signals of various sizes at an output terminal of a VGA including at least one VGA cell. A first means for receiving and buffering a voltage signal output from the VGA cell, a second means connected to the first means for supplying a variable current bias, and connected to the second means By including a third means for providing a sufficient voltage swing of the voltage signal output from the cell, low distortion and high frequency bandwidth even for the swing of a sufficiently large output signal in VGA of low voltage operation ), It can be embedded in a MOS integrated circuit (IC), and it is simple to implement and has the effect of minimizing its area.

가변 이득 증폭기, CMOS, 출력버퍼, 가변 전류원, 가변 저항 Variable Gain Amplifier, CMOS, Output Buffer, Variable Current Source, Variable Resistors

Description

가변 이득 증폭기의 출력버퍼{Output buffer of variable gain amplifier}Output buffer of variable gain amplifier

도 1은 본 발명의 일 실시예에 따른 가변 이득 증폭기의 출력버퍼를 적용한 가변 이득 증폭기의 전체적인 회로도.1 is an overall circuit diagram of a variable gain amplifier to which an output buffer of the variable gain amplifier according to an embodiment of the present invention is applied.

도 2는 본 발명의 일 실시예에 따른 가변 이득 증폭기의 출력버퍼를 구체적으로 설명하기 위한 회로도.2 is a circuit diagram for explaining in detail the output buffer of the variable gain amplifier according to an embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 가변 이득 증폭기의 출력버퍼를 구체적으로 설명하기 위한 회로도.3 is a circuit diagram for explaining in detail the output buffer of the variable gain amplifier according to another embodiment of the present invention.

*** 도면의 주요 부분에 대한 부호 설명 ****** Explanation of symbols on main parts of drawing ***

100 : 가변이득단, 200 : 이득조절단,100: variable gain stage, 200: gain control stage,

300 : 출력버퍼, 310 : 전압완충부,300: output buffer, 310: voltage buffer,

320 : 바이어스 공급부, 330 : 음의 전압원320: bias supply, 330: negative voltage source

본 발명은 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)의 출력버퍼에 관한 것으로, 보다 상세하게는 성능의 열화를 최소화하고 큰 출력전압신호로 구동할 수 있으며 저 공급전원에서 고속으로 정확하게 동작하는 CMOS VGA 집적회로(Integrated Circuit, IC)에 내장되어 자동 가변이득 조절기능(Automatic Gain Controller, AGC)에 적용할 수 있도록 한 가변 이득 증폭기의 출력버퍼에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output buffer of a variable gain amplifier (hereinafter referred to as "VGA"). More particularly, the present invention relates to an output buffer of a variable gain amplifier. The present invention relates to an output buffer of a variable gain amplifier, which is embedded in a CMOS VGA integrated circuit (IC) that operates accurately and can be applied to an automatic gain controller (AGC).

일반적으로, CMOS VGA를 설계할 때 반드시 고려해야만 하는 사항 중 조절 전압신호(control voltage, Vc)에 따른 정확한 이득조절(gain control) 기능이 가장 중요한 특성중의 하나이다.In general, one of the most important characteristics that must be considered when designing a CMOS VGA is precise gain control according to a control voltage (Vc).

이를 바탕으로 가변 이득 증폭단(gain stage)에 의해 원하는 이득조절범위(gain control range)를 얻게 되고, 또한 최종의 출력신호가 인접하는 회로(adjacent circuit block) 또는 주어진 부하(load)를 구동해야 한다.Based on this, a desired gain control range can be obtained by a variable gain stage, and the final output signal must drive an adjacent circuit block or a given load.

통상적으로 약 80dB 이상의 넓은 이득조절범위를 가진 VGA는 여러 단의 VGA 셀(cell) 회로를 캐스캐이드(cascade) 형태로 연결하여 필요에 따라 조절신호(control signal)에 의해 입력신호에 대해 가변적 증폭이득(amplification) 및 감쇠이득(attenuation)을 얻는다.In general, VGAs with a wide gain control range of about 80dB or more can be cascaded with multiple stages of VGA cell circuits to variably amplify the input signal by means of a control signal as needed. Gain and attenuation are obtained.

이때, 입/출력단 사이에서 임피던스 매칭(impedance matching) 문제, 신호 형태(전압 혹은 전류), 인접 회로와의 바이어스 레벨 등이 중요한 설계상의 고려 사항이 된다. 통상 DC 레벨을 블로킹(blocking)하는 캐패시터를 사용하지만 이는 연결도 손실(interconnection loss)을 가져오게 된다.In this case, an impedance matching problem, a signal type (voltage or current), and a bias level between adjacent circuits are important design considerations between input / output terminals. Normally a capacitor is used that blocks the DC level, but this leads to an interconnection loss.

또한, CMOS 회로는 특성상 공정변화(process deviation)나 온도변화(temperature variation) 및 전원전압(supply voltage)의 잡음 등에 따라 MOS 소자의 문턱전압(threshold voltage, VTH) 등의 크기변화 및 축소 때문에 입/출력신호 크기가 제한되어 저 공급전원에 대한 원활한 회로동작을 가지기가 어렵다.In addition, CMOS circuits may be input / output due to the size change and reduction of the threshold voltage (VTH) of the MOS device due to process variation, temperature variation, and supply voltage noise. The output signal size is limited and it is difficult to have a smooth circuit operation for a low power supply.

즉, 회로에 대한 공정(process) 및 온도나 전원전압의 의존성을 배제할 수가 없다. 또한, 부하 크기에 따라 VGA의 성능이 열악해지고 증폭된 큰 구동 신호를 구동해야 할 필요성이 있다.In other words, the process and the dependence of the temperature or power supply voltage on the circuit cannot be excluded. In addition, depending on the load size, the performance of the VGA is poor and there is a need to drive a large amplified drive signal.

따라서, 고속으로 동작하는 VGA에서는 기존의 DC 레벨 블로킹 커패시터(DC blocking capacitor) 등 부가의 소자(component) 사용하거나, 출력단에서의 안정된 부하 구동능력(load driving capability)의 구비가 없다면, 고주파 특성 및 저소비 전력의 특성을 가지며, 저 전압에서 동작하는 정확한 CMOS VGA를 집적회로(IC)로 구현하기가 어렵다는 문제점이 있다.Therefore, in high speed VGA, high frequency characteristics and low consumption are required unless additional components such as a conventional DC level blocking capacitor are used or there is no stable load driving capability at the output stage. There is a problem in that it is difficult to implement an accurate CMOS VGA that has power characteristics and operates at a low voltage with an integrated circuit (IC).

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 VGA의 출력단에서 다양한 크기의 출력신호를 구동하는 출력버퍼(output buffer)로서 회로 기술에 의해 CMOS VGA 성능의 열화가 없이 큰 신호를 구동할 수 있으며, 고속으로 동작하는 집적회로(IC)용 자동 가변이득 조절기능(AGC)회로에 적용할 수 있도록 한 가변 이득 증폭기의 출력버퍼를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is an output buffer for driving output signals of various sizes at an output terminal of a VGA without large degradation of CMOS VGA performance by circuit technology. The present invention provides an output buffer of a variable gain amplifier that can drive a signal and can be applied to an automatic variable gain control function (AGC) circuit for an integrated circuit (IC) that operates at a high speed.

전술한 목적을 달성하기 위하여 본 발명의 일 측면은, 적어도 하나의 VGA 셀을 포함하는 VGA의 출력단에서 다양한 크기의 출력신호를 구동하기 위한 출력버퍼에 있어서, 상기 VGA 셀로부터 출력된 전압신호를 제공받아 완충하기 위한 제1 수단; 상기 제1 수단에 접속되어 가변적인 전류 바이어스를 공급하기 위한 제2 수단; 및 상기 제2 수단에 접속되어 상기 VGA 셀로부터 출력된 전압신호의 충분한 전압스 윙을 제공하기 위한 제3 수단을 포함하여 이루어진 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼를 제공하는 것이다.In order to achieve the above object, an aspect of the present invention, in the output buffer for driving the output signal of various sizes at the output terminal of the VGA including at least one VGA cell, providing a voltage signal output from the VGA cell First means for receiving and buffering; Second means connected to said first means for supplying a variable current bias; And third means connected to the second means for providing a sufficient voltage swing of the voltage signal output from the VGA cell.

여기서, 상기 제1 수단은, 소오스-폴로우 형태로 이루어지며, 상기 VGA 셀로부터 출력된 전압신호에 따라 구동되는 제1 및 제2 단일 트랜지스터로 이루어짐이 바람직하다.Here, the first means is preferably made of a source-following type, and is preferably composed of first and second single transistors driven according to a voltage signal output from the VGA cell.

바람직하게는, 상기 제1 및 제2 단일 트랜지스터는 NMOS 트랜지스터, PMOS 트랜지스터 또는 바이폴라 트랜지스터 중 어느 하나로 이루어진다.Advantageously, said first and second single transistors comprise one of an NMOS transistor, a PMOS transistor, or a bipolar transistor.

바람직하게는, 상기 제2 수단은 가변 전류원으로 이루어진다.Preferably, said second means consists of a variable current source.

바람직하게는, 상기 제2 수단은 가변 저항으로 이루어진다.Preferably, the second means is made of a variable resistor.

바람직하게는, 상기 제3 수단은 음의 전압원으로 이루어진다.Preferably, the third means consists of a negative voltage source.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

도 1은 본 발명의 일 실시예에 따른 가변 이득 증폭기의 출력버퍼를 적용한 가변 이득 증폭기의 전체적인 회로도이다.1 is an overall circuit diagram of a variable gain amplifier using an output buffer of a variable gain amplifier according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 출력버퍼를 적용한 전체적인 가변 이득 증폭기(Variable Gain Amplifier, 이하, 'VGA'라 함)는 적어도 하나 이 상의 VGA 셀(cell)이 다단(multi-stage)으로 연결되어 외부의 조절전압(Vc_int) 신호에 의해 넓은 범위에서 전압 이득을 조절하기 위한 가변이득단(100)과, 상기 가변이득단(100)의 VGA 셀에 상기 조절전압(Vc_int)을 공급하기 위한 이득조절단(200)과, 상기 가변이득단(100)의 출력단에 연결되어 다양한 크기의 출력신호를 구동하기 위한 출력버퍼(300)를 포함하여 구성된다.Referring to FIG. 1, an overall variable gain amplifier (hereinafter, referred to as a 'VGA') to which an output buffer is applied according to an embodiment of the present invention includes at least one or more VGA cells. a variable gain stage 100 for controlling a voltage gain in a wide range by an external control voltage Vc_int signal, and applying the control voltage Vc_int to a VGA cell of the variable gain stage 100. It is configured to include a gain control stage 200 for supplying, and an output buffer 300 connected to the output terminal of the variable gain stage 100 for driving output signals of various sizes.

도 2는 본 발명의 일 실시예에 따른 가변 이득 증폭기의 출력버퍼를 구체적으로 설명하기 위한 회로도이다.2 is a circuit diagram for describing in detail the output buffer of the variable gain amplifier according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 가변 이득 증폭기의 출력버퍼(300)는 전압완충부(310), 바이어스 공급부(320) 및 음의 전압원(330)으로 이루어진다.Referring to FIG. 2, the output buffer 300 of the variable gain amplifier according to the exemplary embodiment includes a voltage buffer 310, a bias supply 320, and a negative voltage source 330.

여기서, 상기 전압완충부(310)는 상기 가변이득단(100)의 VGA 셀(도 1 참조)로부터 출력된 전압신호를 제공받아 완충하는 것으로서, 소오스-폴로우(source follower) 형태로 이루어지며, 전원단자(Vdd)와 제1 및 제2 출력단자(Vo+ 및 Vo-) 사이에 각각 접속되며 상기 VGA 셀로부터 출력된 전압신호에 따라 각각 구동되는 제1 및 제2 단일 트랜지스터(M1 및 M2)로 구성된다.Here, the voltage buffer 310 is to receive and buffer the voltage signal output from the VGA cell (see Fig. 1) of the variable gain stage 100, it is made in the form of a source follower (source follower), First and second single transistors M1 and M2 connected between the power supply terminal Vdd and the first and second output terminals Vo + and Vo-, respectively, and driven according to the voltage signal output from the VGA cell. It is composed.

한편, 본 발명의 일 실시예에서는 상기 제1 및 제2 단일 트랜지스터(M1 및 M2)는 NMOS 트랜지스터로 구현하였지만, 이에 국한하지 않으며, PMOS 트랜지스터 또는 바이폴라 트랜지스터로 구현할 수도 있다.Meanwhile, in an embodiment of the present invention, the first and second single transistors M1 and M2 are implemented as NMOS transistors, but are not limited thereto, and may be implemented as PMOS transistors or bipolar transistors.

상기 바이어스 공급부(320)는 상기 전압완충부(310)에 접속되어 가변적인 전류 바이어스(bias)를 공급하는 것으로서, 상기 제1 및 제2 출력단자(Vo+ 및 Vo-)와 상기 음의 전압원(-Vss)(330) 사이에 각각 접속되는 제1 및 제2 가변 전류원(Is1 및 Is2)으로 이루어진다.The bias supply unit 320 is connected to the voltage buffer unit 310 to supply a variable current bias, and the first and second output terminals Vo + and Vo− and the negative voltage source (−). And first and second variable current sources Is1 and Is2 connected between Vss) 330, respectively.

상기 음의 전압원(-Vss)(330)은 상기 VGA 셀로부터 출력된 전압신호의 충분한 전압스윙(voltage swing)을 제공하는 기능을 수행한다.The negative voltage source (-Vss) 330 serves to provide a sufficient voltage swing of the voltage signal output from the VGA cell.

상기와 같이 구성된 본 발명의 일 실시예에 따른 가변 이득 증폭기의 출력버퍼의 동작을 설명하면 다음과 같다.Referring to the operation of the output buffer of the variable gain amplifier according to an embodiment of the present invention configured as described above are as follows.

먼저, 상기 가변이득단(100)의 출력신호가 이득손실 없이 제1 및 제2 출력단자(Vo+ 및 Vo-)에 전달되도록 소오스-폴로우(source follower)의 전류 바이어스는 상기 제1 및 제2 가변 전류원(Is1 및 Is2)으로부터 공급받고, 상기 음의 전압원(-Vss)(330)은 큰 전압신호를 구동하도록 전압여유를 갖게 한다.First, a current bias of a source follower is applied to the first and second output terminals such that the output signal of the variable gain terminal 100 is transmitted to the first and second output terminals Vo + and Vo− without gain loss. The negative voltage source (-Vss) 330 is supplied from the variable current sources Is1 and Is2 and has a voltage margin to drive a large voltage signal.

또한, 상기 소오스-폴로우 형태의 제1 및 제2 출력단자(Vo+ 및 Vo-)는 인접 회로가 연결될 경우, 연결선에 의한 기생커패시터 성분 및 인접 회로의 입력 커패시턴스 등이 부하로 연결된다.In addition, when the adjacent circuits are connected, the parasitic capacitor component and the input capacitance of the adjacent circuit are connected to the load when the first and second output terminals Vo + and Vo− have a source-follow type.

즉, 집적회로(IC)의 본딩 패드(bonding pad)(미도시)가 연결될 경우, 상기 본딩 패드의 커패시턴스(capacitance)(CPAD 및 CLOAD) 성분과 본딩 와이어(bonding wire)의 인덕턴스(inductance, LWIRE) 성분 등이 등가 회로적으로 존재하여 연결됨으로써, 고주파 동작 영역에서의 출력신호 구동에 영향을 미치게 된다.That is, when a bonding pad (not shown) of an integrated circuit (IC) is connected, the capacitance (C PAD and C LOAD ) component of the bonding pad and the inductance (bonding wire) of the bonding wire (bonding wire), LWIRE) components and the like are connected in an equivalent circuit, thereby affecting the output signal driving in the high frequency operating region.

따라서, 출력신호 왜곡을 방지하기 위해서는 충분한 크기의 제1 및 제2 단일 트랜지스터(M1 및 M2)로 구성된 소오스-폴로우(source follower)에 전류 바이어스 가 상기 제1 및 제2 가변 전류원(Is1 및 Is2)으로부터 공급되도록 해야 한다.Therefore, in order to prevent output signal distortion, a current bias is applied to a source follower including first and second single transistors M1 and M2 of sufficient magnitude so that the first and second variable current sources Is1 and Is2. Must be supplied from

또한, 상기 가변이득단(100)에서 증폭된 VGA 출력신호의 충분한 전압스윙(voltage swing)을 위해 상기 전류 바이어스를 공급하는 제1 및 제2 가변 전류원(Is1 및 Is2)의 접지(ground) 대신에 상기 음의 전압원(-Vss)(330)을 구비한 출력버퍼의 구성을 통하여 DC전압 여유(voltage margin)가 작은 저전압 VGA의 출력단에서도 큰 출력전압 신호를 구동할 수 있다.Also, instead of the ground of the first and second variable current sources Is1 and Is2 for supplying the current bias for sufficient voltage swing of the VGA output signal amplified by the variable gain stage 100. Through the configuration of the output buffer having the negative voltage source (-Vss) 330, a large output voltage signal can be driven even at an output terminal of a low voltage VGA having a small DC voltage margin.

도 3은 본 발명의 다른 실시예에 따른 가변 이득 증폭기의 출력버퍼를 구체적으로 설명하기 위한 회로도로서, 본 발명의 다른 실시예에 따른 가변 이득 증폭기의 출력버퍼를 구성하는 주요 구성요소 중에서 전압완충부(310) 및 음의 전압원(330)은 전술한 본 발명의 일 실시예와 동일한 구성 및 작용효과를 가진다. 따라서, 이에 대한 상세한 설명은 본 발명의 일 실시예를 참조하기로 한다.FIG. 3 is a circuit diagram illustrating an output buffer of a variable gain amplifier according to another embodiment of the present invention in detail. Among the main components constituting an output buffer of the variable gain amplifier according to another embodiment of the present invention, a voltage buffer unit is used. 310 and the negative voltage source 330 has the same configuration and operation and effect as the embodiment of the present invention described above. Therefore, the detailed description thereof will be referred to an embodiment of the present invention.

다만, 본 발명의 다른 실시예에 따른 가변 이득 증폭기의 출력버퍼는 본 발명의 일 실시예에서 적용된 제1 및 제2 가변 전류원(Is1 및 Is2)으로 이루어진 바이어스 공급부(320)를 제1 및 제2 가변 저항(R1 및 R2)으로 이루어진 바이어스 공급부(320')로 구현한 차이점을 가지고 있다.However, the output buffer of the variable gain amplifier according to another embodiment of the present invention is the first and second bias supply unit 320 consisting of the first and second variable current sources Is1 and Is2 applied in an embodiment of the present invention. It has a difference implemented by the bias supply unit 320 'consisting of the variable resistors R1 and R2.

따라서, 본 발명에 따른 CMOS VGA의 출력버퍼는 저전압 동작의 VGA에서 충분히 큰 출력신호의 스윙에 대해서도 저왜곡(low distortion) 및 고대역(high frequency bandwidth)의 안정된 특성을 가질 수 있으며, MOS 집적회로(IC)에 내장 할 수 있다.Accordingly, the output buffer of the CMOS VGA according to the present invention can have stable characteristics of low distortion and high frequency bandwidth even with a swing of a sufficiently large output signal in a VGA of low voltage operation, and an MOS integrated circuit. It can be built in (IC).

전술한 본 발명에 따른 가변 이득 증폭기의 출력버퍼에 대한 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.Although a preferred embodiment of the output buffer of the variable gain amplifier according to the present invention has been described above, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to implement and this also belongs to the present invention.

이상에서 설명한 바와 같은 본 발명의 가변 이득 증폭기의 출력버퍼에 따르면, 저전압 영역에서도 저왜곡(low distortion) 및 고대역(high frequency bandwidth) 특성의 충분히 큰 출력신호 갖도록 하며 CMOS 기술에 의해 집적회로(IC) 내에 내장할 수 있을 뿐만 아니라 간단히 구현할 수 있고 그 면적을 최소화할 수 있으며, 저 전원공급 영역 또는 필요에 따라 신호모드 설정이 가능한 기능을 가지는 이점이 있다.According to the output buffer of the variable gain amplifier of the present invention as described above, even in the low voltage region to have a sufficiently large output signal of low distortion and high frequency bandwidth characteristics and integrated circuit (IC) by CMOS technology In addition to being able to be built in, it can be simply implemented, the area can be minimized, and there is an advantage in that a low power supply area or a signal mode can be set as required.

Claims (6)

적어도 하나의 VGA 셀을 포함하는 VGA의 출력단에서 다양한 크기의 출력신호를 구동하기 위한 출력버퍼에 있어서,An output buffer for driving output signals of various sizes at an output terminal of a VGA including at least one VGA cell, 상기 VGA 셀로부터 출력된 전압신호를 제공받아 완충하기 위한 제1 수단;First means for receiving and buffering a voltage signal output from the VGA cell; 상기 제1 수단에 접속되어 가변적인 전류 바이어스를 공급하기 위한 제2 수단; 및Second means connected to said first means for supplying a variable current bias; And 상기 제2 수단에 접속되어 상기 VGA 셀로부터 출력된 전압신호의 충분한 전압스윙을 제공하기 위한 제3 수단을 포함하여 이루어진 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼.And third means connected to said second means for providing a sufficient voltage swing of the voltage signal output from said VGA cell. 제 1 항에 있어서, 상기 제1 수단은,The method of claim 1, wherein the first means, 소오스-폴로우 형태로 이루어지며, 상기 VGA 셀로부터 출력된 전압신호에 따라 구동되는 제1 및 제2 단일 트랜지스터로 이루어진 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼.An output buffer of a variable gain amplifier having a source-following type and comprising first and second single transistors driven according to a voltage signal output from the VGA cell. 제 2 항에 있어서, 상기 제1 및 제2 단일 트랜지스터는 NMOS 트랜지스터, PMOS 트랜지스터 또는 바이폴라 트랜지스터 중 어느 하나로 이루어진 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼.3. The output buffer of claim 2, wherein the first and second single transistors are any one of an NMOS transistor, a PMOS transistor, and a bipolar transistor. 제 1 항에 있어서, 상기 제2 수단은 가변 전류원인 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼.The output buffer of claim 1, wherein the second means is a variable current source. 제 1 항에 있어서, 상기 제2 수단은 가변 저항인 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼.The output buffer of claim 1, wherein the second means is a variable resistor. 제 1 항에 있어서, 상기 제3 수단은 음의 전압원인 것을 특징으로 하는 가변 이득 증폭기의 출력버퍼.The output buffer of claim 1, wherein the third means is a negative voltage source.
KR1020050039177A 2004-12-10 2005-05-11 Output buffer of variable gain amplifier KR20060065446A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040104315 2004-12-10
KR20040104315 2004-12-10

Publications (1)

Publication Number Publication Date
KR20060065446A true KR20060065446A (en) 2006-06-14

Family

ID=37160708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039177A KR20060065446A (en) 2004-12-10 2005-05-11 Output buffer of variable gain amplifier

Country Status (1)

Country Link
KR (1) KR20060065446A (en)

Similar Documents

Publication Publication Date Title
US6956436B2 (en) Wide common mode differential input amplifier and method
US7777568B2 (en) High frequency receiver preamplifier with CMOS rail-to-rail capability
US7391269B2 (en) Amplifying circuit
US8149055B2 (en) Semiconductor integrated circuit device
EP0037406B1 (en) Cmos operational amplifier with reduced power dissipation
US4484148A (en) Current source frequency compensation for a CMOS amplifier
CN109951161B (en) Complementary digital variable gain amplifier
US3956708A (en) MOSFET comparator
US6359512B1 (en) Slew rate boost circuitry and method
KR20060112539A (en) Power amplifier with automatically switching facility
KR100394317B1 (en) Power Amplifier and a method for improving linearity thereof
US6437628B1 (en) Differential level shifting buffer
US6833760B1 (en) Low power differential amplifier powered by multiple unequal power supply voltages
JPH09260968A (en) Amplifier and semiconductor device
US4443717A (en) High resolution fast diode clamped comparator
US4546327A (en) Analog signal power amplifier circuit
US7046089B2 (en) Variable gain amplifier
US7157970B2 (en) Rail-to-rail-input buffer
US5515006A (en) Low distortion efficient large swing CMOS amplifier output
US6614280B1 (en) Voltage buffer for large gate loads with rail-to-rail operation and preferable use in LDO's
EP1014567A2 (en) Improvements in or relating to an operational amplifier
KR20060065446A (en) Output buffer of variable gain amplifier
US6570450B2 (en) Efficient AC coupled CMOS RF amplifier
US6353363B1 (en) Low voltage rail-to-rail CMOS output stage
US20070257712A1 (en) Low Current, High Gain, Single to Differential Buffer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20070516

Effective date: 20080422