KR20060063006A - Thin film transistor substrate of transflective type and method for fabricating the same - Google Patents

Thin film transistor substrate of transflective type and method for fabricating the same Download PDF

Info

Publication number
KR20060063006A
KR20060063006A KR1020040102034A KR20040102034A KR20060063006A KR 20060063006 A KR20060063006 A KR 20060063006A KR 1020040102034 A KR1020040102034 A KR 1020040102034A KR 20040102034 A KR20040102034 A KR 20040102034A KR 20060063006 A KR20060063006 A KR 20060063006A
Authority
KR
South Korea
Prior art keywords
organic insulating
electrode
insulating layer
insulating film
thin film
Prior art date
Application number
KR1020040102034A
Other languages
Korean (ko)
Other versions
KR101107243B1 (en
Inventor
안병철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040102034A priority Critical patent/KR101107243B1/en
Publication of KR20060063006A publication Critical patent/KR20060063006A/en
Application granted granted Critical
Publication of KR101107243B1 publication Critical patent/KR101107243B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Abstract

본 발명은 빛샘을 방지하면서도 배선 폭을 감소시킬 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.The present invention relates to a transflective thin film transistor substrate capable of reducing wiring width while preventing light leakage, and a method of manufacturing the same.

본 발명의 반투과형 박막 트랜지스터 기판은 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 화소 영역에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과; 상기 화소 영역 중 반사 영역에 형성된 반사 전극과; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터를 덮으면서 상기 반사 전극 아래에 형성되며 광을 흡수하는 유기 절연막을 구비하고; 상기 게이트 라인 및 데이터 라인 중 적어도 어느 한 라인과 상기 반사 전극의 중첩 정도가 4㎛ 이하가 되도록 한다.The semi-transmissive thin film transistor substrate of the present invention includes a gate line; A data line crossing the gate line and a gate insulating layer interposed therebetween to define a pixel area; A thin film transistor connected to the gate line and the data line; A pixel electrode formed in the pixel region and connected to the thin film transistor; A reflection electrode formed in the reflection area of the pixel area; An organic insulating layer formed under the reflective electrode and covering the gate line, the data line, and the thin film transistor to absorb light; The overlapping degree of at least one of the gate line and the data line with the reflective electrode is 4 μm or less.

Description

반투과형 박막 트랜지스터 기판 및 그 제조 방법{Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same} Semi-transparent thin film transistor substrate and manufacturing method thereof {Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same}             

도 1은 종래의 액정 패널 구조를 개략적으로 도시한 사시도.1 is a perspective view schematically showing a conventional liquid crystal panel structure.

도 2는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 일부분을 도시한 평면도.2 is a plan view showing a portion of a transflective thin film transistor substrate according to a first embodiment of the present invention.

도 3은 도 2에 도시된 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.3 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 2 taken along lines II ′ and II-II ′.

도 4a 및 도 4b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.4A and 4B are a plan view and a cross-sectional view for explaining a first mask process in the method of manufacturing a transflective thin film transistor substrate according to the first embodiment of the present invention.

도 5a 및 도 5b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.5A and 5B are a plan view and a cross-sectional view for describing a second mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.6A and 6B are a plan view and a sectional view for describing a third mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.7A and 7B are a plan view and a sectional view for explaining a fourth mask process in the method of manufacturing a transflective thin film transistor substrate according to the first embodiment of the present invention.

도 8a 및 도 8b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도.8A and 8B are a plan view and a sectional view for describing a fifth mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제6 마스크 공정을 설명하기 위한 평면도 및 단면도.9A and 9B are a plan view and a cross-sectional view for describing a sixth mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

도 10은 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판의 일부분을 도시한 평면도.10 is a plan view illustrating a portion of a transflective thin film transistor substrate according to a second embodiment of the present invention.

도 11은 도 10에 도시된 박막 트랜지스터 기판을 Ⅲ-Ⅲ', Ⅳ-Ⅳ'선을 따라 절단하여 도시한 단면도.FIG. 11 is a cross-sectional view of the thin film transistor substrate illustrated in FIG. 10 taken along lines III-III ′ and IV-IV ′.

도 12a 및 도 12b는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도.12A and 12B are a plan view and a sectional view for explaining a first mask process in the method of manufacturing a semi-transmissive thin film transistor substrate according to the second embodiment of the present invention.

도 13a 및 도 13b는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도.13A and 13B are a plan view and a cross-sectional view for describing a second mask process in the method of manufacturing the transflective thin film transistor substrate according to the second embodiment of the present invention.

도 14a 및 도 14b는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도.14A and 14B are a plan view and a cross-sectional view for describing a third mask process in the method of manufacturing the transflective thin film transistor substrate according to the second embodiment of the present invention.

도 15a 내지 도 15c는 본 발명의 제2 실시 예에 따른 제3 마스크 공정을 구체적으로 설명하기 위한 단면도들.15A to 15C are cross-sectional views illustrating a third mask process according to a second embodiment of the present invention in detail.

도 16a 및 도 16b는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도.16A and 16B are a plan view and a cross-sectional view for describing a fourth mask process in the method of manufacturing the transflective thin film transistor substrate according to the second embodiment of the present invention.

도 17은 본 발명의 제3 실시 예에 따른 반투과형 박막 트랜지스터 기판의 일부분을 도시한 단면도.17 is a cross-sectional view illustrating a portion of a transflective thin film transistor substrate according to a third exemplary embodiment of the present invention.

도 18은 본 발명의 제4 실시 예에 따른 반투과형 박막 트랜지스터 기판의 일 부분을 도시한 단면도.18 is a cross-sectional view illustrating a portion of a transflective thin film transistor substrate according to a fourth exemplary embodiment of the present invention.

< 도면의 주요 부분에 대한 부호의 설명 > <Description of Symbols for Main Parts of Drawings>

2 : 상부 기판 4 : 블랙 매트릭스2: upper substrate 4: black matrix

6, R, G, B : 칼라 필터 8 : 공통 전극6, R, G, B: color filter 8: common electrode

10 : 칼라 필터 기판 12, 142, 242 : 하부 기판10: color filter substrate 12, 142, 242: lower substrate

14, 102, 202 : 게이트 라인 16, 104, 204 : 데이터 라인14, 102, 202: gate line 16, 104, 204: data line

18, 106 : 박막 트랜지스터 20 : 박막 트랜지스터 기판18, 106: thin film transistor 20: thin film transistor substrate

24 : 액정 144, 244 : 게이트 절연막24: liquid crystal 144, 244: gate insulating film

114, 214 : 활성층 116, 216 : 오믹 접촉층114, 214: active layer 116, 216: ohmic contact layer

104, 204 : 데이터 라인 110, 210 : 소스 전극104, 204: data lines 110, 210: source electrodes

112, 212 : 드레인 전극 146, 149, 150, 246 : 보호막 112, 212: drain electrodes 146, 149, 150, 246: protective film

148, 248 : 유기 절연막 152, 252 : 반사 전극148, 248: organic insulating film 152, 252: reflective electrode

22, 118, 218 : 화소 전극 156 : 컨택홀22, 118, 218: pixel electrode 156: contact hole

106, 206 : 스토리지 라인 115, 215 : 반도체 패턴106,206: storage line 115,215: semiconductor pattern

154, 254 : 투과홀 201 : 제1 도전층154 and 254 Transmission holes 201 First conductive layer

203 : 제2 도전층 268, 274 : 광흡수층203: Second conductive layer 268, 274: Light absorbing layer

270, 272 : 유기 절연막
270, 272: organic insulating film

본 발명은 반투과형 액정 표시 장치의 박막 트랜지스터 기판에 관한 것으로, 특히 배선폭 감소로 인한 빛샘을 방지할 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor substrate of a transflective liquid crystal display device, and more particularly, to a transflective thin film transistor substrate capable of preventing light leakage due to reduced wiring width and a method of manufacturing the same.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀 매트릭스를 통해 화상을 표시하는 액정 표시 패널(이하, 액정 패널)과, 그 액정 패널을 구동하는 구동 회로를 구비한다.The liquid crystal display displays an image by adjusting the light transmittance of the liquid crystal having dielectric anisotropy using an electric field. To this end, the liquid crystal display includes a liquid crystal display panel (hereinafter referred to as a liquid crystal panel) for displaying an image through a liquid crystal cell matrix, and a driving circuit for driving the liquid crystal panel.

도 1을 참조하면, 종래의 액정 패널은 액정(24)을 사이에 두고 접합된 칼라 필터 기판(10)과 박막 트랜지스터 기판(20)으로 구성된다.Referring to FIG. 1, a conventional liquid crystal panel includes a color filter substrate 10 and a thin film transistor substrate 20 bonded to each other with a liquid crystal 24 interposed therebetween.

칼라 필터 기판(10)은 상부 유리 기판(2) 상에 순차적으로 형성된 블랙 매트릭스(4)와 칼라 필터(6) 및 공통 전극(8)을 구비한다. 블랙 매트릭스(4)는 상부 유리 기판(2)에 매트릭스 형태로 형성된다. 이러한 블랙 매트릭스(4)는 상부 유리 기판(2)의 영역을 칼라 필터(6)가 형성되어질 다수의 셀영역들로 나누고, 인접한 셀들간의 광 간섭 및 외부광 반사를 방지한다. 칼라 필터(6)는 블랙 매트릭스(4)에 의해 구분된 셀영역에 적(R), 녹(G), 청(B)으로 구분되게 형성되어 적, 녹, 청색 광을 각각 투과시킨다. 공통 전극(8)은 칼라 필터(6) 위에 전면 도포된 투명 도전층으로 액정(24) 구동시 기준이 되는 공통 전압(Vcom)을 공급한다. 그리고, 칼라 필터(6)의 평탄화를 위하여 칼라 필터(6)와 공통 전극(8) 사이에는 오버코트층(Overcoat Layer)(미도시)이 추가로 형성되기도 한다. The color filter substrate 10 includes a black matrix 4, a color filter 6, and a common electrode 8 sequentially formed on the upper glass substrate 2. The black matrix 4 is formed in the form of a matrix on the upper glass substrate 2. This black matrix 4 divides the area of the upper glass substrate 2 into a plurality of cell areas in which the color filter 6 is to be formed, and prevents light interference and external light reflection between adjacent cells. The color filter 6 is formed to be divided into red (R), green (G), and blue (B) in the cell region divided by the black matrix (4) to transmit red, green, and blue light, respectively. The common electrode 8 supplies a common voltage Vcom which is a reference when driving the liquid crystal 24 to the transparent conductive layer coated on the color filter 6. In addition, an overcoat layer (not shown) may be further formed between the color filter 6 and the common electrode 8 to planarize the color filter 6.                         

박막 트랜지스터 기판(20)은 하부 유리 기판(12)에서 게이트 라인(14)과 데이터 라인(16)의 교차로 정의된 셀영역마다 형성된 박막 트랜지스터(18)와 화소 전극(22)을 구비한다. 박막 트랜지스터(18)는 게이트 라인(14)으로부터의 게이트 신호에 응답하여 데이터 라인(16)으로부터의 데이터 신호를 화소 전극(22)으로 공급한다. 투명 도전층으로 형성된 화소 전극(22)은 박막 트랜지스터(18)로부터의 데이터 신호를 공급하여 액정(24)이 구동되게 한다.The thin film transistor substrate 20 includes a thin film transistor 18 and a pixel electrode 22 formed in each cell region defined by the intersection of the gate line 14 and the data line 16 in the lower glass substrate 12. The thin film transistor 18 supplies the data signal from the data line 16 to the pixel electrode 22 in response to the gate signal from the gate line 14. The pixel electrode 22 formed of the transparent conductive layer supplies a data signal from the thin film transistor 18 to drive the liquid crystal 24.

유전 이방성을 갖는 액정(24)은 화소 전극(22)의 데이터 신호와 공통 전극(8)의 공통 전압(Vcom)에 의해 형성된 전계에 따라 회전하여 광 투과율을 조절함으로써 계조가 구현되게 한다.The liquid crystal 24 having dielectric anisotropy is rotated according to the electric field formed by the data signal of the pixel electrode 22 and the common voltage Vcom of the common electrode 8 to adjust the light transmittance so that gray scales are realized.

그리고, 액정 패널은 컬러 필터 기판(10)과 박막 트랜지스터 기판(20)과의 셀갭을 일정하게 유지하기 위한 스페이서(미도시)를 추가로 구비한다.The liquid crystal panel further includes a spacer (not shown) for maintaining a constant cell gap between the color filter substrate 10 and the thin film transistor substrate 20.

한편, 액정 패널은 백라이트 유닛(Back light unit)으로부터 입사된 광을 이용하여 화상을 표시하는 투과형과, 자연광과 같은 외부광을 반사시켜 화상을 표시하는 반사형과, 투과형 및 반사형의 장점을 이용한 반투과형으로 대별된다.On the other hand, the liquid crystal panel utilizes the advantages of a transmission type for displaying an image using light incident from a back light unit, a reflection type for displaying an image by reflecting external light such as natural light, and a transmission type and a reflection type. It is roughly classified as transflective.

투과형은 백라이트 유닛의 전력 소모가 크고, 반사형은 외부광에 의존함에 따라 어두운 환경에서는 화상을 표시할 수 없는 문제점이 있다. 반면에, 반투과형은 외부광이 충분하면 반사 모드로, 불충분하면 백라이트 유닛을 이용한 투과 모드로 동작하게 되므로 투과형 보다 소비 전력을 줄일 수 있으면서 반사형과 달리 외부광 제약을 받지 않게 된다.The transmissive type has a high power consumption of the backlight unit, and the reflective type has a problem in that an image cannot be displayed in a dark environment because it depends on external light. On the other hand, the transflective type is operated in a reflective mode when sufficient external light is provided, and in a transmissive mode using a backlight unit when insufficient external light can reduce power consumption than the transmissive type, and unlike the reflective type, it is not subject to external light constraints.

이를 위하여, 반투과형 액정 패널은 각 화소가 반사 영역 및 투과 영역으로 구분된다. 따라서, 반투과형 박막 트랜지스터 기판에는 도 1에 도시된 박막 트랜지스터 기판(20)과 대비하여 반사 영역에 형성된 반사 전극과, 반사 영역과 투과 영역의 광 경로를 같게 하기 위하여 절연막 등을 추가로 구비한다. 이 경우, 데이터 라인의 양측부를 통한 빛샘을 방지하기 위하여 반사 전극은 데이터 라인과 중첩되게 형성된다. 이로 인하여, 반투과 액정 패널이 고정세화 됨에 따라 데이터 라인의 폭이 감소되어야만 하지만, 데이터 라인의 폭을 줄이는데 한계가 있다. 따라서, 빛샘을 방지하면서 데이터 라인의 폭을 줄일 수 있는 방안이 필요하다.
To this end, in the transflective liquid crystal panel, each pixel is divided into a reflection area and a transmission area. Therefore, the semi-transmissive thin film transistor substrate further includes a reflective electrode formed in the reflective region as compared to the thin film transistor substrate 20 shown in FIG. 1, and an insulating film or the like for equalizing the optical paths of the reflective and transmissive regions. In this case, the reflective electrode is formed to overlap the data line in order to prevent light leakage through both sides of the data line. For this reason, the width of the data line should be reduced as the transflective liquid crystal panel becomes high definition, but there is a limit in reducing the width of the data line. Therefore, there is a need for a method of reducing the width of a data line while preventing light leakage.

따라서, 본 발명의 목적은 빛샘을 방지하면서도 배선 폭을 감소시킬 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a semi-transmissive thin film transistor substrate capable of reducing wiring width while preventing light leakage and a method of manufacturing the same.

본 발명의 다른 목적은 데이터 라인과 화소 전극간의 기생 캐패시터 성분을 감소시킬 수 있는 반투과형 박막 트랜지스터 기판 및 그 제조 방법을 제공하는 것이다.
Another object of the present invention is to provide a transflective thin film transistor substrate capable of reducing parasitic capacitor components between a data line and a pixel electrode and a method of manufacturing the same.

상기 목적을 달성하기 위하여, 본 발명에 따른 따른 반투과형 박막 트랜지스터 기판은 게이트 라인과; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와; 상기 화소 영역에 형성되어 상기 박막 트랜지스터와 접속 된 화소 전극과; 상기 화소 영역 중 반사 영역에 형성된 반사 전극과; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터를 덮으면서 상기 반사 전극 아래에 형성되며 광을 흡수하는 유기 절연막을 구비하고; 상기 게이트 라인 및 데이터 라인 중 적어도 어느 한 라인과 상기 반사 전극의 중첩 정도가 4㎛ 이하가 되도록 하는 것을 특징으로 한다.In order to achieve the above object, the semi-transmissive thin film transistor substrate according to the present invention comprises a gate line; A data line crossing the gate line and a gate insulating layer interposed therebetween to define a pixel area; A thin film transistor connected to the gate line and the data line; A pixel electrode formed in the pixel region and connected to the thin film transistor; A reflection electrode formed in the reflection area of the pixel area; An organic insulating layer formed under the reflective electrode and covering the gate line, the data line, and the thin film transistor to absorb light; The overlapping degree of at least one of the gate line and the data line and the reflective electrode may be 4 μm or less.

그리고, 본 발명의 한 특징에 따른 반투과형 박막 트랜지스터 기판의 제조 방법은 기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극을 포함하는 제1 도전 패턴을 형성하는 단계와; 상기 게이트 금속 패턴을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 반도체 패턴을 형성하는 단계와; 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 그 데이터 라인과 접속된 소스 전극, 상기 반도체 패턴을 사이에 두고 상기 소스 전극과 대향하는 드레인 전극을 포함하는 제2 도전 패턴을 형성하는 단계와; 상기 제2 도전 패턴을 덮으면서 상기 화소 영역에 위치하는 투과홀을 갖으며 광을 흡수하는 유기 절연막을 형성하는 단계와; 상기 화소 영역 중 반사 영역의 유기 절연막 상에 반사 전극을 형성하는 단계와; 상기 화소 영역에서 상기 반사 전극 및 상기 투과홀과 중첩되며 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계를 포함한다.In addition, a method of manufacturing a transflective thin film transistor substrate according to an aspect of the present invention includes forming a first conductive pattern including a gate line and a gate electrode connected to the gate line on the substrate; Forming a gate insulating film covering the gate metal pattern; Forming a semiconductor pattern on the gate insulating film; Forming a second conductive pattern including a data line crossing the gate line to define a pixel region, a source electrode connected to the data line, and a drain electrode facing the source electrode with the semiconductor pattern interposed therebetween; ; Forming an organic insulating layer covering the second conductive pattern, the organic insulating layer having light transmitting holes and absorbing light; Forming a reflective electrode on the organic insulating layer of the reflective region of the pixel region; And forming a pixel electrode overlapping the reflective electrode and the transmission hole in the pixel region and connected to the drain electrode.

본 발명의 다른 특징에 따른 반투과형 박막 트랜지스터 기판의 제조 방법은 기판 상에 투명한 제1 도전층과 불투명한 제2 도전층의 이중 구조를 갖는 게이트 라인, 게이트 전극, 화소 전극을 포함하는 제1 마스크 패턴군을 형성하는 단계와; 상기 제1 마스크 패턴군을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절 연막 위에 반도체 패턴과, 그 반도체 패턴 위에 중첩된 데이터 라인, 소스 전극, 드레인 전극을 포함하는 제2 마스크 패턴군을 형성하는 단계와; 상기 제2 마스크 패턴군을 덮고, 광을 흡수하는 유기 절연막을 형성하는 단계와; 상기 화소 전극을 노출시키는 투과 영역에서 상기 유기 절연막 및 게이트 절연막을 관통하는 투과홀을 형성하는 단계와; 상기 유기 절연막의 반사 영역에 위치하고, 상기 화소 전극 및 드레인 전극을 접속시키는 반사 전극을 형성하는 단계를 포함한다.According to another aspect of the present invention, a method of manufacturing a semi-transmissive thin film transistor substrate includes a first mask including a gate line, a gate electrode, and a pixel electrode having a dual structure of a transparent first conductive layer and an opaque second conductive layer on the substrate. Forming a pattern group; Forming a gate insulating film covering the first mask pattern group; Forming a second mask pattern group including a semiconductor pattern on the gate insulating layer and a data line, a source electrode, and a drain electrode overlapping the semiconductor pattern; Forming an organic insulating layer covering the second mask pattern group and absorbing light; Forming a through hole penetrating the organic insulating layer and the gate insulating layer in a transmission region exposing the pixel electrode; And forming a reflective electrode positioned in the reflective region of the organic insulating layer and connecting the pixel electrode and the drain electrode.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the preferred embodiment of the present invention with reference to the accompanying drawings.

도 2는 본 발명의 실시 예에 따른 반투과형 박막 트랜지스터 기판을 도시한 평면도이고, 도 3은 도 2에 도시된 반투과형 박막 트랜지스터 기판을 Ⅰ-Ⅰ', Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도이다.FIG. 2 is a plan view illustrating a transflective thin film transistor substrate according to an exemplary embodiment of the present invention, and FIG. 3 is a cross-sectional view of the transflective thin film transistor substrate illustrated in FIG. 2 taken along lines II ′ and II-II ′. One cross section.

도 2 및 도 3에 도시된 반투과형 박막 트랜지스터 기판은 하부 기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하여 화소 영역을 정의하는 게이트 라인(102) 및 데이터 라인(104), 게이트 라인(102) 및 데이터 라인(104)과 접속된 박막 트랜지스터(106), 각 화소 영역에 형성되어 박막 트랜지스터(TFT)와 접속된 화소 전극(118), 각 화소의 반사 영역에 화소 전극(118)과 중첩되게 형성된 반사 전극(152)을 구비한다. 이러한 반투과형 박막 트랜지스터 기판에서 각 화소 영역은 반사 전극(152)이 형성된 반사 영역과, 반사 전극(152)과 비중첩된 화소 전극(118)의 투과 영역으로 구분된다.2 and 3 may include a gate line 102, a data line 104, and a gate line that define a pixel region by crossing the gate insulating layer 144 therebetween on the lower substrate 142. The thin film transistor 106 connected to the 102 and the data line 104, the pixel electrode 118 formed in each pixel region and connected to the thin film transistor TFT, and the pixel electrode 118 to the reflective region of each pixel. The reflective electrode 152 is formed to overlap. In the semi-transmissive thin film transistor substrate, each pixel area is divided into a reflection area in which the reflection electrode 152 is formed and a transmission area of the reflection electrode 152 and the non-overlapping pixel electrode 118.

박막 트랜지스터(106)는 게이트 라인(102)에 포함된 게이트 전극, 데이터 라 인(104)과 접속된 소스 전극(110), 소스 전극(110)과 마주하며 화소 전극(118)과 접속된 드레인 전극(112), 게이트 절연막(144)을 사이에 두고 게이트 전극과 중첩되어 소스 전극(110) 및 드레인 전극(112) 사이에 채널을 형성하는 활성층(114), 소스 전극(110) 및 드레인 전극(112)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(114) 위에 형성된 오믹 접촉층(116)을 구비한다. 이러한 박막 트랜지스터(106)는 게이트 라인(102)의 스캔 신호에 응답하여 데이터 라인(104) 상의 비디오 신호가 화소 전극(118)에 충전되어 유지되게 한다. The thin film transistor 106 includes a gate electrode included in the gate line 102, a source electrode 110 connected to the data line 104, and a drain electrode facing the source electrode 110 and connected to the pixel electrode 118. An active layer 114, a source electrode 110, and a drain electrode 112 overlapping the gate electrode with the gate insulating layer 144 therebetween to form a channel between the source electrode 110 and the drain electrode 112. ) And an ohmic contact layer 116 formed on the active layer 114 except for the channel portion for ohmic contact with the. The thin film transistor 106 allows the video signal on the data line 104 to remain charged in the pixel electrode 118 in response to the scan signal of the gate line 102.

여기서, 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)은 데이터 라인(104)과도 중첩되게 형성된다. Here, the semiconductor pattern 115 including the active layer 114 and the ohmic contact layer 116 is also formed to overlap the data line 104.

반사 전극(152)은 각 화소의 반사 영역에 형성되어 외부광을 반사시킨다. 이러한 반사 전극(152)은 그 아래의 유기 절연막(148)의 형상을 따라 엠보싱 형상을 갖게 됨으로써 산란 효과로 반사 효율을 증대시킨다.The reflective electrode 152 is formed in the reflective region of each pixel to reflect external light. The reflective electrode 152 has an embossed shape along the shape of the organic insulating layer 148 thereunder, thereby increasing reflection efficiency due to a scattering effect.

화소 전극(118)은 각 화소 영역에 형성되고 컨택홀(156)을 통해 드레인 전극(112)과 접속된다. 투명 도전층으로 형성된 화소 전극(118)은 반사 영역에서는 반사 전극(152)과 중첩되게 형성되고, 투과 영역에서는 반사 전극(152)과 비중첩되게 형성되어 빛을 투과시키게 된다. 이러한 화소 전극(118)은 박막 트랜지스터(TFT)를 통해 공급된 화소 신호에 의해 칼라 필터 기판(미도시)의 공통 전극과 전위차를 발생시킨다. 이 전위차에 의해 유전 이방성을 갖는 액정이 회전하여 반사 영역과 투과 영역 각각의 액정층을 경유하는 광의 투과율을 조절하므로 상기 비디오 신호에 따라 휘도가 달라지게 된다. The pixel electrode 118 is formed in each pixel area and is connected to the drain electrode 112 through the contact hole 156. The pixel electrode 118 formed of the transparent conductive layer is formed to overlap the reflective electrode 152 in the reflective region, and is not overlapped with the reflective electrode 152 in the transmissive region to transmit light. The pixel electrode 118 generates a potential difference with a common electrode of a color filter substrate (not shown) by the pixel signal supplied through the thin film transistor TFT. Due to the potential difference, the liquid crystal having dielectric anisotropy rotates to adjust the transmittance of the light passing through the liquid crystal layer of each of the reflection region and the transmission region, so that the luminance varies according to the video signal.                     

상대적으로 두꺼운 유기 절연막(148)은 게이트 라인(102) 및 데이터 라인(104)을 포획하면서 각 화소 영역의 반사 영역에 형성되고, 투과 영역에는 그 유기 절연막(148)을 관통하는 투과홀(154)이 형성된다. 이 결과, 반사 영역과 투과 영역에서 액정층을 경유하는 광 경로의 길이가 동일해지게 되므로 반사 모드와 투과 모드의 투과 효율이 같아지게 된다.The relatively thick organic insulating layer 148 is formed in the reflection region of each pixel region while capturing the gate line 102 and the data line 104, and the transmission hole 154 penetrating the organic insulating layer 148 in the transmission region. Is formed. As a result, the lengths of the optical paths through the liquid crystal layer in the reflection region and the transmission region become the same, so that the transmission efficiency of the reflection mode and the transmission mode is the same.

그리고, 본 발명의 박막 트랜지스터 기판은 화소 전극(118)에 공급된 비디오 신호가 안정적으로 유지되게 하기 위하여 화소 전극(118), 즉 드레인 전극(112)과 접속된 스토리지 캐패시터(Cst)를 더 구비한다. 스토리지 캐패시터(Cst)를 위하여 게이트 라인(102)과 나란한 스토리지 라인(106)이 형성되고, 드레인 전극(112)이 연장되어 그 스토리지 라인(106)과 게이트 절연막(144)을 사이에 두고 중첩됨으로써 형성된다. 이때, 스토리지 라인(106)과 중첩된 드레인 전극(112) 아래에는 공정상 반도체 패턴(115)이 더 중첩된다. 그리고, 화소 전극(118)은 스토리지 라인(106) 상에서 컨택홀(156)을 통해 드레인 전극(112)과 접속된다. In addition, the thin film transistor substrate of the present invention further includes a storage capacitor Cst connected to the pixel electrode 118, that is, the drain electrode 112, in order to stably maintain the video signal supplied to the pixel electrode 118. . The storage line 106 parallel to the gate line 102 is formed for the storage capacitor Cst, and the drain electrode 112 is extended to overlap the storage line 106 and the gate insulating layer 144 therebetween. do. In this case, a semiconductor pattern 115 is further overlapped under the drain electrode 112 overlapping the storage line 106. The pixel electrode 118 is connected to the drain electrode 112 through the contact hole 156 on the storage line 106.

또한, 본 발명의 박막 트랜지스터 기판은 박막 트랜지스터(TFT)와 유기 절연막(148) 사이에 형성된 보호막(146)과, 유기 절연막(148)과 반사 전극(152) 사이의 제1 층간 절연막(149), 반사 전극(152)과 화소 전극(118) 사이의 제2 층간 절연막(150)을 추가로 구비한다. 이 경우, 화소 전극(118)은 제2 층간 절연막(150), 반사막(152), 제1 층간 절연막(149), 유기 절연막(148), 보호막(146)을 관통하는 컨택홀(156)을 통해 드레인 전극(112)과 접속된다. 여기서, 보호막(146)과 제1 및 제2 층간 절연막(149, 150)은 선택적으로 삭제 가능하다. In addition, the thin film transistor substrate of the present invention includes a protective film 146 formed between the TFT and the organic insulating film 148, a first interlayer insulating film 149 between the organic insulating film 148 and the reflective electrode 152, A second interlayer insulating film 150 is further provided between the reflective electrode 152 and the pixel electrode 118. In this case, the pixel electrode 118 passes through the second interlayer insulating layer 150, the reflective layer 152, the first interlayer insulating layer 149, the organic insulating layer 148, and the protective layer 146. It is connected to the drain electrode 112. Here, the passivation layer 146 and the first and second interlayer insulating layers 149 and 150 may be selectively deleted.                     

특히, 본 발명의 박막 트랜지스터 기판에서 유기 절연막(148)은 투과 영역을 제외한 나머지 영역에 형성되므로 광흡수 목적의 안료 또는 카본(Carbon)이 함유된 유기 절연 물질, 예를 들면 포토 아크릴(Photo Acryl)계를 이용하여 빛샘을 방지할 수 있게 한다. 이에 따라, 반사 전극(152)과 데이터 라인부의 중첩 정도를 감소시킬 수 있게 되므로 데이터 라인부의 선폭을 줄일 수 있게 된다. 또한, 반사 전극(152)과 게이트 라인(102)의 중첩 정도를 감소시킬 수 있게 되므로 게이트 라인(102)의 선폭을 줄일 수 있게 된다. In particular, in the thin film transistor substrate of the present invention, since the organic insulating layer 148 is formed in the remaining regions except for the transmission region, an organic insulating material containing a pigment or carbon for light absorption purpose, for example, photo acryl Use a system to prevent light leakage. Accordingly, since the overlapping degree of the reflective electrode 152 and the data line portion can be reduced, the line width of the data line portion can be reduced. In addition, since the overlapping degree between the reflective electrode 152 and the gate line 102 can be reduced, the line width of the gate line 102 can be reduced.

예를 들면, 도 3과 같이 반사 전극(152)과 데이터 라인부의 중첩 정도(W2-W1)를 4㎛ 이하로 감소시킬 수 있게 됨으로써 데이터 라인부의 선폭을 8㎛ 이하로 줄일 수 있게 된다. 여기서, 데이터 라인부는 데이터 라인(104)과 그 아래에 중첩된 반도체 패턴(115)을 포함한다.For example, as shown in FIG. 3, the overlapping degree W2-W1 of the reflective electrode 152 and the data line portion can be reduced to 4 μm or less, thereby reducing the line width of the data line portion to 8 μm or less. Here, the data line portion includes the data line 104 and the semiconductor pattern 115 superimposed thereunder.

다시 말하여, 종래의 반투과형 박막 트랜지스터 기판에서는 데이터 라인부의 빛샘을 방지하기 위하여 데이터 라인부와 반사 전극의 중첩 정도(W2-W1)는 보통 4㎛ 보다 크도록 설계되어야만 하므로 데이터 라인부의 폭을 8㎛ 이하로 설계하는 것이 어려웠다. 반면에, 본 발명에 따른 박막 트랜지스터 기판에서는 데이터 라인부를 감싸는 유기 절연막(148)이 광흡수층 역할을 하여 빛샘을 방지하게 된다. 이에 따라, 본 발명에 따른 박막 트랜지스터 기판에서는 반사 전극(152)과 데이터 라인부의 중첩 정도(W2-W1)를 4㎛ 보다 작게 설계할 수 있으므로 그 만큼 데이터 라인부의 선폭을 8㎛ 이하로 설계할 수 있게 된다. 이에 따라, 고정세화되어가는 반투과형 액정 패널에서 요구되는 4㎛ 이하의 수준까지 데이터 라인부(및/또는 게이 트 라인)의 선폭을 줄여 반사 전극(152) 및 화소 전극(118)의 개구율을 향상시킬 수 있게 된다. In other words, in the conventional semi-transmissive thin film transistor substrate, in order to prevent light leakage from the data line portion, the overlapping degree (W2-W1) of the data line portion and the reflective electrode should be designed to be larger than 4 μm, so that the width of the data line portion is 8 It was difficult to design to below μm. On the other hand, in the thin film transistor substrate according to the present invention, the organic insulating layer 148 surrounding the data line part serves as a light absorption layer to prevent light leakage. Accordingly, in the thin film transistor substrate according to the present invention, since the overlapping degree (W2-W1) of the reflective electrode 152 and the data line portion can be designed smaller than 4 μm, the line width of the data line portion can be designed to 8 μm or less. Will be. Accordingly, the line width of the data line portion (and / or gate line) is reduced to the level of 4 μm or less required in the semi-transmissive liquid crystal panel, which is required to be high definition, thereby improving the aperture ratio of the reflective electrode 152 and the pixel electrode 118. You can do it.

또한, 광흡수층 역할을 하는 유기 절연막(148)의 적용으로 도 3과 같이 화소 전극(118)을 데이터 라인(104)과 중첩되지 않도록 형성할 수 있게 된다. 이에 따라, 화소 전극(118)과 데이터 라인(104)과의 기생 캐패시터가 감소됨으로써 그 기생 캐패시터로 인한 크로스토크, 소비전력 증가 등의 문제를 방지할 수 있게 된다.In addition, by applying the organic insulating layer 148 serving as the light absorption layer, the pixel electrode 118 may be formed so as not to overlap the data line 104 as shown in FIG. 3. As a result, the parasitic capacitor between the pixel electrode 118 and the data line 104 is reduced, thereby preventing problems such as crosstalk and increased power consumption due to the parasitic capacitor.

이러한 장점을 갖는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판은 도 4a 내지 도 9b에 도시된 바와 같이 6마스크 공정으로 형성된다.The semi-transmissive thin film transistor substrate according to the first embodiment of the present invention having such an advantage is formed in a six mask process as shown in FIGS. 4A to 9B.

도 4a 및 도 4b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.4A and 4B illustrate a plan view and a cross-sectional view for describing a first mask process in a method of manufacturing a transflective thin film transistor substrate according to a first exemplary embodiment of the present invention.

제1 마스크 공정을 이용하여 하부 기판(142) 상에 게이트 전극을 포함하는 게이트 라인(102)과, 스토리지 라인(106)을 포함하는 게이트 금속 패턴이 형성된다.A gate line pattern including a gate electrode and a gate metal pattern including a storage line 106 are formed on the lower substrate 142 using a first mask process.

하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 전극을 포함하는 게이트 라인(102), 그 게이트 라인(102)과 나란한 스토리지 라인(106)을 포함하는 게이트 금속 패턴이 형성된다. 게이트 금속층으로는 Mo, MoW 등의 Mo 합금, Cu, Cu 합금, Al(Nd), Cr, Ti 등과 같은 금속의 단일층, 이중층, 또는 삼중층 구조가 이용된다. The gate metal layer is formed on the lower substrate 142 through a deposition method such as a sputtering method. Subsequently, the gate metal layer is patterned by a photolithography process and an etching process using a first mask to form a gate line pattern including the gate electrode and a gate metal pattern including the storage line 106 parallel to the gate line 102. Is formed. As the gate metal layer, a single layer, double layer, or triple layer structure of a metal such as Mo alloy such as Mo, MoW, Cu, Cu alloy, Al (Nd), Cr, Ti, or the like is used.                     

도 5a 및 도 5b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.5A and 5B illustrate a plan view and a cross-sectional view for describing a second mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

게이트 금속 패턴이 형성된 기판(142) 상에 게이트 절연막(144)이 형성되고, 그 위에 제2 마스크 공정으로 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴(115)과; 데이터 라인(104), 소스 전극(110), 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴이 적층된다.A semiconductor pattern 115 formed on the substrate 142 having the gate metal pattern formed thereon, the semiconductor pattern 115 including an active layer 114 and an ohmic contact layer 116 by a second mask process; A source / drain metal pattern including the data line 104, the source electrode 110, and the drain electrode 112 is stacked.

게이트 금속 패턴이 형성된 하부 기판(142) 상에 PECVD 등의 증착 방법을 통해 게이트 절연막(144), 비정질 실리콘층, 불순물이 도핑된 비정질 실리콘층이 순차적으로 적층된 다음, 그 위에 스퍼터링 등의 증착 방법으로 소스/드레인 금속층이 형성된다. 게이트 절연막(144)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층으로는 Mo, MoW 등의 Mo 합금, Cu, Cu 합금, Al(Nd), Cr, Ti 등과 같은 금속의 단일층, 이중층, 또는 삼중층 구조가 이용된다.The gate insulating layer 144, the amorphous silicon layer, and the amorphous silicon layer doped with impurities are sequentially stacked on the lower substrate 142 on which the gate metal pattern is formed, and then sputtering or the like. As a result, a source / drain metal layer is formed. An inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) may be used as the gate insulating layer 144, and a Mo alloy such as Mo, MoW, Cu, Cu alloy, Al (Nd), Cr may be used as a source / drain metal layer. Single layer, double layer, or triple layer structures of metals such as, Ti and the like are used.

그리고, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.The photoresist pattern is formed on the source / drain metal layer by a photolithography process using a second mask. In this case, by using a diffraction exposure mask having a diffraction exposure portion in the channel portion of the thin film transistor, the photoresist pattern of the channel portion has a lower height than other source / drain pattern portions.

이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(104), 데이터 라인(104)과 접속된 소스 전극 (110), 소스 전극(110)과 일체화된 드레인 전극(112)을 포함하는 소스/드레인 금속 패턴이 형성된다.Subsequently, the source / drain metal layer is patterned by a wet etching process using a photoresist pattern, so that the data line 104, the source electrode 110 connected to the data line 104, and the drain electrode 112 integrated with the source electrode 110 are integrated. Source / drain metal patterns are formed.

그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각 공정으로 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(116)과 활성층(114)을 포함하는 반도체 패턴(115)이 형성된다.Next, the semiconductor pattern 115 including the ohmic contact layer 116 and the active layer 114 is formed by simultaneously patterning an amorphous silicon layer and an amorphous silicon layer doped with impurities by a dry etching process using the same photoresist pattern. .

그리고, 애싱(Ashing) 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부에서 노출된 소스/드레인 패턴과 그 아래의 오믹 접촉층(116)이 식각된다. 이에 따라, 활성층(114)이 노출된 채널부를 사이에 두고 소스 전극(110)과 드레인 전극(112)은 분리된다.After the ashing process removes the photoresist pattern having a relatively low height from the channel portion, the source / drain pattern exposed from the channel portion and the ohmic contact layer 116 under the dry etching process are etched. . As a result, the source electrode 110 and the drain electrode 112 are separated with the channel portion exposed through the active layer 114 interposed therebetween.

이어서, 스트립 공정으로 소스/드레인 금속 패턴 위에 남아 있는 포토레지스트 패턴이 제거된다.The photoresist pattern remaining on the source / drain metal pattern is then removed by a stripping process.

도 6a 및 도 6b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.6A and 6B illustrate a plan view and a cross-sectional view for describing a third mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

소스/드레인 금속 패턴이 형성된 게이트 절연막(144) 상에 보호막(146)이 형성되고, 그 위에 제3 마스크 공정으로 컨택홀(156) 및 투과홀(154)을 갖으며 엠보싱 형상의 표면을 갖는 유기 절연막(148)이 형성된다.The passivation layer 146 is formed on the gate insulating layer 144 on which the source / drain metal pattern is formed, and the organic layer having the contact hole 156 and the through hole 154 and an embossed surface is formed on the gate insulating layer 144. An insulating film 148 is formed.

소스/드레인 금속 패턴이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착 방법으로 보호막(146)이 형성되고, 그 위에 스핀 코팅(Spin Coating), 스핀리스 코팅(Spinless Coating) 등의 코팅 방법으로 유기 절연막(148)이 형성된다. 보호막 (146)으로는 게이트 절연막(144)과 같은 무기 절연 물질이, 유기 절연막(148)으로는 광흡수용 안료 또는 카본이 포함된 포토 아크릴계 등과 같은 감광성 유기 절연 물질이 이용된다. 여기서, 보호막(146)은 삭제되기도 한다.The passivation layer 146 is formed on the gate insulating layer 144 on which the source / drain metal pattern is formed by a deposition method such as PECVD, and the organic layer is formed on the gate insulating layer 144 by a coating method such as spin coating or spinless coating. An insulating film 148 is formed. An inorganic insulating material such as the gate insulating film 144 may be used as the passivation layer 146, and a photosensitive organic insulating material such as a photoacrylic compound containing carbon or the like may be used as the organic insulating film 148. Here, the protective film 146 may be deleted.

그 다음, 제3 마스크를 이용한 포토리소그래피 공정으로 유기 절연막(148)을 패터닝함으로써 제3 마스크의 투과부에 대응하여 유기 절연막(148)을 관통하는 투과홀(154) 및 오픈홀(155)이 형성된다. 이때, 제3 마스크는 투과부를 제외한 나머지 부분은 차단부와 회절 노광부가 반복되는 구조를 갖고, 이에 대응하여 남아 있는 유기 절연막(148)은 단차를 갖는 차단 영역(돌출부) 및 회절 노광 영역(홈부)이 반복되는 구조로 패터닝된다. 이어서, 돌출부 및 홈부가 반복된 유기 절연막(148)을 소성함으로써 유기 절연막(148)의 표면이 엠보싱 형상을 갖게 된다.Subsequently, the organic insulating layer 148 is patterned by a photolithography process using a third mask, so that the transmission hole 154 and the open hole 155 penetrating the organic insulating layer 148 are formed corresponding to the transmission part of the third mask. . In this case, the third mask has a structure in which the remaining portion except the transmissive portion repeats the blocking portion and the diffraction exposure portion, and the remaining organic insulating layer 148 corresponds to the blocking region (projection portion) and the diffraction exposure region (groove) having a step difference. This is patterned into a repeating structure. Subsequently, by firing the organic insulating film 148 in which the protrusions and the grooves are repeated, the surface of the organic insulating film 148 has an embossed shape.

도 7a 및 도 7b는 본 발명의 제1 실시 예에 따른 박막 트랜지스터 기판의 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.7A and 7B illustrate a plan view and a cross-sectional view for describing a fourth mask process in the method of manufacturing the thin film transistor substrate according to the first embodiment of the present invention.

엠보싱 형상을 갖는 유기 절연막(148) 위에 제1 층간 절연막(149)이 형성되고, 그 위에 제4 마스크 공정으로 반사 전극(152)이 형성된다.The first interlayer insulating film 149 is formed on the organic insulating film 148 having an embossed shape, and the reflective electrode 152 is formed thereon by a fourth mask process.

엠보싱 표면을 갖는 유기 절연막(148) 위에 제1 층간 절연막(149) 및 반사 금속층이 엠보싱 형상을 유지하며 적층된다. 제1 층간 절연막(149)으로는 보호막(146)과 같은 무기 절연 물질이, 반사 금속층으로는 Al, AlNd 등과 같이 반사율이 높은 금속이 이용된다. 여기서, 제1 층간 절연막(149) 없이 유기 절연막(148) 위에 반사 금속층을 바로 형성할 수도 있다.The first interlayer insulating film 149 and the reflective metal layer are stacked on the organic insulating film 148 having the embossed surface while maintaining the embossed shape. An inorganic insulating material such as the protective film 146 is used as the first interlayer insulating film 149, and a metal having high reflectance such as Al, AlNd or the like is used as the reflective metal layer. Here, the reflective metal layer may be directly formed on the organic insulating layer 148 without the first interlayer insulating layer 149.

이어서, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 반사 금속층이 패터닝됨으로써 각 화소마다 독립되며 유기 절연막(148)의 투과홀(154) 및 오픈홀(155)에서 오픈된 반사 전극(152)이 형성된다. 이때, 광흡수층 역할을 하는 유기 절연막(148)의 적용으로 반사 전극(152)과 데이터 라인부의 중첩 정도를 4㎛ 이하로 감소시킬 수 있게 된다. 또한, 반사 전극(152)과 게이트 라인(102)의 중첩 정도도 4㎛ 이하로 감소시킬 수 있게 된다.Subsequently, the reflective metal layer is patterned by a photolithography process and an etching process using a fourth mask so that the reflective electrode 152, which is independent of each pixel and opened in the transparent hole 154 and the open hole 155 of the organic insulating layer 148, is formed. Is formed. In this case, the overlapping degree of the reflective electrode 152 and the data line part may be reduced to 4 μm or less by applying the organic insulating layer 148 serving as the light absorption layer. In addition, the overlapping degree between the reflective electrode 152 and the gate line 102 can also be reduced to 4 μm or less.

도 8a 및 8b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제5 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.8A and 8B illustrate a plan view and a cross-sectional view for describing a fifth mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

제5 마스크 공정으로 반사 전극(152)을 덮는 제2 층간 절연막(149)이 형성되고, 유기 절연막(148)의 오픈홀(155)에서 제2 층간 절연막(149)으로부터 보호막(146)까지 관통하여 드레인 전극(112)을 노출시키는 컨택홀(156)이 형성된다.A second interlayer insulating layer 149 is formed to cover the reflective electrode 152 by the fifth mask process, and penetrates from the second interlayer insulating layer 149 to the protective layer 146 in the open hole 155 of the organic insulating layer 148. The contact hole 156 exposing the drain electrode 112 is formed.

반사 전극(152)을 덮는 제2 층간 절연막(150)이 PECVD 등의 증착 방법으로 형성된다. 제2 층간 절연막(150)은 제1 층간 절연막(149)과 같은 무기 절연 물질이 이용된다. 그리고, 제5 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 반사 전극(152)이 오픈된 유기 절연막(148)의 오픈홀(155) 내에 제2 층간 절연막(150), 제1 층간 절연막(149), 보호막(146)을 관통하는 컨택홀(156)이 형성되어 스토리지 라인(106)과 중첩된 드레인 전극(112)을 노출시킨다. 한편, 제1 및 제2 층간 절연막(149, 150)을 형성하지 않는 경우 컨택홀(156)은 반사 전극(152)이 오픈된 유기 절연막(148)의 오픈홀(155) 내에서 보호막(146)을 관통하여 형성된다.The second interlayer insulating film 150 covering the reflective electrode 152 is formed by a deposition method such as PECVD. As the second interlayer insulating layer 150, an inorganic insulating material such as the first interlayer insulating layer 149 is used. The second interlayer insulating layer 150, the first interlayer insulating layer 149, and the second interlayer insulating layer 150 are formed in the open hole 155 of the organic insulating layer 148 in which the reflective electrode 152 is opened by a photolithography process and an etching process using a fifth mask. A contact hole 156 penetrating the passivation layer 146 is formed to expose the drain electrode 112 overlapping the storage line 106. On the other hand, when the first and second interlayer insulating films 149 and 150 are not formed, the contact hole 156 may have the passivation layer 146 in the open hole 155 of the organic insulating layer 148 with the reflective electrode 152 open. It is formed through the through.

도 9a 및 도 9b는 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 제조 방법 중 제6 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.9A and 9B illustrate a plan view and a cross-sectional view for describing a sixth mask process in the method of manufacturing the transflective thin film transistor substrate according to the first embodiment of the present invention.

제5 마스크 공정으로 제2 층간 절연막(150) 상에 화소 전극(118)이 형성된다.The pixel electrode 118 is formed on the second interlayer insulating layer 150 by a fifth mask process.

제2 층간 절연막(150) 상에 스퍼터링 등의 증착 방법을 통해 투명 도전층이 형성되고, 제6 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 투명 도전층이 패터닝됨으로써 각 화소 영역에 화소 전극(118)이 형성된다. 화소 전극(118)은 컨택홀(156)을 통해 드레인 전극(112)과 접속된다. 투명 도전층으로는 ITO, TO, IZO 등이 이용된다.The transparent conductive layer is formed on the second interlayer insulating layer 150 through a deposition method such as sputtering, and the transparent conductive layer is patterned by an photolithography process and an etching process using a sixth mask, thereby forming pixel electrodes 118 in each pixel region. Is formed. The pixel electrode 118 is connected to the drain electrode 112 through the contact hole 156. ITO, TO, IZO, etc. are used as a transparent conductive layer.

이와 같이, 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판은 6마스크 공정으로 형성되며, 광흡수층 역할을 하는 유기 절연막(148)을 이용하여 반사 전극(152)과 데이터 라인부(및/또는 게이트 라인)의 중첩 정도(W2-W1)를 4㎛ 이하로 감소시킬 수 있게 된다. 이에 따라, 데이터 라인부(및/또는 게이트 라인)의 폭을 8㎛ 이하로 형성할 수 있으므로 데이터 라인부(및/또는 게이트 라인)의 폭이 감소된 만큼 반사 전극(152) 및 화소 전극(118)의 개구부를 향상시킬 수 있게 된다.As described above, the semi-transmissive thin film transistor substrate according to the first exemplary embodiment of the present invention is formed in a six mask process, and the reflective electrode 152 and the data line portion (and / or the organic insulating layer 148 serving as a light absorption layer) are used. Alternatively, the overlapping degree (W2-W1) of the gate line) can be reduced to 4 μm or less. Accordingly, since the width of the data line portion (and / or gate line) can be formed to 8 μm or less, the reflective electrode 152 and the pixel electrode 118 are reduced as the width of the data line portion (and / or gate line) is reduced. It is possible to improve the opening of the).

도 10은 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판을 도시한 평면도이고, 도 11은 도 10에 도시된 반투과형 박막 트랜지스터 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.FIG. 10 is a plan view illustrating a transflective thin film transistor substrate according to a second exemplary embodiment of the present invention, and FIG. 11 is a cross-sectional view of the transflective thin film transistor substrate illustrated in FIG. 10 along lines II-II 'and III-III'. It is a cross-sectional view shown.

도 10 및 도 11에 도시된 반투과형 박막 트랜지스터 기판은 도 2 및 도 3에 도시된 박막 트랜지스터 기판과 대비하여 화소 전극(218)이 투명 도전층(201)을 포함하는 게이트 라인(202) 및 스토리지 라인(206)과 함께 기판(242) 상에 형성되어 반사 전극(252)을 통해 드레인 전극(212)과 접속된 것을 제외하고는 동일한 구성 요소들을 구비한다. The transflective thin film transistor substrate shown in FIGS. 10 and 11 has a gate line 202 and storage in which the pixel electrode 218 includes a transparent conductive layer 201 as compared to the thin film transistor substrate shown in FIGS. 2 and 3. It has the same components except that it is formed on the substrate 242 with the line 206 and connected to the drain electrode 212 through the reflective electrode 252.

박막 트랜지스터(206)는 게이트 라인(202)에 포함된 게이트 전극, 데이터 라인(204)과 접속된 소스 전극(210), 소스 전극(210)과 마주하며 화소 전극(218)과 접속된 드레인 전극(212), 게이트 절연막(244)을 사이에 두고 게이트 전극과 중첩되어 소스 전극(210)과 드레인 전극(212) 사이에 채널을 형성하는 활성층(214), 소스 전극(210) 및 드레인 전극(212)과의 오믹 접촉을 위하여 채널부를 제외한 활성층(214) 위에 형성된 오믹 접촉층(216)을 구비한다.The thin film transistor 206 may include a gate electrode included in the gate line 202, a source electrode 210 connected to the data line 204, and a drain electrode facing the source electrode 210 and connected to the pixel electrode 218. 212, an active layer 214, a source electrode 210, and a drain electrode 212 overlapping the gate electrode with the gate insulating layer 244 therebetween to form a channel between the source electrode 210 and the drain electrode 212. An ohmic contact layer 216 is formed on the active layer 214 except for the channel portion for ohmic contact with the channel.

여기서, 게이트 라인(202)은 투명 도전층으로 이루어진 제1 도전층(201)과, 그 위에 금속층으로 이루어진 제2 도전층(203)이 적층된 이중 구조를 갖는다.Here, the gate line 202 has a double structure in which a first conductive layer 201 made of a transparent conductive layer and a second conductive layer 203 made of a metal layer are stacked thereon.

그리고, 활성층(214) 및 오믹 접촉층(216)을 포함하는 반도체 패턴(215)은 데이터 라인(204)과도 중첩되게 형성된다. The semiconductor pattern 215 including the active layer 214 and the ohmic contact layer 216 is also formed to overlap the data line 204.

반사 전극(252)은 각 화소의 반사 영역에 형성되어 외부광을 반사시킨다. 이러한 반사 전극(252)은 그 아래의 유기 절연막(248)의 형상을 따라 엠보싱 형상을 갖게 됨으로써 산란 효과로 반사 효율을 증대시킨다.The reflective electrode 252 is formed in the reflective region of each pixel to reflect external light. The reflective electrode 252 has an embossed shape along the shape of the organic insulating layer 248 thereunder, thereby increasing reflection efficiency due to a scattering effect.

화소 전극(218)은 각 화소 영역에 형성되고 투과홀(254)의 에지부를 경유하는 반사 전극(252)을 통해 드레인 전극(212)과 접속된다. 화소 전극(218)은 게이트 라인(202)과 같이 제1 및 제2 도전층(201, 203)이 적층된 이중 구조를 갖고, 제 2 도전층(203)은 투과 영역에서 오픈되어 투명 도전층인 제1 도전층(201)이 투과 영역에 노출된다. 이 경우, 화소 전극(218)의 제2 도전층(203)은 반사 전극(252)의 패터닝시 오픈된다. 이에 따라, 화소 전극(218)의 제1 도전층(201)은 제2 도전층(203)을 통해 반사 전극(252)과 접속하게 된다. 또한, 화소 전극(218)은 데이터 라인(204)과 중첩되지 않도록 형성된다. 이에 따라, 화소 전극(218)과 데이터 라인(204) 사이의 기생 캐패시터가 감소됨으로써 그 기생 캐패시터로 인한 크로스토크, 소비전력 증가 등의 문제를 방지할 수 있게 된다.The pixel electrode 218 is formed in each pixel area and is connected to the drain electrode 212 through the reflective electrode 252 via the edge portion of the transmission hole 254. The pixel electrode 218 has a double structure in which the first and second conductive layers 201 and 203 are stacked like the gate line 202, and the second conductive layer 203 is opened in the transmission region to be a transparent conductive layer. The first conductive layer 201 is exposed to the transmission region. In this case, the second conductive layer 203 of the pixel electrode 218 is opened when the reflective electrode 252 is patterned. Accordingly, the first conductive layer 201 of the pixel electrode 218 is connected to the reflective electrode 252 through the second conductive layer 203. In addition, the pixel electrode 218 is formed so as not to overlap the data line 204. Accordingly, the parasitic capacitor between the pixel electrode 218 and the data line 204 is reduced, thereby preventing problems such as cross talk and increased power consumption due to the parasitic capacitor.

투과홀(254)은 투과 영역에서 화소 전극(218) 위의 게이트 절연막(244)과, 박막 트랜지스터(206) 위의 보호막(246), 유기 절연막(248)을 관통하여 형성된다. 이에 따라, 반사 영역과 투과 영역에서 액정층을 경유하는 광 경로의 길이가 동일해지게 되므로 반사 모드와 투과 모드의 투과 효율이 같아지게 된다. The transmission hole 254 is formed through the gate insulating layer 244 on the pixel electrode 218, the passivation layer 246 on the thin film transistor 206, and the organic insulating layer 248 in the transmission region. As a result, the lengths of the optical paths through the liquid crystal layer in the reflective and transmissive regions become the same, so that the transmission efficiency of the reflective and transmissive modes is the same.

스토리지 캐패시터(220)는 화소 전극(218)과 접속된 드레인 전극(212)이 게이트 절연막(244)을 사이에 두고 전단 게이트 라인(202)과 중첩됨으로써 형성된다. 드레인 전극(212)은 스토리지 라인(206)과 중첩되도록 연장되어 투과홀(254)의 에지부를 경유하는 반사 전극(252)을 통해 화소 전극(218)과 접속되고, 그 아래에는 반도체 패턴(115)이 더 중첩된다. The storage capacitor 220 is formed when the drain electrode 212 connected to the pixel electrode 218 overlaps the front gate line 202 with the gate insulating layer 244 interposed therebetween. The drain electrode 212 extends to overlap the storage line 206 and is connected to the pixel electrode 218 through the reflective electrode 252 via the edge portion of the transmission hole 254, and a semiconductor pattern 115 under the drain electrode 212. This is further overlapped.

특히, 본 발명의 박막 트랜지스터 기판에서 유기 절연막(248)은 투과 영역을 제외한 나머지 영역에 형성되므로 광흡수 목적의 안료 또는 카본(Carbon)이 함유된 유기 절연 물질, 예를 들면 포토 아크릴(Photo Acryl)계를 이용하여 빛샘을 방지할 수 있게 한다. 이에 따라, 도 11에 도시된 바와 같이 반사 전극(252)과 데이터 라 인부(및/또는 게이트 라인)의 중첩 정도(W2-W1)를 감소시킬 수 있게 됨으로써 데이터 라인부(및/또는 게이트 라인)의 선폭을 줄일 수 있게 된다. 예를 들면, 반사 전극(252)과 데이터 라인부의 중첩 정도(W2-W1)를 4㎛ 보다 작게 설계할 수 있으므로 그 만큼 데이터 라인부의 선폭을 8㎛ 이하로 설계할 수 있게 된다. 이에 따라, 고정세화되어가는 반투과형 액정 패널에서 요구되는 4㎛ 이하의 수준까지 데이터 라인부(및/또는 게이트 라인)의 선폭을 줄일 수 있으므로 데이터 라인부(및/또는 게이트 라인)의 선폭이 감소된 만큼 반사 전극(252) 및 화소 전극(218)의 개구율을 향상시킬 수 있게 된다. In particular, in the thin film transistor substrate of the present invention, since the organic insulating layer 248 is formed in the remaining region except for the transmission region, an organic insulating material containing a pigment or carbon for light absorption purpose, for example, photo acryl Use a system to prevent light leakage. Accordingly, as shown in FIG. 11, the overlapping degree (W 2 -W 1) of the reflective electrode 252 and the data line unit (and / or gate line) can be reduced, thereby allowing the data line unit (and / or gate line) to be reduced. Can reduce the line width. For example, since the overlapping degree W2-W1 of the reflective electrode 252 and the data line part can be designed smaller than 4 micrometers, the line width of the data line part can be designed to 8 micrometers or less. As a result, the line width of the data line portion (and / or gate line) can be reduced to a level of 4 μm or less required in a high-resolution semi-transmissive liquid crystal panel, thereby reducing the line width of the data line portion (and / or gate line). As a result, the aperture ratios of the reflective electrode 252 and the pixel electrode 218 can be improved.

또한, 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판에서는 투과홀(254)의 에지부를 경유하는 반사 전극(252)을 통해 화소 전극(218)이 드레인 전극(212)과 접속된다. 이에 따라, 화소 전극(218)과 드레인 전극(212)과의 접속을 위한 별도의 컨택홀이 필요없게 되므로 그 만큼 투과 영역의 개구율을 증대시킬 수 있게 된다. In the transflective thin film transistor substrate according to the second exemplary embodiment of the present invention, the pixel electrode 218 is connected to the drain electrode 212 through the reflective electrode 252 via the edge portion of the transmission hole 254. As a result, a separate contact hole for connecting the pixel electrode 218 and the drain electrode 212 is not required, thereby increasing the aperture ratio of the transmission region.

그리고, 반사 전극(252)은 제2 도전층(203)을 통해 화소 전극(218)의 제1 도전층(201)과 접속된다. 이에 따라, 반사 전극(252)으로 AlNd를, 화소 전극(218)의 제1 도전층(201)으로 ITO를, 제2 도전층(203)으로 Mo을 이용하는 경우 AlNd와 ITO는 Mo을 통해서만 접속하게 되므로 Al2O3 생성으로 인한 AlNd와 ITO과의 컨택 저항 증가를 방지할 수 있게 된다. The reflective electrode 252 is connected to the first conductive layer 201 of the pixel electrode 218 through the second conductive layer 203. Accordingly, when AlNd is used as the reflective electrode 252, ITO is used as the first conductive layer 201 of the pixel electrode 218, and Mo is used as the second conductive layer 203, the AlNd and ITO may be connected only through Mo. Therefore, it is possible to prevent an increase in contact resistance between AlNd and ITO due to Al 2 O 3 formation.

이러한 구성을 갖는 본 발명의 실시 예에 따른 박막 트랜지스터 기판은 다음 과 같이 4마스크 공정으로 형성된다.The thin film transistor substrate according to the embodiment of the present invention having such a configuration is formed in a four mask process as follows.

도 12a 및 도 12b는 본 발명의 제2 실시 예에 따른 반투과형 박막 트랜지스터 기판 제조 방법 중 제1 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.12A and 12B illustrate a plan view and a cross-sectional view for describing a first mask process in a method of manufacturing a transflective thin film transistor substrate according to a second exemplary embodiment of the present invention.

제1 마스크 공정으로 하부 기판(242) 상에 게이트 전극이 포함된 게이트 라인(202), 스토리지 라인(206), 화소 전극(218)을 포함하는 제1 마스크 패턴군이 형성된다. 이러한 제1 마스크 패턴군은 제1 및 제2 도전층(201, 203)이 적층된 이중 구조로 형성된다.In the first mask process, a first mask pattern group including the gate line 202 including the gate electrode, the storage line 206, and the pixel electrode 218 is formed on the lower substrate 242. The first mask pattern group has a double structure in which the first and second conductive layers 201 and 203 are stacked.

구체적으로, 하부 기판(242) 상에 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 도전층(201, 203)이 적층된다. 적층된 제1 및 제2 도전층(201, 203)은 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝됨으로써 게이트 전극을 포함한 게이트 라인(202), 게이트 라인(202)과 나란한 스토리지 라인(206), 화소 전극(218)을 포함하는 제1 마스크 패턴군이 형성된다. 여기서, 제1 도전층(201)으로는 ITO, TO, IZO, ITZO 등과 같은 투명 도전 물질이, 제2 도전층(203)으로는 Mo, MoW 등의 Mo 합금, Cu, Cu 합금, Al(Nd), Cr, Ti 등과 같은 금속 물질의 단일층, 이중층, 또는 삼중층 구조가 이용된다.Specifically, the first and second conductive layers 201 and 203 are stacked on the lower substrate 242 through a deposition method such as a sputtering method. The stacked first and second conductive layers 201 and 203 are patterned by a photolithography process and an etching process using a first mask, so that the storage line 206 is parallel to the gate line 202 and the gate line 202 including the gate electrode. ), A first mask pattern group including the pixel electrode 218 is formed. Here, transparent conductive materials such as ITO, TO, IZO, ITZO, etc. are used as the first conductive layer 201, Mo alloys such as Mo, MoW, Cu, Cu alloys, and Al (Nd) are used as the second conductive layers 203. ), Single layer, double layer, or triple layer structures of metal materials such as Cr, Ti, and the like are used.

도 13a 및 도 13b는 본 발명의 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제2 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.13A and 13B illustrate a plan view and a cross-sectional view for describing a second mask process in a method of manufacturing a thin film transistor substrate according to an exemplary embodiment of the present invention.

제1 마스크 패턴군이 형성된 하부 기판(242) 상에 게이트 절연막(244)이 형성되고, 그 위에 제2 마스크 공정으로 데이터 라인(204), 소스 전극(210), 드레인 전극(212)을 포함하는 소스/드레인 패턴과, 소스/드레인 패턴의 배면을 따라 중첩된 활성층(214) 및 오믹 접촉층(216)을 갖는 반도체 패턴(215)이 포함된 제2 마스크 패턴군이 형성된다. 이러한 제2 마스크 패턴군은 회절 노광 마스크를 이용한 하나의 마스크 공정으로 형성된다.A gate insulating layer 244 is formed on the lower substrate 242 on which the first mask pattern group is formed, and a data line 204, a source electrode 210, and a drain electrode 212 are formed thereon by a second mask process. A second mask pattern group including a source / drain pattern and a semiconductor pattern 215 having an active layer 214 and an ohmic contact layer 216 overlapping the back surface of the source / drain pattern is formed. This second mask pattern group is formed by one mask process using a diffraction exposure mask.

구체적으로, 게이트 패턴이 형성된 하부 기판(242) 상에 게이트 절연막(244), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층을 PECVD 등의 증착 방법으로 형성된 다음, 소스/드레인 금속층을 스퍼터링 등의 증착 방법으로 형성된다. 게이트 절연막(244)으로는 산화 실리콘(SiOx), 질화 실리콘(SiNx) 등과 같은 무기 절연 물질이, 소스/드레인 금속층(209)으로는 Mo, MoW 등의 Mo 합금, Cu, Cu 합금, Al(Nd), Cr, Ti 등과 같은 금속 물질의 단일층, 이중층, 또는 삼중층 구조가 이용된다.In detail, the gate insulating layer 244, the amorphous silicon layer, and the amorphous silicon layer doped with impurities (n + or p +) are formed on the lower substrate 242 on which the gate pattern is formed by a deposition method such as PECVD, and then a source / drain metal layer It is formed by a vapor deposition method such as sputtering. An inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) may be used as the gate insulating layer 244, and a Mo alloy such as Mo, MoW, Cu, Cu alloy, or Al (Nd) may be used as the source / drain metal layer 209. ), Single layer, double layer, or triple layer structures of metal materials such as Cr, Ti, and the like are used.

그리고, 소스/드레인 금속층 위에 제2 마스크를 이용한 포토리소그래피 공정으로 포토레지스트 패턴을 형성하게 된다. 이 경우 제2 마스크로는 박막 트랜지스터의 채널부에 회절 노광부를 갖는 회절 노광 마스크를 이용함으로써 채널부의 포토레지스트 패턴이 다른 소스/드레인 패턴부 보다 낮은 높이를 갖게 한다.The photoresist pattern is formed on the source / drain metal layer by a photolithography process using a second mask. In this case, by using a diffraction exposure mask having a diffraction exposure portion in the channel portion of the thin film transistor, the photoresist pattern of the channel portion has a lower height than other source / drain pattern portions.

이어서, 포토레지스트 패턴을 이용한 습식 식각 공정으로 소스/드레인 금속층이 패터닝됨으로써 데이터 라인(204), 데이터 라인(204)과 접속된 소스 전극(210), 소스 전극(210)과 일체화된 드레인 전극(212)을 포함하는 소스/드레인 금속 패턴이 형성된다.Subsequently, the source / drain metal layer is patterned by a wet etching process using a photoresist pattern, such that the data line 204, the source electrode 210 connected to the data line 204, and the drain electrode 212 integrated with the source electrode 210 are integrated. Source / drain metal patterns are formed.

그 다음, 동일한 포토레지스트 패턴을 이용한 건식 식각 공정으로 불순물이 도핑된 비정질 실리콘층과 비정질 실리콘층이 동시에 패터닝됨으로써 오믹 접촉층(216)과 활성층(214)을 포함하는 반도체 패턴(215)이 형성된다.Then, the semiconductor pattern 215 including the ohmic contact layer 216 and the active layer 214 is formed by simultaneously patterning the amorphous silicon layer and the amorphous silicon layer doped with impurities by a dry etching process using the same photoresist pattern. .

그리고, 애싱 공정으로 채널부에서 상대적으로 낮은 높이를 갖는 포토레지스트 패턴이 제거된 후 건식 식각 공정으로 채널부에서 노출된 소스/드레인 패턴과 그 아래의 오믹 접촉층(216)이 식각된다. 이에 따라, 활성층(214)이 노출된 채널부를 사이에 두고 소스 전극(210)과 드레인 전극(212)은 분리된다.After the ashing process removes the photoresist pattern having a relatively low height from the channel portion, the source / drain pattern exposed from the channel portion and the ohmic contact layer 216 under the dry etching process are etched. Accordingly, the source electrode 210 and the drain electrode 212 are separated from each other by the channel portion where the active layer 214 is exposed.

이어서, 스트립 공정으로 소스/드레인 금속 패턴 위에 남아 있는 포토레지스트 패턴이 제거된다.The photoresist pattern remaining on the source / drain metal pattern is then removed by a stripping process.

도 14a 및 도 14b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제3 마스크 공정을 설명하기 위한 평면도 및 단면도이고, 도 15a 내지 도 15c는 제3 마스크 공정을 단계적으로 설명하기 위한 단면도들이다. 14A and 14B are plan views and cross-sectional views illustrating a third mask process in a method of manufacturing a thin film transistor substrate according to a second exemplary embodiment of the present invention, and FIGS. 15A to 15C illustrate a third mask process step by step. Cross-sectional views.

제3 마스크 공정으로 제2 마스크 패턴군이 형성된 게이트 절연막(244) 상에 투과 영역에서 투과홀(254)을 갖는 보호막(246) 및 유기 절연막(248)이 형성된다.The passivation layer 246 and the organic insulating layer 248 are formed on the gate insulating layer 244 in which the second mask pattern group is formed by the third mask process.

도 15a를 참조하면, 제2 마스크 패턴군이 형성된 게이트 절연막(244) 상에 PECVD 등의 증착 방법으로 보호막(246)이 형성된다. 보호막(246)으로는 게이트 절연막(144)과 같은 무기 절연 물질이 이용된다.Referring to FIG. 15A, a protective film 246 is formed on the gate insulating film 244 on which the second mask pattern group is formed by a deposition method such as PECVD. As the passivation layer 246, an inorganic insulating material such as the gate insulating layer 144 is used.

도 15b를 참조하면, 반사 영역에서 엠보싱 표면을 갖고 투과 영역에서 투과홀(254)을 갖는 유기 절연막(248)이 보호막(246) 위에 형성된다. Referring to FIG. 15B, an organic insulating layer 248 having an embossed surface in the reflection region and a transmission hole 254 in the transmission region is formed on the passivation layer 246.

구체적으로, 유기 절연막(248)은 광흡수 목적의 안료 또는 카본(Carbon)이 함유된 유기 절연 물질, 예를 들면 포토 아크릴(Photo Acryl)계 등과 같은 감광성 유기 물질을 스핀 코팅, 스핀리스 코팅 방법 등으로 보호막(246) 위에 코팅함으로써 형성된다. 그 다음, 제3 마스크를 이용한 포토리소그래피 공정으로 유기 절연막(248)을 패터닝함으로써 제3 마스크의 투과부에 대응하여, 투과 영역에서 유기 절연막(248)을 관통하는 투과홀(254)이 형성된다. 또한, 제3 마스크에서 투과부를 제외한 나머지 부분이 차단부와 회절 노광부(또는 반투과부)가 반복되는 구조를 갖게 되고, 이에 대응하여 유기 절연막(148)은 반사 영역에서 단차를 갖는 차단 영역(돌출부) 및 회절 노광 영역(홈부)이 반복되는 구조로 패터닝된다. 이어서, 돌출부 및 홈부가 반복된 유기 절연막(248)을 소성함으로써 반사 영역에서 유기 절연막(248)의 표면은 엠보싱 형상을 갖게 된다.In detail, the organic insulating layer 248 may be formed by spin coating or spinless coating a photosensitive organic material, such as a photoacryl-based organic insulating material containing a pigment or carbon for light absorption purposes. By coating on the protective film 246. Next, the organic insulating film 248 is patterned by a photolithography process using a third mask, so that a transmission hole 254 penetrating the organic insulating film 248 in the transmission region is formed corresponding to the transmission part of the third mask. In addition, the remaining portion of the third mask except for the transmissive portion has a structure in which the blocking portion and the diffractive exposure portion (or semi-transmissive portion) are repeated, and correspondingly, the organic insulating layer 148 has a blocking region (protrusion portion) having a step in the reflective region. ) And the diffraction exposure area (groove) are patterned in a repeating structure. Subsequently, by firing the organic insulating film 248 in which the protrusions and the grooves are repeated, the surface of the organic insulating film 248 has an embossed shape in the reflective region.

도 15c를 참조하면, 유기 절연막(248)을 마스크로 이용하여 그 아래의 보호막(246) 및 게이트 절연막(244)을 패터닝함으로써 투과홀(254)은 게이트 절연막(244)까지 관통하게 된다. 이 경우, 투과홀(254)을 통해 노출된 드레인 전극(212)과 그 아래의 반도체 패턴(215)도 식각된다. 여기서, 식각 속도 차이로 인하여 드레인 전극(212)과 그 아래의 반도체 패턴(215) 보다 게이트 절연막(244)의 에지부가 약간 돌출된 구조를 갖게 된다. 이러한 투과홀(254)은 화소 전극(218)의 제2 도전층(203)을 노출시키고, 그의 에지부는 드레인 전극(212)의 측면을 노출시킨다.Referring to FIG. 15C, the passivation hole 254 penetrates to the gate insulating film 244 by patterning the passivation film 246 and the gate insulating film 244 below using the organic insulating film 248 as a mask. In this case, the drain electrode 212 exposed through the transmission hole 254 and the semiconductor pattern 215 below it are also etched. Here, the edge portion of the gate insulating layer 244 slightly protrudes from the drain electrode 212 and the semiconductor pattern 215 under the etching rate difference. The transmission hole 254 exposes the second conductive layer 203 of the pixel electrode 218, and an edge portion thereof exposes a side surface of the drain electrode 212.

도 16a 및 도 16b는 본 발명의 제2 실시 예에 따른 박막 트랜지스터 기판 제조 방법 중 제4 마스크 공정을 설명하기 위한 평면도 및 단면도를 도시한 것이다.16A and 16B illustrate a plan view and a cross-sectional view for describing a fourth mask process in a method of manufacturing a thin film transistor substrate according to a second exemplary embodiment of the present invention.

제4 마스크 공정으로 각 화소 반사 영역의 유기 절연막(248) 위에 반사 전극(252)이 형성되고, 투과홀(254)에서는 반사 전극(252)을 통해 노출된 화소 전극 (218)의 제2 도전층(203)이 식각되어 제1 도전층(201)이 노출된다. In the fourth mask process, the reflective electrode 252 is formed on the organic insulating layer 248 of each pixel reflective region, and the second conductive layer of the pixel electrode 218 exposed through the reflective electrode 252 in the transmission hole 254. The 203 is etched to expose the first conductive layer 201.

구체적으로, 엠보싱 표면을 갖는 유기 절연막(248) 위에 반사 금속층이 엠보싱 형상을 유지하며 형성된다. 반사 금속층으로는 Al, AlNd 등과 같이 반사율이 높은 금속이 이용된다. 그 다음, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 반사 금속층이 패터닝됨으로써 각 화소의 반사 영역마다 반사 전극(252)이 형성된다. 이때, 투과홀(154)에서 식각되는 반사 금속층과 함께 그 아래에 형성된 화소 전극(118)의 제2 도전층(103)이 식각됨으로써 투과 영역에서는 화소 전극(218)의 제1 도전층(201)이 노출된 구조를 갖게 된다. 이에 따라, 반사 전극(252)은 투과홀(254)의 에지부를 통해 노출된 드레인 전극(212)과 측면 접속된다. 그리고, 반사 전극(252)은 화소 전극(218)의 제1 도전층(201)의 테두리를 따라 잔존하는 제2 도전층(203)과 면 접속된다. 이에 따라, 화소 전극(218)과 드레인 전극(212)과의 접속을 위한 별도의 컨택홀이 필요없게 되므로 투과 영역의 개구율을 증대시킬 수 있게 된다. 또한, 광흡수층 역할을 하는 유기 절연막(248)의 적용으로 반사 전극(252)과 데이터 라인부(및/또는 게이트 라인)의 중첩 정도(W2-W1)를 감소시킴으로써 데이터 라인부(및/또는 게이트 라인)의 선폭을 감소시킬 수 있게 되고, 그 만큼 반사 전극(252) 및 화소 전극(218)의 개구율을 향상시킬 수 있게 된다. Specifically, a reflective metal layer is formed on the organic insulating film 248 having the embossed surface while maintaining the embossed shape. As the reflective metal layer, a metal having high reflectance such as Al, AlNd or the like is used. Next, the reflective metal layer is patterned by a photolithography process and an etching process using a fourth mask to form the reflective electrode 252 for each reflective region of each pixel. At this time, the second conductive layer 103 of the pixel electrode 118 formed thereunder together with the reflective metal layer etched in the transmission hole 154 is etched so that the first conductive layer 201 of the pixel electrode 218 is in the transmission region. You will have this exposed structure. Accordingly, the reflective electrode 252 is side-connected with the drain electrode 212 exposed through the edge portion of the transmission hole 254. The reflective electrode 252 is in surface contact with the second conductive layer 203 remaining along the edge of the first conductive layer 201 of the pixel electrode 218. As a result, a separate contact hole for connecting the pixel electrode 218 and the drain electrode 212 is not required, thereby increasing the aperture ratio of the transmission region. In addition, by applying the organic insulating layer 248 serving as the light absorption layer, the data line portion (and / or gate) is reduced by reducing the overlapping degree (W2-W1) of the reflective electrode 252 and the data line portion (and / or gate line). Line width) can be reduced, and the aperture ratios of the reflective electrode 252 and the pixel electrode 218 can be improved accordingly.

도 17은 본 발명의 제3 실시 예에 따른 반투과형 박막 트랜지스터 기판을 도시한 단면도이다.17 is a cross-sectional view illustrating a transflective thin film transistor substrate according to a third exemplary embodiment of the present invention.

도 17에 도시된 반투과형 박막 트랜지스터 기판은 도 11에 도시된 박막 트랜 지스터 기판과 대비하여 유기 절연막이 광흡수 유기 절연막(268)과 엠보싱 유기 절연막(270)이 적층된 이중 구조로 형성된 것을 제외하고는 동일한 구성 요소들을 구비하므로, 중복된 구성 요소들에 대한 설명은 생략하기로 한다.The transflective thin film transistor substrate shown in FIG. 17 has an organic insulating layer formed in a double structure in which the light absorption organic insulating layer 268 and the embossed organic insulating layer 270 are stacked in comparison with the thin film transistor substrate shown in FIG. 11. Since the same components are provided, descriptions of overlapping components will be omitted.

도 17에서 도시된 반투과형 박막 트랜지스터 기판은 보호막(246)과 반사 전극(252) 사이에 형성된 유기 절연막으로 광흡수 유기 절연막(268)과 엠보싱 유기 절연막(270)을 구비한다. 이에 따라, 광흡수 유기 절연막(268)이 네거티브(Negative) 포토레지스트임에 따라 엠보싱을 형상을 만들기 어려운 경우 그 위에 엠보싱 유기 절연막(270)을 추가로 구비함으로써 유기 절연막은 광흡수 기능과 엠보싱이 모두 가능하게 된다. 광흡수 유기 절연막(268)의 재료로는 광흡수 목적의 안료 또는 카본이 함유된 포토 아크릴계, 엠보싱 유기 절연막(270)의 재료로는 포토 아크릴 등과 같은 감광성 유기 물질이 이용된다. 이러한 광흡수 유기 절연막(268) 및 엠보싱 유기 절연막(270)은 도 3에 도시된 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 유기 절연막(148) 대신 이용될 수 있다.The transflective thin film transistor substrate illustrated in FIG. 17 is an organic insulating layer formed between the passivation layer 246 and the reflective electrode 252 and includes a light absorption organic insulating layer 268 and an embossed organic insulating layer 270. Accordingly, when the light absorption organic insulating layer 268 is a negative photoresist, it is difficult to form an embossing shape, so that the organic insulating layer has both a light absorption function and embossing by additionally including an embossing organic insulating layer 270 thereon. It becomes possible. As the material of the light absorption organic insulating layer 268, a photoacrylic organic material such as photoacrylic or the like may be used as the material of the photoacrylic-based and embossed organic insulating layer 270 containing pigment or carbon for light absorption purposes. The light absorbing organic insulating layer 268 and the embossed organic insulating layer 270 may be used instead of the organic insulating layer 148 of the transflective thin film transistor substrate according to the first embodiment of the present invention illustrated in FIG. 3.

이러한 광흡수 유기 절연막(268) 및 엠보싱 유기 절연막(270)은 다음과 같이 2가지 방법으로 형성될 수 있다.The light absorption organic insulating layer 268 and the embossed organic insulating layer 270 may be formed in two ways as follows.

첫째, 보호막(246) 위에 광흡수 유기 절연막(268)을 코팅하여 소성한 다음, 그 위에 엠보싱 유기 절연막(270)을 코팅한다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정으로 엠보싱 유기 절연막(270)을 패터닝함으로써 엠보싱 유기 절연막(270)이 투과 영역에서 투과홀(254)을 갖고 반사 영역에서 엠보싱 표면을 갖게 한다. 이러한 엠보싱 유기 절연막(270)의 패터닝 공정은 도 15b에서 전술한 바와 같다. 그리고, 패터닝된 엠보싱 유기 절연막(270)을 마스크로 하여 투과홀(254)을 통해 노출된 광흡수 유기 절연막(268)과 그 아래의 보호막(246) 및 게이트 절연막(244)을 식각함으로써 투과홀(254)이 게이트 절연막(244)까지 관통하도록 연장된다.First, the light absorption organic insulating layer 268 is coated on the protective layer 246 and then fired, and then the embossed organic insulating layer 270 is coated thereon. Subsequently, the embossed organic insulating film 270 is patterned by a photolithography process using a third mask so that the embossed organic insulating film 270 has a transmission hole 254 in the transmission region and an embossed surface in the reflection region. The patterning process of the embossed organic insulating layer 270 is as described above with reference to FIG. 15B. The light absorbing organic insulating layer 268 exposed through the transmission hole 254, the protective layer 246 and the gate insulating layer 244 exposed through the transmission hole 254 are etched using the patterned embossed organic insulating layer 270 as a mask. 254 extends through the gate insulating film 244.

둘째, 보호막(246) 위에 광흡수 유기 절연막(268)을 코팅한 다음, 제3A 마스크를 이용한 포토리소그래피 공정으로 광흡수 유기 절연막(268)을 패터닝하여 투과 영역에서 광흡수 유기 절연막(268)을 관통하는 투과홀(254)을 형성하고 소성한다. 이어서, 광흡수 유기 절연막(268) 위에 엠보싱 유기 절연막(270)을 코팅한 다음 제3B 마스크를 이용한 포토리소그래피 공정으로 엠보싱 유기 절연막(270)을 패터닝함으로써 엠보싱 유기 절연막(270)이 투과 영역에서 투과홀(254)을 갖고 반사 영역에서 엠보싱 표면을 갖게 한다. 이러한 엠보싱 유기 절연막(270)의 패터닝 공정은 도 15b에서 전술한 바와 같다. 그리고, 패터닝된 엠보싱 유기 절연막(270)을 마스크로 하여 투과홀(254)을 통해 노출된 보호막(246)과 그 아래의 게이트 절연막(244)을 식각함으로써 투과홀(254)이 게이트 절연막(244)까지 관통하도록 연장된다. Second, the light absorption organic insulating layer 268 is coated on the passivation layer 246, and then the light absorption organic insulating layer 268 is patterned through a photolithography process using a 3A mask to penetrate the light absorption organic insulating layer 268 in the transmission region. The through hole 254 is formed and fired. Subsequently, the embossed organic insulating film 270 is coated on the light absorption organic insulating film 268, and then the embossed organic insulating film 270 is patterned by a photolithography process using a 3B mask. 254 and have an embossed surface in the reflective area. The patterning process of the embossed organic insulating layer 270 is as described above with reference to FIG. 15B. The passivation hole 254 is etched by etching the passivation layer 246 exposed through the through hole 254 and the gate insulating layer 244 thereunder using the patterned embossed organic insulating layer 270 as a mask. Extends through.

도 18은 본 발명의 제4 실시 예에 따른 반투과형 박막 트랜지스터 기판을 도시한 단면도이다.18 is a cross-sectional view illustrating a transflective thin film transistor substrate according to a fourth exemplary embodiment of the present invention.

도 18에 도시된 반투과형 박막 트랜지스터 기판은 도 17에 도시된 박막 트랜지스터 기판과 대비하여 엠보싱 유기 절연막(272)이 형성된 다음 그 위에 광흡수 유기 절연막(274)이 형성된 것을 제외하고는 동일한 구성 요소들을 구비하므로, 중 복된 구성 요소들에 대한 설명은 생략하기로 한다.The transflective thin film transistor substrate shown in FIG. 18 has the same components as the thin film transistor substrate shown in FIG. 17 except that the embossed organic insulating film 272 is formed and then the light absorption organic insulating film 274 is formed thereon. Since it is provided, the description of the redundant components will be omitted.

도 18에서 보호막(246)과 반사 전극(252) 사이에는 엠보싱 유기 절연막(272)이 형성된 다음, 그 위에 광흡수 유기 절연막(274)이 적층된다. 이에 따라, 네거티브(Negative) 포토레지스트임에 따라 엠보싱을 형상을 만들기 어려운 광흡수 유기 절연막(274)이 엠보싱 유기 절연막(272)의 표면을 따라 엠보싱 형상을 갖게 되므로 유기 절연막은 광흡수 기능과 엠보싱이 모두 가능하게 된다. 엠보싱 유기 절연막(272)의 재료로는 포토 아크릴 등이, 광흡수 유기 절연막(274)의 재료로는 광흡수 목적의 안료 또는 카본이 함유된 포토 아크릴계 등과 같은 감광성 유기 물질이 이용된다. 이러한 엠보싱 유기 절연막(272) 및 광흡수 유기 절연막(274)은 도 3에 도시된 본 발명의 제1 실시 예에 따른 반투과형 박막 트랜지스터 기판의 유기 절연막(148) 대신 이용될 수 있다.In FIG. 18, an embossed organic insulating film 272 is formed between the protective film 246 and the reflective electrode 252, and then a light absorption organic insulating film 274 is stacked thereon. Accordingly, since the light absorbing organic insulating layer 274 that is difficult to form an embossing shape due to the negative photoresist has an embossing shape along the surface of the embossing organic insulating layer 272, the organic insulating layer has a light absorption function and embossing. All is possible. As the material of the embossed organic insulating film 272, a photo acryl or the like is used, and as the material of the light absorbing organic insulating film 274, a photosensitive organic material such as a pigment or a photoacrylic-containing carbon containing carbon is used. The embossed organic insulating layer 272 and the light absorbing organic insulating layer 274 may be used instead of the organic insulating layer 148 of the transflective thin film transistor substrate according to the first embodiment of the present invention illustrated in FIG. 3.

이러한 이중 구조의 유기 절연막은 다음과 같은 방법으로 형성될 수 있다.The double layered organic insulating layer may be formed by the following method.

보호막(246) 위에 엠보싱 유기 절연막(272)을 코팅한다. 이어서, 제3A 마스크를 이용한 포토리소그래피 공정으로 엠보싱 유기 절연막(272)을 패터닝함으로써 엠보싱 유기 절연막(272)이 투과 영역에서 투과홀(254)을 갖고 반사 영역에서 엠보싱 표면을 갖게 한다. 이어서, 패터닝된 엠보싱 유기 절연막(272) 위에 광흡수 유기 절연막(274)을 엠보싱 유기 절연막(272)의 표면을 따라 엠보싱 형상을 갖도록 코팅한 다음 제3B 마스크를 이용한 포토리소그래피 공정으로 투과홀(254)에 형성된 광흡수 유기 절연막(268)을 제거한다. 이에 따라, 투과홀(254)은 엠보싱 유기 절연막(272) 및 광흡수 유기 절연막(274)을 관통하게 된다. 그리고, 투과홀(254)을 통 해 노출된 보호막(246)과 그 아래의 게이트 절연막(244)을 식각함으로써 투과홀(254)이 게이트 절연막(244)까지 관통하도록 연장된다.
An embossed organic insulating layer 272 is coated on the passivation layer 246. Subsequently, the embossed organic insulating film 272 is patterned by a photolithography process using a 3A mask so that the embossed organic insulating film 272 has a transmission hole 254 in the transmission region and an embossed surface in the reflection region. Subsequently, the light absorbing organic insulating layer 274 is coated on the patterned embossed organic insulating layer 272 to have an embossing shape along the surface of the embossed organic insulating layer 272, and then the transmission hole 254 is subjected to a photolithography process using a 3B mask. The light absorption organic insulating layer 268 formed on the substrate is removed. Accordingly, the transmission hole 254 penetrates through the embossed organic insulating layer 272 and the light absorbing organic insulating layer 274. The passivation hole 254 extends to the gate insulating film 244 by etching the passivation film 246 exposed through the transmission hole 254 and the gate insulating film 244 thereunder.

상술한 바와 같이, 본 발명에 따른 반투과형 박막 트랜지스터 기판 및 그 제조 방법은 광흡수 역할을 하는 유기 절연막을 구비함으로써 반사 전극과 데이터 라인부(및/또는 게이트 라인)의 중첩 정도를 감소시킬 수 있게 된다. 이에 따라, 데이터 라인부(및/또는 게이트 라인)의 선폭을 고정세되어 가는 추세에 따라 감소시킬 수 있게 되고, 데이터 라인부(및/또는 게이트 라인)의 선폭이 감소된 만큼 반사 전극 및 화소 전극의 개구율을 향상시킬 수 있게 된다. As described above, the semi-transmissive thin film transistor substrate and the method of manufacturing the same according to the present invention include an organic insulating layer that acts as a light absorption so that the degree of overlap between the reflective electrode and the data line portion (and / or gate line) can be reduced. do. As a result, the line widths of the data line portions (and / or gate lines) can be reduced in accordance with a trend toward higher definition, and as the line widths of the data line portions (and / or gate lines) are reduced, the reflective electrodes and the pixel electrodes are reduced. The aperture ratio of can be improved.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (41)

게이트 라인과;A gate line; 상기 게이트 라인과 게이트 절연막을 사이에 두고 교차하여 화소 영역을 정의하는 데이터 라인과;A data line crossing the gate line and a gate insulating layer interposed therebetween to define a pixel area; 상기 게이트 라인 및 데이터 라인과 접속된 박막 트랜지스터와;A thin film transistor connected to the gate line and the data line; 상기 화소 영역에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극과;A pixel electrode formed in the pixel region and connected to the thin film transistor; 상기 화소 영역 중 반사 영역에 형성된 반사 전극과;A reflection electrode formed in the reflection area of the pixel area; 상기 게이트 라인, 데이터 라인, 박막 트랜지스터를 덮으면서 상기 반사 전극 아래에 형성되며 광을 흡수하는 유기 절연막을 구비하고;An organic insulating layer formed under the reflective electrode and covering the gate line, the data line, and the thin film transistor to absorb light; 상기 게이트 라인 및 데이터 라인 중 적어도 어느 한 라인과 상기 반사 전극의 중첩 정도가 4㎛ 이하가 되도록 하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And the overlapping degree of at least one of the gate line and the data line with the reflective electrode is 4 μm or less. 제 1 항에 있어서,The method of claim 1, 상기 유기 절연막은 엠보싱 표면을 갖는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And the organic insulating film has an embossed surface. 제 1 항에 있어서,The method of claim 1, 상기 유기 절연막은 상기 반사 전극과 비중첩된 상기 화소 전극의 투과 영역 과 중첩된 투과홀을 갖는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.The organic insulating layer has a transmissive hole overlapping the transmissive region of the pixel electrode which is not overlapped with the reflective electrode. 제 2 항에 있어서,The method of claim 2, 상기 유기 절연막의 상부 또는 하부에 형성되어 엠보싱 표면을 갖는 제2 유기 절연막을 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a second organic insulating film formed on or below the organic insulating film and having an embossed surface. 제 1 항에 있어서,The method of claim 1, 상기 유기 절연막과 상기 반사 전극 사이에 형성되어 엠보싱 표면을 갖는 제2 유기 절연막을 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a second organic insulating film formed between the organic insulating film and the reflective electrode and having an embossed surface. 제 1 항에 있어서,The method of claim 1, 상기 유기 절연막은 광흡수 안료 또는 카본을 함유한 것을 특징으로 하는 반투과형 박막 트랜지스터 기판. The organic insulating film is a semi-transmissive thin film transistor substrate, characterized in that it contains a light absorption pigment or carbon. 제 1 항에 있어서,The method of claim 1, 상기 화소 전극은 상기 데이터 라인과 비중첩되게 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And the pixel electrode is formed to be non-overlapping with the data line. 제 1 항에 있어서,The method of claim 1, 상기 박막 트랜지스터로부터 연장되어 상기 데이터 라인을 따라 중첩된 반도체 패턴을 추가로 구비하고;A semiconductor pattern extending from the thin film transistor and overlapping the data line; 상기 데이터 라인 및 반도체 패턴을 포함하는 데이터 라인부와, 상기 반사 전극의 중첩 정도가 4㎛ 이하인 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.A semi-transmissive thin film transistor substrate comprising a data line portion including the data line and the semiconductor pattern and a reflection degree of 4 μm or less. 제 1 항에 있어서,The method of claim 1, 상기 데이터 라인의 폭은 4㎛ 이하인 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.The width of the data line is a semi-transmissive thin film transistor substrate, characterized in that 4㎛ or less. 제 1 항에 있어서,The method of claim 1, 상기 화소 전극은 The pixel electrode 상기 반사 전극, 유기 절연막을 관통하는 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a drain electrode of the thin film transistor through a contact hole penetrating the reflective electrode and the organic insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 유기 절연막 아래에 형성된 보호막과;A protective film formed under the organic insulating film; 상기 유기 절연막 및 반사 전극 사이에 형성된 제1 층간 절연막과;A first interlayer insulating film formed between the organic insulating film and the reflective electrode; 상기 반사 전극과 화소 전극 사이에 형성된 제2 층간 절연막 중 적어도 하나를 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And at least one of a second interlayer insulating layer formed between the reflective electrode and the pixel electrode. 제 9 항에 있어서,The method of claim 9, 상기 화소 전극은 The pixel electrode 상기 제2 층간 절연막으로부터 상기 보호막까지 관통하는 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a drain electrode of the thin film transistor via a contact hole penetrating from the second interlayer insulating film to the protective film. 제 1 항에 있어서,The method of claim 1, 상기 박막 트랜지스터로부터 연장된 드레인 전극과 상기 게이트 절연막을 사이에 두고 중첩되도록 상기 반사 영역에 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인을 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a storage line formed in the reflective region to overlap the drain electrode extending from the thin film transistor with the gate insulating layer interposed therebetween to form a storage capacitor. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 9, 상기 게이트 라인은 투명한 제1 도전층과, 불투명한 제2 도전층이 적층된 이중 구조로 형성되고,The gate line has a double structure in which a transparent first conductive layer and an opaque second conductive layer are stacked. 상기 화소 전극은 상기 화소 영역에 형성된 상기 제1 도전층과, 그 제1 도전층의 테두리를 따라 상기 제2 도전층이 적층된 이중 구조로 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And the pixel electrode has a double structure in which the first conductive layer formed in the pixel region and the second conductive layer are stacked along an edge of the first conductive layer. 제 14 항에 있어서,The method of claim 14, 상기 박막 트랜지스터로부터 연장된 드레인 전극과 상기 게이트 절연막을 사이에 두고 중첩되도록 상기 반사 영역에 형성되어 스토리지 캐패시터를 형성하는 스토리지 라인을 추가로 구비하고;A storage line formed in the reflective region to overlap the drain electrode extending from the thin film transistor with the gate insulating layer interposed therebetween to form a storage capacitor; 상기 스토리지 라인은 상기 게이트 라인과 이중 구조로 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.The storage line is a semi-transmissive thin film transistor substrate, characterized in that formed in a double structure with the gate line. 제 15 항에 있어서,The method of claim 15, 상기 화소 전극은 상기 화소 영역 중 스토리지 라인과 전단 게이트 라인 사이에 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And the pixel electrode is formed between a storage line and a front gate line of the pixel region. 제 14 항에 있어서,The method of claim 14, 상기 화소 영역의 투과 영역에서 상기 화소 전극의 제1 도전층을 노출되도록 상기 유기 절연막에서 상기 화소 전극의 제2 도전층까지 관통하는 투과홀을 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a transmissive hole penetrating from the organic insulating layer to the second conductive layer of the pixel electrode to expose the first conductive layer of the pixel electrode in the transmissive region of the pixel region. 제 17 항에 있어서,The method of claim 17, 상기 투과홀은 상기 박막 트랜지스터의 드레인 전극의 측면을 노출시키고, The transmission hole exposes a side surface of the drain electrode of the thin film transistor, 상기 반사 전극은 상기 투과홀의 에지부를 경유하여 상기 드레인 전극 및 화소 전극을 접속시키는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.The reflective electrode connects the drain electrode and the pixel electrode via an edge of the transmission hole. 제 18 항에 있어서,The method of claim 18, 상기 반사 전극은 상기 화소 전극의 제2 도전층과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.The reflective electrode is connected to the second conductive layer of the pixel electrode, the semi-transmissive thin film transistor substrate. 제 17 항에 있어서, The method of claim 17, 상기 박막 트랜지스터를 덮도록 상기 유기 절연막 아래에 형성되며 상기 투과홀을 관통하는 무기 절연물의 보호막을 추가로 구비하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.And a passivation layer formed under the organic insulating layer to cover the thin film transistor and penetrating the through hole. 제 17 항에 있어서,The method of claim 17, 상기 투과홀을 통해 상기 드레인 전극 아래에 형성된 게이트 절연막의 측면이 노출되고;Side surfaces of the gate insulating layer formed under the drain electrode are exposed through the transmission holes; 상기 투과홀을 통해 상기 측면이 노출된 상기 드레인 전극은 상기 게이트 절연막의 측면과 단차를 갖는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판.The drain electrode having the side surface exposed through the transmission hole has a step with the side surface of the gate insulating film. 기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극을 포함하는 제1 도전 패턴을 형성하는 단계와;Forming a first conductive pattern comprising a gate line and a gate electrode connected to the gate line on the substrate; 상기 게이트 금속 패턴을 덮는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film covering the gate metal pattern; 상기 게이트 절연막 상에 반도체 패턴을 형성하는 단계와;Forming a semiconductor pattern on the gate insulating film; 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 그 데이터 라인과 접속된 소스 전극, 상기 반도체 패턴을 사이에 두고 상기 소스 전극과 대향하는 드레인 전극을 포함하는 제2 도전 패턴을 형성하는 단계와;Forming a second conductive pattern including a data line crossing the gate line to define a pixel region, a source electrode connected to the data line, and a drain electrode facing the source electrode with the semiconductor pattern interposed therebetween; ; 상기 제2 도전 패턴을 덮으면서 상기 화소 영역에 위치하는 투과홀을 갖으며 광을 흡수하는 유기 절연막을 형성하는 단계와;Forming an organic insulating layer covering the second conductive pattern, the organic insulating layer having light transmitting holes and absorbing light; 상기 화소 영역 중 반사 영역의 유기 절연막 상에 반사 전극을 형성하는 단계와;Forming a reflective electrode on the organic insulating layer of the reflective region of the pixel region; 상기 화소 영역에서 상기 반사 전극 및 상기 투과홀과 중첩되며 상기 드레인 전극과 접속된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And forming a pixel electrode overlapping the reflective electrode and the transmission hole in the pixel region and connected to the drain electrode. 제 22 항에 있어서,The method of claim 22, 상기 유기 절연막은 엠보싱 표면을 갖도록 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And the organic insulating film is formed to have an embossed surface. 제 22 항에 있어서,The method of claim 22, 상기 화소 전극은 The pixel electrode 상기 반사 전극 및 유기 절연막을 관통하는 컨택홀을 통해 상기 박막 트랜지스터의 드레인 전극과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And a drain electrode of the thin film transistor through a contact hole penetrating through the reflective electrode and the organic insulating film. 제 24 항에 있어서,The method of claim 24, 상기 유기 절연막 아래에 상기 제2 도전 패턴을 덮는 보호막을 형성하는 단계를 추가로 포함하고;Forming a protective film covering the second conductive pattern under the organic insulating film; 상기 컨택홀은 상기 보호막까지 관통하도록 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.The contact hole is formed to pass through the passivation layer, characterized in that the manufacturing method of the semi-transmissive thin film transistor substrate. 제 25 항에 있어서,The method of claim 25, 상기 유기 절연막 및 반사 전극 사이에 제1 층간 절연막을 형성하는 단계 및/또는;Forming a first interlayer insulating film between the organic insulating film and the reflective electrode; 상기 반사 전극과 화소 전극 사이에 제2 층간 절연막 형성하는 단계를 추가로 포함하고;Forming a second interlayer insulating film between the reflective electrode and the pixel electrode; 상기 컨택홀은 상기 제1 및/또는 제2 층간 절연막을 관통하도록 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And wherein the contact hole is formed to penetrate the first and / or second interlayer insulating film. 기판 상에 투명한 제1 도전층과 불투명한 제2 도전층의 이중 구조를 갖는 게이트 라인, 게이트 전극, 화소 전극을 포함하는 제1 마스크 패턴군을 형성하는 단계와;Forming a first mask pattern group including a gate line, a gate electrode, and a pixel electrode having a dual structure of a transparent first conductive layer and an opaque second conductive layer on a substrate; 상기 제1 마스크 패턴군을 덮는 게이트 절연막을 형성하는 단계와;Forming a gate insulating film covering the first mask pattern group; 상기 게이트 절연막 위에 반도체 패턴과, 그 반도체 패턴 위에 중첩된 데이 터 라인, 소스 전극, 드레인 전극을 포함하는 제2 마스크 패턴군을 형성하는 단계와;Forming a second mask pattern group including a semiconductor pattern on the gate insulating layer and a data line, a source electrode, and a drain electrode overlapping the semiconductor pattern; 상기 제2 마스크 패턴군을 덮고, 광을 흡수하는 유기 절연막을 형성하는 단계와;Forming an organic insulating layer covering the second mask pattern group and absorbing light; 상기 화소 전극을 노출시키는 투과 영역에서 상기 유기 절연막 및 게이트 절연막을 관통하는 투과홀을 형성하는 단계와;Forming a through hole penetrating the organic insulating layer and the gate insulating layer in a transmission region exposing the pixel electrode; 상기 유기 절연막의 반사 영역에 위치하고, 상기 화소 전극 및 드레인 전극을 접속시키는 반사 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And forming a reflective electrode positioned in the reflective region of the organic insulating layer and connecting the pixel electrode and the drain electrode to the semi-transmissive thin film transistor substrate. 제 22 항 및 제 27 항 중 어느 한 항에 있어서,The method according to any one of claims 22 and 27, 상기 게이트 라인 및 데이터 라인 중 적어도 어느 한 라인과 상기 반사 전극의 중첩 정도가 4㎛ 이하가 되도록 설정된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And a superimposition degree of at least one of the gate line and the data line and the reflective electrode is set to 4 µm or less. 제 28 항에 있어서,The method of claim 28, 상기 데이터 라인 및 반도체 패턴을 포함하는 데이터 라인부와, 상기 반사 전극의 중첩 정도가 4㎛ 이하로 설정된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.A method of manufacturing a semi-transmissive thin film transistor substrate comprising a data line portion including the data line and the semiconductor pattern and the overlapping degree of the reflective electrode is set to 4 μm or less. 제 28 항에 있어서,The method of claim 28, 상기 데이터 라인의 폭은 4㎛ 이하로 설정된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.The width of the data line is set to 4㎛ or less method for manufacturing a semi-transmissive thin film transistor substrate. 제 22 항 및 제 27 항 중 어느 한 항에 있어서,The method according to any one of claims 22 and 27, 상기 유기 절연막은 광흡수 안료 또는 카본을 함유한 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법. The organic insulating film contains a light absorption pigment or carbon, the method of manufacturing a semi-transmissive thin film transistor substrate. 제 22 항 및 제 27 항 중 어느 한 항에 있어서,The method according to any one of claims 22 and 27, 상기 화소 전극은 상기 데이터 라인과 비중첩되게 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.The pixel electrode is formed to be non-overlapping with the data line. 제 27 항에 있어서,The method of claim 27, 상기 제1 마스크 패턴군을 형성하는 단계는 Forming the first mask pattern group 상기 이중 구조로 상기 게이트 라인과 나란하게 형성되고, 상기 반사 영역에서 상기 드레인 전극과 중첩되어질 스토리지 라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And forming a storage line parallel to the gate line in the double structure and overlapping the drain electrode in the reflective region. 제 33 항에 있어서,The method of claim 33, wherein 상기 화소 전극은 상기 화소 영역 중 스토리지 라인과 전단 게이트 라인 사 이에 형성된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And the pixel electrode is formed between a storage line and a front gate line in the pixel area. 제 27 항에 있어서,The method of claim 27, 상기 투과홀은 상기 드레인 전극과 및 반도체 패턴의 측면이 노출되도록 형성되고,The transmission hole is formed to expose the side of the drain electrode and the semiconductor pattern, 상기 반사 전극은 상기 투과홀의 에지부를 경유하여 상기 드레인 전극 및 화소 전극을 접속시키는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And the reflective electrode connects the drain electrode and the pixel electrode via an edge portion of the transmission hole. 제 27 항에 있어서,The method of claim 27, 상기 반사 전극을 형성하는 단계는Forming the reflective electrode 상기 반사 전극을 통해 노출된 상기 화소 전극의 제2 도전층을 제거하는 단계를 추가로 포함하고;Removing the second conductive layer of the pixel electrode exposed through the reflective electrode; 상기 반사 전극은 상기 화소 전극의 제1 도전층 위에 잔존하는 제2 도전층과 접속된 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And the reflective electrode is connected to a second conductive layer remaining on the first conductive layer of the pixel electrode. 제 27 항에 있어서,The method of claim 27, 상기 제2 마스크 패턴군을 덮는 무기 절연 물질의 보호막을 형성하는 단계를 추가로 포함하고;Forming a protective film of an inorganic insulating material covering the second mask pattern group; 상기 컨택홀은 상기 보호막을 관통하도록 형성된 것을 특징으로 하는 반투과 형 박막 트랜지스터 기판의 제조 방법.And the contact hole is formed to penetrate the passivation layer. 제 27 항 및 제 37 항 중 어느 한 항에 있어서,The method according to any one of claims 27 and 37, 상기 투과홀을 형성하는 단계는Forming the through hole is 상기 유기 절연막을 패터닝하여 유기 절연막의 투과홀을 형성하고, 엠보싱 형상을 갖게 하는 단계와;Patterning the organic insulating film to form a through hole of the organic insulating film and to have an embossed shape; 상기 유기 절연막의 투과홀을 상기 게이트 절연막까지 연장하는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And extending the transmission hole of the organic insulating film to the gate insulating film. 제 27 항 및 제 37 항 중 어느 한 항에 있어서,The method according to any one of claims 27 and 37, 상기 유기 절연막을 형성하는 단계 및 상기 투과홀을 형성하는 단계는Forming the organic insulating layer and forming the through hole 상기 제2 마스크 패턴군을 덮는 광흡수용 제1 유기 절연막을 형성하는 단계와;Forming a light absorption first organic insulating layer covering the second mask pattern group; 상기 제1 유기 절연막 위에 제2 유기 절연막을 형성하는 단계와;Forming a second organic insulating film on the first organic insulating film; 상기 제2 유기 절연막을 패터닝하여 제2 유기 절연막의 투과홀을 형성하고, 엠보싱 형상을 갖게 하는 단계와;Patterning the second organic insulating layer to form a through hole of the second organic insulating layer, and having an embossed shape; 상기 제2 유기 절연막의 투과홀을 상기 게이트 절연막까지 연장시키는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And extending the transmission hole of the second organic insulating film to the gate insulating film. 제 27 항 및 제 37 항 중 어느 한 항에 있어서,The method according to any one of claims 27 and 37, 상기 유기 절연막을 형성하는 단계 및 상기 투과홀을 형성하는 단계는Forming the organic insulating layer and forming the through hole 상기 제2 마스크 패턴군을 덮는 광흡수용 제1 유기 절연막을 형성하는 단계와;Forming a light absorption first organic insulating layer covering the second mask pattern group; 상기 제1 유기 절연막을 패터닝하여 제1 유기 절연막의 투과홀을 형성하는 단계와;Patterning the first organic insulating layer to form a through hole of the first organic insulating layer; 상기 제1 유기 절연막 위에 제2 유기 절연막을 형성하는 단계와;Forming a second organic insulating film on the first organic insulating film; 상기 제2 유기 절연막을 패터닝하여 상기 제1 유기 절연막과 중첩된 제2 유기 절연막의 투과홀을 형성하고, 엠보싱 형상을 갖게 하는 단계와;Patterning the second organic insulating film to form a through hole of a second organic insulating film overlapping the first organic insulating film, and to have an embossed shape; 상기 제2 유기 절연막의 투과홀을 상기 게이트 절연막까지 연장시키는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And extending the transmission hole of the second organic insulating film to the gate insulating film. 제 27 항 및 제 37 항 중 어느 한 항에 있어서,The method according to any one of claims 27 and 37, 상기 유기 절연막을 형성하는 단계 및 상기 투과홀을 형성하는 단계는Forming the organic insulating layer and forming the through hole 상기 제2 마스크 패턴군을 덮는 제1 유기 절연막을 형성하는 단계와;Forming a first organic insulating layer covering the second mask pattern group; 상기 제1 유기 절연막을 패터닝하여 제1 유기 절연막의 투과홀을 형성하고, 엠보싱 형상을 갖게 하는 단계와;Patterning the first organic insulating layer to form a through hole of the first organic insulating layer, and having an embossed shape; 상기 제1 유기 절연막 위에 상기 엠보싱 형상을 유지하는 광흡수용 제2 유기 절연막을 형성하는 단계와;Forming a second organic insulating film for light absorption on the first organic insulating film to maintain the embossed shape; 상기 제2 유기 절연막을 패터닝하여 상기 제1 유기 절연막과 중첩된 제2 유기 절연막의 투과홀을 형성하는 단계와;Patterning the second organic insulating layer to form a through hole of a second organic insulating layer overlapping the first organic insulating layer; 상기 제2 유기 절연막의 투과홀을 상기 게이트 절연막까지 연장시키는 단계를 포함하는 것을 특징으로 하는 반투과형 박막 트랜지스터 기판의 제조 방법.And extending the transmission hole of the second organic insulating film to the gate insulating film.
KR1020040102034A 2004-12-06 2004-12-06 Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same KR101107243B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040102034A KR101107243B1 (en) 2004-12-06 2004-12-06 Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040102034A KR101107243B1 (en) 2004-12-06 2004-12-06 Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same

Publications (2)

Publication Number Publication Date
KR20060063006A true KR20060063006A (en) 2006-06-12
KR101107243B1 KR101107243B1 (en) 2012-01-25

Family

ID=37159066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102034A KR101107243B1 (en) 2004-12-06 2004-12-06 Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same

Country Status (1)

Country Link
KR (1) KR101107243B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100684868B1 (en) * 2000-03-08 2007-02-20 삼성전자주식회사 A reflective-transmissive complex type TFT LCD and A Method of forming it
KR100897741B1 (en) * 2002-09-18 2009-05-15 삼성전자주식회사 Transreflective liquid crystal display device and method for fabricating thereof
KR100531410B1 (en) * 2003-04-15 2005-11-28 엘지.필립스 엘시디 주식회사 Arrau Substrate for Trans-Reflection type Liquid Crystal Display Device and the Method of Manufacturing the same

Also Published As

Publication number Publication date
KR101107243B1 (en) 2012-01-25

Similar Documents

Publication Publication Date Title
KR101139522B1 (en) Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same
JP4142672B2 (en) Liquid crystal display device and manufacturing method thereof
KR101085136B1 (en) Thin film transistor substrate of horizontal electric field and fabricating method thereof
KR101125254B1 (en) Thin Film Transistor Substrate of Fringe Field Switching Type And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
KR101085132B1 (en) Thin film transistor substrate of horizontal electric field and fabricating method thereof
KR100607519B1 (en) Thin Film Transistor Substrate With Color Filter And Method For Fabricating The Same
JP3923501B2 (en) Liquid crystal display device and manufacturing method thereof
US7403245B2 (en) Liquid crystal display device and method for fabricating the same
US7471357B2 (en) Liquid crystal display device and method for fabricating the same
KR101002347B1 (en) Thin film transistor substrate of horizontal electronic field applying type and fabricating method thereof
US7416926B2 (en) Liquid crystal display device and method for fabricating the same
JP4439448B2 (en) Liquid crystal display device and manufacturing method thereof
KR101107269B1 (en) Thin Film Transistor Substrate of Horizontal Electric Field And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
KR101107265B1 (en) Thin Film Transistor Substrate of Horizontal Electric Field And Fabricating Method Thereof, Liquid Crystal Display Panel Using The Same And Fabricating Method Thereof
KR101066492B1 (en) Thin film transistor substrate and fabricating method thereof
KR101037085B1 (en) Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same
KR101107243B1 (en) Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same
KR101107262B1 (en) Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same
KR101102034B1 (en) Thin Film Transistor Array Substrate of Transflective Type And Fabricating Method Thereof
KR100667137B1 (en) Thin Film Transistor Substrate And Method For Fabricating The Same
KR101296898B1 (en) Thin Film Transistor Substrate And Method for Fabricating The Same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 9