KR20060059481A - Array substrate having enhanced aperture ratio, method of manufacturing the same and liquid crystal display apparatus having the same - Google Patents
Array substrate having enhanced aperture ratio, method of manufacturing the same and liquid crystal display apparatus having the same Download PDFInfo
- Publication number
- KR20060059481A KR20060059481A KR1020040098585A KR20040098585A KR20060059481A KR 20060059481 A KR20060059481 A KR 20060059481A KR 1020040098585 A KR1020040098585 A KR 1020040098585A KR 20040098585 A KR20040098585 A KR 20040098585A KR 20060059481 A KR20060059481 A KR 20060059481A
- Authority
- KR
- South Korea
- Prior art keywords
- transparent substrate
- electrode
- distance
- substrate
- pixel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Abstract
본 발명에 따른 어레이 기판은 투명기판, 복수의 화소전극, 스위칭 소자, 데이터 라인, 게이트 라인 및 스토리지 전극을 포함한다. 복수의 화소전극은 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성된다. 데이터 라인은 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격된다. 또한 데이터 라인은 화소전극 사이에 배치되고 소스 전극과 전기적으로 연결되어 화소 전극에 화소전압을 인가하기 위하여 형성된다. 게이트 라인은 게이트 전극과 전기적으로 연결되어 스위칭 소자를 턴온또는 턴오프 시키기 위한 전기적 신호를 전달한다. The array substrate according to the present invention includes a transparent substrate, a plurality of pixel electrodes, a switching element, a data line, a gate line, and a storage electrode. The plurality of pixel electrodes are formed to be spaced apart from each other by a first distance between the transparent substrate and the transparent substrate. The data line is spaced apart from the transparent substrate by a second distance above the transparent substrate. In addition, the data line is disposed between the pixel electrodes and electrically connected to the source electrode to form a pixel voltage to the pixel electrode. The gate line is electrically connected to the gate electrode to transmit an electrical signal for turning on or off the switching element.
스토리지 전극은 투명기판과 투명기판 상부로 제 3 거리만큼 이격되고, 중앙부에 윈도우가 형성되어 데이터 라인과의 기생 커패시턴스를 감소시킨다. 또한, 스토리지 전극과 화소전극 사이에 발생할 수 있는 전장 왜곡을 방지하기 위하여 데이터 라인과 이웃하는 화소전극 사이의 간격이 다르도록 형성하고, 이에 대응하는 컬러필터 기판의 광 차단막을 데이터 라인을 중심으로 비대칭적으로 형성하여 효과적으로 빛샘을 차단한다. The storage electrode is spaced apart by a third distance from the transparent substrate to the upper portion of the transparent substrate, and a window is formed in the center to reduce parasitic capacitance with the data line. In addition, in order to prevent electric field distortion that may occur between the storage electrode and the pixel electrode, the distance between the data line and the neighboring pixel electrode is formed to be different, and the light blocking film of the corresponding color filter substrate is asymmetric about the data line. It forms as an enemy and effectively blocks light leakage.
스토리진 전극, 데이터 라인, 화소전극, 광 차단막, 개구율, 빛샘Story electrode, data line, pixel electrode, light blocking film, aperture ratio, light leakage
Description
도 1a는 종래 어레이 기판의 레이아웃이다.1A is a layout of a conventional array substrate.
도 1b는 도 1a의 I-I선을 따라 절단한 단면도이다.FIG. 1B is a cross-sectional view taken along the line II of FIG. 1A.
도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.2 is a schematic diagram illustrating a driving principle of a liquid crystal display device.
도 3a는 본 발명의 예시적인 제 1 실시예에 따른 어레이 기판의 레이아웃이다.3A is a layout of an array substrate according to a first exemplary embodiment of the present invention.
도 3b는 도 3a의 II-II선을 따라 절단한 단면도이다.3B is a cross-sectional view taken along the line II-II of FIG. 3A.
도 4a는 본 발명의 예시적인 제 2 실시예에 따른 어레이 기판의 레이아웃이다.4A is a layout of an array substrate according to a second exemplary embodiment of the present invention.
도 4b는 도 4a의 개략적인 단면도이다.4B is a schematic cross-sectional view of FIG. 4A.
도 5은 액정 표시장치의 개략적인 단면도이다.5 is a schematic cross-sectional view of a liquid crystal display.
도 6a 내지 도 6e는 본 발명에 의한 액정 표시장치의 제조방법에 따른 배치도들이다.6A to 6E are layout views according to a method of manufacturing a liquid crystal display according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
101: 화소전극 102: 데이터 라인 101: pixel electrode 102: data line
103a,103b,103c: 스토리지 전극 104: 박막 트랜지스터103a, 103b, 103c: storage electrode 104: thin film transistor
105: 게이트 라인 106: 개구105: gate line 106: opening
107: 광 차단막 108: 투명기판107: light blocking film 108: transparent substrate
109: 윈도우 201: 액정 커패시터109: window 201: liquid crystal capacitor
202: 스토리지 커패시터 501: 제 1 기판202: storage capacitor 501: first substrate
502: 제 2 기판 503: 제 2 투명기판502: second substrate 503: second transparent substrate
504: 컬러필터 505: 평탄화막504: color filter 505: planarization film
506: 액정층 508: 제 1 절연막506
509: 제 2 절연막 510: 액티브층 509: second insulating film 510: active layer
511: 제 1 투명기판 512: 공통전극511: first transparent substrate 512: common electrode
본 발명은 어레이 기판, 이의 제조방법 및 이를 포함하는 액정표시장치에 관한 것으로, 보다 구체적으로는 개구율이 향상된 어레이 기판, 이의 제조방법 및 이를 포함하는 액정표시장치에 관한 것이다.The present invention relates to an array substrate, a method for manufacturing the same, and a liquid crystal display including the same, and more particularly, to an array substrate having an improved aperture ratio, a method for manufacturing the same, and a liquid crystal display including the same.
액정표시장치는 액정을 이용하여 영상을 표시하는 장치이다. 액정표시장치는 가볍고, 두께가 얇아서 그 사용범위가 점차 확대되고 있다.A liquid crystal display device is a device that displays an image using a liquid crystal. Liquid crystal display devices are light and thin, and their range of use is gradually expanding.
액정표시장치는 크게 액정 표시 패널과 백라이트 어셈블리를 포함한다. 백라이트 어셈블리는 액정 표시 패널 하부에 배치되어 액정 표시 패널에 광을 공급한 다.The liquid crystal display largely includes a liquid crystal display panel and a backlight assembly. The backlight assembly is disposed under the liquid crystal display panel to supply light to the liquid crystal display panel.
액정 표시 패널은 컬러필터 기판, 어레이 기판 및 컬러필터 기판과 어레이 기판 사이에 게재된 액정층을 포함한다. 컬러필터 기판에는 레드 컬러필터, 그린 컬러필터 및 블루 컬러필터를 포함하는 컬러필터가 매트릭스(matrix) 형태로 배열되어 있다. 이러한 컬러필터는 어레이 기판의 화소전극 상부에 배치되어 화소 전극을 통과한 빛을 필터링하여 특정 파장의 빛만을 통과시킨다. 이하 종래 어레이 기판을 설명한다.The liquid crystal display panel includes a color filter substrate, an array substrate, and a liquid crystal layer interposed between the color filter substrate and the array substrate. The color filter substrate includes a color filter including a red color filter, a green color filter, and a blue color filter in a matrix form. The color filter is disposed on the pixel electrode of the array substrate to filter light passing through the pixel electrode to pass only light having a specific wavelength. Hereinafter, a conventional array substrate will be described.
도 1a는 종래 어레이 기판의 레이아웃이고, 도 1b는 도 1a의 I-I선을 따라 절단한 단면도이다.FIG. 1A is a layout of a conventional array substrate, and FIG. 1B is a cross-sectional view taken along the line I-I of FIG. 1A.
어레이 기판은 박막 트랜지스터(104), 스토리지 전극(103a) 및 화소 전극(101)을 포함한다. 이러한 박막 트랜지스터(104), 스토리지 전극(103a) 및 화소 전극(101)은 컬러필터 기판의 컬러필터(미도시)와 대향한다.The array substrate includes a
또한 어레이 기판은 데이터 라인(102) 및 게이트 라인(105)을 포함한다. 데이터 라인(102) 및 게이트 라인(105)은 컬러필터의 경계면을 향한다.The array substrate also includes a
데이터 라인(102)은 상기 박막 트랜지스터(104)의 소스전극과 전기적으로 연결되고, 게이트 라인(105)은 박막 트랜지스터(104)의 게이트전극과 전기적으로 연결되어 있다. 박막 트랜지스터(104)의 드레인전극은 화소전극(101)과 전기적으로 연결되어 있다.The
게이트 라인(105)에 전압이 인가되면, 게이트 라인(105)과 전기적으로 연결된 박막 트랜지스터(104)가 턴 온 (Turn on) 되고, 데이터 라인(102)의 전압이 화 소 전극(101)에 인가된다. 화소 전극(101)에 화소 전압이 인가되면, 어레이 기판의 화소 전극(101)과 컬러필터 기판의 공통 전극(미도시)사이에 전계가 형성되고, 이러한 전계에 의해 어레이 기판과 컬러필터 기판 사이에 위치한 액정층(미도시)의 액정 분자 배열이 변하게 되어, 액정 분자의 광학적 성질이 변하게 된다.When a voltage is applied to the
이렇게 변화된 액정을 통과하는 빛에 의해 영상이 표시된다.The image is displayed by the light passing through the changed liquid crystal.
스토리지 전극(103a)은 화소전극(101)과 컬러필터 기판의 공통전극(미도시) 사이에 형성되는 액정 커패시터의 용량을 보조한다. 즉, 일단 데이터의 입력이 끝난 후 주변의 전압이 변할 때 커플링에 의해 화소전극(101)의 화소 전압이 변하는 것을 방지하는 기능을 수행한다. 이러한 스토리지 전극(103a)은 화소전극(101)의 에지부나 중앙부에 형성된다.The
그런데 이러한 구조를 갖는 종래의 어레이 기판의 경우, 스토리지 전극(103a)과 데이터 라인(102) 사이에 개구(106)가 형성되어 개구(106)를 통과한 빛은 회절되어 누출된다. 또한, 광 차단막(107)은 빛이 누설되는 개구(106)에서 일정 거리 떨어진 컬러필터 기판에 형성되어 있기 때문에 빛의 누출을 막기 위하여 일정 넓이의 폭을 가지는 광 차단막(107)을 개구(106) 주위에 일정 폭의 마진(margin)을 두고 형성한다. 이와 같이 빛의 누출을 막기 위해 넓어진 광 차단막(107)의 폭에 의해서 종래의 어레이 기판의 경우, 개구율(aperture ratio)이 낮아지는 문제점이 있다.However, in the conventional array substrate having such a structure, an
더욱이, 광 차단막(107)은 컬러필터 기판에 형성되어 있다. 액정표시장치는 어레이 기판과 컬러 필터 기판을 형성한 후 이 두 기판을 어셈블리 공정에 의해 결 합함으로써 액정 표시패널이 형성된다. 그런데 얼라인 과정에서 정확하게 얼라인 하는 것은 사실상 불가능하므로, 약간의 마진을 두어 얼라인 하게 된다. 이 때문에 광 차단막(107)의 좌우측 마진이 필요하다.Further, the
따라서 본 발명의 제 1 목적은 개구율이 향상된 어레이 기판을 제공함에 있다.Accordingly, a first object of the present invention is to provide an array substrate having an improved aperture ratio.
또한 본 발명의 제 2 목적은 개구율이 향상된 어레이 기판을 제조하는 방법을 제공함에 있다.A second object of the present invention is to provide a method of manufacturing an array substrate having an improved aperture ratio.
또한 본 발명의 제 3 목적은 개구율이 향상된 액정 표시장치를 제공함에 있다.Another object of the present invention is to provide a liquid crystal display device having an improved aperture ratio.
본 발명에 따른 어레이 기판은 투명기판, 복수의 화소전극, 스위칭 소자, 데이터 라인, 게이트 라인 및 스토리지 전극을 포함한다. 상기 복수의 화소전극은 상기 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된다. 상기 스위칭 소자는 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된다. The array substrate according to the present invention includes a transparent substrate, a plurality of pixel electrodes, a switching element, a data line, a gate line, and a storage electrode. The plurality of pixel electrodes are formed to be spaced apart by a first distance from the transparent substrate and the transparent substrate, and are arranged in a matrix form. The switching element includes a gate electrode, a drain electrode and a source electrode, and the drain electrode is electrically connected to each of the pixel electrodes.
상기 데이터 라인은 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격된다. 또한 상기 데이터 라인은 상기 화소전극 사이에 배치되어 이웃하는 상기 화소전극과 제 1 간격 및 제 2 간격을 두고, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가한다. 상기 제 1 간격 및 제 2 간격은 어레이 기판의 러빙 방향에 따라 서로 달라질 수 있다. 상기 게이트 라인은 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온또는 턴오프 시키기 위한 전기적 신호를 전달한다. 상기 스토리지 전극은 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성된다. 또한 상기 스토리지 전극은 상기 이웃하는 화소전극과 제 1 길이 및 제 2 길이 만큼 오버랩 되도록 배치된 복수의 스토리지 전극을 형성한다. 상기 스토리지 전극에는 예를 들어 중앙부에 개구부가 형성될 수 있다. The data line is spaced apart from the transparent substrate by a second distance above the transparent substrate. In addition, the data line is disposed between the pixel electrodes so as to have a first gap and a second gap with the neighboring pixel electrode, and are electrically connected to the source electrode to apply a pixel voltage to the pixel electrode. The first interval and the second interval may vary from each other depending on the rubbing direction of the array substrate. The gate line is electrically connected to the gate electrode to transmit an electrical signal for turning on or off the switching element. The storage electrode is formed spaced apart by a third distance from the transparent substrate and the transparent substrate. The storage electrode may include a plurality of storage electrodes disposed to overlap the neighboring pixel electrode by a first length and a second length. An opening may be formed in the storage electrode, for example.
또한 본 발명에 의한 어레이 기판 제조방법은 투명기판과 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극을 형성하는 단계와, 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자를 형성하는 단계와, 상기 투명기판과 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되어 이웃하는 상기 화소전극과 제 1 간격 및 제 2 간격을 두고, 상기 소스전극과 전기적으로 연결되어 상기 화소전극에 화소전압을 인가하기 위하여 형성된 데이터 라인을 형성하는 단계와, 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온또는 턴오프 시키기 위한 전기적 신호를 전달하는 게이트 라인을 형성하는 단계, 및 상기 투명기판과 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 상기 이웃하는 화소전극과 제 1 길이 및 제 2 길이 만큼 오버랩 되도록 배치된 복수의 스토리지 전극을 형성하는 단계를 포함한다. In addition, the method of manufacturing an array substrate according to the present invention may include forming a plurality of pixel electrodes spaced apart by a first distance from a transparent substrate and an upper portion of the transparent substrate and arranged in a matrix, and forming a gate electrode, a drain electrode, and a source electrode. And forming a plurality of switching elements electrically connected to the respective pixel electrodes, the drain electrodes being spaced apart by a second distance from the transparent substrate to an upper portion of the transparent substrate, and disposed between the pixel electrodes. Forming a data line electrically connected to the source electrode at first and second intervals of the pixel electrode, the data line being formed to apply a pixel voltage to the pixel electrode, and electrically connected to the gate electrode; Forming a gate line transferring an electrical signal for turning on or off the switching element And forming a plurality of storage electrodes spaced apart by a third distance from the transparent substrate and an upper portion of the transparent substrate, and arranged to overlap the neighboring pixel electrode by a first length and a second length. .
상기 스토리지 전극에는 예를 들어 중앙부에 개구부가 형성될 수 있다. An opening may be formed in the storage electrode, for example.
또한 본 발명에 의한 액정 표시 장치는 제 1 기판, 제 2 기판 및 액정층을 포함한다. 상기 제 1 기판은 I)제 1 투명기판, ii) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 1 거리만큼 이격되어 형성되고, 매트릭스 형상으로 배열된 복수의 화소전극, iii) 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극에 전기적으로 각각 연결된 복수의 스위칭 소자, iv) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 2 거리 만큼 이격되고, 상기 화소전극 사이에 배치되고, 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극에 화소전압을 인가하기 위하여 형성된 데이터 라인, v) 상기 게이트 전극과 전기적으로 연결되어 상기 스위칭 소자를 턴온또는 턴오프 시키기위한 전기적 신호를 전달하는 게이트 라인, 및 vi) 상기 제 1 투명기판과 제 1 투명기판 상부로 제 3 거리만큼 이격되어 형성되고, 중앙부에 윈도우가 형성되고 상기 이웃하는 화소전극과 적어도 일부가 오버랩 되도록 배치된 복수의 스토리지 전극을 포함한다. In addition, the liquid crystal display according to the present invention includes a first substrate, a second substrate, and a liquid crystal layer. The first substrate may include: (I) a first transparent substrate, ii) a plurality of pixel electrodes formed in a matrix shape spaced apart by a first distance from the first transparent substrate and the first transparent substrate, and iii) a gate electrode; A plurality of switching elements electrically connected to the respective pixel electrodes, respectively, iv) spaced apart from each other by a second distance above the first transparent substrate and the first transparent substrate; A data line disposed between the pixel electrodes and electrically connected to the source electrode to form a pixel voltage to the pixel electrode, and v) an electrical line electrically connected to the gate electrode to turn on or off the switching element. A gate line for transmitting a signal, and vi) a third distance between the first transparent substrate and the first transparent substrate, the gate line being spaced apart from each other by a third distance, A plurality of storage electrodes are formed to have a right side and are disposed to overlap at least a portion of the neighboring pixel electrodes.
상기 스토리지 전극과 서로 이웃하는 상기 두 개의 화소 전극은 각각 제 1 길이 및 제 2 길이 만큼 오버랩된다. The storage electrode and the two pixel electrodes neighboring each other overlap each other by a first length and a second length, respectively.
상기 스토리지 전극에는 예를 들어 중앙부에 개구부가 형성될 수 있다. An opening may be formed in the storage electrode, for example.
상기 제 2 기판은 상기 제 1 기판에 대향하고, 상기 이웃하는 화소전극에 대응되도록 배치되어 상기 데이터 라인을 중심으로 비대칭 되도록 형성된 광 차단막을 포함한다.The second substrate may include a light blocking layer that faces the first substrate and is disposed to correspond to the neighboring pixel electrode and is asymmetrical about the data line.
상기 액정층은 상기 제 1 기판과 상기 제 2 기판 사이에 게재된다.The liquid crystal layer is interposed between the first substrate and the second substrate.
본 발명은 스토리지 전극을 이용하여 화소전극 사이의 개구를 차폐하여 빛이 누출되는 것을 방지한다. 더욱이, 스토리지 전극은 화소 전극과 동일한 기판에 형성되므로, 미스 얼라인 마진(misalign margin)을 고려할 필요가 없게 되어 화소전극과 스토리지 전극이 오버랩되는 폭을 작게 할 수 있다. 따라서 개구율이 증가한다. 또한, 상기 스트리지 전극의 중앙부에 윈도우를 형성해서 데이터 라인과의 기생 커패시턴스를 줄일 수 있고, 상기 데이터 라인과 이웃하는 화소전극과의 사이 간격 폭을 조절하여 강한 전장 왜곡 발생을 방지할 수 있다.The present invention prevents light from leaking by shielding the opening between the pixel electrodes using the storage electrode. Furthermore, since the storage electrode is formed on the same substrate as the pixel electrode, it is not necessary to consider a misalign margin, so that the width at which the pixel electrode and the storage electrode overlap can be reduced. Therefore, the aperture ratio increases. In addition, a parasitic capacitance with a data line can be reduced by forming a window in the center of the streak electrode, and a strong electric field distortion can be prevented by adjusting a gap width between the data line and a neighboring pixel electrode.
이하, 본 발명을 도면을 중심으로 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.2 is a schematic diagram illustrating a driving principle of a liquid crystal display device.
도 2를 참조하면, 어레이 기판 위에는 복수의 데이터 라인(102)이 제 1 방향으로 일정 거리만큼 이격되어 형성되고, 복수의 게이트 라인(105)이 상기 제 1방향과 수직한 제 2 방향으로 일정 거리만큼 이격되어 형성된다. Referring to FIG. 2, a plurality of
데이터 라인(102)과 게이트 라인(105)은 어레이 기판으로부터 절연막을 사이로 서로 다른 높이에 형성되어 있다.The
각 데이터 라인(102)과 각 게이트 라인(105)으로 둘러쌓인 영역에 의해 하나의 화소가 정의된다. 하나의 화소는 박막 트랜지스터(104), 스토리지 커패시터(202) 및 액정 커패시터(화소전극과 공통전극간에 형성되는 커패시터,201)를 포함한다. 박막 트랜지스터 (104)는 드레인 전극, 게이트 전극 및 소오스 전극를 포함한다.One pixel is defined by an area surrounded by each
박막 트랜지스터(104)의 게이트 전극(G)은 게이트 라인(105)에 전기적으로 연결되어 있다. 박막 트랜지스터(104)의 소오스 전극(S)은 데이터 라인(102)에 전 기적으로 연결되어 있다. 또한 박막 트랜지스터(104)의 드레인 전극(D)은 스토리지 커패시터(202) 및 액정 커패시터 전극(201)과 전기적으로 연결되어 있다.The gate electrode G of the
게이트 전극에 게이트 전압이 인가되면, 박막 트랜지스터(104)가 턴온(turn on)된다. 박막 트랜지스터(104)가 턴온되면, 데이터 라인(102)의 화소전압이 박막 트랜지스터(104)를 통해서 스토리지 커패시터(202) 및 액정 커패시터(201)에 인가된다. 액정 커패시터(201)에 화소전압이 인가되면, 액정 커패시터를 구성하는 공통전극과 화소전극 사이에 게재된 액정의 배열이 변화하여 광학적 특성이 변화한다. 이러한 광학적 특성의 변화에 의해서 영상이 표현된다.When a gate voltage is applied to the gate electrode, the
스토리지 커패시터(202)는 영상 데이터 입력이 끝난 후, 주변의 전압이 변할 때 액정 커패시터(201)의 화소 전극에 인가된 화소전압이 변하는 것을 방지해 준다.The storage capacitor 202 prevents the pixel voltage applied to the pixel electrode of the
액정 커패시터(201)의 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.The pixel electrode of the
도 3a는 본 발명의 예시적인 제 1 실시예에 따른 어레이 기판의 레이아웃이고, 도 3b는 도 3a의 II-II선을 따라 절단한 단면도이다.3A is a layout of an array substrate according to a first exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along the line II-II of FIG. 3A.
도 3a 및 3b를 참조하면, 본 발명의 제 1 실시예에 따른 어레이 기판은 복수의 화소전극(101), 스위칭 소자(104), 데이터 라인(102), 게이트 라인(105) 및 스토리지 전극(103b)을 포함한다.3A and 3B, an array substrate according to a first embodiment of the present invention may include a plurality of
복수의 화소전극(101)은 상기 투명기판(108)과 투명기판(108) 상부로 제 1 거리 d1 만큼 이격되어 형성된다. 또한 복수의 화소전극(101)은 매트릭스 형상으로 배열된다. 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.The plurality of
스위칭 소자(104)는 게이트 전극, 드레인 전극 및 소스 전극을 포함하고, 상기 드레인 전극이 상기 각각의 화소전극(101)에 전기적으로 각각 연결된다. 상기 데이터 라인(102)은 상기 투명기판(108)과 투명기판(108) 상부로 제 2 거리 d2 만큼 이격된다. 또한 상기 데이터 라인(102)은 상기 화소전극 사이에 배치된다.The switching
데이터 라인(102)은 상기 소스 전극과 전기적으로 연결되어 상기 화소 전극(101)에 화소전압을 인가하기 위하여 형성된다. 본 발명의 제 1 실시예에 따르면 데이터 라인(102)은 스토리지 전극(103b)과 오버랩되어 기생 커패시턴스가 발생할 수 있다. 따라서 오버랩되는 영역의 데이터 라인(102)의 폭은 오버랩되지 않은 영역의 데이터 라인(102)의 폭보다 작을수록 바람직하다. The
게이트 라인(105)은 상기 게이트 전극으로부터 돌출된다. 즉, 게이트 라인(105)은 상기 게이트 라인(105)과 전기적으로 연결되어 상기 스위칭 소자(104)를 턴온또는 턴오프 시키기 위한 전기적 신호를 전달한다.
스토리지 전극(103b)은 상기 투명기판(108)과 투명기판(108) 상부로 제 3 거리 d3만큼 이격되어 형성된다. 또한 스토리지 전극(103b)은 상기 화소전극(101) 사이에 배치된다. 또한 스토리지 전극(103b)은, 스토리지 전극(103b)과 서로 이웃하는 상기 두 개의 화소전극(101)과 각각 제 1 길이 W2및 제 2 길이 W3 만큼 오버 랩된다.The
화소전극의 액정의 선경사각 또는 액정의 배열이 대칭적이지 않기 때문에 제 1 길이 W2와 제 2 길이 W3은 서로 다르다.Since the pretilt angle of the liquid crystal of the pixel electrode or the arrangement of the liquid crystals is not symmetrical, the first length W2 and the second length W3 are different from each other.
또한, 스토리지 전극(103b)와 화소전극(101) 사이의 강한 전장 왜곡에 의해 발생할 수 있는 액정 배열 변경에 의한 빛샘을 방지하기 위해 이웃하는 화소전극과 데이터 라인의 제 1 간격(W4) 및 제 2 간격(W5)은 서로 다르도록 형성한다. 이에 대응하는 컬러필터 기판의 광 차단막(107)도 최소한의 폭으로 액정의 러빙 방향에 따라 불균일적으로 발생할 수 있는 누설 광을 방지하기 위해 상기 데이터 라인(102)을 중심으로 비대칭 되도록 형성한다.In addition, in order to prevent light leakage caused by a change in the liquid crystal array which may be caused by strong electric field distortion between the
또한, 스토리지 전극(103b)은 데이터 라인(102) 및 화소전극(101)과 동일 기판에 형성된다. 따라서 스토리지 전극(103a)을 이용하여 개구(106)를 차폐하는 경우, 종래와 같이 미스얼라인 마진을 고려할 필요없으므로, 마진의 폭을 감소시킬 수 있다. 따라서 스토리지 전극(103b)과 개구(106)의 거리가 가까와서 빛이 적게 퍼진다. 결과적으로 개구율이 향상된다.In addition, the
도 4a는 본 발명의 예시적인 제 2 실시예에 따른 어레이 기판의 레이아웃이고, 도 4b는 도 4a의 개략적인 단면도이다.4A is a layout of an array substrate according to a second exemplary embodiment of the present invention, and FIG. 4B is a schematic cross-sectional view of FIG. 4A.
도 4a 및 도 4b는 스토리지 전극의 형상을 제외하면, 도 3a 및 3b와 동일하다. 따라서 동일 구성요소에는 동일 참조부호를 사용하며, 동일한 구성요소에 관한 설명은 생략한다.4A and 4B are the same as FIGS. 3A and 3B except for the shape of the storage electrode. Therefore, the same reference numerals are used for the same components, and descriptions of the same components will be omitted.
도 4a 및 4b를 참조하면, 본 발명의 제 2 실시예에 따른 어레이 기판은 투명 기판(108), 복수의 화소전극(101), 스위칭 소자(104), 데이터 라인(102), 게이트 라인(105) 및 스토리지 전극(103c)을 포함한다.4A and 4B, the array substrate according to the second embodiment of the present invention is a
스토리지 전극(103c)은 데이터 라인(102)과의 사이에서 발생할 수 있는 기생 커패시턴스를 감소시키기 위해 중앙부에 윈도우(109)를 형성한다.The
기생 커패시턴스가 발생하는 경우, 소비전력이 증가한다. 따라서 스토리지 전극 내부에 윈도우(109)를 형성하여 데이터 라인(102)와의 오버랩되는 면적을 감소시킬 경우, 소비전력이 감소한다. When parasitic capacitance occurs, power consumption increases. Therefore, when the
또한 상기 스토리지 전극(103c)와 화소전극(101) 사이의 고전압에 의해 강한 전장 왜곡 발생되어 액정의 배열이 달라질 수 있다. 예를 들면, 어레이 기판의 러빙 방향이 좌에서 우로 진행될 때 이웃하는 화소전극에서 우측 화소전극에서의 액정 배열이 특히 전장 왜곡에 많은 영향을 받는다. 상기 전장 왜곡을 방지하기 위하여 이웃하는 화소전극(106)과 데이터 라인(102) 사이의 간격 W4와 W5의 폭을 다르게 형성한다. 바람직하게는 W5의 폭을 W4의 폭보다 넓게 형성한다.In addition, strong electric field distortion occurs due to a high voltage between the
또한, 스토리지 전극(103c)과 화소전극(106)이 오버랩되는 영역 W2, W3의 폭을 다르게 형성한다. 바람직하게는 W3의 폭이 W2의 폭보다 넓게 형성한다.In addition, the widths of the regions W2 and W3 where the
상기 폭 변경에 의한 누설 광은 상기 광 차단막(107)를 상기 데이터 라인(102)을 중심으로 비대칭 되도록 형성하여 차단한다.The leakage light due to the width change is formed by blocking the
따라서 빛의 누출은 상기 스토리지 전극(103c)과 컬러필터 기판의 광 차단막(107)에 의해 차단된다.Therefore, light leakage is blocked by the
도 5은 액정 표시장치의 개략적인 단면도이다. 5 is a schematic cross-sectional view of a liquid crystal display.
도 5을 참조하면, 액정 표시장치는 제 1 기판(어레이 기판, 502), 제 2 기판(컬러 필터 기판, 501) 및 액정층(506)을 포함한다. 액정층(506)은 제 1 기판(502) 및 제 2 기판(501) 사이에 게재된다.Referring to FIG. 5, the liquid crystal display includes a first substrate (array substrate) 502, a second substrate (color filter substrate) 501, and a
제 1 기판(502)은 스토리지 전극(103b), 화소 전극(101)을 포함한다.The
스토리지 전극(103b)은 제 1 투명기판(511) 상부에 형성된다. 스토리지 전극(103b) 상부에는 제 2 절연막(509)이 형성되어 제 1 투명기판(511)을 전체적으로 커버한다. 데이터 라인(102)은 제 2 절연막(509)상부에 형성되어, 스토리지 전극(103b) 상부에 위치한다. 스토리지 전극(103b) 상부에는 다시 제 1 절연막(508)이 형성되어 제 2 절연막(509)를 전체적으로 커버한다.The
복수개의 화소 전극(101)은 제 1 절연막(508) 상부에 형성된다. 복수개의 화소 전극(101)은 매트릭스 형상으로 배열된다. 각 화소 전극(101) 사이의 개구는 스토리지 전극(103b)과 광 차단막에 의해 차폐되어 빛이 누출되지 아니한다.The plurality of
제 2 기판(501)은 컬러 필터(504) 및 공통전극(512)를 포함한다.The
컬러 필터(504)는 제 2 투명기판(503) 위에 형성된다. 컬러 필터(504)는 레드컬러 필터(R), 그린컬러 필터(G) 및 블루컬러(B) 필터(B)를 포함한다.The
컬러 필터(504) 상부에는 평탄화 막(505)이 도포되고, 다시 평탄화 막(505) 상부에는 공통 전극(512)이 형성된다. 공통 전극(512)은 화소전극(101)과 마찬가지로 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 공통 전극(512)은 화소 전극(101)과 대향하게 형성된다. 공통 전극(512)는 기준 전위가 인가된다. 화소 전극(101)은 화소 전압이 인가된다.
The
따라서 화소 전극(101)과 공통 전극(512) 사이에는 전계가 형성되어, 유전율 이방성을 갖는 액정층(506)의 액정 분자의 배열이 변화된다. 액정은 또한 굴절율 이방성을 갖고 있으므로 배열이 변화되면 해당 화소를 통과하는 빛의 투과율이 변화하여 광량이 조절되고, 이 빛이 컬러필터를 통과하며 특정색을 표시한다.Therefore, an electric field is formed between the
도 6a 내지 도 6e를 참조하여 액정표시장치의 제조방법에 따른 배치도를 살펴보면, 먼저 도 6a에서는 절연성 제 1 기판(511) 위에 도전물질을 소정의 두께로 증착시킨 후 그 위에 감광막을 코팅하고 이어서 상기 감광막을 패턴닝하여 사진식각 마스크를 형성하며, 상기 사진식각 마스크를 적용하여 상기 도전물질을 식각함으로써 게이트 라인(105) 및 스토리지 전극(103b)을 형성한다. 또한 데이터 라인과 오버랩되는 영역에서의 스토리지 전극(103b)은 상기 데이터 라인과 상기 스토리지 전극(103b) 사이에서 발생하는 기생 커패시턴스를 감소시키기 위해 스토리지 전극(130b) 내부에 윈도우(109)를 형성할 수 있다. 상기 스토리지 전극(103b)은 도면과 같이 ㄷ자 구조로 형성한다.Referring to FIGS. 6A to 6E, a layout view according to a manufacturing method of a liquid crystal display device is described. First, in FIG. 6A, a conductive material is deposited on the insulating
도 6b도에서는 상기 게이트 라인(105) 형성 후 결과물 전면에 절연물질을 도포하여 게이트 절연막(미도시)을 형성하고, 이어서 상기 제 게이트 절연막 위에 비정질 실리콘 또는 다결정 실리콘을 소정의 두께로 도포하여 실리콘층을 형성한 후 상기 실리콘층 위에 도 6a에서와 같이 소정의 사진식각 마스크를 형성하고, 이를 적용하여 상기 실리콘층을 식각함으로써 상기 게이트 라인(105) 영역의 상기 게이트 절연막 위에 액티브층(510)을 형성한다.In FIG. 6B, after the
도 6c에서는 상기 액티브층(510) 형성 후 도전물질을 증착시키고 소정의 사 진식각 마스크를 적용하여 상기 증착된 도전물질층을 패턴닝함으로써 데이터 라인(102)를 형성한다.In FIG. 6C, after forming the
도 6d 및 도 6e에서는 상기 데이터 라인(102) 형성 후 결과물 전면에 절연물질을 소정의 두께로 증착시켜 제 1 절연막(508)을 형성하고, 상기 제 1 절연막(508) 상부에 투명 전극을 증착시키고 상기 투명 전극을 소정의 사진식각 마스크를 적용하여 패턴닝함으로써 화소 전극(101)을 형성한다.6D and 6E, after forming the
이러한 각 화소의 조합으로 영상이 표시되게 된다.The image is displayed by the combination of these pixels.
위에서는 통상의 트위스티드 네마틱 액정 표시장치를 예시하여 설명하였다. 그러나 본 발명은 스토리지 전극이 구비된 액정표시장치에 적용가능함은 당연한 사실이다.In the above, a typical twisted nematic liquid crystal display has been described as an example. However, it is a matter of course that the present invention is applicable to a liquid crystal display device having a storage electrode.
본 발명은 스토리지 전극을 이용하여 화소전극 사이의 개구를 차폐하여 빛이 누출되는 것을 방지한다. 스토리지 전극은 화소 전극 사이의 개구와 근접하므로 스토리지 전극과 화소전극이 오버랩되는 폭을 줄일 수 있다. 더욱이, 스토리지 전극은 화소 전극과 동일한 기판에 형성되므로, 미스 얼라인 마진(misalign margin)을 고려할 필요 없게 되어 화소전극과 스토리지 전극이 오버랩되는 폭을 작게 할 수 있다.The present invention prevents light from leaking by shielding the opening between the pixel electrodes using the storage electrode. Since the storage electrode is close to the opening between the pixel electrodes, the width at which the storage electrode and the pixel electrode overlap can be reduced. Furthermore, since the storage electrode is formed on the same substrate as the pixel electrode, it is not necessary to consider a misalign margin, so that the width at which the pixel electrode and the storage electrode overlap can be reduced.
또한, 스토리지 전극과 화소전극 사이에 발생하는 전장 왜곡을 방지하기 위하여 데이터 라인과 화소전극 사이의 간격의 폭을 다르게 가져가고, 이에 대응하는 컬리필터 기판의 광 차단막을 데이터 라인을 중심으로 비대칭으로 형성하여 효과적 으로 빛샘을 차단한다. 따라서 개구율이 증가한다.In addition, in order to prevent electric field distortion generated between the storage electrode and the pixel electrode, the width of the gap between the data line and the pixel electrode is different from each other, and a light blocking film of the curly filter substrate is formed asymmetrically around the data line. To effectively block light leakage. Therefore, the aperture ratio increases.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
Claims (18)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098585A KR20060059481A (en) | 2004-11-29 | 2004-11-29 | Array substrate having enhanced aperture ratio, method of manufacturing the same and liquid crystal display apparatus having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040098585A KR20060059481A (en) | 2004-11-29 | 2004-11-29 | Array substrate having enhanced aperture ratio, method of manufacturing the same and liquid crystal display apparatus having the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060059481A true KR20060059481A (en) | 2006-06-02 |
Family
ID=37156666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040098585A KR20060059481A (en) | 2004-11-29 | 2004-11-29 | Array substrate having enhanced aperture ratio, method of manufacturing the same and liquid crystal display apparatus having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060059481A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107132710A (en) * | 2017-05-17 | 2017-09-05 | 京东方科技集团股份有限公司 | A kind of array base palte and preparation method thereof, display panel |
WO2021203894A1 (en) * | 2020-04-10 | 2021-10-14 | 京东方科技集团股份有限公司 | Array substrate and manufacturing method therefor, and display device |
-
2004
- 2004-11-29 KR KR1020040098585A patent/KR20060059481A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107132710A (en) * | 2017-05-17 | 2017-09-05 | 京东方科技集团股份有限公司 | A kind of array base palte and preparation method thereof, display panel |
WO2021203894A1 (en) * | 2020-04-10 | 2021-10-14 | 京东方科技集团股份有限公司 | Array substrate and manufacturing method therefor, and display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100422567B1 (en) | Liquid crystal display device | |
TWI686645B (en) | Liquid crystal display panel | |
US8614779B2 (en) | Lateral electric field type active-matrix addressing liquid crystal display device | |
US7605898B2 (en) | Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view | |
KR102334808B1 (en) | Display panel | |
KR102249284B1 (en) | Liquid crystal display | |
US8455870B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
TWI401512B (en) | Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same | |
TWI502258B (en) | Liquid crystal display | |
US20120094413A1 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
JP5460123B2 (en) | Liquid crystal display | |
JPH1039336A (en) | Active matrix type liquid crystal display device | |
CN106896587B (en) | Liquid crystal display device and method of manufacturing the same | |
KR100832202B1 (en) | Substrate for liquid crystal display device and liquid crystal device with the same | |
JP3296704B2 (en) | Liquid crystal display | |
KR20000048876A (en) | Display screen with active matrix | |
KR100978949B1 (en) | Transflective Type Liquid Crystal Display Device | |
US8547515B2 (en) | Display substrate with pixel electrode having V-shape and trapezoidal protrusions, a method of manufacturing the same and a display apparatus having the same | |
KR101429903B1 (en) | In-Plane-Switching mode Liquid Crystal Display device and fabrication method thereof | |
KR20080020309A (en) | Liquid crystal display pannel and mehtod for manufacturing the same | |
KR20060059481A (en) | Array substrate having enhanced aperture ratio, method of manufacturing the same and liquid crystal display apparatus having the same | |
KR100484948B1 (en) | In-Plane Switching mode Liquid Crystal Display Device | |
KR102272422B1 (en) | Thin film transistor substrate and method of fabricating the same | |
JP4121357B2 (en) | Liquid crystal display | |
KR100987719B1 (en) | Array substrate having enhanced opening ratio, method of manufacturing the same and liquid crystal display apparatus having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |