KR20060058454A - A thin film transistor, a method for preparing the same and a flat panel display therewith - Google Patents

A thin film transistor, a method for preparing the same and a flat panel display therewith Download PDF

Info

Publication number
KR20060058454A
KR20060058454A KR1020040097512A KR20040097512A KR20060058454A KR 20060058454 A KR20060058454 A KR 20060058454A KR 1020040097512 A KR1020040097512 A KR 1020040097512A KR 20040097512 A KR20040097512 A KR 20040097512A KR 20060058454 A KR20060058454 A KR 20060058454A
Authority
KR
South Korea
Prior art keywords
formula
source
group
drain electrodes
thin film
Prior art date
Application number
KR1020040097512A
Other languages
Korean (ko)
Other versions
KR100669786B1 (en
Inventor
양남철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040097512A priority Critical patent/KR100669786B1/en
Publication of KR20060058454A publication Critical patent/KR20060058454A/en
Application granted granted Critical
Publication of KR100669786B1 publication Critical patent/KR100669786B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명은 게이트 전극; 상기 게이트 전극과 절연된 소스 및 드레인 전극; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및 상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고, 상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 자기분자조립체층(self-assembly molecular layer)을 구비하며, 상기 자기분자조립체층은 적어도 말단에 1급 아미노기를 갖는 실란계 화합물(silane-based compound)과 전자 끌게기(electron withdrawing group) 및 축합 반응가능기(condesation reactive group)를 갖는 방향족 화합물(aroamtic compound)의 축합 반응 결과물로 이루어진 박막 트랜지스터, 상기 박막 트랜지스터의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 본 발명의 박막 트랜지스터는 소스 및 드레인 전극과 유기 반도체층 간에 개선된 접촉 저항 및 소스 및 드레인 전극과 자기분자조립체층 간의 높은 결합력을 가질 수 있는 바, 이를 이용하면 신뢰성이 향상된 평판 표시 장치를 얻을 수 있다.The present invention is a gate electrode; Source and drain electrodes insulated from the gate electrode; An organic semiconductor layer insulated from the gate electrode and electrically connected to the source and drain electrodes; And an insulating layer that insulates the gate electrode from the source and drain electrodes or the organic semiconductor layer, and has a self-assembly molecular layer between the source and drain electrodes and the organic semiconductor layer. The magnetic molecular assembly layer is composed of a silane-based compound having at least a primary amino group at its end and an aromatic compound having an electron withdrawing group and a condensation reactive group. A thin film transistor comprising a condensation reaction product, a method of manufacturing the thin film transistor, and a flat panel display device having the thin film transistor. The thin film transistor of the present invention may have an improved contact resistance between the source and drain electrodes and the organic semiconductor layer and a high coupling force between the source and drain electrodes and the magnetic molecule assembly layer, thereby obtaining a flat panel display having improved reliability. have.

Description

박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치{A thin film transistor, a method for preparing the same and a flat panel display therewith} A thin film transistor, a method for preparing the same and a flat panel display therewith}

도 1은 본 발명의 일 구현예에 따른 박막 트랜지스터의 구조를 도시한 단면도이고,1 is a cross-sectional view showing the structure of a thin film transistor according to an embodiment of the present invention,

도 2는 본 발명의 다른 구현예에 따른 박막 트랜지스터의 구조를 도시한 단면도이고, 2 is a cross-sectional view illustrating a structure of a thin film transistor according to another embodiment of the present invention;

도 3은 본 발명의 박막 트랜지스터의 일 구현예를 유기 전계 발광 표시 장치에 적용한 경우의 단면도이다.3 is a cross-sectional view when an embodiment of the thin film transistor of the present invention is applied to an organic light emitting display device.

<도면의 주요 부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

11, 21 : 기판 12, 22 : 게이트 전극11, 21: substrate 12, 22: gate electrode

13, 23 : 절연층 14, 24 : 소스 및 드레인 전극13, 23: insulation layers 14, 24: source and drain electrodes

15, 25 : 유기 반도체층 16, 26 : 자기분자조립체층15, 25: organic semiconductor layer 16, 26: magnetic molecular assembly layer

본 발명은 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치 에 관한 것으로서, 보다 상세하게는, 유기 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 감소되며, 소스 및 드레인 전극과 자기분자조립체층 간의 결합력이 증가된 박막 트랜지스터 및 이를 구비한 평판 표시 장치에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, a method for manufacturing the same, and a flat panel display device having the same, and more particularly, a contact resistance between an organic semiconductor layer and a source and drain electrode is reduced, and between a source and drain electrode and a magnetic molecule assembly layer. A thin film transistor having an increased coupling force and a flat panel display device having the same.

액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다. Thin film transistors used in flat panel display devices such as liquid crystal display devices, organic electroluminescent display devices, or inorganic electroluminescent display devices (hereinafter referred to as TFTs) are used to drive switching elements and pixels that control the operation of each pixel. Used as a drive element.

이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다. Such a TFT has a semiconductor layer having a source / drain region doped with a high concentration of impurities and a channel region formed between the source / drain regions, the gate being insulated from the semiconductor layer and located in a region corresponding to the channel region. And a source / drain electrode in contact with the source / drain region, respectively.

그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는데, 이러한 금속과 반도체층이 접촉된 영역의 높은 접촉 저항으로 인하여, 소자의 특성이 저하되고, 나아가 소비전력이 증가되는 문제점이 있다. However, the source / drain electrodes are usually made of a metal having a low work function to smoothly flow electric charges. Due to the high contact resistance of the region where the metal and the semiconductor layer are in contact, the characteristics of the device are deteriorated. There is a problem that power consumption is increased.

최근 활발한 연구가 진행 중인 유기 박막 트랜지스터는 저공 공정으로 형성할 수 있는 유기 반도체층을 구비하여 플라스틱재 기판의 사용이 가능하다는 장점이 있으나, 소스 및 드레인 전극과 반도체층이 접촉하는 지점에서 접촉 저항이 높다는 문제점을 여전히 갖고 있다. 접촉 저항을 개선하기 위한 다양한 방법 중, 자기분자조립체층(self-assembled monolayer: 이하, "SAM층"이라고도 함)을 이용하는 방법이 있다. 상기 자기분자조립체층은 예를 들면, 대한민국 특허 공개 번호 제2001-0026674호에 기재되어 있다. The organic thin film transistor, which is being actively researched recently, has an advantage that a plastic substrate can be used by having an organic semiconductor layer that can be formed in a low-pore process, but the contact resistance is increased at the point where the source and drain electrodes are in contact with the semiconductor layer. High still has the problem. Among various methods for improving the contact resistance, there is a method using a self-assembled monolayer (hereinafter also referred to as a "SAM layer"). The magnetic molecular assembly layer is described, for example, in Korean Patent Publication No. 2001-0026674.

그러나, 종래의 박막 트랜지스터는 만족할 만한 수준의 접촉 저항 감소를 이루지 못하였는 바, 이를 개선할 필요성은 여전히 요구되고 있다.However, conventional thin film transistors have not achieved satisfactory contact resistance reduction, and there is still a need for improvement.

본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 유기 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 개선된 박막 트랜지스터, 상기 박막 트랜지스터를 제조하는 방법 및 이를 구비한 평판 표시장치를 제공하는 데, 그 목적이 있다. The present invention has been devised to solve the above problems, and provides a thin film transistor having improved contact resistance between the organic semiconductor layer and the source and drain electrodes, a method of manufacturing the thin film transistor, and a flat panel display device having the same. The purpose is.

상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은,In order to achieve the above object of the present invention, the first aspect of the present invention,

게이트 전극; A gate electrode;

상기 게이트 전극과 절연된 소스 및 드레인 전극; Source and drain electrodes insulated from the gate electrode;

상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및 An organic semiconductor layer insulated from the gate electrode and electrically connected to the source and drain electrodes; And

상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고, An insulating layer insulating said gate electrode from a source and drain electrode or an organic semiconductor layer,

상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 자기분자조립체층(self-assembly molecular layer)을 구비하며, 상기 자기분자조립체층은 적어도 말단에1급 아미노기를 갖는 실란계 화합물(silane-based compound)과 전자 끌게기 (electron withdrawing group) 및 축합 반응가능기(condesation reactive group)를 갖는 방향족 화합물(aromatic compound)의 축합 반응 결과물로 이루어진 박막 트랜지스터를 제공한다.A self-assembly molecular layer is provided between the source and drain electrodes and the organic semiconductor layer, the magnetic molecular assembly layer having a primary amino group at least at the end. And a condensation reaction product of an aromatic compound having an electron withdrawing group and a condensation reactive group.

상기 본 발명의 다른 과제에 따르면, 본 발명의 제2태양은, According to another object of the present invention, the second aspect of the present invention,

절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계;Forming an insulating layer to cover the gate electrode provided on the insulating substrate;

상기 절연층 상부에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계;Forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode on the insulating layer;

상기 소스 및 드레인 전극 상부에 자기분자조립체층을 형성하는 단계; 및Forming a magnetic molecular assembly layer on the source and drain electrodes; And

상기 자기분자조립체층을 덮도록 유기 반도체층을 형성하는 단계;Forming an organic semiconductor layer to cover the magnetic molecular assembly layer;

를 포함하며, 상기 자기분자조립체층 형성 단계를 적어도 말단에1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 순차적으로 도포하여 축합 반응시킴으로써 수행하는 박막 트랜지스터 제조 방법을 제공한다.The method of claim 1, wherein the step of forming the magnetic molecular assembly layer is performed by sequentially applying a silane compound having a primary amino group and an aromatic compound having an electron attracting group and a condensation reaction group at least at an end thereof to condensation reaction. to provide.

상기 본 발명의 또 다른 과제에 따르면, 본 발명의 제3태양은, According to still another object of the present invention, the third aspect of the present invention,

절연 기판 상에 소스 및 드레인 전극을 형성하는 단계;Forming a source and a drain electrode on the insulating substrate;

상기 소스 및 드레인 전극 상부에 자기분자조립체층을 형성하는 단계;Forming a magnetic molecular assembly layer on the source and drain electrodes;

상기 자기분자조립체층 상부에 유기 반도체층을 형성하는 단계;Forming an organic semiconductor layer on the magnetic molecular assembly layer;

상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및Forming an insulating layer to cover the organic semiconductor layer; And

상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;Forming a gate electrode at a predetermined position on the insulating layer to correspond to the source and drain electrodes;

를 포함하며, 상기 자기분자조립체층 형성 단계를 적어도 말단에 1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 순차적으로 도포하여 축합 반응시킴으로써 수행하는 박막 트랜지스터 제조 방법을 제공한다.The method of claim 1, wherein the step of forming the magnetic molecular assembly layer is performed by sequentially applying a silane compound having a primary amino group and an aromatic compound having an electron attracting group and a condensation reaction group at least at an end thereof to condensation reaction. to provide.

상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제4태양은 전술한 바와 같은 박막 트랜지스터 또는 전술한 바와 같은 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속되어 있는 평판 표시 장치를 제공한다.In order to achieve another object of the present invention, a fourth aspect of the present invention includes a thin film transistor as described above or a thin film transistor manufactured according to the thin film transistor manufacturing method as described above in each pixel, Provided is a flat panel display in which a pixel electrode is connected to a source electrode or a drain electrode.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail.

도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터(10)를 도시한 단면도이다. 1 is a cross-sectional view illustrating a thin film transistor 10 according to an exemplary embodiment of the present invention.

도 1 중, 기판(11)은 글라스재의 기판 또는 플라스틱재의 기판이 사용될 수 있다. 상기 기판 상에는 소정 패턴의 게이트 전극(12)이 형성되어 있다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 게이트 전극(12)의 상부로는 게이트 전극(12)을 덮도록 절연층(13)이 구비되어 있다. 상기 절연층(13)은 금속 산화물 또는 금속 질화물과 같은 무기물로 이루어 지거나, 절연성 유기 고분자와 같은 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다.In FIG. 1, the substrate 11 may be a glass substrate or a plastic substrate. The gate electrode 12 of a predetermined pattern is formed on the substrate. The gate electrode 12 may be made of, for example, a metal or an alloy of a metal such as Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, or Al: Nd, Mo: W alloy, but is not limited thereto. It doesn't happen. An insulating layer 13 is provided on the gate electrode 12 to cover the gate electrode 12. The insulating layer 13 may be made of an inorganic material such as a metal oxide or metal nitride, or may be made of an organic material such as an insulating organic polymer, but is not limited thereto.

절연층(13)의 상부에는 소스 및 드레인 전극(14a, 14b)이 각각 형성된다. 이 소스 및 드레인 전극(14a, 14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다.Source and drain electrodes 14a and 14b are formed on the insulating layer 13, respectively. As shown in FIG. 1, the source and drain electrodes 14a and 14b may be overlapped with a portion of the gate electrode 12, but are not necessarily limited thereto.

소스 및 드레인 전극(14a, 14b)은 통상적으로 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal)들을 사용할 수 있다. 한편, 본 발명의 소스 및 드레인 전극(14a, 14b)은 그 상부에 구비될 자기분자조립체층과의 결합력을 고려하여, 산화가능한 금속 특히, 표면이 산화가능한 금속 또는 금속의 산화물로 이루어질 있다. 특히, 상기 소스 및 드레인 전극(14a, 14b)이 산화가능한 금속으로 이루어진 경우, 상기 소스 및 드레인 전극의 표면의 적어도 일부 이상은 상기 소스 및 드레인 전극을 이루는 금속의 산화물로 이루어질 수 있다. 즉, 상기 소스 및 드레인 전극은 산화가능한 금속으로 이루어지되, 본 발명을 따르는 자기분자조립체층과 접촉하는 소스 및 드레인 전극의 표면에는 상기 금속의 산화물이 구비될 수 있다. 상기 소스 및 드레인 전극을 이루는 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며, 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2 , SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다. The source and drain electrodes 14a and 14b may typically use noble metals of 5.0 eV or more in consideration of a work function with a material forming an organic semiconductor layer. Meanwhile, the source and drain electrodes 14a and 14b of the present invention may be made of an oxidizable metal, in particular, an oxidizable metal or an oxide of a metal, in consideration of the bonding force with the magnetic molecular assembly layer to be provided thereon. In particular, when the source and drain electrodes 14a and 14b are made of an oxidizable metal, at least a part or more of the surfaces of the source and drain electrodes may be formed of an oxide of a metal constituting the source and drain electrodes. That is, the source and drain electrodes may be made of an oxidizable metal, and oxides of the metals may be provided on surfaces of the source and drain electrodes in contact with the magnetic molecular assembly layer according to the present invention. As a non-limiting example of the material forming the source and drain electrodes, in addition to Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, two or more metals such as Al, Mo, Al: Nd alloy, MoW alloy, etc. It is possible to use an alloy made of, and as the oxide of the metal may be used ITO, IZO, NiO, Ag 2 O, In 2 O 3 -Ag 2 O, CuAlO 2 , SrCu 2 O 2 and ZnO doped with Zr, It is not limited. It goes without saying that two or more of the metals or metal oxides described above can be used in combination.

한편, 상기 소스 및 드레인 전극(14a, 14b)의 상부로는 유기 반도체층(15)이 전면 형성된다. 상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센 (pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.On the other hand, the organic semiconductor layer 15 is entirely formed on the source and drain electrodes 14a and 14b. Examples of the organic semiconductor material forming the organic semiconductor layer 15 include pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene and alpha-4-ti. Offene, perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylenetetracarb Perylene tetracarboxylic dianhydride and its derivatives, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophenevinyl Enes and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, with or without metals Rossi not and the like and derivatives thereof, Pyro mellitic dianhydride and its derivatives, pyromellitic Pyro tick diimide and derivatives thereof may be used.

상기 소스 및 드레인 전극(14a, 14b)과 유기 반도체층(15) 사이에는 자기분자조립체층(16)이 구비되어 있다. 상기 자기분자조립체층(16)은 적어도 말단에1급 아미노기를 갖는 실란계 화합물(silane-based compound)와 전자 끌게기(electron withdrawing group)와 축합 반응가능기(condesation reactive group)를 갖는 방향족 화합물(cyclice compound)의 축합 반응 결과물로 이루어질 수 있다.A magnetic molecular assembly layer 16 is provided between the source and drain electrodes 14a and 14b and the organic semiconductor layer 15. The magnetic molecular assembly layer 16 is a silane-based compound having a primary amino group at least at its terminal, an aromatic compound having an electron withdrawing group, and a condensation reactive group. condensation reaction product of a cyclice compound).

상기 실란계 화합물은 하기 화학식 1를 가질 수 있다;The silane compound may have the following formula (1);

<화학식 1><Formula 1>

Figure 112004055330385-PAT00001
Figure 112004055330385-PAT00001

상기 화학식 1 중, R1은 전자 끌게기와 축합 반응가능기를 갖는 방향족 화합물과 축합 반응을 일으킬 수 있는 아미노기(-NH2기)를 말단에 갖는다.In Formula 1, R 1 has an amino group (-NH 2 group) capable of causing a condensation reaction with an aromatic compound having an electron withdrawing group and a condensation reaction group.

상기 R1은 -NH2기; 또는 N(A1)(A2)기 또는 -CH2 N(A1)(A2)기로 치환된 C1-5알킬기, C6-10아릴기 또는 C7-11아릴알킬기를 포함할 수 있다. 이 때, 상기 A1 및 A2는 독립적으로, 수소, -CH2CH2NH2 또는 -CH2CH2NH(CH 2CH2NH2)일 수 있다. 특히, R1은 -NH2, -CH2CH2CH2NH2,

Figure 112004055330385-PAT00002
,
Figure 112004055330385-PAT00003
,
Figure 112004055330385-PAT00004
또는
Figure 112004055330385-PAT00005
일 수 있다.R 1 is an —NH 2 group; Or a C 1-5 alkyl group, C 6-10 aryl group or C 7-11 arylalkyl group substituted with an N (A 1 ) (A 2 ) group or a —CH 2 N (A 1 ) (A 2 ) group have. In this case, A 1 and A 2 may be independently hydrogen, —CH 2 CH 2 NH 2 or —CH 2 CH 2 NH (CH 2 CH 2 NH 2 ). In particular, R 1 is —NH 2 , —CH 2 CH 2 CH 2 NH 2 ,
Figure 112004055330385-PAT00002
,
Figure 112004055330385-PAT00003
,
Figure 112004055330385-PAT00004
or
Figure 112004055330385-PAT00005
Can be.

상기 화학식 1 중, R2 및 R3는 독립적으로, 선형 또는 분지형 C1-10알킬기 또는 C1-10알콕시기일 수 있다. 특히, R2 및 R3는 독립적으로, 선형 또는 분지형 C1-6알킬기 또는 C1-6알콕시기일 수 있다. 이 중, 에톡시기인 것이 바람직하다.In Formula 1, R 2 and R 3 may be independently a linear or branched C 1-10 alkyl group or C 1-10 alkoxy group. In particular, R 2 and R 3 may independently be linear or branched C 1-6 alkyl groups or C 1-6 alkoxy groups. Among these, it is preferable that it is an ethoxy group.

R4는 선형 또는 분지형 C1-10알콕시기일 수 있다. 특히, R4는 선형 또는 분지형 C1-6알콕시기일 수 있다. 이 중, 에톡시기인 것이 바람직하다.R 4 may be a linear or branched C 1-10 alkoxy group. In particular, R 4 may be a linear or branched C 1-6 alkoxy group. Among these, it is preferable that it is an ethoxy group.

상기 화학식 1을 갖는 실란계 화합물의 구체예에는, 예를 들면, 트리에톡시아미노실란, 트리에톡시-(3-아미노프로필)실란, 트리에톡시-(4-아미노페닐)실란, 트리에톡시-{(N-2-아미노에틸)-3-아미노프로필}실란, 트리에톡시{3-(2-(2-아미노에틸)아미노에틸아미노)프로필}실란, 트리에톡시{2-(4-((2-아미노에틸)아미노메틸)페닐)에틸}실란 등이 있으나, 이에 한정되는 것은 아니다.Specific examples of the silane compound having the general formula (1) include, for example, triethoxyaminosilane, triethoxy- (3-aminopropyl) silane, triethoxy- (4-aminophenyl) silane, and triethoxy -{(N-2-aminoethyl) -3-aminopropyl} silane, triethoxy {3- (2- (2-aminoethyl) aminoethylamino) propyl} silane, triethoxy {2- (4- ((2-aminoethyl) aminomethyl) phenyl) ethyl} silane and the like, but are not limited thereto.

상기 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물은 하기 화학식 2 또는 3을 가질 수 있다:The aromatic compound having the electron withdrawing group and the condensation reaction group may have the following Chemical Formula 2 or 3:

<화학식 2><Formula 2>

Z1-Q-Z2 Z 1 -QZ 2

<화학식 3><Formula 3>

Z1-Q-XZ 1 -QX

상기 화학식 2 및 3 중, Z1 및 Z2는 독립적으로, C6-10아릴기; C 7-11아릴알킬기; 또는 N, O, P 및 S로 이루어진 군으로부터 선택된 하나 이상의 헤테로 원자를 포함하는 C4-6헤테로아릴기이고; 또는 Z1 및 Z2는 서로 연결 또는 융합되어, 1 내지 3 개의 고리(rings)를 갖는 C6-13카보사이클릭 시스템(carbocyclic system)을 형성할 수 있다. In Formulas 2 and 3, Z 1 and Z 2 are independently a C 6-10 aryl group; C 7-11 arylalkyl group; Or a C 4-6 heteroaryl group comprising at least one hetero atom selected from the group consisting of N, O, P and S; Or Z 1 and Z 2 may be linked or fused to each other to form a C 6-13 carbocyclic system having 1 to 3 rings.

상기 Z1 및 Z2 중 적어도 하나 중 하나 이상의 수소 원자는 하나 이상의 치환체 A로 치환된다. 상기 치환체 A는 전자 끌게기(electron withdrawing group)로서, 이를 함유한 자기분자조립체층에 의하여 소스 및 드레인 전극과 유기 반도체층 간의 접촉 저항이 현저히 감소될 수 있다. 상기 A는 예를 들면, -NO2, -F, -Cl, -Br; 및 -NO2, -F, -Cl 및 -Br으로 이루어진 군으로부터 선택된 하나 이상으로 치환된 C1-5알킬기 및 C6-10아릴기로 이루어진 군으로부터 선택될 수 있다. 특히, A는 -NO2, -F, -CF3 또는 아미노페닐기일 수 있다.At least one hydrogen atom of at least one of Z 1 and Z 2 is substituted with at least one substituent A. The substituent A is an electron withdrawing group, and the contact resistance between the source and drain electrodes and the organic semiconductor layer may be significantly reduced by the magnetic molecular assembly layer containing the same. A is, for example, -NO 2 , -F, -Cl, -Br; And it may be selected from the group consisting of C 1-5 alkyl group and C 6-10 aryl group substituted with one or more selected from the group consisting of -NO 2 , -F, -Cl and -Br. In particular, A can be an —NO 2 , —F, —CF 3 or an aminophenyl group.

보다 구체적으로, Z1, Z2 및 Z1 및 Z2가 서로 연결 또는 융합되어 형성한 카보사이클릭 시스템은 독립적으로,

Figure 112004055330385-PAT00006
,
Figure 112004055330385-PAT00007
,
Figure 112004055330385-PAT00008
,
Figure 112004055330385-PAT00009
,
Figure 112004055330385-PAT00010
,
Figure 112004055330385-PAT00011
,
Figure 112004055330385-PAT00012
,
Figure 112004055330385-PAT00013
,
Figure 112004055330385-PAT00014
,
Figure 112004055330385-PAT00015
,
Figure 112004055330385-PAT00016
또는
Figure 112004055330385-PAT00017
일 수 있다. 이 때, 상기 m은 1 내지 5의 정수이고; 상기 n은 1 내지 4의 정수이고; 상기 p는 1 내지 6의 정수이고; 상기 q는 1 내지 3의 정수일 수 있다. 한편, 상기 별표는 화학식 2 또는 3 중 Q와 결합되는 위치를 나타내는 것이다.More specifically, the carbocyclic system formed by Z 1 , Z 2 and Z 1 and Z 2 connected or fused to each other independently,
Figure 112004055330385-PAT00006
,
Figure 112004055330385-PAT00007
,
Figure 112004055330385-PAT00008
,
Figure 112004055330385-PAT00009
,
Figure 112004055330385-PAT00010
,
Figure 112004055330385-PAT00011
,
Figure 112004055330385-PAT00012
,
Figure 112004055330385-PAT00013
,
Figure 112004055330385-PAT00014
,
Figure 112004055330385-PAT00015
,
Figure 112004055330385-PAT00016
or
Figure 112004055330385-PAT00017
Can be. Wherein m is an integer from 1 to 5; N is an integer from 1 to 4; P is an integer from 1 to 6; Q may be an integer of 1 to 3. On the other hand, the asterisk is to indicate the position bonded to Q in the formula (2) or 3.

상기 화학식 2 또는 3 중, Q는 -CO-, -SO2- 또는 -(OC)O(CO)-일 수 있다.In Formula 2 or 3, Q may be -CO-, -SO2- or-(OC) O (CO)-.

한편, 상기 화학식 2 또는 3 중, X는 -H, -F, -Cl, -Br 또는 -OH일 수 있다.On the other hand, in Formula 2 or 3, X may be -H, -F, -Cl, -Br or -OH.

상기 화학식 2 또는 3 중, Q 또는 Q-X가 전술한 바와 같은 실란계 화합물의 아미노기와 축합 반응할 수 있는 모이어티에 해당될 수 있다.In Formula 2 or 3, Q or Q-X may correspond to a moiety capable of condensation reaction with an amino group of a silane compound as described above.

보다 구체적으로, 상기 방향족 화합물은 하기 화학식 4-24로 이루어진 군으로부터 선택된 화학식을 가질 수 있다: More specifically, the aromatic compound may have a formula selected from the group consisting of Formula 4-24:

<화학식 4> <화학식 5><Formula 4> <Formula 5>

Figure 112004055330385-PAT00018
,
Figure 112004055330385-PAT00019
,
Figure 112004055330385-PAT00018
,
Figure 112004055330385-PAT00019
,

<화학식 6> <화학식 7><Formula 6> <Formula 7>

Figure 112004055330385-PAT00020
,
Figure 112004055330385-PAT00021
,
Figure 112004055330385-PAT00020
,
Figure 112004055330385-PAT00021
,

<화학식 8> <화학식 9><Formula 8> <Formula 9>

Figure 112004055330385-PAT00022
,
Figure 112004055330385-PAT00023
,
Figure 112004055330385-PAT00022
,
Figure 112004055330385-PAT00023
,

<화학식 10> <화학식 11><Formula 10> <Formula 11>

Figure 112004055330385-PAT00024
,
Figure 112004055330385-PAT00025
,
Figure 112004055330385-PAT00024
,
Figure 112004055330385-PAT00025
,

<화학식 12> <화학식 13><Formula 12> <Formula 13>

Figure 112004055330385-PAT00026
,
Figure 112004055330385-PAT00027
,
Figure 112004055330385-PAT00026
,
Figure 112004055330385-PAT00027
,

<화학식 14> <화학식 15><Formula 14> <Formula 15>

Figure 112004055330385-PAT00028
,
Figure 112004055330385-PAT00029
,
Figure 112004055330385-PAT00028
,
Figure 112004055330385-PAT00029
,

<화학식 16> <화학식 17><Formula 16> <Formula 17>

Figure 112004055330385-PAT00030
,
Figure 112004055330385-PAT00031
,
Figure 112004055330385-PAT00030
,
Figure 112004055330385-PAT00031
,

<화학식 18> <화학식 19> <Formula 18> <Formula 19>

Figure 112004055330385-PAT00032
,
Figure 112004055330385-PAT00033
,
Figure 112004055330385-PAT00032
,
Figure 112004055330385-PAT00033
,

<화학식 20> <화학식 21><Formula 20> <Formula 21>

Figure 112004055330385-PAT00034
,
Figure 112004055330385-PAT00035
,
Figure 112004055330385-PAT00034
,
Figure 112004055330385-PAT00035
,

<화학식 22> <화학식 23><Formula 22> <Formula 23>

Figure 112004055330385-PAT00036
,
Figure 112004055330385-PAT00037
Figure 112004055330385-PAT00036
,
Figure 112004055330385-PAT00037
And

<화학식 24><Formula 24>

Figure 112004055330385-PAT00038
.
Figure 112004055330385-PAT00038
.

상기 화학식들 중, m, n, p 및 q는 전술한 바와 동일하다.In the above formulas, m, n, p and q are the same as described above.

보다 바람직하게, 화학식 2 또는 3를 갖는 방향족 화합물은 2-니트로벤즈알데히드, 3-니트로벤즈알데히드, 4-니트로벤즈알데히드, 2,6-디니트로벤즈알데히드, 1-니트로-2-나프트알데히드, 2,3,4-트리플루오로벤즈알데히드, 2,3,5-트리플루오로벤즈알데히드, 2,3,6-트리플루오로벤즈알데히드, 2,4,5-트리플루오로벤즈알데히드, 3,4,5-트리플루오로벤즈알데히드, 2-트리플루오로메틸벤즈알데히드, 3-트리플루오로메틸벤즈알데히드, 4-트리플루오로메틸벤즈알데히드, 5-니트로-2-푸르푸랄, 5-(2-니트로페닐)푸르푸랄, 5-(3-니트로페닐)푸르푸랄, 5-(4-니트로페닐)푸르푸랄, 5-니트로-2-티오펜 카르복스알데히드, 3-니트로벤조페논, 4-니트로벤조산, 3-니트로벤조산, 4-니트로벤조산, 2,4-디니트로벤조산, 3,5-디니트로벤조산, 2-니트로벤조일 클로라이드, 3-니트로벤조일 클로라이드, 4-니트로벤조일 클로라이드, 2,3,4-트리플루오로벤조일 클로라이드, 2,3,6-트리플루오로벤조일 클로라이드, 4-트리플루오로메틸벤조일 클로라이드, 2-니트로벤젠설포닐 클로라이드, 3-니트로벤젠설포닐 클로라이드, 4-니트로벤젠설로닐 클로라이드, 2,4-디니트로벤젠설포닐 클로라이드, 2-니트로-알파-톨루엔설포닐 클로라이드, 2-니트로-4-(트리플루오로메틸)벤젠설포닐 클로라이드, 2,3,4-트리플루오로벤젠설포닐 클로라이드, 3,4,5-트리플루오로벤젠설포닐 클로라이드, 4-트리플루오로메틸벤젠설포닐 클로라이드, 3-니트로-1,8-나프탈산 무수물, 4-니트로-1,8-나프탈산 무수물, 3-니트로프탈산 무수물, 4-니트로프탈산 무수물 등을 포함할 수 있으나, 이에 한정되지 않음은 물론이다.More preferably, the aromatic compound having the formula (2) or (3) is 2-nitrobenzaldehyde, 3-nitrobenzaldehyde, 4-nitrobenzaldehyde, 2,6-dinitrobenzaldehyde, 1-nitro-2-naphthaldehyde, 2,3, 4-trifluorobenzaldehyde, 2,3,5-trifluorobenzaldehyde, 2,3,6-trifluorobenzaldehyde, 2,4,5-trifluorobenzaldehyde, 3,4,5-trifluorobenzaldehyde , 2-trifluoromethylbenzaldehyde, 3-trifluoromethylbenzaldehyde, 4-trifluoromethylbenzaldehyde, 5-nitro-2-furfural, 5- (2-nitrophenyl) furfural, 5- (3- Nitrophenyl) furfural, 5- (4-nitrophenyl) furfural, 5-nitro-2-thiophene carboxaldehyde, 3-nitrobenzophenone, 4-nitrobenzoic acid, 3-nitrobenzoic acid, 4-nitrobenzoic acid, 2,4-dinitrobenzoic acid, 3,5-dinitrobenzoic acid, 2-nitrobenzoyl chloride, 3-nitrobenzoyl chlora De, 4-nitrobenzoyl chloride, 2,3,4-trifluorobenzoyl chloride, 2,3,6-trifluorobenzoyl chloride, 4-trifluoromethylbenzoyl chloride, 2-nitrobenzenesulfonyl chloride, 3 -Nitrobenzenesulfonyl chloride, 4-nitrobenzenesulfonyl chloride, 2,4-dinitrobenzenesulfonyl chloride, 2-nitro-alpha-toluenesulfonyl chloride, 2-nitro-4- (trifluoromethyl) benzene Sulfonyl chloride, 2,3,4-trifluorobenzenesulfonyl chloride, 3,4,5-trifluorobenzenesulfonyl chloride, 4-trifluoromethylbenzenesulfonyl chloride, 3-nitro-1,8 It may include, but is not limited to, naphthalic anhydride, 4-nitro-1,8-naphthalic anhydride, 3-nitrophthalic anhydride, 4-nitrophthalic anhydride, and the like.

본 발명의 화학식에서 C1-5알킬기의 구체적인 예로는 메틸, 에틸, 프로필, 이소부틸, sec-부틸 등을 들 수 있다.Specific examples of the C 1-5 alkyl group in the chemical formula of the present invention include methyl, ethyl, propyl, isobutyl, sec-butyl and the like.

본 발명의 화학식에서 아릴기는 단독 또는 조합하여 사용되어, 하나 이상의 고리를 포함하는 카보사이클 방향족 시스템을 의미하며 상기 고리들은 펜던트 방법으로 함께 부착되거나 또는 융합될 수 있다. 아릴이라는 용어는 페닐, 나프틸, 테트라히드로나프틸과 같은 방향족 라디칼을 포함한다.Aryl groups in the formulas of the present invention may be used alone or in combination to mean a carbocycle aromatic system comprising one or more rings, which rings may be attached or fused together in a pendant manner. The term aryl includes aromatic radicals such as phenyl, naphthyl, tetrahydronaphthyl.

본 발명의 화학식에서 헤테로아릴기는 N, O, P 또는 S 중에서 선택된 하나 이상의 헤테로원자를 포함하고, 나머지 고리원자가 C인 모노사이클릭 또는 비사이클릭 방향족 2가 유기 화합물을 의미한다.Heteroaryl group in the formula of the present invention means a monocyclic or bicyclic aromatic divalent organic compound containing at least one heteroatom selected from N, O, P or S, the remaining ring atom is C.

본 발명의 화학식에서 아릴알킬기는 전술한 바와 같은 알킬기의 말단에 전술한 바와 같은 아릴기 또는 헤테로아릴기가 포함되어 있는 치환기를 의미한다.In the formula of the present invention, an arylalkyl group refers to a substituent including an aryl group or a heteroaryl group as described above at the end of the alkyl group as described above.

본 발명의 자기분자조립체층(16)은 전술한 바와 같은 적어도 말단에 1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물의 축합 반응 결과물로 이루어진다. 상기 축합 반응 결과물은 산화가능한 금속 특히, 표면이 산화가능한 금속 또는 금속 산화물으로 이루어진 소스 및 드레인 전극 중, 특히 -OH기와 결합하여 Si-O 결합을 이룰 수 있다. 상기 Si-O 결합은, 예를 들면 Au 등과 같은 귀금속으로 이루어진 소스 및 드레인 전극과 -SH기(티올기)를 함유한 자기분자조립체층 간의 귀금속-S 결합에 비하여 월등히 높은 결합력을 갖는다.The magnetic molecular assembly layer 16 of the present invention consists of a condensation reaction product of a silane compound having a primary amino group at least at the end as described above, and an aromatic compound having electron attraction and condensation reaction groups. The condensation reaction product can form an Si—O bond by combining with an —OH group, in particular of a source and drain electrode of an oxidizable metal, in particular an oxidizable metal or metal oxide. The Si-O bond has a significantly higher bonding strength than the noble metal-S bond between a source and drain electrode made of a noble metal such as Au, and a magnetic molecule assembly layer containing a -SH group (thiol group).

상기 귀금속-S 결합의 경우, 약 90℃의 온도에서는 해리 반응이 가역적으로 일어나고, 약 100℃ 이상의 온도에서는 귀금속으로 이루어진 소스 및 드레인 전극 표면으로부터 자기분자조립체층이 탈리-분해될 수도 있는 등, 상기 귀금속-S 결합에 의한 소스 및 드레인 전극과 자기분자조립체층 간의 결합력은 매우 약하다고 알 려져 있다(B. Michel, et al., Langmuir, 1994, 10, 4103; J. B. Schlenoff, et al., J. Am. Chem. Soc., 1995, 117, 12528; T. R. Lee, et al., J. Phys. Chem. B, 2000, 104, 8192 참조).In the case of the noble metal-S bond, a dissociation reaction occurs reversibly at a temperature of about 90 ° C., and at a temperature of about 100 ° C. or more, the magnetic molecular assembly layer may desorption-decompose from the source and drain electrode surfaces of the noble metal. The bond between the source and drain electrodes and the magnetic molecular assembly layer by the noble metal-S bond is known to be very weak (B. Michel, et al., Langmuir, 1994, 10, 4103; JB Schlenoff, et al., J. Am Chem. Soc., 1995, 117, 12528; TR Lee, et al., J. Phys. Chem. B, 2000, 104, 8192).

그러나, 본 발명의 자기분자조립체층과 소스 및 드레인 전극 간의 형성되는 Si-O 결합은, 무산소 분위기 하에서는 450℃ 이상의 온도에서도 파괴되지 않는 등 매우 강한 결합으로 알려져 있다(J. Sagiv, et al., J. Phys. Chem., 1986, 90, 3054: F. Roudelez, et al., Appl. Phys. Lett., 1993, 62, 2256 참조).However, the Si-O bonds formed between the magnetic molecule assembly layer of the present invention and the source and drain electrodes are known to be very strong bonds, such as being not destroyed even at a temperature of 450 ° C. or higher in an oxygen-free atmosphere (J. Sagiv, et al., J. Phys. Chem., 1986, 90, 3054: F. Roudelez, et al., Appl. Phys. Lett., 1993, 62, 2256).

따라서, 본 발명을 따르는 박막 트랜지스터는 소스 및 드레인 전극과 자기분자조립체층 간의 결합력이 매우 우수하여, 그 결과 내구성, 수명 등이 향상될 수 있다.Therefore, the thin film transistor according to the present invention has a very good bonding force between the source and drain electrodes and the magnetic molecule assembly layer, and as a result, durability, lifespan, and the like can be improved.

본 발명의 박막 트랜지스터는 이상 설명한 바와 같은 적층 구조를 갖는 형태 뿐 아니라, 다양한 적층 구조를 갖도록 형성될 수도 있다. 예를 들면, 본 발명의 박막 트랜지스터는 도 2에 도시된 바와 같이, 소스 및 드레인 전극(14a, 14b), 자기분자조립체층(16), 유기 반도체층(15), 절연층(13) 및 게이트 전극(12)이 순차적으로 적층된 구조를 가질 수 있다.The thin film transistor of the present invention may be formed to not only have a stacked structure as described above but also have various stacked structures. For example, the thin film transistor of the present invention, as shown in Figure 2, the source and drain electrodes 14a, 14b, the magnetic molecular assembly layer 16, the organic semiconductor layer 15, the insulating layer 13 and the gate The electrodes 12 may have a stacked structure.

본 발명의 박막 트랜지스터는 다양한 방법으로 형성될 수 있다. 본 발명을 따르는 박막 트랜지스터 제조 방법의 일 구현예에 따르면, 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계; 상기 절연층 상부에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상부에 자기분자조립체층을 형성하는 단계; 및 상기 자기 분자조립체층을 덮도록 유기 반도체층을 형성하는 단계;를 포함하며, 상기 자기분자조립체층 형성 단계를 적어도 말단에 1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 순차적으로 도포하여 축합 반응시킴으로써 수행할 수 있다.The thin film transistor of the present invention can be formed in various ways. According to one embodiment of the method of manufacturing a thin film transistor according to the present invention, forming an insulating layer to cover the gate electrode provided on the insulating substrate; Forming source and drain electrodes at predetermined positions corresponding to both ends of the gate electrode on the insulating layer; Forming a magnetic molecular assembly layer on the source and drain electrodes; And forming an organic semiconductor layer to cover the magnetic molecular assembly layer, wherein the forming of the magnetic molecular assembly layer has a silane-based compound having a primary amino group at least at the terminal, an electron attracting group and a condensation reaction group; It can carry out by applying an aromatic compound sequentially and condensation reaction.

이와는 별개로, 본 발명의 박막 트랜지스터 제조 방법의 다른 구현예에 따르면, 절연 기판 상에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상부에 자기분자조립체층을 형성하는 단계; 상기 자기분자조립체층 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및 상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;를 포함하며, 상기 자기분자조립체층 형성 단계를 적어도 말단에 1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 순차적으로 도포하여 축합 반응시킴으로써 수행할 수 있다.Apart from this, according to another embodiment of the manufacturing method of the thin film transistor of the present invention, forming a source and drain electrode on an insulating substrate; Forming a magnetic molecular assembly layer on the source and drain electrodes; Forming an organic semiconductor layer on the magnetic molecular assembly layer; Forming an insulating layer to cover the organic semiconductor layer; And forming a gate electrode at a predetermined position in the upper portion of the insulating layer corresponding to the source and drain electrodes. The silane-based compound and the electron having a primary amino group at least at the end of the magnetic molecular assembly layer forming step may be formed. The aromatic compound having the drag and condensation reaction groups may be applied sequentially to carry out the condensation reaction.

상기 소스 및 드레인 전극 형성 단계는 소스 및 드레인 전극을 산화가능한 금속으로 구비하였을 경우, 소스 및 드레인 전극 표면을 산화시키는 단계를 더 포함할 수 있다. 이는 이후 형성될 자기분자조립체층과의 결합력을 고려한 것이다. 소스 및 드레인 전극의 표면 산화 단계는 다양한 방법으로 수행될 수 있다. 예를 들면, 소스 및 드레인 전극의 표면을 대기 분위기, 바람직하게는 산소 분위기 하에서 어닐링하는 방법, 소스 및 드레인 전극의 표면을 가스, 바람직하게는 산소 플라즈마 처리하는 방법 또는 소스 및 드레인 전극의 표면을 과산화수소수 등과 같은 산화제로 화학적으로 처리하는 방법 등이 이용될 수 있으나, 이에 한정되는 것은 아니다.The forming of the source and drain electrodes may further include oxidizing the source and drain electrode surfaces when the source and drain electrodes are formed of an oxidizable metal. This takes into account the bonding force with the magnetic molecular assembly layer to be formed later. Surface oxidation of the source and drain electrodes can be performed in a variety of ways. For example, a method of annealing the surfaces of the source and drain electrodes under an atmospheric atmosphere, preferably an oxygen atmosphere, a method of treating the surfaces of the source and drain electrodes with a gas, preferably an oxygen plasma, or hydrogen peroxide on the surfaces of the source and drain electrodes Chemical treatment with an oxidizing agent such as water may be used, but is not limited thereto.

한편, 상기 자기분자조립체층을 이루는 물질은 전술한 바와 같이 적어도 말단에 1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물의 축합 반응 결과물이다. 상기 적어도 말단에1급 아미노기를 갖는 실란계 화합물은 상기 화학식 1로 표시된 화합물일 수 있으며, 상기 방향족 화합물은 상기 화학식 2 또는 3으로 표시된 화합물일 수 있다. 이와 관련된 상세한 설명은 전술한 바와 동일하므로 생략한다.On the other hand, the material constituting the magnetic molecular assembly layer is a condensation reaction product of an aromatic compound having a silane-based compound having a primary amino group at least at the terminal and an electron attracting group and a condensation reaction group as described above. The silane compound having a primary amino group at least at the terminal may be a compound represented by Chemical Formula 1, and the aromatic compound may be a compound represented by Chemical Formula 2 or 3. Detailed description thereof will be omitted since it is the same as described above.

상기 자기분자조립체층 형성 단계는 예를 들어, 소스 및 드레인 전극 상에 적어도 말단에 1급 아미노기를 갖는 실란계 화합물을 먼저 도포한 다음, 그 상부에 상기 방향족 화합물을 도포하고, 상기 화합물들을 축합 반응시켜 수행될 수 있는 등, 다양한 방법으로 이루어질 수 있다.The magnetic molecular assembly layer forming step may be, for example, first applying a silane compound having a primary amino group at least at an end on a source and a drain electrode, and then applying the aromatic compound thereon, and condensing the compounds. It may be carried out in a variety of ways, such as.

상기 자기분자조립체층 형성 단계 중, 상기 실란계 화합물 및 상기 방향족 화합물가 소스 및 드레인 전극의 상부 외에도, 박막 트랜지스터의 구조에 따라 절연층 또는 기판 상부에도 도포될 수 있다. 본 발명을 따르는 자기분자조립체층은 소스 및 드레인 전극 상부에만 구비되는 것이 바람직하므로, 소스 및 드레인 전극의 상부 외에 형성된 자기분자조립체층은 추가로 제거될 수 있다.In the magnetic molecular assembly layer forming step, the silane-based compound and the aromatic compound may be applied to the insulating layer or the upper substrate according to the structure of the thin film transistor, in addition to the upper portion of the source and drain electrodes. Since the magnetic molecule assembly layer according to the present invention is preferably provided only on the source and drain electrodes, the magnetic molecule assembly layer formed outside the top of the source and drain electrodes may be further removed.

먼저, 소스 및 드레인 전극의 상부 외의 절연층 또는 기판 등을 이루는 물질이 상기 실란계 화합물과 결합하지 않는 경우, 소스 및 드레인 전극의 상부 외의 절연층 또는 기판 등에 도포된 실란계 화합물은 용매, 예를 들면 아세톤 등으로 세 정하는 것만으로 용이하게 제거될 수 있다.First, when a material constituting an insulating layer or a substrate other than the top of the source and drain electrodes does not bond with the silane compound, the silane compound applied to the insulating layer or the substrate other than the top of the source and drain electrodes may be a solvent, for example. For example, it can be easily removed only by washing with acetone or the like.

한편, 소스 및 드레인 전극의 상부 외의 절연층 또는 기판 등을 이루는 물질이 상기 실란계 화합물과 결합하는 경우에는 이를 제거할 추가 수단이 필요하다. 이를 고려하여, 상기 자기분자조립체층 형성 단계는 적어도 말단에 1급 아미노기를 갖는 실란계 화합물을 도포한 다음, 소스 및 드레인 전극 상부를 제외한 영역에 도포된 상기 실란계 화합물을 제거하는 단계를 더 포함할 수 있다. 또는, 상기 자기분자조립체층 형성 단계는 적어도 말단에 1급 아미노기를 갖는 실란계 화합물 및 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 도포한 다음, 소스 및 드레인 전극 상부를 제외한 영역에 도포된 상기 실란계 화합물과 상기 방향족 화합물의 축합 반응 결과물을 제거하는 단계를 더 포함할 수 있다. On the other hand, when a material forming an insulating layer or a substrate other than the upper portion of the source and drain electrodes is combined with the silane-based compound, additional means for removing the material is required. In consideration of this, the step of forming the magnetic molecular assembly layer further includes applying a silane compound having a primary amino group at least at the end thereof, and then removing the silane compound applied to an area except the upper part of the source and drain electrodes. can do. Alternatively, the magnetic molecular assembly layer forming step may be performed by applying a silane-based compound having a primary amino group and an aromatic compound having an electron withdrawing and condensation reaction group at least at the end thereof, and then applying the region to the region except the upper part of the source and drain electrodes. The method may further include removing a condensation reaction product of the silane compound and the aromatic compound.

이 때, 실란계 화합물 또는 실란계 화합물과 방향족 화합물의 축합 반응 결과물을 제거하기 위하여, 다양한 방법이 사용가능한데, 일예로서, 소스 및 드레인 전극 외의 절연층 또는 기판 상부의 실린계 화합물 또는 실란계 화합물과 방향족 화합물의 축합 반응 결과물에 UV 등과 같은 광선을 조사함으로써 이들을 제거할 수 있다. 이를 위하여, 소정의 포토마스크를 이용하여 조사를 수행하거나, 소스 및 드레인 전극이 구비될 기판 뒷면에서 조사를 수행할 수 있는 등, 다양한 방법이 사용가능하다.At this time, in order to remove the silane-based compound or the condensation reaction product of the silane-based compound and the aromatic compound, various methods may be used. For example, an insulating layer other than the source and drain electrodes or the silan-based compound or the silane-based compound on the substrate may be used. These can be removed by irradiating a condensation reaction product of the aromatic compound with light such as UV. To this end, various methods may be used, such as irradiation may be performed using a predetermined photomask, or irradiation may be performed on the back side of the substrate on which the source and drain electrodes are to be provided.

전술한 바와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시 장치에 구비될 수 있다. The thin film transistor having the structure described above may be provided in a flat panel display such as an LCD or an organic light emitting display.

도 3은 평판 표시 장치의 한 구현예인 유기 전계 발광 표시 장치에 상기 TFT 를 적용한 것을 나타낸 것이다. 3 illustrates the application of the TFT to an organic light emitting display device which is an embodiment of a flat panel display.

도 3은 유기 전계 발광 표시 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)가 구비되어 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. FIG. 3 shows one subpixel of an organic electroluminescent display, each of which is provided with an organic electroluminescent element (hereinafter referred to as an "EL element") as a self-luminous element, and at least a thin film transistor. One or more are provided.

이러한 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다. Such an organic light emitting display device has various pixel patterns according to the color of light emitted by the EL element OLED, and preferably includes red, green, and blue pixels.

도 3에 도시된 바와 같이, 기판(21) 상에는 소정 패턴의 게이트 전극(22)이 형성되어 있으며, 상기 게이트 전극(22)을 덮도록 절연층(23)이 형성되어 있다. 그리고, 게이트 절연막(23)의 상부에는 소스 및 드레인 전극(24a, 24b)이 각각 형성된다. 소스 및 드레인 전극(24a, 24b) 상부에는 자기분자조립체층(26)이 구비되어 있다. 상기 자기분자조립체층(26)을 이루는 화합물에 대한 상세한 설명은 전술한 바와 같으므로 생략한다. As illustrated in FIG. 3, a gate electrode 22 having a predetermined pattern is formed on the substrate 21, and an insulating layer 23 is formed to cover the gate electrode 22. Source and drain electrodes 24a and 24b are formed on the gate insulating film 23, respectively. The magnetic molecular assembly layer 26 is provided on the source and drain electrodes 24a and 24b. Detailed description of the compound constituting the magnetic molecular assembly layer 26 is as described above, and will be omitted.

상기 자기분자조립체층(26)의 상부로는 유기 반도체층(25)이 덮이게 되는데, 상기 유기 반도체층(25)은 소스/드레인 영역과, 이 소스/드레인 영역을 연결하는 채널 영역을 구비한다.An organic semiconductor layer 25 is covered over the magnetic molecular assembly layer 26, and the organic semiconductor layer 25 includes a source / drain region and a channel region connecting the source / drain region. .

유기 반도체층(25)이 형성된 후에는 상기 박막 트랜지스터(20)를 덮도록 패시베이션층(27)을 형성한다. 상기 패시베이션층(27)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다. After the organic semiconductor layer 25 is formed, the passivation layer 27 is formed to cover the thin film transistor 20. The passivation layer 27 may be formed of a single layer or a plurality of layers, and may be formed of an organic material, an inorganic material, or an organic / inorganic composite.

상기 패시베이션층(27)의 상부에는 화소정의막(28)에 따라, EL 소자(30)의 유기 발광막(32)을 형성한다. The organic light emitting film 32 of the EL element 30 is formed on the passivation layer 27 in accordance with the pixel definition film 28.

상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다. The EL element 30 emits red, green, and blue light in accordance with the flow of current to display predetermined image information. One of the source and drain electrodes 24a and 24b of the thin film transistor 20 is provided. A pixel electrode 31 connected to the pixel electrode, an opposing electrode 33 provided to cover the entire pixel, and an organic light emitting film 32 disposed between the pixel electrode 31 and the opposing electrode 33 to emit light. do. The present invention is not necessarily limited to the above structure, and the structures of various organic light emitting display devices may be applied as it is.

상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다. The organic light emitting film 32 may be a low molecular or polymer organic film. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) may be used. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다. In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다. The organic layer as described above is not necessarily limited thereto, and various embodiments may be applied.

상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다. The pixel electrode 31 functions as an anode electrode, and the counter electrode 33 functions as a cathode electrode. Of course, the polarities of the pixel electrode 31 and the counter electrode 33 may be reversed. .

액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다. In the case of the liquid crystal display, unlike this, a lower alignment layer (not shown) covering the pixel electrode 31 is formed, thereby completing the manufacture of the lower substrate of the liquid crystal display.

이렇게 본 발명에 따른 박막 트랜지스터는 도 3에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다. As described above, the thin film transistor according to the present invention may be mounted in each subpixel as shown in FIG. 3, or may be mounted in a driver circuit (not shown) in which an image is not implemented.

그리고, 유기 전계 발광 표시장치는, 기판(21)으로서 플렉서블한 플라스틱 기판을 사용하기에 적합하다.The organic electroluminescent display is suitable for using a flexible plastic substrate as the substrate 21.

이하, 실시예를 이용하여 본 발명을 보다 상세히 설명한다.Hereinafter, the present invention will be described in more detail using examples.

실시예Example

MoW(100nm의 두께)로 이루어진 게이트 전극, SiO2로(200nm의 두께) 이루어진 절연층 및 표면이 산화된 MoW(100nm의 두께)로 이루어진 소스 및 드레인 전극이 구비된 기판을 준비하였다. 상기 기판을 트리에톡시-(3-아미노프로필)실란 화합물 용액(50mM 무수 톨루엔)에 3시간 동안 침지시킨 후, 톨루엔, 아세톤 및 이소프로판올로 순차적으로 세정하고 120(C에서 1시간동안 건조 및 경화하여 상기 소스 및 드레인 전극의 표면에 트리에톡시-(3-아미노프로필)실란 화합물을 코팅하였다. 이 후, 상기 실란 화합물 코팅층이 형성된 기판을 천천히 교반되고 있는 4-니트로벤즈알데히드 (0.5 w/v % 무수 메탄올)에 침지시킨 다음, 탈수 축합 촉매인 아세트산 및 탈수제인 분자체 (0.4nm)를 넣고 50(C에서 3시간 동안 교반한 후, 톨루엔 및 메탄올로 순차적으로 세정하고 120(C에서 1시간동안 건조하여, 상기 실란 화합물과 4-니트로벤즈알데히드를 탈수 축합 반응시켰다. 상기 실란 화합물과 4-니트로벤즈알데히드 탈수 축합 반응 결과 형성된 층 중 소스 및 드레인 전극이 구비되지 않은 영역에 대하여, 소정의 패턴을 갖는 포토마스크를 이용하여 대기 분위기 하 UV 조사 (1000mJ/cm2)를 수행하였다. 그 결과, UV가 조사되지 않은 소스 및 드레인 전극 상부에만 트리에톡시-(3-아미노프로필)실란 화합물과 4-니트로벤즈알데히드의 축합 반응 결과 형성된 층이 남았다. 이 후, 상기 MoW 소스 및 드레인 전극 상부에 형성된 트리에톡시-(3-아미노프로필)실란 화합물과 4-니트로벤즈알데히드의 축합 반응 결과물을 덮도록 펜타센(70nm)을 증착하여 유기 반도체층을 형성하여, 본 발명을 따르는 유기 박막 트랜지스터를 제조하였다.A substrate having a gate electrode made of MoW (thickness of 100 nm), an insulating layer made of SiO 2 (thickness of 200 nm), and a source and drain electrode made of MoW (thickness of 100 nm) whose surface was oxidized was prepared. The substrate was immersed in triethoxy- (3-aminopropyl) silane compound solution (50 mM anhydrous toluene) for 3 hours, washed sequentially with toluene, acetone and isopropanol, and dried and cured at 120 (C for 1 hour). A triethoxy- (3-aminopropyl) silane compound was coated on the surface of the source and drain electrodes, and then the substrate on which the silane compound coating layer was formed was slowly stirred with 4-nitrobenzaldehyde (0.5 w / v% anhydrous). After immersion in methanol), acetic acid as a dehydration condensation catalyst and molecular sieve as a dehydrating agent (0.4 nm) were added, stirred at 50 (C for 3 hours, washed sequentially with toluene and methanol, and dried at 120 (C for 1 hour). The silane compound and 4-nitrobenzaldehyde were subjected to a dehydration condensation reaction The source and drain in the layer formed as a result of the silane compound and 4-nitrobenzaldehyde dehydration condensation reaction. UV irradiation (1000 mJ / cm 2 ) was carried out under an atmospheric atmosphere using a photomask having a predetermined pattern in an area where no electrode was provided, as a result, on the tree only above the source and drain electrodes not irradiated with UV. The layer formed as a result of the condensation reaction of the oxy- (3-aminopropyl) silane compound with 4-nitrobenzaldehyde was then left, followed by the triethoxy- (3-aminopropyl) silane compound formed on the MoW source and drain electrodes. An organic semiconductor layer was formed by depositing pentacene (70 nm) so as to cover the condensation reaction product of nitrobenzaldehyde, thereby manufacturing an organic thin film transistor according to the present invention.

전술한 바와 같은 본 발명에 따르면, 유기 반도체층과 소스 및 드레인 전극 간의 접촉 저항이 감소될 뿐만 아니라, 소스 및 드레인 전극과 자기분자조립체층 간의 결합력이 증가된 박막 트랜지스터를 얻을 수 있다. 상기 박막 트랜지스터를 이용하면 신뢰성이 확보된 평판 표시장치를 제조할 수 있다. According to the present invention as described above, it is possible to obtain a thin film transistor in which the contact resistance between the organic semiconductor layer and the source and drain electrodes is reduced, and the bonding force between the source and drain electrodes and the magnetic molecule assembly layer is increased. By using the thin film transistor, a flat panel display device having high reliability can be manufactured.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (16)

게이트 전극; A gate electrode; 상기 게이트 전극과 절연된 소스 및 드레인 전극; Source and drain electrodes insulated from the gate electrode; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및 An organic semiconductor layer insulated from the gate electrode and electrically connected to the source and drain electrodes; And 상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고, An insulating layer insulating said gate electrode from a source and drain electrode or an organic semiconductor layer, 상기 소스 및 드레인 전극과 상기 유기 반도체층 사이에 자기분자조립체층(self-assembly molecular layer)을 구비하며, 상기 자기분자조립체층은 적어도 말단에1급 아미노기를 갖는 실란계 화합물(silane-based compound)과 전자 끌게기(electron withdrawing group) 및 축합 반응가능기(condesation reactive group)를 갖는 방향족 화합물(aromatic compound)의 축합 반응 결과물로 이루어진 것을 특징으로 하는 박막 트랜지스터.A self-assembly molecular layer is provided between the source and drain electrodes and the organic semiconductor layer, the magnetic molecular assembly layer having a primary amino group at least at the end. And a condensation reaction product of an aromatic compound having an electron withdrawing group and a condensation reactive group. 제1항에 있어서, 상기 실란계 화합물은 하기 화학식 1을 갖는 것을 특징으로 하는 박막 트랜지스터;The thin film transistor of claim 1, wherein the silane-based compound has Formula 1; <화학식 1><Formula 1>
Figure 112004055330385-PAT00039
Figure 112004055330385-PAT00039
상기 화학식 1 중, In Formula 1, R1은 -NH2기; 또는 N(A1)(A2)기 또는 -CH2N(A 1)(A2)기로 치환된 C1-5알킬기, C6-10아릴기 또는 C7-11아르알킬기이고; 상기 A1 및 A2는 독립적으로, 수소, -CH2CH2NH2 또는 -CH2CH2NH(CH2CH2NH2)이고;R 1 is an —NH 2 group; Or a C 1-5 alkyl group, C 6-10 aryl group or C 7-11 aralkyl group substituted with a N (A 1 ) (A 2 ) group or a —CH 2 N (A 1 ) (A 2 ) group; A 1 and A 2 are independently hydrogen, —CH 2 CH 2 NH 2 or —CH 2 CH 2 NH (CH 2 CH 2 NH 2 ); R2 및 R3는 독립적으로, 선형 또는 분지형 C1-10알킬기 또는 C1-10 알콕시기이고;R 2 and R 3 are independently a linear or branched C 1-10 alkyl group or C 1-10 alkoxy group; R4는 선형 또는 분지형 C1-10알콕시기이다.R 4 is a linear or branched C 1-10 alkoxy group.
제2항에 있어서, R1은 -NH2, -CH2CH2CH2NH 2,
Figure 112004055330385-PAT00040
,
Figure 112004055330385-PAT00041
,
Figure 112004055330385-PAT00042
또는
Figure 112004055330385-PAT00043
인 것을 특징으로 하는 박막 트랜지스터.
The compound of claim 2, wherein R 1 is —NH 2 , —CH 2 CH 2 CH 2 NH 2 ,
Figure 112004055330385-PAT00040
,
Figure 112004055330385-PAT00041
,
Figure 112004055330385-PAT00042
or
Figure 112004055330385-PAT00043
It is a thin film transistor characterized by the above-mentioned.
제1항에 있어서, 상기 방향족 화합물은 하기 화학식 2 또는 3을 갖는 것을 특징으로 하는 박막 트랜지스터:The thin film transistor of claim 1, wherein the aromatic compound has the following Chemical Formula 2 or 3: <화학식 2><Formula 2> Z1-Q-Z2 Z 1 -QZ 2 <화학식 3><Formula 3> Z1-Q-XZ 1 -QX 상기 화학식 2 및 3 중,In Formulas 2 and 3, Z1 및 Z2는 독립적으로, C6-10아릴기; C7-11아르알킬기; 또는 N, O, 및 S로 이루어진 군으로부터 선택된 하나 이상의 헤테로 원자를 포함하는 C4-6헤테로아릴기이고; 또는 Z1 및 Z2는 서로 연결 또는 융합되어, 1 내지 3 개의 고리(rings)를 갖는 C6-13카보사이클릭 시스템(carbocyclic system)을 형성하며; 상기 Z1 및 Z2 중 적어도 하나 중 하나 이상의 수소 원자는 하나 이상의 치환체 A로 치환되고;Z 1 and Z 2 are independently a C 6-10 aryl group; C 7-11 aralkyl group; Or a C 4-6 heteroaryl group comprising at least one hetero atom selected from the group consisting of N, O, and S; Or Z 1 and Z 2 are connected or fused to each other to form a C 6-13 carbocyclic system having 1 to 3 rings; At least one hydrogen atom of at least one of Z 1 and Z 2 is substituted with at least one substituent A; 상기 A는 -NO2, -F, -Cl, -Br; 및 -NO2, -F, -Cl 및 -Br으로 이루어진 군으로부터 선택된 하나 이상으로 치환된 C1-5알킬기 및 C6-10아릴기로 이루어진 군으로부터 선택되고;A is -NO 2 , -F, -Cl, -Br; And a C 1-5 alkyl group and C 6-10 aryl group substituted with at least one selected from the group consisting of -NO 2 , -F, -Cl and -Br; Q는 -CO-, -SO2- 또는 -(OC)O(CO)-이고;Q is -CO-, -SO2- or-(OC) O (CO)-; X는 -H, -F, -Cl, -Br 또는 -OH이다.X is -H, -F, -Cl, -Br or -OH. 제4항에 있어서, A는 -NO2, -F, -CF3 또는 아미노페닐기인 것을 트깅으로 하는 박막 트랜지스터.The thin film transistor according to claim 4, wherein A is -NO 2 , -F, -CF 3, or an aminophenyl group. 제4항에 있어서, Z1, Z2 및 Z1 및 Z2가 서로 연결 또는 융합되어 형성한 카보사이클릭 시스템은 독립적으로,
Figure 112004055330385-PAT00044
,
Figure 112004055330385-PAT00045
,
Figure 112004055330385-PAT00046
,
Figure 112004055330385-PAT00047
,
Figure 112004055330385-PAT00048
,
Figure 112004055330385-PAT00049
,
Figure 112004055330385-PAT00050
,
Figure 112004055330385-PAT00051
,
Figure 112004055330385-PAT00052
,
Figure 112004055330385-PAT00053
,
Figure 112004055330385-PAT00054
또는
Figure 112004055330385-PAT00055
이고;
The carbocyclic system of claim 4, wherein Z 1 , Z 2, and Z 1 and Z 2 are formed by being connected or fused to each other independently,
Figure 112004055330385-PAT00044
,
Figure 112004055330385-PAT00045
,
Figure 112004055330385-PAT00046
,
Figure 112004055330385-PAT00047
,
Figure 112004055330385-PAT00048
,
Figure 112004055330385-PAT00049
,
Figure 112004055330385-PAT00050
,
Figure 112004055330385-PAT00051
,
Figure 112004055330385-PAT00052
,
Figure 112004055330385-PAT00053
,
Figure 112004055330385-PAT00054
or
Figure 112004055330385-PAT00055
ego;
상기 m은 1 내지 5의 정수이고; 상기 n은 1 내지 4의 정수이고; 상기 p는 1 내지 6의 정수이고; 상기 q는 1 내지 3의 정수이며; 상기 별표는 화학식 2 또는 3 중 Q와 결합되는 위치를 나타내는 것을 특징으로 하는 박막 트랜지스터.M is an integer from 1 to 5; N is an integer from 1 to 4; P is an integer from 1 to 6; Q is an integer of 1 to 3; Wherein the asterisk is a thin film transistor, characterized in that for indicating the position combined with Q in the formula (2) or (3).
제4항에 있어서, 상기 방향족 화합물은 하기 화학식 4-24로 이루어진 군으로부터 선택된 화학식을 갖고; 하기 화학식 중, m은 1 내지 5의 정수이고; n은 1 내지 4의 정수이고; p는 1 내지 6의 정수이고; q는 1 내지 3의 정수인 것을 특징으로 하는 박막 트랜지스터:The compound of claim 4, wherein the aromatic compound has a formula selected from the group consisting of Formula 4-24; In the formula, m is an integer of 1 to 5; n is an integer from 1 to 4; p is an integer from 1 to 6; q is an integer of 1 to 3, wherein the thin film transistor: <화학식 4> <화학식 5><Formula 4> <Formula 5>
Figure 112004055330385-PAT00056
,
Figure 112004055330385-PAT00057
,
Figure 112004055330385-PAT00056
,
Figure 112004055330385-PAT00057
,
<화학식 6> <화학식 7><Formula 6> <Formula 7>
Figure 112004055330385-PAT00058
,
Figure 112004055330385-PAT00059
,
Figure 112004055330385-PAT00058
,
Figure 112004055330385-PAT00059
,
<화학식 8> <화학식 9><Formula 8> <Formula 9>
Figure 112004055330385-PAT00060
,
Figure 112004055330385-PAT00061
,
Figure 112004055330385-PAT00060
,
Figure 112004055330385-PAT00061
,
<화학식 10> <화학식 11><Formula 10> <Formula 11>
Figure 112004055330385-PAT00062
,
Figure 112004055330385-PAT00063
,
Figure 112004055330385-PAT00062
,
Figure 112004055330385-PAT00063
,
<화학식 12> <화학식 13><Formula 12> <Formula 13>
Figure 112004055330385-PAT00064
,
Figure 112004055330385-PAT00065
,
Figure 112004055330385-PAT00064
,
Figure 112004055330385-PAT00065
,
<화학식 14> <화학식 15><Formula 14> <Formula 15>
Figure 112004055330385-PAT00066
,
Figure 112004055330385-PAT00067
,
Figure 112004055330385-PAT00066
,
Figure 112004055330385-PAT00067
,
<화학식 16> <화학식 17><Formula 16> <Formula 17>
Figure 112004055330385-PAT00068
,
Figure 112004055330385-PAT00069
,
Figure 112004055330385-PAT00068
,
Figure 112004055330385-PAT00069
,
<화학식 18> <화학식 19> <Formula 18> <Formula 19>
Figure 112004055330385-PAT00070
,
Figure 112004055330385-PAT00071
,
Figure 112004055330385-PAT00070
,
Figure 112004055330385-PAT00071
,
<화학식 20> <화학식 21><Formula 20> <Formula 21>
Figure 112004055330385-PAT00072
,
Figure 112004055330385-PAT00073
,
Figure 112004055330385-PAT00072
,
Figure 112004055330385-PAT00073
,
<화학식 22> <화학식 23><Formula 22> <Formula 23>
Figure 112004055330385-PAT00074
,
Figure 112004055330385-PAT00075
Figure 112004055330385-PAT00074
,
Figure 112004055330385-PAT00075
And
<화학식 24><Formula 24>
Figure 112004055330385-PAT00076
Figure 112004055330385-PAT00076
제1항에 있어서, 상기 소스 및 드레인 전극 중 상기 자기분자조립체층과 접촉하는 표면이 상기 소스 및 드레인 전극을 이루는 물질의 산화물로 이루어진 것을 특징으로 하는 박막 트랜지스터.The thin film transistor of claim 1, wherein a surface of the source and drain electrodes in contact with the magnetic molecule assembly layer is formed of an oxide of a material forming the source and drain electrodes. 제1항에 있어서, 상기 소스 및 드레인 전극이 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Al:Nd 합금, MoW 합금, ITO, IZO, NiO, Ag2O, In2O3-Ag 2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO로 이루어진 군으로부터 선택된 하나 이상을 포함하는 것을 특징으로 하는 박막 트랜지스터.The method of claim 1, wherein the source and drain electrodes are Au, Pd, Pt, Ni, Rh, Ru, Ir, Os, Al, Mo, Al: Nd alloy, MoW alloy, ITO, IZO, NiO, Ag 2 O, A thin film transistor comprising at least one selected from the group consisting of ZnO doped with In 2 O 3 -Ag 2 O, CuAlO 2 , SrCu 2 O 2, and Zr. 제1항에 있어서, 상기 유기 반도체층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체 및 파이로멜리틱 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.The organic semiconductor layer of claim 1, wherein the organic semiconductor layer is pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dihydride Perylene tetracarboxylic dianhydride and its derivatives, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, polythiophenevinylene and its derivatives , Polythiophene-heterocyclic aromatic copolymers and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanines with or without metals and these Derivatives, Pyro pyromellitic dianhydride and a derivative thereof, and pi pyromellitic diimide ticks and their thin film transistor characterized in that it includes at least one of a derivative. 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계;Forming an insulating layer to cover the gate electrode provided on the insulating substrate; 상기 절연층 상부에서 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계;Forming source and drain electrodes on predetermined positions corresponding to both ends of the gate electrode on the insulating layer; 상기 소스 및 드레인 전극 상부에 자기분자조립체층을 형성하는 단계; 및Forming a magnetic molecular assembly layer on the source and drain electrodes; And 상기 자기분자조립체층을 덮도록 유기 반도체층을 형성하는 단계;Forming an organic semiconductor layer to cover the magnetic molecular assembly layer; 를 포함하며, 상기 자기분자조립체층 형성 단계를 적어도 말단에1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 순차적으로 도포하여 축합 반응시킴으로써 수행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.The thin film, characterized in that the magnetic molecular assembly layer forming step is carried out by applying a silane-based compound having a primary amino group and an aromatic compound having an electron attracting group and a condensation reaction group at least at the end by condensation reaction Transistor manufacturing method. 절연 기판 상에 소스 및 드레인 전극을 형성하는 단계;Forming a source and a drain electrode on the insulating substrate; 상기 소스 및 드레인 전극 상부에 자기분자조립체층을 형성하는 단계;Forming a magnetic molecular assembly layer on the source and drain electrodes; 상기 자기분자조립체층 상부에 유기 반도체층을 형성하는 단계;Forming an organic semiconductor layer on the magnetic molecular assembly layer; 상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및Forming an insulating layer to cover the organic semiconductor layer; And 상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;Forming a gate electrode at a predetermined position on the insulating layer to correspond to the source and drain electrodes; 를 포함하며, 상기 자기분자조립체층 형성 단계를 적어도 말단에 1급 아미노기를 갖는 실란계 화합물과 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 순차적으로 도포하여 축합 반응시킴으로써 수행하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.The thin film, characterized in that the magnetic molecular assembly layer forming step is carried out by applying a silane-based compound having a primary amino group and an aromatic compound having an electron attracting group and a condensation reaction group at least at the end by condensation reaction Transistor manufacturing method. 제11항 또는 제12항에 있어서, 상기 소스 및 드레인 전극 형성 단계가 소스 및 드레인 전극 표면 산화 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.13. The method of claim 11 or 12, wherein forming the source and drain electrodes further comprises oxidizing source and drain electrode surfaces. 제11항 또는 제12항에 있어서, 상기 자기분자조립체층 형성 단계가 적어도 말단에 1급 아미노기를 갖는 실란계 화합물을 도포한 다음, 소스 및 드레인 전극 상부를 제외한 영역에 도포된 상기 실란계 화합물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.The method of claim 11 or 12, wherein the magnetic molecular assembly layer forming step is to apply a silane-based compound having a primary amino group at least at the end, and then apply the silane-based compound applied to a region other than the top of the source and drain electrodes. And removing the thin film transistor. 제11항 또는 제12항에 있어서, 상기 자기분자조립체층 형성 단계가 적어도 말단에 1급 아미노기를 갖는 실란계 화합물 및 전자 끌게기 및 축합 반응가능기를 갖는 방향족 화합물을 도포한 다음, 소스 및 드레인 전극 상부를 제외한 영역에 도포된 상기 실란계 화합물과 상기 방향족 화합물의 축합 반응 결과물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법.The method of claim 11 or 12, wherein the magnetic molecular assembly layer forming step comprises applying a silane-based compound having a primary amino group and an aromatic compound having an electron attraction and a condensation reaction group at least at a terminal thereof, and then source and drain electrodes. And removing a condensation reaction product of the silane compound and the aromatic compound applied to an area except the upper portion. 제1항 내지 제10항 중 어느 한 항의 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치.A flat panel display device comprising the thin film transistor according to any one of claims 1 to 10, and a pixel electrode connected to a source electrode or a drain electrode of the thin film transistor.
KR1020040097512A 2004-11-25 2004-11-25 A thin film transistor, a method for preparing the same and a flat panel display therewith KR100669786B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097512A KR100669786B1 (en) 2004-11-25 2004-11-25 A thin film transistor, a method for preparing the same and a flat panel display therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097512A KR100669786B1 (en) 2004-11-25 2004-11-25 A thin film transistor, a method for preparing the same and a flat panel display therewith

Publications (2)

Publication Number Publication Date
KR20060058454A true KR20060058454A (en) 2006-05-30
KR100669786B1 KR100669786B1 (en) 2007-01-16

Family

ID=37153527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097512A KR100669786B1 (en) 2004-11-25 2004-11-25 A thin film transistor, a method for preparing the same and a flat panel display therewith

Country Status (1)

Country Link
KR (1) KR100669786B1 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730159B1 (en) * 2005-11-10 2007-06-19 삼성에스디아이 주식회사 Organic TFT, flat panel display therewith, and manufacturing method of the organic TFT
KR100777741B1 (en) * 2006-07-19 2007-11-19 삼성에스디아이 주식회사 A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method
KR100787453B1 (en) * 2006-07-14 2007-12-26 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
KR100795804B1 (en) * 2006-08-10 2008-01-21 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
KR100811606B1 (en) * 2007-02-13 2008-03-11 엘지전자 주식회사 Thin film transistor and method of manufacturing the same
KR100858088B1 (en) * 2007-02-28 2008-09-10 삼성전자주식회사 Thin Film Transistor and method of manufacturing the same
KR100858818B1 (en) * 2007-03-20 2008-09-17 삼성에스디아이 주식회사 Thin film transistor and flat panel display comprising the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730159B1 (en) * 2005-11-10 2007-06-19 삼성에스디아이 주식회사 Organic TFT, flat panel display therewith, and manufacturing method of the organic TFT
KR100787453B1 (en) * 2006-07-14 2007-12-26 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
KR100777741B1 (en) * 2006-07-19 2007-11-19 삼성에스디아이 주식회사 A method for preparing an organic thin film transistor and a flat panel display comprising the organic thin film transistor prepared by the method
KR100795804B1 (en) * 2006-08-10 2008-01-21 삼성에스디아이 주식회사 A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
KR100811606B1 (en) * 2007-02-13 2008-03-11 엘지전자 주식회사 Thin film transistor and method of manufacturing the same
KR100858088B1 (en) * 2007-02-28 2008-09-10 삼성전자주식회사 Thin Film Transistor and method of manufacturing the same
US8063421B2 (en) 2007-02-28 2011-11-22 Samsung Electronics Co., Ltd. Thin film transistor having a graded metal oxide layer
KR100858818B1 (en) * 2007-03-20 2008-09-17 삼성에스디아이 주식회사 Thin film transistor and flat panel display comprising the same

Also Published As

Publication number Publication date
KR100669786B1 (en) 2007-01-16

Similar Documents

Publication Publication Date Title
KR100708720B1 (en) A organic thin film transistor, a method for preparing the same and a flat panel display comprising the same
KR100647710B1 (en) A thin film transistor, a method for preparing the same and a flat panel display comprising the same
KR100708721B1 (en) A thin film transistor and a flat panel display comprising the same
KR100637204B1 (en) A thin film transistor, a method for preparing the same and a flat panel display employing the same
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
US7645812B2 (en) Thin film transistor and flat panel display including the same
CN101884108B (en) Organic semiconductor device
US20070102699A1 (en) Organic thin film transistor, flat panel display apparatus having the same, and a method of manufacturing organic thin film transistor
JP4391451B2 (en) MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME
KR100637210B1 (en) A thin film transistor, a method for preparing the same and a flat panel display therewith
KR100669786B1 (en) A thin film transistor, a method for preparing the same and a flat panel display therewith
JP2009158691A (en) Organic device and manufacturing method thereof
KR100741072B1 (en) A thin film transistor, a method for prepairng the same and a flat panel display device
WO2011148699A1 (en) Organic semiconductor device, and process for production thereof
KR100670407B1 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same
JP2006303007A (en) Field effect transistor
KR100647603B1 (en) A thin film transistor and a flat panel display therewith
KR100670354B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and flat panel display apparatus having the same
KR100795804B1 (en) A thin film transistor, a method for preparing the same and a flat panel display device comprising the same
KR100730187B1 (en) A organic thin film transistor and a method for preparing the same
KR20060053811A (en) Flexible device and flexible flat panel display device
KR20110006514A (en) Composition for self-assembled monolayer and method of manufacturing thin film transistor using the same
KR20060039683A (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14