KR20060056047A - Feedback low noise amplifier having cascode structure - Google Patents

Feedback low noise amplifier having cascode structure Download PDF

Info

Publication number
KR20060056047A
KR20060056047A KR1020040095303A KR20040095303A KR20060056047A KR 20060056047 A KR20060056047 A KR 20060056047A KR 1020040095303 A KR1020040095303 A KR 1020040095303A KR 20040095303 A KR20040095303 A KR 20040095303A KR 20060056047 A KR20060056047 A KR 20060056047A
Authority
KR
South Korea
Prior art keywords
low noise
noise amplifier
mos transistor
feedback
terminal
Prior art date
Application number
KR1020040095303A
Other languages
Korean (ko)
Inventor
임준형
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040095303A priority Critical patent/KR20060056047A/en
Publication of KR20060056047A publication Critical patent/KR20060056047A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 저잡음 증폭기(Low Noise Amplifier : LNA)에 관한 것으로, 보다 상세하게는 두 개의 MOS 트랜지스터를 이용하여 캐스코드(cascode) 구조를 적용하고 BJT를 이용하여 궤환회로를 구현함으로써 노이즈 특성이 우수하고 선형성이 향상되며 광대역 특성을 갖는 저잡음 증폭기에 관한 것이다. 본 발명은, 본 발명은, 입력신호를 증폭하여 출력신호로 제공하는 캐스코드 구조를 갖는 궤환형 저잡음 증폭기에 있어서, 상기 입력신호를 게이트단으로 입력받는 제1 MOS 트랜지스터; 상기 제1 MOS 트랜지스터의 드레인단에 소스단이 연결되며, 드레인 단으로 상기 출력신호를 출력하는 제2 MOS 트랜지스터; 및 상기 제2 MOS 트랜지스터의 드레인단에 베이스단이 연결되고 상기 제1 MOS 트랜지스터의 게이트단에 에미터단이 연결되며, 콜렉터단 및 베이스단에 인가된 바이어스 전압에 의해 에미터단으로 출력되는 신호의 크기를 조절하는 BJT를 포함한다. 본 발명에 따르면, 궤환형 저잡음 증폭기의 노이즈 특성 및 선형성을 개선할 수 있으며, 이득을 조절할 수 있다.The present invention relates to a low noise amplifier (LNA), and more particularly, by applying a cascode structure using two MOS transistors and implementing a feedback circuit using BJT, the noise characteristics are excellent. It is related to a low noise amplifier with improved linearity and wideband characteristics. The present invention provides a feedback low noise amplifier having a cascode structure for amplifying an input signal and providing an output signal, comprising: a first MOS transistor configured to receive the input signal at a gate end thereof; A second MOS transistor having a source terminal connected to a drain terminal of the first MOS transistor and outputting the output signal to the drain terminal; And a base end connected to a drain end of the second MOS transistor, an emitter end connected to a gate end of the first MOS transistor, and a magnitude of a signal output to the emitter end by a bias voltage applied to the collector end and the base end. BJT to regulate. According to the present invention, the noise characteristics and linearity of the feedback low noise amplifier can be improved, and the gain can be adjusted.

궤환(feedback), 저잡음 증폭기, LNA, 캐스코드(cascode), BJT, MOS 트랜지스터Feedback, Low Noise Amplifier, LNA, Cascode, BJT, MOS Transistor

Description

캐스코드 구조를 갖는 궤환형 저잡음 증폭기{FEEDBACK LOW NOISE AMPLIFIER HAVING CASCODE STRUCTURE} Feedback low noise amplifier with cascode structure {FEEDBACK LOW NOISE AMPLIFIER HAVING CASCODE STRUCTURE}             

도 1은 종래의 캐스코드 구조를 갖는 궤환형 저잡음 증폭기를 도시한 회로도이다.1 is a circuit diagram showing a feedback low noise amplifier having a conventional cascode structure.

도 2는 본 발명에 따른 캐스코드 구조를 갖는 궤환형 저잡음 증폭기를 도시한 회로도이다.2 is a circuit diagram illustrating a feedback low noise amplifier having a cascode structure according to the present invention.

도 3은 표준 3중웰 CMOS 공정에서 구현된 PMOS 트랜지스터, NMOS 트랜지스터 및 깊은 n웰 수직형 BJT를 도시한 단면도이다.3 is a cross-sectional view illustrating a PMOS transistor, an NMOS transistor, and a deep n well vertical BJT implemented in a standard triple well CMOS process.

도 4a 및 4b는 종래의 궤환형 저잡음 증폭기와 본 발명에 따른 궤환형 저잡음 증폭기의 노이즈 특성을 비교한 그래프이다.4A and 4B are graphs comparing noise characteristics of a conventional feedback low noise amplifier and a feedback low noise amplifier according to the present invention.

도 5a 및 5b는 종래의 궤환형 저잡음 증폭기와 본 발명에 따른 궤환형 저잡음 증폭기의 대역폭을 비교한 그래프이다.5A and 5B are graphs comparing bandwidths of a conventional feedback low noise amplifier and a feedback low noise amplifier according to the present invention.

도 6a 및 6b는 종래의 궤환형 저잡음 증폭기와 본 발명에 따른 궤환형 저잡음 증폭기의 선형성을 비교한 그래프이다.6A and 6B are graphs comparing the linearity of a conventional feedback low noise amplifier and a feedback low noise amplifier according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21, 22 : MOS 트랜지스터 23 : BJT21, 22: MOS transistor 23: BJT

본 발명은 저잡음 증폭기(Low Noise Amplifier : LNA)에 관한 것으로, 보다 상세하게는 두 개의 MOS 트랜지스터를 이용하여 캐스코드(cascode) 구조를 적용하고 BJT를 이용하여 궤환회로를 구현함으로써 노이즈 특성이 우수하고 선형성이 향상되며 광대역 특성을 갖는 저잡음 증폭기에 관한 것이다.The present invention relates to a low noise amplifier (LNA), and more particularly, by applying a cascode structure using two MOS transistors and implementing a feedback circuit using BJT, the noise characteristics are excellent. It is related to a low noise amplifier with improved linearity and wideband characteristics.

무선통신 시스템을 구성하는 각 블록은 그 위치에 따라 다양한 사양들을 요구한다. 무선통신이 발달함에 따라 그 사양들은 종래 몇 가지를 만족하는 것에 그치는 것이 아니라 모든 사양들에 높은 완성도를 요구하며 날로 복잡해져 가고 있다. 이동통신 시스템을 구성하는 블록들 중 중요한 블록이 저잡음 증폭기(Low Noise Amplifier : LNA)이다. 이 저잡음 증폭기, 특히 코드분할 다중접근(CDMA) 시스템에 이용되는 저잡음 증폭기는 안테나에서 수신되어 이 안테나로부터 제공되는 신호가 저잡음 증폭기로 입력되기 때문에, 우수한 저잡음 특성과 송신부와의 상호 변조 등을 막기 위해 높은 선형 특성을 필요로 한다.Each block constituting a wireless communication system requires various specifications depending on its location. As wireless communication develops, the specifications are not only satisfying some of the prior art, but they are becoming more and more complicated, requiring high perfection in all specifications. Among the blocks constituting the mobile communication system, an important block is a low noise amplifier (LNA). This low noise amplifier, especially the low noise amplifier used in the code division multiple access (CDMA) system, is received from the antenna and the signal provided from the antenna is input to the low noise amplifier. Requires high linearity.

증폭기의 성능은 크게 증폭기의 구조와 그것을 구성하는 트랜지스터의 특성에 좌우된다. 일반적으로 이용되는 저잡음 증폭기는 하나의 트랜지스터를 이용한 방식과 두 개의 트랜지스터를 이용한 캐스코드(cascode) 방식이 있다.The performance of an amplifier largely depends on the structure of the amplifier and the characteristics of the transistors constituting it. Commonly used low noise amplifiers include one transistor and two transistors in cascode.

도 1은 종래의 캐스코드 구조를 이용한 궤환형 저잡음 증폭기의 일례를 도시한 회로도이다.1 is a circuit diagram showing an example of a feedback low noise amplifier using a conventional cascode structure.

종래의 궤환형 저잡음 증폭기는, 도 1과 같이 입력신호를 게이트단으로 입력받는 제1 MOS 트랜지스터(11)와, 상기 제1 MOS 트랜지스터(11)의 드레인단에 소스단이 연결되고 드레인단으로 신호를 출력하는 제2 MOS 트랜지스터(12) 및 상기 제2 MOS 트랜지스터(12)의 드레인단과 상기 제1 MOS 트랜지스터(11)의 게이트단 사이에 직렬로 연결된 캐패시터(C)와 저항(R)을 포함하여 구현될 수 있다. 상기 제1 및 제2 MOS 트랜지스터(11, 12)는 각각 소정의 전압(VG1, VG2)으로 그 게이트단이 바이어스 되며, 전압(VDD)으로 드레인단이 바이어스 되며, 출력부하(Z)에 출력 신호가 여기된다.In the conventional feedback low noise amplifier, as shown in FIG. 1, a source terminal is connected to a drain terminal of the first MOS transistor 11 and a drain terminal of the first MOS transistor 11, and a signal is connected to the drain terminal. Including a capacitor (C) and a resistor (R) connected in series between the second MOS transistor 12 and the drain terminal of the second MOS transistor 12 and the gate terminal of the first MOS transistor 11 for outputting Can be implemented. The gate terminals of the first and second MOS transistors 11 and 12 are biased with predetermined voltages V G1 and V G2 , respectively, and the drain terminals are biased with a voltage V DD and an output load Z. The output signal is excited.

도 1에 도시된 종래 캐스코드 구조의 궤환형 저잡음 증폭기는 궤환회로로써 출력단인 제2 MOS 트랜지스터(12)의 드레인단과 입력단인 제1 MOS 트랜지스터(11)의 게이트단 사이에 직렬 연결된 캐패시터(C)와 저항(R)을 사용한다. 이와 같이, 종래의 궤환형 저잡음 증폭기는 캐패시터(C)와 저항(R)과 같은 수동소자를 사용하여 출력 신호를 입력으로 궤환시키는 구조를 갖는다. 종래의 궤환형 저잡음 증폭기의 궤환회로는 출력신호를 상기 수동소자(C 및 R)를 사용하여 감쇄시켜 저잡음 증폭기의 이득을 감소시키는 대신 선형성, 안정성을 증대시키며 대역폭을 증가시키고자 하였다.The feedback type low noise amplifier of the conventional cascode structure shown in FIG. 1 is a feedback circuit and has a capacitor C connected in series between the drain terminal of the second MOS transistor 12 which is an output terminal and the gate terminal of the first MOS transistor 11 which is an input terminal. And resistance (R) is used. As described above, the conventional feedback low noise amplifier has a structure in which an output signal is fed back to an input using passive elements such as capacitor C and resistor R. In the feedback circuit of the conventional feedback low noise amplifier, the output signal is attenuated using the passive elements C and R to reduce the gain of the low noise amplifier, but to increase linearity, stability, and increase bandwidth.

그러나 종래의 궤환형 저잡음 증폭기는 수동소자(C 및 R)를 사용하므로 궤환 신호의 크기를 필요에 따라 조절할 수 없는 문제점이 있었다. 또한 수동소자 특히 저항(R)은 발열로 인해 저잡음 증폭기에 열잡음이 발생하는 문제점이 있었다.However, since the feedback low noise amplifier uses passive elements C and R, there is a problem in that the magnitude of the feedback signal cannot be adjusted as necessary. In addition, the passive element, in particular the resistor (R) has a problem that the thermal noise occurs in the low noise amplifier due to heat generation.

따라서 당 기술분야에서는 궤환신호의 크기를 필요에 따라 조절 가능하며 저항의 사용으로 인한 열잡음 발생을 방지할 수 있는 궤환형 저잡음 증폭기가 요구되고 있다.Therefore, there is a need in the art for a feedback-type low noise amplifier that can adjust the magnitude of the feedback signal as needed and can prevent the generation of thermal noise due to the use of a resistor.

본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출된 것으로, 그 목적은 궤환 신호의 크기를 필요에 따라 적절히 조절할 수 있으면서 동시에 궤환회로에 사용되는 저항으로 인한 열잡음의 발생을 제거함으로써 보다 우수한 노이즈 특성을 갖는 캐스코드 구조를 갖는 궤환형 저잡음 증폭기를 제공하는데 그 목적이 있다.
The present invention has been made to solve the problems of the prior art, the object of which is to better control the size of the feedback signal as necessary, while at the same time to eliminate the generation of thermal noise due to the resistance used in the feedback circuit more excellent noise characteristics It is an object of the present invention to provide a feedback-type low noise amplifier having a cascode structure having a structure.

상기 목적을 달성하기 위해, 본 발명은, 입력신호를 증폭하여 출력신호로 제공하는 캐스코드 구조를 갖는 궤환형 저잡음 증폭기에 있어서,In order to achieve the above object, the present invention provides a feedback low noise amplifier having a cascode structure for amplifying an input signal and providing it as an output signal,

상기 입력신호를 게이트단으로 입력받는 제1 MOS 트랜지스터;A first MOS transistor receiving the input signal through a gate terminal;

상기 제1 MOS 트랜지스터의 드레인단에 소스단이 연결되며, 드레인 단으로 상기 출력신호를 출력하는 제2 MOS 트랜지스터; 및A second MOS transistor having a source terminal connected to a drain terminal of the first MOS transistor and outputting the output signal to the drain terminal; And

상기 제2 MOS 트랜지스터의 드레인단에 베이스단이 연결되고 상기 제1 MOS 트랜지스터의 게이트단에 에미터단이 연결되며, 콜렉터단 및 베이스단에 인가된 바이어스 전압에 의해 에미터단으로 출력되는 신호의 크기를 조절하는 BJT를 포함한다.The base terminal is connected to the drain terminal of the second MOS transistor and the emitter terminal is connected to the gate terminal of the first MOS transistor, and the magnitude of the signal output to the emitter terminal by the bias voltage applied to the collector terminal and the base terminal is determined. Includes regulating BJT.

본 발명의 바람직한 실시형태에서, 상기 BJT는, 깊은 n웰을 가지는 3중웰 CMOS 공정으로 구현되며, 그 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 그 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 그 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT이다.In a preferred embodiment of the present invention, the BJT is implemented in a triple well CMOS process having a deep n well, the emitter of which is formed by an n + source-drain diffusion region of the CMOS process, and the base of the BJT It is formed by p well and p + source-drain diffusion regions, and its collector is a vertical BJT formed by deep n well, n well and n + source-drain diffusion regions of the CMOS process.

이하, 첨부된 도면을 참조하여 본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기에 대해 보다 상세하게 설명하기로 한다.Hereinafter, a low noise amplifier having a cascode structure according to the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 캐스코드 구조를 갖는 궤환형 저잡음 증폭기의 회로도이다. 도 2에 도시된 바와 같이, 본 발명에 따른 캐스코드 구조를 갖는 저잡음 증폭기는, 입력신호(RFin)를 게이트단으로 입력받는 제1 MOS 트랜지스터(21); 상기 제1 MOS 트랜지스터(21)의 드레인단에 소스단이 연결되며, 드레인단으로 출력신호(RFout)를 출력하는 제2 MOS 트랜지스터(22); 및 상기 제2 MOS 트랜지스터(22)의 드레인단에 베이스단이 연결되고 상기 제1 MOS 트랜지스터(21)의 게이트단에 에미터 단이 연결되며, 콜렉터단 및 베이스단에 각각 인가된 바이어스 전압(VCC, VBB)에 의해 에미터단으로 출력되는 신호의 크기를 조절하는 BJT(23)를 포함하여 구성된다. 상기와 같은 구성을 갖는 궤환형 저잡음 증폭기에서 입력신호(RFin)를 입력받는 제1 MOS 트랜지스터(21)의 게이트단이 궤환형 저잡음 증폭기의 입력단이 되고, 출력신호(RFout)가 출력되는 제2 MOS 트랜지스터(22)의 드레인단이 궤환형 저잡음 증폭기의 출력단이 된다.2 is a circuit diagram of a feedback low noise amplifier having a cascode structure according to the present invention. As shown in FIG. 2, a low noise amplifier having a cascode structure according to the present invention includes: a first MOS transistor 21 which receives an input signal RF in as a gate terminal; A second MOS transistor 22 having a source terminal connected to the drain terminal of the first MOS transistor 21 and outputting an output signal RF out to the drain terminal; And a bias voltage (V) applied to a drain terminal of the second MOS transistor 22 and an emitter terminal to a gate terminal of the first MOS transistor 21 and applied to the collector terminal and the base terminal, respectively. CC , V BB ) is configured to include a BJT (23) for adjusting the magnitude of the signal output to the emitter stage. In the feedback low noise amplifier having the above configuration, the gate terminal of the first MOS transistor 21 which receives the input signal RF in becomes the input terminal of the feedback low noise amplifier, and the output signal RF out is output. The drain end of the two MOS transistors 22 becomes the output end of the feedback low noise amplifier.

더하여, 상기 제2 MOS 트랜지스터(22)의 드레인단에 연결된 출력부하(Z)와, 상기 제2 MOS 트랜지스터(22)의 드레인단과 상기 BJT(23)의 베이스단 사이에 연결되는 캐패시터(C)와, 상기 제1 MOS 트랜지스터(21)의 게이트단에 연결되는 입력 매칭회로(미도시) 및 제2 MOS 트랜지스터(22)의 드레인단에 연결되는 출력 매칭회로(미도시)를 더 포함할 수 있다.In addition, an output load Z connected to the drain terminal of the second MOS transistor 22, a capacitor C connected between the drain terminal of the second MOS transistor 22 and the base terminal of the BJT 23. The display device may further include an input matching circuit (not shown) connected to the gate terminal of the first MOS transistor 21 and an output matching circuit (not shown) connected to the drain terminal of the second MOS transistor 22.

본 발명에 따른 캐스코드 구조를 갖는 궤환형 저잡음 증폭기는 도 1에 도시된 종래의 캐스코드 구조의 궤환형 저잡음 증폭기와는 달리 궤환회로를 수동소자만으로 구성하지 않고, 출력단(제2 MOS 트랜지스터(22)의 드레인단)에 베이스단이 연결되고 입력단(제1 MOS 트랜지스터(21)의 게이트단)에 에미터단이 연결된 BJT(23)를 사용한다. 상기 궤환회로에 사용되는 BJT(23)는 베이스단 및 콜렉터단에 각각 별도의 바이어스 전압(VBB, VCC)을 인가 받는다. 상기 BJT(23)의 베이스단 및 콜렉터 단에 인가되는 바이어스 전압(VBB, VCC)의 크기를 조절하여 베이스단으로부터 에미터단으로 전달되는 신호의 크기를 조절할 수 있다. 이와 같이 상기 궤환회로에 사용된 BJT(23)는 바이어스 전압(VBB, VCC)의 조절을 통해 궤환되는 신호의 크기를 조절함으로써 저잡음 증폭기의 이득을 조절할 수 있는 이점이 있다.The feedback type low noise amplifier having the cascode structure according to the present invention is different from the feedback type low noise amplifier of the conventional cascode structure shown in FIG. The BJT 23 is connected to the base end and the emitter end is connected to the input end (gate end of the first MOS transistor 21). The BJT 23 used in the feedback circuit receives separate bias voltages V BB and V CC from the base terminal and the collector terminal, respectively. By controlling the magnitudes of the bias voltages V BB and V CC applied to the base and collector terminals of the BJT 23, the magnitude of the signal transmitted from the base terminal to the emitter terminal may be adjusted. As such, the BJT 23 used in the feedback circuit has an advantage of controlling the gain of the low noise amplifier by adjusting the magnitude of the feedback signal through the adjustment of the bias voltages V BB and V CC .

또한, 본 발명에 따른 캐스코드 구조의 궤환형 저잡음 증폭기는 출력신호의 선형성을 개선할 수 있다. 캐스코드 구조의 저잡음 증폭기가 고주파 신호 대역에서 사용되는 경우 비선형성으로 인해 출력신호의 특성이 왜곡될 수 있다. 상기 궤환회로에 사용된 BJT(23)는 비선형 소자이므로 BJT(23) 자체의 비선형성을 이용하여 상기 출력신호의 비선형성을 상쇄시킴으로써 출력신호의 왜곡을 보정할 수 있다. 이 보정된 출력신호를 입력신호로 인가하여 저잡음 증폭기의 선형성을 개선할 수 있다.In addition, the feedback low noise amplifier of the cascode structure according to the present invention can improve the linearity of the output signal. When the low noise amplifier of the cascode structure is used in the high frequency signal band, the characteristics of the output signal may be distorted due to nonlinearity. Since the BJT 23 used in the feedback circuit is a nonlinear element, the distortion of the output signal may be corrected by canceling the nonlinearity of the output signal by using the nonlinearity of the BJT 23 itself. The corrected output signal can be applied as an input signal to improve the linearity of the low noise amplifier.

상기 궤환회로에서 상기 출력단(제2 MOS 트랜지스터(22)의 드레인단)과 BJT(23)의 베이스단 사이에 바이패스용 캐패시터(C)를 추가적으로 설치할 수 있다.In the feedback circuit, a bypass capacitor C may be additionally provided between the output terminal (the drain terminal of the second MOS transistor 22) and the base terminal of the BJT 23.

특히, 본 발명은 CMOS 공정을 이용하여 BJT를 제조함으로써 별도의 공정으로 두 가지 소자를 제작하여 이를 결합하는 공정을 생략할 수 있으며 하나의 칩형태로 저잡음 증폭기를 구현할 수 있다. 이하, CMOS 공정을 이용한 BJT에 대해서 설명한 다.In particular, the present invention can omit the process of manufacturing the two devices in a separate process by combining the BJT using a CMOS process, and can implement a low noise amplifier in the form of one chip. Hereinafter, the BJT using the CMOS process will be described.

도 3은 표준 3중웰 CMOS 공정에서 구현된 PMOS 트랜지스터, NMOS 트랜지스터 및 깊은(deep) n웰 수직형 BJT를 도시한 단면도이다.3 is a cross-sectional view illustrating a PMOS transistor, an NMOS transistor, and a deep n well vertical BJT implemented in a standard triple well CMOS process.

표준 3중웰 CMOS 공정 및 이 공정으로 구현되는 PMOS 트랜지스터 및 NMOS 트랜지스터에 대해서는 당 기술분야에 널리 알려져 있으므로 상세한 설명은 생략하기로 한다.A standard triple well CMOS process and PMOS transistors and NMOS transistors implemented by the process are well known in the art, and thus detailed descriptions thereof will be omitted.

도 3에 도시된 바와 같이, 깊은(deep) n웰을 갖는 3중웰 CMOS 공정을 이용하여 성능이 우수한 수직형 BJT를 구현할 수 있다. CMOS 공정의 n+ 소스-드레인 확산 영역(source-drain diffusion : 301)은 에미터를 형성하고, p웰(302) 및 p+ 콘택(303, 304)은 베이스를 형성하며, 깊은 n웰(305), n웰(306, 307) 및 n+ 소스-드레인 확산영역(308, 309)은 콜렉터를 형성한다. 깊은 n웰 CMOS 공정을 이용하여 구현된 수직형 BJT는 수 GHz 회로에 사용이 충분할 정도의 높은 고주파 성능을 가지고 있을 뿐만 아니라, 소자간의 격리도 되어 있으므로 고속 집적에의 적용이 가능하다. 또한 BJT 본연의 특성으로 인하여 1/f 잡음이 MOS 트랜지스터에 비하여 매우 적고, 소자간의 정합 특성도 좋아 각종 아날로그 신호처리 회로에 유용하다. 깊은 n웰(305)의 농도가 높을수록, p웰(302)의 깊이가 얕을수록, CMOS의 설계 규칙(design rule)이 작아질수록 그 성능이 우수해진다.As shown in FIG. 3, a vertical BJT having excellent performance may be implemented using a triple well CMOS process having deep n wells. The n + source-drain diffusion region 301 of the CMOS process forms an emitter, the p wells 302 and p + contacts 303, 304 form a base, the deep n wells 305, The n wells 306 and 307 and the n + source-drain diffusion regions 308 and 309 form a collector. Vertical BJTs implemented using deep n-well CMOS processes not only have high-frequency performance enough to be used in a few GHz circuits, but are also isolated between devices, enabling high-speed integration. In addition, due to the inherent characteristics of BJT, 1 / f noise is much lower than that of MOS transistors, and the matching characteristics between devices are also good, which is useful for various analog signal processing circuits. The higher the concentration of the deep n well 305, the shallower the p well 302, and the smaller the design rule of the CMOS, the better the performance.

이와 같이, 본 발명에 따르면 캐스코드 구조의 저잡음 증폭기의 궤환회로에 사용되는 BJT(도 2의 23)를 CMOS 공정을 통해 CMOS와 함께 구현할 수 있으므로, 별도의 제작공정 및 접합공정을 생략할 수 있으며 하나의 칩형태로 구현할 수 있으므로 소형화, 집적화에 유리한 이점이 있다.As described above, according to the present invention, since the BJT (23 of FIG. 2) used in the feedback circuit of the low noise amplifier having the cascode structure can be implemented together with the CMOS through the CMOS process, a separate fabrication process and a bonding process can be omitted. Since it can be implemented in one chip form, there is an advantage in miniaturization and integration.

이하, 본 발명에 따른 캐스코드 구조의 궤환형 저잡음 증폭기의 다양한 출력신호 특성을 종래의 캐스코드 구조의 궤환형 저잡음 증폭기의 특성과 비교한 실험 결과를 첨부된 도면을 통해 설명한다.Hereinafter, an experimental result comparing various output signal characteristics of the feedback low noise amplifier of the cascode structure with the characteristics of the feedback low noise amplifier of the conventional cascode structure will be described with reference to the accompanying drawings.

도 4a 및 도 4b는 종래의 궤환형 저잡음 증폭기와 본 발명에 따른 궤환형 저잡음 증폭기의 노이즈 특성을 비교한 그래프이다. 상기 도 4a는 종래의 궤환형 저잡음 증폭기의 노이즈 특성을 도시한 것으로 3.49GHz의 주파수(A)에서 약 3.953dB의 노이즈 특성을 나타내었다. 이에 비해 도 4b는 본 발명에 따른 궤환형 저잡음 증폭기의 노이즈 특성을 도시한 것으로 2.996GHz의 주파수(B)에서 약 1.978dB의 노이즈 특성을 나타내었다. 도 4b에서와 같이 본 발명에 따른 궤환형 저잡음 증폭기의 주파수 특성은 2.0GHz 이상의 주파수 대역에서 모두 3dB 이하의 양호한 노이즈 특성을 나타냄으로써 종래의 궤환형 저잡음 증폭기에 비해 노이즈 특성이 현저히 개선되었음을 알 수 있다. 이는 궤환회로에 저항을 사용하지 않음으로써 저항에서 발생하는 열로 인한 열잡음이 제거되었기 때문이다. 4A and 4B are graphs comparing noise characteristics of a conventional feedback low noise amplifier and a feedback low noise amplifier according to the present invention. 4A illustrates the noise characteristics of the conventional feedback low noise amplifier, which shows a noise characteristic of about 3.953 dB at a frequency A of 3.49 GHz. On the other hand, Figure 4b shows the noise characteristics of the feedback low noise amplifier according to the present invention showed a noise characteristic of about 1.978dB at the frequency (B) of 2.996GHz. As shown in FIG. 4B, the frequency characteristics of the feedback low noise amplifier according to the present invention exhibit good noise characteristics of 3 dB or less in the frequency band of 2.0 GHz or more, and thus, the noise characteristics are significantly improved as compared with the conventional feedback low noise amplifier. . This is because heat noise due to heat generated from the resistor is eliminated by not using the resistor in the feedback circuit.

도 5a 및 5b는 종래의 궤환형 저잡음 증폭기와 본 발명에 따른 궤환형 저잡 음 증폭기의 대역폭을 비교한 그래프이다. 도 5a는 종래의 궤환형 저잡음 증폭기의 이득을 도시한 그래프로서 이득값이 15dB 이하로 작을 뿐만 아니라 약 3.0GHz 이후의 주파수 대역에서는 급격하게 이득의 감소를 보여 그 대역폭이 매우 한정됨을 알 수 있다. 이에 비해, 도 5b에 도시된 본 발명에 따른 궤환형 저잡음 증폭기의 이득은 약 3.7GHz 이전의 주파수 대역에서 15dB 이상의 높은 이득값을 유지하였으며, 그 이후의 주파수 대역에서도 급격하게 이득이 감소하지 않는 특징을 갖는다. 이와 같이 본 발명에 따른 궤환형 저잡음 증폭기는, BJT를 채용한 궤환회로를 통해 이득값을 종래의 궤환형 저잡음 증폭기 보다 증가시킬 수 있을 뿐만 아니라 그 대역폭을 증가시켜 넓은 주파수 대역에서 적용할 수 있는 이점을 갖는다.5A and 5B are graphs comparing bandwidths of a conventional feedback low noise amplifier and a feedback low noise amplifier according to the present invention. Figure 5a is a graph showing the gain of the conventional feedback low noise amplifier as well as the gain value is less than 15dB or less, it can be seen that the sharp decrease in the gain in the frequency band after about 3.0GHz, the bandwidth is very limited. On the other hand, the gain of the feedback low noise amplifier according to the present invention shown in FIG. Has As described above, the feedback low noise amplifier according to the present invention can not only increase the gain value through the feedback circuit employing the BJT but also increase the bandwidth and apply the bandwidth in a wide frequency band. Has

도 6a 및 도 6b는 종래의 저잡음 증폭기와 본 발명에 따른 저잡음 증폭기의 선형성을 비교한 그래프이다. 상기 도 6a 및 도 6b는 2.000GHz 및 2.004GHz의 주파수를 갖는 두 개의 신호를 입력하여 출력에서 발생되는 3차 성분(왜곡 성분)의 크기를 비교하였으며, 이 3차 성분을 이용하여 각 저잡음 증폭기의 3차 입력 인터셉트 포인트(third-order input intercept point : IIP3, 이하 IIP3라 함) 값을 계산하였다. 저잡음 증폭기의 선형성이 우수할수록 이 3차 성분의 크기가 작게 되며 그에 따라 IIP3의 값은 증가하는 특징이 있다.6A and 6B are graphs comparing the linearity of the conventional low noise amplifier and the low noise amplifier according to the present invention. 6A and 6B compare the magnitudes of the third-order components (distortion components) generated at the output by inputting two signals having frequencies of 2.000 GHz and 2.004 GHz, and using the third components, Third-order input intercept point (IIP3, hereinafter referred to as IIP3) value was calculated. The better the linearity of the low noise amplifier is, the smaller the size of the third component is, which increases the value of IIP3.

종래의 궤환형 저잡음 증폭기는, 도 6a에서와 같이 2.000GHz 및 2.004GHz의 주파수에서 출력된 출력신호(61a 및 61b)와 함께 1.996GHz 및 2.008GHz의 주파수에서 3차 성분(62a 및 62b)의 출력이 발생하였다. 이 3차 성분(62a 및 62b)을 이용하 여 계산한 IIP 값은 약 -4.6dBm이었다.The conventional feedback low noise amplifier, as shown in Fig. 6a, with the output signals 61a and 61b output at the frequencies of 2.000 GHz and 2.004 GHz, the output of the tertiary components 62a and 62b at the frequencies of 1.996 GHz and 2.008 GHz. This occurred. The IIP value calculated using these tertiary components 62a and 62b was about -4.6 dBm.

이에 반해, 본 발명에 따른 궤환형 저잡음 증폭기는, 도 6b에서와 같이 2.000GHz 및 2.004GHz의 주파수에서 출력된 출력신호(63a 및 63b)와 함께 1.996GHz 및 2.008GHz의 주파수에서 종래의 궤환형 저잡음 증폭기에서 발생한 3차 성분(62a 및 62b) 보다 작은 크기의 3차 성분(64a 및 64b)이 발생하였다. 이 본 발명에 따른 저잡음 증폭기의 3차 성분(64a 및 64b)을 이용하여 계산한 IIP3 값은 약 -1.8dBm이었다.In contrast, the feedback low noise amplifier according to the present invention has a conventional low feedback noise type at frequencies of 1.996 GHz and 2.008 GHz with output signals 63a and 63b output at frequencies of 2.000 GHz and 2.004 GHz as shown in FIG. 6B. Third order components 64a and 64b of smaller magnitude than the third order components 62a and 62b generated in the amplifier were generated. The IIP3 value calculated using the third order components 64a and 64b of the low noise amplifier according to the present invention was about -1.8 dBm.

이와 같이, 본 발명에 따르면, 상기 궤환회로에 사용된 BJT는 자체의 비선형성을 이용하여 상기 출력신호의 비선형성을 상쇄시킴으로써 출력신호의 왜곡을 보정할 수 있으며 이 보정된 출력신호를 입력신호로 인가하여 저잡음 증폭기의 선형성을 개선할 수 있다.As described above, according to the present invention, the BJT used in the feedback circuit compensates for the distortion of the output signal by canceling the nonlinearity of the output signal using its own nonlinearity, and converts the corrected output signal into an input signal. Can be applied to improve the linearity of a low noise amplifier.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims, and various forms of substitution, modification, and within the scope not departing from the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that changes are possible.

이상에서 설명한 바와 같이, 본 발명에 따르면, 궤환형 저잡음 증폭기의 궤환회로에 저항을 사용하지 않음으로써 저항의 열잡음을 감소시켜 저잡음 증폭기의 노이즈 특성을 개선할 수 있는 효과가 있다.As described above, according to the present invention, there is an effect that the noise of the low noise amplifier can be improved by reducing the thermal noise of the resistor by not using the resistor in the feedback circuit of the feedback low noise amplifier.

또한 본 발명에 따르면, 능동소자인 BJT를 캐스코드 구조를 갖는 저잡음 증폭기의 궤환회로에 채용함으로써 BJT의 바이어스 전압 조절을 통해 궤환되는 신호의 크기를 조절하여 저잡음 증폭기의 이득을 조절할 수 있는 효과가 있다.In addition, according to the present invention, by adopting the BJT active element in the feedback circuit of the low noise amplifier having a cascode structure, the gain of the low noise amplifier can be controlled by adjusting the magnitude of the signal fed back through the bias voltage of the BJT. .

또한 본 발명에 따르면, 궤환회로에 사용된 BJT 자체의 비선형성을 이용하여 상기 출력신호의 비선형성을 상쇄시킴으로써 출력신호의 왜곡을 보정하여 저잡음 증폭기의 선형성을 개선할 수 있는 효과가 있다.Further, according to the present invention, the nonlinearity of the output signal is canceled by using the nonlinearity of the BJT itself used in the feedback circuit, thereby correcting the distortion of the output signal, thereby improving the linearity of the low noise amplifier.

또한 본 발명에 따르면, 궤환회로에 사용되는 BJT를 CMOS 공정을 통해 CMOS와 함께 구현할 수 있으므로, 별도의 제작공정 및 접합공정을 생략할 수 있으며 하나의 칩형태로 구현할 수 있으므로 소형화, 집적화가 가능하며 소자의 생산원가를 절감할 수 있는 효과가 있다.In addition, according to the present invention, since the BJT used in the feedback circuit can be implemented together with the CMOS through the CMOS process, a separate fabrication process and a bonding process can be omitted, and can be implemented in a single chip form, thereby miniaturization and integration. The production cost of the device can be reduced.

Claims (2)

입력신호를 증폭하여 출력신호로 제공하는 캐스코드 구조를 갖는 궤환형 저잡음 증폭기에 있어서,A feedback low noise amplifier having a cascode structure for amplifying an input signal and providing an output signal, 상기 입력신호를 게이트단으로 입력받는 제1 MOS 트랜지스터;A first MOS transistor receiving the input signal through a gate terminal; 상기 제1 MOS 트랜지스터의 드레인단에 소스단이 연결되며, 드레인 단으로 상기 출력신호를 출력하는 제2 MOS 트랜지스터; 및A second MOS transistor having a source terminal connected to a drain terminal of the first MOS transistor and outputting the output signal to the drain terminal; And 상기 제2 MOS 트랜지스터의 드레인단에 베이스단이 연결되고 상기 제1 MOS 트랜지스터의 게이트단에 에미터단이 연결되며, 콜렉터단 및 베이스단에 인가된 바이어스 전압에 의해 에미터단으로 출력되는 신호의 크기를 조절하는 BJT를 포함하는 캐스코드 구조를 갖는 궤환형 저잡음 증폭기.The base terminal is connected to the drain terminal of the second MOS transistor and the emitter terminal is connected to the gate terminal of the first MOS transistor, and the magnitude of the signal output to the emitter terminal by the bias voltage applied to the collector terminal and the base terminal is determined. A feedback low noise amplifier having a cascode structure comprising a regulating BJT. 제1항에 있어서, 상기 BJT는,The method of claim 1, wherein the BJT, 깊은 n웰을 가지는 3중웰 CMOS 공정으로 구현되며, 그 에미터는 상기 CMOS 공정의 n+ 소스-드레인 확산영역에 의하여 형성되고, 그 베이스는 상기 CMOS 공정의 p웰 및 p+ 소스-드레인 확산영역에 의하여 형성되며, 그 콜렉터는 상기 CMOS 공정의 깊은 n웰, n웰 및 n+ 소스-드레인 확산영역에 의하여 형성되는 수직형 BJT인 것을 특징으로 하는 캐스코드 구조를 갖는 궤환형 저잡음 증폭기.Implemented in a triple well CMOS process with a deep n well, the emitter is formed by the n + source-drain diffusion region of the CMOS process and the base is formed by the p well and p + source-drain diffusion region of the CMOS process And the collector is a vertical BJT formed by deep n well, n well and n + source-drain diffusion regions of said CMOS process.
KR1020040095303A 2004-11-19 2004-11-19 Feedback low noise amplifier having cascode structure KR20060056047A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040095303A KR20060056047A (en) 2004-11-19 2004-11-19 Feedback low noise amplifier having cascode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040095303A KR20060056047A (en) 2004-11-19 2004-11-19 Feedback low noise amplifier having cascode structure

Publications (1)

Publication Number Publication Date
KR20060056047A true KR20060056047A (en) 2006-05-24

Family

ID=37151959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040095303A KR20060056047A (en) 2004-11-19 2004-11-19 Feedback low noise amplifier having cascode structure

Country Status (1)

Country Link
KR (1) KR20060056047A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113054915A (en) * 2021-04-14 2021-06-29 广东工业大学 Temperature compensation bias circuit applied to radio frequency power amplifier
WO2022187003A1 (en) * 2021-03-01 2022-09-09 Psemi Corporation Dual voltage switched branch lna architecture

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022187003A1 (en) * 2021-03-01 2022-09-09 Psemi Corporation Dual voltage switched branch lna architecture
US11606067B2 (en) 2021-03-01 2023-03-14 Psemi Corporation Dual voltage switched branch LNA architecture
CN113054915A (en) * 2021-04-14 2021-06-29 广东工业大学 Temperature compensation bias circuit applied to radio frequency power amplifier
CN113054915B (en) * 2021-04-14 2022-04-12 广东工业大学 Temperature compensation bias circuit applied to radio frequency power amplifier

Similar Documents

Publication Publication Date Title
US7420423B2 (en) Active balun device
US6400227B1 (en) Stepped gain controlled RF driver amplifier in CMOS
US7936217B2 (en) High-linearity complementary amplifier
US7633337B2 (en) Feedback-type variable gain amplifier and method of controlling the same
US7109801B2 (en) Low gate oxide stress power amplifier
US20120007680A1 (en) Variable gain amplifier
US8264282B1 (en) Amplifier
US6771124B1 (en) System and method for low-noise amplifier with a high frequency response
US20050282510A1 (en) Linear mixer with current amplifier
US5963094A (en) Monolithic class AB shunt-shunt feedback CMOS low noise amplifier having self bias
US7071785B2 (en) Use of a thick oxide device as a cascode for a thin oxide transcoductance device in MOSFET technology and its application to a power amplifier design
KR100708117B1 (en) Variable gain amplifier
KR20200052696A (en) Wideband Variable Gain Amplifier with Low Phase Variation
US6995616B2 (en) Power amplifier having cascode architecture with separately controlled MOS transistor and parasitic bipolar transistor
US20090027128A1 (en) Variable gain amplifier
US10340858B2 (en) Linearized distributed amplifier architecture
US20110148526A1 (en) Low noise amplifier with variable frequency response
US9306505B2 (en) Low-noise amplifier circuit
KR20030044444A (en) Linear differential amplifier
US6998921B2 (en) Method for avoiding avalanche breakdown caused by a lateral parasitic bipolar transistor in an MOS process
CN113508526A (en) Transistor bias adjustment for optimizing third order intercept point in cascode amplifier
JP5215676B2 (en) Variable gain amplifier
KR20060056047A (en) Feedback low noise amplifier having cascode structure
JPWO2006095416A1 (en) High frequency amplifier with attenuator
GB2490977A (en) A configurable LNA with inductive degeneration or with an impedance-matching stage in parallel with the principal gain stage

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application